JP2010010303A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010010303A JP2010010303A JP2008166412A JP2008166412A JP2010010303A JP 2010010303 A JP2010010303 A JP 2010010303A JP 2008166412 A JP2008166412 A JP 2008166412A JP 2008166412 A JP2008166412 A JP 2008166412A JP 2010010303 A JP2010010303 A JP 2010010303A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- support
- semiconductor substrate
- cavity
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】 信頼性の高い半導体装置を提供する。
【解決手段】 半導体チップ2Aに形成された電子デバイス1に接続され、当該半導体チップ2A上に形成されたパッド電極4と、前記電子デバイス1が形成された領域上にキャビティ部6Aを有する形で、前記パッド電極4を含む前記半導体チップ2A上に接着剤6を介して貼り付けられた支持体7と、前記パッド電極4と電気的に接続された配線層10とを有し、前記支持体7には前記キャビティ部6Aに到達する貫通穴7Aが形成されていることを特徴とする。
【選択図】 図6
【解決手段】 半導体チップ2Aに形成された電子デバイス1に接続され、当該半導体チップ2A上に形成されたパッド電極4と、前記電子デバイス1が形成された領域上にキャビティ部6Aを有する形で、前記パッド電極4を含む前記半導体チップ2A上に接着剤6を介して貼り付けられた支持体7と、前記パッド電極4と電気的に接続された配線層10とを有し、前記支持体7には前記キャビティ部6Aに到達する貫通穴7Aが形成されていることを特徴とする。
【選択図】 図6
Description
本発明は、半導体装置に関し、特にCSP(Chip Size Package)型の半導体装置に関するものである。
近年、新たなパッケージ技術としてCSPが注目されている。CSPとは、半導体チップの外形と略同一サイズの外形を有する小型のパッケージをいう。そして、CSPの一種としてBGA(Ball Grid Array)型の半導体装置が知られている。BGA型の半導体装置は、ハンダ等の金属材料から成るボール状の導電端子がパッケージの一方の面上に複数配列されたものである。
また、実装密度を高めるために、半導体チップの薄型化が要求されており、この要求を満たすためにも半導体基板を薄くする必要がある。しかしながら、半導体基板が薄くなると、製造工程において強度低下による反りや破損が生じるために搬送が不可能になってしまう。そのため、ガラス基板や保護テープ等の支持体を半導体基板の一方の面に貼り合わせ、支持体の貼り合わされていない面を研削して半導体基板を薄くすることが行われている。
図7は、従来のBGA型であって、支持体を備える半導体装置の概略を示す断面図である。シリコン(Si)等から成る半導体基板100の表面には、CCD(Charge Coupled Device)型イメージセンサやCMOS型イメージセンサ等の素子から成る電子デバイス101が形成され、更に、電子デバイス101と電気的に接続されたパッド電極102が絶縁膜103を介して形成されている。パッド電極102は、シリコン窒化膜等から成るパッシベーション膜104で被覆されている。
半導体基板100の表面上には、ガラス基板から成る支持体105がエポキシ樹脂等から成る接着層106を介して貼り合わされている。支持体105は、製造工程の中で薄型化される半導体基板100を強固に保持するため、及び支持体105自身の反りや破損を防止するために厚く、例えば薄型化後の半導体基板100の厚みが100μm程度とすると、支持体105の厚みは400μm程度である。
また、前記支持体105は前記電子デバイス101の形成領域上には接着剤106を接着させないことで、電子デバイス101と支持体105との間にキャビティ部111を形成している。
半導体基板100の側面及び裏面上にはシリコン酸化膜やシリコン窒化膜等から成る絶縁膜107が形成されている。絶縁膜107上には、パッド電極102と電気的に接続された配線層108が、半導体基板100の側面及び裏面に沿って形成されている。また、絶縁膜107及び配線層108を被覆して、ソルダーレジスト等から成る保護膜109が形成されている。保護膜109の所定領域には開口部が形成され、この開口部を通して配線層108と電気的に接続されたボール状の導電端子110が形成されている。
このような半導体装置は、個々の半導体装置の境界である所定のダイシングラインDLに沿って支持体105及び保護膜109等をダイシングブレードで個別に切り分ける工程(いわゆるダイシング工程)を経ることによって製造されていた。
上述した技術は、例えば以下の特許文献に記載されている。
特表2003−516634号公報
前記半導体装置では、上述したように前記支持体105を前記半導体基板100にエポキシ樹脂から成る接着剤106を用いて貼り付けている。
ここで、前記接着剤106を構成する樹脂は吸湿性があるため、この樹脂を通して前記キャビティ部111内に水分が浸入して支持体105を構成するガラスが曇ってしまうという問題があった。
そこで本発明は、上記課題を解決する半導体装置を提供することを目的とする。
本発明は上記課題に鑑みてなされたものであり、その主な特徴は以下のとおりである。すなわち、本発明の半導体装置は、半導体チップに形成された電子デバイスに接続され、当該半導体チップ上に形成されたパッドと、前記電子デバイスが形成された領域上にキャビティ部を有する形で、前記パッドを含む前記半導体チップ上に接着剤を介して貼り付けられた支持体と、前記パッドと電気的に接続され、前記半導体チップの裏面から露出する電極部とを有し、前記支持体には前記キャビティ部まで到達する貫通穴が形成されていることを特徴とする。
また、半導体チップに形成された電子デバイスに接続され、当該半導体チップ上に形成されたパッドと、前記電子デバイスが形成された領域上にキャビティ部を有する形で、前記パッドを含む前記半導体チップ上に接着剤を介して貼り付けられた支持体と、前記半導体チップの側面部及び裏面部に形成された絶縁膜と、前記パッドの裏面に接続され、前記絶縁膜に接するようにして前記半導体チップの側面部から裏面部に延在する配線層とを有し、前記支持体には前記キャビティ部まで到達する貫通穴が形成されていることを特徴とする。
更に、前記配線層を被覆する保護膜に形成された開口部を介して前記配線層に電気的に接続される導電端子とを有することを特徴とする。
また、半導体チップに形成された電子デバイスと、前記電子デバイスが形成された領域上に、キャビティ部を有する形で前記半導体チップ上に貼り付けられた支持体とを有し、前記支持体には前記キャビティ部まで到達する貫通穴が形成されていることを特徴とする。
本発明によれば、支持体にキャビティ部まで到達する貫通穴を設けたことで、キャビティ部内に樹脂を通して水分が浸入してきたとしても、キャビティ内が密閉された状態でなくなるため、ガラスが曇らなくなる。
次に、本発明の一実施形態について図面を参照しながら説明する。図1乃至図6は、それぞれ製造工程順に示した断面図または平面図である。なお、以下に説明する製造工程は、ウェハ状の半導体基板を用いて行われるものであり、所定のダイシングラインDLを境界として多数の半導体装置がマトリクス状に多数形成されることになるが、便宜上その一つの半導体装置が形成される工程を説明する。
まず、図1に示すように、その表面には例えば、CCDセンサー,CMOSセンサー,照度センサー等の受光素子や発光素子等の電子デバイス1が配置されたシリコンから成る半導体基板2を準備する。ここで、半導体基板2は、例えば300μm〜700μm程度の膜厚を有している。尚、本実施形態では、電子デバイス1としてフォトダイオードを例として説明する。
前記半導体基板2の表面上に絶縁膜3(例えば、熱酸化法やCVD法等によって形成されたシリコン酸化膜)を例えば2μmの膜厚に形成する。
次に、スパッタリング法やメッキ法、その他の成膜方法によりアルミニウム(Al)やアルミニウム合金や銅(Cu)等の金属層を形成し、その後不図示のレジスト層をマスクとして当該金属層をエッチングし、絶縁膜3上にパッド電極4を例えば1μmの膜厚に形成する。パッド電極4は、電子デバイス1やその周辺素子と不図示の配線を介して電気的に接続された外部接続用の電極である。そして、後述する導電端子12からパッド電極4を介して電源電圧や接地電圧あるいは種々の信号が電子デバイス1や半導体基板2等に供給される。なお、パッド電極4の配置位置に限定はなく、電子デバイス1上に配置することもできる。
次に、半導体基板2の表面側にパッド電極4の一部上あるいは全部を被覆するパッシベーション膜5(例えば、CVD法により形成されたシリコン酸化膜、シリコン窒化膜等)を形成する。図1では、パッド電極4の一部上を被覆するようにしてパッシベーション膜5が形成されている。
次に、パッド電極4を含む半導体基板2の表面上に、エポキシ樹脂やポリイミド(例えば感光性ポリイミド)、レジスト、アクリル等から成る接着層6を介してウェハ状の支持体7を貼り合わせる。本実施形態では、支持体7の半導体基板2側の面を表面、他方の面を裏面とする。ここで、電子デバイス1の形成領域上には接着層6を形成しないようにして、電子デバイス1上の前記半導体基板2と支持体7との間にキャビティ部6Aが形成されている。
なお、電子デバイス1が受光素子や発光素子を含む場合、接着層6は電子デバイス1から放射される光、あるいは電子デバイス1に入射される光の通り道になるため、透明であって光を透過させる性状の良好な材料から成ることが好ましい。
ここで、前記支持体7は、例えばガラスを用いているが、プラスチック材から成るものでもよい。
そして、前記支持体7は、半導体基板2を支持すると共にその素子表面を保護する機能を有するものであり、その膜厚は例えば約400μm程度である。なお、電子デバイス1が受光素子や発光素子を含む場合には、支持体7は透明もしくは半透明の材料から成り、光を透過させる性状を有するものである。更に、本発明の半導体装置が照度センサー用途では、図示した説明は省略するが、特定波長の光をカットするために支持体7としてのガラス面に干渉型のIRカットコートが形成されている。
更に、前記支持体7には当該支持体7を貫通する貫通穴7Aが形成されており、この貫通穴7Aが前記キャビティ部6Aに位置合わせされている。この貫通穴7Aの存在により、従来のように接着層106が吸湿性のある樹脂から成るためにキャビティ部111内に水分が浸入することで発生していた支持体105の曇りを抑止できる。
なお、本実施形態では、支持体7に貫通穴7Aを設けているが、接着層6自体にキャビティ部6Aに到達する貫通穴を形成するようにしてもよい。しかし、この場合には、後述するダイシング工程時に用いる冷却水等がこの貫通穴を通してキャビティ部内に浸入しないような構成とする必要がある。
次に、半導体基板2の裏面に対して裏面研削装置(グラインダー)を用いてバックグラインドを行い、半導体基板2を所定の厚さ(例えば100μm程度)まで薄くする。なお、当該研削工程はエッチング処理でもよいし、グラインダーとエッチング処理の併用でもよい。なお、最終製品の用途や仕様,準備した半導体基板2の当初の厚みによっては、当該研削工程を行う必要がない場合もある。
次に、図2に示すように、半導体基板2のうちパッド電極4に対応する所定の領域のみを、半導体基板2の裏面側から選択的にエッチングし、絶縁膜3を一部露出させる。以下、この露出部分を開口部8とする。これによりウェハ状の半導体基板2は、図3A,Bに示すような島状に分割される。
当該半導体基板2の選択的なエッチングについて、図3A,Bを参照して説明する。図3A,Bは、半導体基板2側から見た概略平面図であり、図2は図3A,BのX−X線に沿った断面図に対応するものである。
図3Aに示すように、半導体基板2を支持体7の幅よりも狭い、略長方形の形状にエッチングすることもできる。また、図3Bに示すように、パッド電極4が形成された領域のみをエッチングすることで、半導体基板2の外周が凹凸状になるように構成することもできる。後者の方が、半導体基板2と支持体7の重畳する面積が大きく、支持体7の外周近くまで半導体基板2が残る。そのため、半導体基板2に対する支持体7の支持強度を向上させる観点からは、後者の構成が好ましい。また、後者の構成によれば、半導体基板2と支持体7の熱膨張率の差異による支持体7の反りが防止できるため、半導体装置のクラックや剥離が防止できる。なお、図3A,Bで示した平面形状とは別の形状に半導体基板2をデザインすることも可能である。なお、以後は半導体基板2を図3Aで示したようにエッチングした場合の製造工程を説明する。
また、本実施形態では半導体基板2の横幅が表面側に近付くほど広がるように、半導体基板2の側壁が斜めにエッチングされているが、半導体基板2の幅が一定であり、その側壁が支持体7の主面に対して垂直となるようにエッチングすることもできる。
次に、開口部8内を含め、半導体基板2の側面及び裏面上にプラズマCVD法等によって形成されたシリコン酸化膜やシリコン窒化膜等の絶縁膜9を形成する。次に、不図示のレジスト層をマスクとして、絶縁膜3及び絶縁膜9を図4に示すように選択的にエッチングする。このエッチングにより、パッド電極4の一部上からダイシングラインDLに至る領域にかけて形成された絶縁膜3及び絶縁膜9が選択的に除去され、開口部8の底部においてパッド電極4の少なくとも一部が露出される。
次に、スパッタリング法やメッキ法、その他の成膜方法により、配線層10となるアルミニウム(Al)や銅(Cu)等の金属層を例えば1μmの膜厚で形成する。その後、不図示のレジスト層をマスクとして当該金属層を選択的にエッチングする。このエッチングによって当該金属層は、図5に示すように、パッド電極4と接続され、半導体基板2の側面及び裏面上に形成された配線層10となる。
次に、配線層10を被覆する不図示の電極接続層(例えば、ニッケル層と金層の積層)を形成する。電極接続層を形成するのは、アルミニウム等から成る配線層10と、ハンダ等から成る導電端子12は接合しにくいという理由や、導電端子12の材料が配線層10側に流入してくることを防止するという理由による。
そして、前記配線層10を被覆するように半導体基板2の裏面側に保護膜11を形成する。なお、前記保護膜11の形成後に、前記電極接続層を形成することも可能である。
次に、保護膜11の開口部から露出した電極接続層上に導電材料(例えばハンダ)をスクリーン印刷し、この導電材料を熱処理でリフローさせることで、図6に示すようにボール状の導電端子12を形成する。なお、導電端子12の形成方法は上記に限定されることはなく、電解メッキ法や、ディスペンサを用いてハンダ等を所定領域に塗布するいわゆるディスペンス法等で形成することもできる。このようにして、パッド電極4は配線層10を介して導電端子12と電気的に接続される。
次に、図示した説明は省略するが、前記支持体7の裏面側にダイシング用テープを貼り付けた状態で、ダイシングブレードやドライエッチングによって、個々の半導体装置の境界(ダイシングラインDL)に沿って、半導体基板2側から保護膜11、絶縁膜5,接着層6及び支持体7を一部除去することで、半導体基板2が各半導体チップ2Aに分断される。
また、本発明は上記実施形態に限定されることはなく、その要旨を逸脱しない範囲で変更が可能であることは言うまでもない。例えば、上記実施形態では、ボール状の導電端子を有するBGA(Ball Grid Array)型の半導体装置について説明したが、本発明はLGA(Land Grid Array)型や、その他のCSP(Chip Size Package)型の半導体装置に適用するものであっても構わない。
また、上記実施形態では、前記導電端子12が前記配線層10を介して半導体基板の裏面上に形成されていたが、例えば前記配線層10を介することなく、導電端子12が直接パッド電極4に接続するようにして、当該導電端子12を半導体基板の側面に隣接するように配置しても構わない。
更に、例えば前記半導体基板2の裏面からパッド電極4が露出するように開口部を設け、当該開口部を介して前記パッド電極4に電気的に接続される貫通電極から成る電極部を有する半導体装置に、本発明を適用するものでもよい。
なお、以上の説明では、半導体基板2上に貫通穴7Aが形成された支持体7を貼り付ける実施形態について説明した。ここで、半導体基板2から半導体チップ2Aを構成するための工程において使われる薬液が貫通穴7Aを通してキャビティ内に浸入することを防止する目的で、少なくても薬液を使用する工程が終了するまでは前記貫通穴7A内を塞いでおくことが好ましい。例えば、レジスト材やエポキシ材で前記貫通穴7Aを塞いでおき、薬液を使用する工程の終了後に、アッシング工程により前記レジスト材やエポキシ材を除去すればよい。本実施形態では、アッシングにより除去可能な材質のもので貫通穴7Aを塞ぐようにした。このように前記貫通穴7Aを塞ぐ材料としては、簡単な処理で除去できる材質のものを選定するとよい。
また、本発明は半導体基板2と支持体7とを貼り合わせた後に、貫通穴7Aを形成するものに適用してもよい。この場合には、薬液を使用する工程が終了した後に、例えば、レジスト材質のUVテープから成るマスク材を支持体7上に形成し、このマスク材を介して支持体7をドライエッチングする。なお、支持体7がガラスから成る場合には、例えばCF4やC4F8等のCF系ガスを不活性ガスで希釈したガスを用いてドライエッチングして、支持体7に貫通穴7Aを形成する。そして、UVテープから成るマスク材にUV照射を施すことで、当該マスク材を除去する。なお、マスク材がレジスト材なのでアッシングにより除去してもよい。
1 電子デバイス 2 半導体基板 2A 半導体チップ 3 絶縁膜 4 パッド電極 5 パッシベーション膜 6 接着層 6A キャビティ部 7 支持体 7A 貫通穴 8 開口部 9 絶縁膜 10 配線層 11 保護膜 12 導電端子 20 半導体装置 DL ダイシングライン
Claims (4)
- 半導体チップに形成された電子デバイスに接続され、当該半導体チップ上に形成されたパッドと、
前記電子デバイスが形成された領域上にキャビティ部を有する形で、前記パッドを含む前記半導体チップ上に接着剤を介して貼り付けられた支持体と、
前記パッドと電気的に接続され、前記半導体チップの裏面から露出する電極部とを有し、
前記支持体には前記キャビティ部まで到達する貫通穴が形成されていることを特徴とする半導体装置。 - 半導体チップに形成された電子デバイスに接続され、当該半導体チップ上に形成されたパッドと、
前記電子デバイスが形成された領域上にキャビティ部を有する形で、前記パッドを含む前記半導体チップ上に接着剤を介して貼り付けられた支持体と、
前記半導体チップの側面部及び裏面部に形成された絶縁膜と、
前記パッドの裏面に接続され、前記絶縁膜に接するようにして前記半導体チップの側面部から裏面部に延在する配線層とを有し、
前記支持体には前記キャビティ部まで到達する貫通穴が形成されていることを特徴とする半導体装置。 - 前記配線層を被覆する保護膜に形成された開口部を介して前記配線層に電気的に接続される導電端子とを有することを特徴とする請求項2に記載の半導体装置。
- 半導体チップに形成された電子デバイスと、
前記電子デバイスが形成された領域上に、キャビティ部を有する形で前記半導体チップ上に貼り付けられた支持体とを有し、
前記支持体には前記キャビティ部まで到達する貫通穴が形成されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008166412A JP2010010303A (ja) | 2008-06-25 | 2008-06-25 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008166412A JP2010010303A (ja) | 2008-06-25 | 2008-06-25 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010010303A true JP2010010303A (ja) | 2010-01-14 |
Family
ID=41590455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008166412A Pending JP2010010303A (ja) | 2008-06-25 | 2008-06-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010010303A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020136606A (ja) * | 2019-02-25 | 2020-08-31 | 三菱重工業株式会社 | 電子デバイス防護装置及び電子装置 |
-
2008
- 2008-06-25 JP JP2008166412A patent/JP2010010303A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020136606A (ja) * | 2019-02-25 | 2020-08-31 | 三菱重工業株式会社 | 電子デバイス防護装置及び電子装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009032929A (ja) | 半導体装置及びその製造方法 | |
JP6315859B2 (ja) | 撮像装置、半導体装置および撮像ユニット | |
US9231018B2 (en) | Wafer level packaging structure for image sensors and wafer level packaging method for image sensors | |
JP5258567B2 (ja) | 半導体装置及びその製造方法 | |
JP4758712B2 (ja) | 半導体装置の製造方法 | |
US9601531B2 (en) | Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions | |
KR101420934B1 (ko) | Cmos 이미지 센서를 위한 와이어 본드 인터포저 패키지 및 그 제조 방법 | |
JP4743631B2 (ja) | 半導体装置及びその製造方法 | |
JP2007036060A (ja) | 半導体装置及びその製造方法 | |
JP2005072554A (ja) | 半導体装置及びその製造方法 | |
CN101937894A (zh) | 具有贯通电极的半导体器件及其制造方法 | |
JP5101157B2 (ja) | 半導体装置の製造方法 | |
JP2008294405A (ja) | 半導体装置及びその製造方法 | |
JP2008130768A (ja) | 半導体装置及びその製造方法 | |
JP4641820B2 (ja) | 半導体装置の製造方法 | |
JP2008166381A (ja) | 半導体装置及びその製造方法 | |
JP2009087970A (ja) | 半導体装置の製造方法 | |
JP2010010303A (ja) | 半導体装置 | |
JP2005294875A (ja) | 半導体装置及びその製造方法 | |
JP5122184B2 (ja) | 半導体装置及びその製造方法 | |
JP2009267152A (ja) | 半導体装置及びその製造方法 | |
JP2009059819A (ja) | 半導体装置及びその製造方法 | |
JP2008041892A (ja) | 半導体装置及びその製造方法 | |
JP2009267151A (ja) | 半導体装置及びその製造方法 | |
JP2006100580A (ja) | 半導体装置の製造方法 |