JP2010004193A - 半導体集積回路装置及びオフセットキャンセル設定システム - Google Patents

Abstract

【課題】本発明は、縦続接続された増幅回路の段間のカップリングコンデンサをなくしオフセットキャンセルを行う半導体集積回路装置及びオフセットキャンセル設定システムを提供することを目的とする。
【解決手段】縦続接続される複数の増幅回路を搭載した半導体集積回路装置において、発生したキャンセル電圧と最終段直前の増幅回路の出力信号を加算して最終段の増幅回路に供給するオフセットキャンセル回路を有する。
【選択図】 図１

Description

本発明は半導体集積回路装置及びオフセットキャンセル設定システムに係り、縦続接続される複数の増幅回路を搭載した半導体集積回路装置及びオフセットキャンセル設定システムに関する。

従来から、微小電圧信号を増幅するため縦続接続した複数段の増幅回路を有する半導体集積回路装置がある。

図５は、従来の半導体集積回路装置の一例の回路構成図を示す。同図中、端子１から入力される微小電圧信号は増幅回路２に供給されて増幅される。増幅回路２の出力信号はカップリングコンデンサＣｆ１を介して増幅回路３に供給されて増幅される。

増幅回路３の出力信号はカップリングコンデンサＣｆ２を介して増幅回路４に供給されて増幅される。増幅回路４の出力信号はカップリングコンデンサＣｆ３を介して端子５から出力される。

定電圧回路６は基準電圧Ｖｒｅｆを増幅回路２，３，４それぞれの演算増幅器の反転入力端子に供給する。また、定電圧回路６は基準電圧Ｖｒｅｆを抵抗Ｒｆ１，Ｒｆ２，Ｒｆ３を介して増幅回路３，４それぞれの演算増幅器の非反転入力端子及び端子５に供給してこれらの動作点を基準電圧Ｖｒｅｆに固定している。

なお、フィルタを必要としないオフセット除去回路が知られている（例えば特許文献１参照）。この他にも様々な種類の多種のオフセット調整回路が知られている（例えば特許文献２，３参照）。
特開平５−２３５６５９号公報 特開平９−１３８１４１号公報 特開平１１−１９４１６０号公報

従来は、増幅回路２，３，４それぞれの出力をカップリングコンデンサＣｆ１，Ｃｆ２，Ｃｆ３により次段に接続すると共に、抵抗Ｒｆ１，Ｒｆ２，Ｒｆ３を介して基準電圧Ｖｒｅｆを供給し動作点を固定している。

カップリングコンデンサＣｆ１と抵抗Ｒｆ１、カップリングコンデンサＣｆ２と抵抗Ｒｆ２、カップリングコンデンサＣｆ３と抵抗Ｒｆ３それぞれは高域フィルタを構成している。端子１に入力される微小電圧信号の帯域が例えば１００Ｈｚ以上である場合には、上記高域フィルタのカットオフ周波数を１００Ｈｚ未満としなければならず、時定数Ｃｆ１・Ｒｆ１，Ｃｆ２・Ｒｆ２，Ｃｆ３・Ｒｆ３それぞれは、かなり大きい値となる。

例えばＣｆ１＝３３００ｐＦ，Ｒｆ＝５００ｋΩとなり、これらのカップリングコンデンサと抵抗を形成するための半導体チップ上の面積が大きくなり、面積の増大に伴いコストが高くなるという問題があった。また、これらのカップリングコンデンサと抵抗を半導体集積回路に外付けすると、部品点数が増大するという問題があった。

本発明は、上記の点に鑑みてなされたもので、縦続接続された増幅回路の段間のカップリングコンデンサをなくしオフセットキャンセルを行う半導体集積回路装置及びオフセットキャンセル設定システムを提供することを目的とする。

本発明の一実施態様による半導体集積回路装置は、縦続接続される複数の増幅回路（１１，１２，１３）を搭載した半導体集積回路装置において、
発生したキャンセル電圧と最終段直前の増幅回路（１２）の出力信号を加算して最終段の増幅回路に供給するオフセットキャンセル回路（１４）を有する。

好ましくは、前記オフセットキャンセル回路（１４）は、前記キャンセル電圧を発生する可変定電圧回路（１６）と、
前記最終段直前の増幅回路（１２）の出力信号を最終段の増幅回路（１３）に供給する第１の抵抗（Ｒ７）と、
前記第１の抵抗（Ｒ７）と一端を接続されており、前記可変定電圧回路（１６）の出力する前記キャンセル電圧を最終段の増幅回路（１３）に供給する第２の抵抗（Ｒ８）とを有し、
前記第１の抵抗（Ｒ７）は、前記最終段直前の増幅回路（１３）の利得を設定する分圧抵抗（Ｒ５）と同一抵抗値であり、
前記第２の抵抗（Ｒ８）は、前記最終段直前の増幅回路（１３）の利得を設定する帰還抵抗（Ｒ６）と同一抵抗値である。

好ましくは、前記第１の抵抗（Ｒ７）と前記最終段直前の増幅回路の利得を設定する分圧抵抗（Ｒ５）は、互いに連動した可変抵抗である。

好ましくは、前記縦続接続される複数の増幅回路の初段の増幅回路に信号を供給する入力端子（２０）と基準電圧を供給する定電圧回路（１５）との間を接続又は遮断するスイッチ（３０）を有し、
前記スイッチ（３０）を接続させて前記可変定電圧回路（１６）の出力する前記キャンセル電圧の調整を行う。

本発明の一実施態様によるオフセットキャンセル設定システムは、請求項４記載の半導体集積回路装置のキャンセル電圧を調整するオフセットキャンセル設定システムにおいて、
前記スイッチ（３０）を接続させる手段（Ｓ１）と、
前記最終段の増幅回路の出力電圧を計測する手段（Ｓ４）と、
計測した前記最終段の増幅回路の出力電圧と前記基準電圧との差電圧が閾値を超えると前記キャンセル電圧を可変する手段（Ｓ８）と、
前記差電圧が前記閾値以下となると前記スイッチ（３０）を遮断させる手段（Ｓ９）とを有する。

なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。

本発明によれば、縦続接続された増幅回路の段間のカップリングコンデンサをなくしオフセットキャンセルを行うことができる。

＜第１実施形態＞
図１は、本発明の半導体集積回路装置の第１実施形態の回路構成図を示す。同図中、半導体集積回路装置１０は、縦続接続された非反転増幅回路１１，１２，１３と、オフセットキャンセル回路１４を有している。

増幅回路１１，１２，１３それぞれは非反転入力端子に信号を入力され、反転入力端子に利得を設定する２つの抵抗Ｒ１〜Ｒ６が接続された演算増幅器ＯＰＡ１，ＯＰＡ２，ＯＰＡ３から構成されている。抵抗Ｒ１，Ｒ３，Ｒ５それぞれの一端には定電圧回路１５の正極から基準電圧Ｖｒｅｆが供給されている。定電圧回路１５の負極は接地されている。

ここで、増幅回路１３において、抵抗Ｒ６は演算増幅器ＯＰＡ３の出力を演算増幅器ＯＰＡ３の反転入力端子に帰還する帰還抵抗であり、抵抗Ｒ５は演算増幅器ＯＰＡ３の出力を抵抗Ｒ６と共に分圧する分圧抵抗である。そして、増幅回路１３の利得はＲ６／Ｒ５で表される。増幅回路１１，１２の抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４についても同様である。

なお、増幅回路１１の利得は例えば数１０倍程度であり、増幅回路１２の利得は例えば数倍程度である。増幅回路１３の２つの抵抗のうちの一方である抵抗Ｒ５は可変抵抗とされており、増幅回路１３の利得を可変することができ、増幅回路１３の利得は例えば数倍から数１０倍まで可変される。

オフセットキャンセル回路１４は、キャンセル電圧Ｖｃｌを発生する可変定電圧回路１６と、キャンセル電圧Ｖｃｌを非反転入力端子に供給され、出力端子を反転入力端子に接続されたバッファアンプ構成の演算増幅器ＯＰＡ４と、抵抗Ｒ７，Ｒ８から構成されている。

抵抗Ｒ７は一端を増幅回路１２の出力端子に接続され、他端を増幅回路１３の入力端子及び抵抗Ｒ８の他端に接続されている。抵抗Ｒ８は一端を演算増幅器ＯＰＡ４の出力端子に接続され、他端を増幅回路１３の入力端子に接続されている。

オフセットキャンセル回路１４の２つの抵抗のうちの一方である抵抗Ｒ７は可変抵抗とされている。抵抗Ｒ５，Ｒ７は互いに連動し同一抵抗値とされている。また、抵抗Ｒ６，Ｒ８は同一抵抗値とされている。

半導体集積回路装置１０の外部端子２０から入力される信号電圧Ｖｉｎ１は、増幅回路１１，１２で増幅されたのち、オフセットキャンセル回路１４が出力するキャンセル電圧Ｖｃｌを加算され、初段の増幅回路１１と第２段の増幅回路１２で発生したオフセット電圧をキャンセルされたのち、最終段の増幅回路１３で増幅されて外部端子２１から出力される。なお、外部端子２２は定電圧回路１５の正極に接続されている。

ここで、増幅回路１２の出力電圧Ｖｏｕｔ２は増幅回路１１，１２で発生したオフセット電圧Ｖｏｆ２を含んでいる場合、増幅回路１３の出力電圧Ｖｏｕｔ３に含まれるオフセット電圧Ｖｏｆ３は（１）式で表される。

Ｖｏｆ３＝（Ｒ６／Ｒ５）・Ｖｏｆ２ …（１）
また、増幅回路１３の入力電圧をＶｉｎ３、抵抗Ｒ７，Ｒ８を流れる電流をＩ１，Ｉ２とすると、Ｉ１＝Ｉ２であるから、（２）式が得られる。

（Ｖｏｕｔ２−Ｖｉｎ３）／Ｒ７＝（Ｖｉｎ３−Ｖｃｌ）／Ｒ８
Ｖｏｕｔ２＝Ｒ７／Ｒ８・Ｖｉｎ３−Ｒ７／Ｒ８・Ｖｃｌ＋Ｖｉｎ３
＝｛（Ｒ７＋Ｒ８）／Ｒ８｝・Ｖｉｎ３−｛Ｒ７／Ｒ８｝・Ｖｃｌ …（２）
また、増幅回路１２の出力電圧Ｖｏｕｔ２に含まれるオフセット電圧Ｖｏｆ２は（３）式で表される。

Ｖｏｕｔ２＝Ｖｏｆ２＋Ｖｒｅｆ …（３）
ここで、オフセット電圧Ｖｏｆ２をキャンセルするには（２）式において、Ｖｉｎ３＝Ｖｒｅｆとすれば良く、この条件で（２），（３）式から（４）式が得られる。

Ｖｏｆ２＝（Ｒ７／Ｒ８）・（Ｖｒｅｆ−Ｖｃｌ） …（４）
また、（４）式を（１）式に代入して（５）式が得られる。

Ｖｏｆ３＝（Ｒ６／Ｒ５）・（Ｒ７／Ｒ８）・（Ｖｒｅｆ−Ｖｃｌ） …（５）
ここで、Ｒ５＝Ｒ７，Ｒ６＝Ｒ８であるため、（６）式が得られる。

Ｖｏｆ３＝Ｖｒｅｆ−Ｖｃｌ …（６）
すなわち、オフセットキャンセル回路１４で用いた抵抗比Ｒ７／Ｒ８を増幅回路１３の利得を決定する抵抗比Ｒ６／Ｒ５の逆数とすることにより、キャンセル電圧Ｖｃｌのみをパラメータとして調整すれば、増幅回路１３の利得の変化に拘わらず、増幅回路１３の出力電圧のオフセット電圧Ｖｏｆ３をキャンセルすることができる。

図２に、抵抗Ｒ５，Ｒ７を互いに連動した可変抵抗として抵抗値を可変し、増幅回路１３の利得＝２，３０それぞれの場合のキャンセル電圧Ｖｃｌとオフセット電圧Ｖｏｆ３の関係を実線，一点鎖線それぞれで示す。この図から利得が変化してもキャンセル電圧Ｖｃｌとオフセット電圧Ｖｏｆ３の関係が変わらないことが分かる。

また、図２に示すようなキャンセル電圧Ｖｃｌ／オフセット電圧Ｖｏｆ３特性を得ておけば、オフセット電圧Ｖｏｆ３を計測して計測値がＶａの場合、キャンセル電圧Ｖｃｌ／オフセット電圧Ｖｏｆ３特性からオフセット電圧Ｖｏｆ３＝Ｖａに対応するキャンセル電圧Ｖｃｌ＝Ｖｂを求め、可変定電圧回路１６の発生するキャンセル電圧ＶｃｌをＶｂとする調整を行う。これにより、オフセット電圧Ｖｏｆ３を０にすることができる。

なお、上記実施形態では、抵抗Ｒ５，Ｒ７を可変抵抗としているが、抵抗Ｒ５，Ｒ７を固定抵抗とし、抵抗Ｒ６，Ｒ８を可変抵抗（互いに連動し同一抵抗値）として良く、上記実施形態に限定されるものではない。

また、上記実施形態では、３段の増幅回路１１，１２，１３が縦続接続されているが、２段又は４段以上の増幅回路が縦続接続されても良く、この場合、オフセットキャンセル回路は最終段の増幅回路とその前段の増幅回路との間に設けられる。

＜第２実施形態＞
ところで、半導体集積回路装置１０の外部端子２０，２２には、抵抗（数１００ｋΩ）及びカップリングコンデンサが接続され、カップリングコンデンサを介して信号源に接続される。信号源から外部端子２０，２２までの配線や抵抗及びカップリングコンデンサのアンテナ効果で拾った外来ノイズが外部端子２０に入来する。

この外来ノイズは増幅回路１１，１２，１３で増幅されるために、外部端子２１の電圧は外来ノイズによる変動が顕著になり、信号源の出力を停止させた状態で外部端子２１のオフセット電圧Ｖｏｆ３の計測が困難になる。これを解決するのが以下に説明する実施形態である。

図３は、本発明の半導体集積回路装置の第２実施形態の回路構成図を示す。同図中、図１と同一部分には同一符号を付す。図３において、半導体集積回路装置１０は、縦続接続された増幅回路１１，１２，１３と、オフセットキャンセル回路１４を有している。

増幅回路１１，１２，１３それぞれは非反転入力端子に信号を入力され、反転入力端子に利得を設定する２つの抵抗Ｒ１〜Ｒ６が接続された演算増幅器ＯＰＡ１，ＯＰＡ２，ＯＰＡ３から構成されている。抵抗Ｒ１，Ｒ３，Ｒ５それぞれの一端には定電圧回路１５の正極から基準電圧Ｖｒｅｆが供給されている。定電圧回路１５の負極は接地されている。

ここで、増幅回路１３において、抵抗Ｒ６は演算増幅器ＯＰＡ３の出力を演算増幅器ＯＰＡ３の反転入力端子に帰還する帰還抵抗であり、抵抗Ｒ５は演算増幅器ＯＰＡ３の出力を抵抗Ｒ６と共に分圧する分圧抵抗である。そして、増幅回路１３の利得はＲ６／Ｒ５で表される。増幅回路１１，１２の抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４についても同様である。

なお、増幅回路１１の利得は例えば数１０倍程度であり、増幅回路１２の利得は例えば数倍程度である。増幅回路１３の２つの抵抗のうちの一方である抵抗Ｒ５は可変抵抗とされており、増幅回路１３の利得を可変することができ、増幅回路１３の利得は例えば数倍から数１０倍まで可変される。

オフセットキャンセル回路１４は、キャンセル電圧Ｖｃｌを発生する可変定電圧回路１６と、キャンセル電圧Ｖｃｌを非反転入力端子に供給され、出力端子を反転入力端子に接続されたバッファアンプ構成の演算増幅器ＯＰＡ４と、抵抗Ｒ７，Ｒ８から構成されている。

抵抗Ｒ７は一端を増幅回路１２の出力端子に接続され、他端を増幅回路１３の入力端子に接続されている。抵抗Ｒ８は一端を演算増幅器ＯＰＡ４の出力端子に接続され、他端を増幅回路１３の入力端子に接続されている。

オフセットキャンセル回路１４の２つの抵抗のうちの一方である抵抗Ｒ７は可変抵抗とされている。抵抗Ｒ５，Ｒ７は互いに連動し同一抵抗値とされている。また、抵抗Ｒ６，Ｒ８は同一抵抗値とされている。

半導体集積回路装置１０の外部端子２２は定電圧回路１５の正極に接続されている。半導体集積回路装置１０の内部において、外部端子２０，２２間には開閉スイッチ３０が設けられており、また、外部端子２１と定電圧回路１５の正極との間には選択スイッチ３１が設けられている。

開閉スイッチ３０は制御ロジック部４０からの制御信号に応じて閉成（オン）／開成（オフ）し、制御信号が供給されないときは常時オフする。選択スイッチ３１は制御ロジック部４０からの制御信号に応じ、制御ロジック部４０のＡＤ変換入力端子４１に定電圧回路１５の正極又は外部端子２１を接続する。

半導体集積回路装置１０の外部において、外部端子２０にカップリングコンデンサＣ０の一端が接続され、カップリングコンデンサＣ０の他端に信号源２３が接続されている。また、外部端子２２は抵抗Ｒ０（数１００ｋΩ）を介してカップリングコンデンサＣ０の一端に接続されている。

本実施形態では、オフセットキャンセル設定を行う際に開閉スイッチ３０を閉成させて外部端子２０，２２間を接続（短絡）する。これにより、入力インピーダンスが低下しノイズ成分を除去することができ、外部端子２０が基準電圧Ｖｒｅｆに固定され、外来ノイズによって外部端子２０の電圧が変動しなくなる。

オフセットキャンセル設定を終了した後は、開閉スイッチ３０を開成させて外部端子２０，２２間を遮断（開放）する。これにより、半導体集積回路装置１０の外部端子２０から入力される信号電圧Ｖｉｎ１は、増幅回路１１，１２で増幅されたのち、オフセットキャンセル回路１４が出力するキャンセル電圧Ｖｃｌを加算され、増幅回路１１，１２で発生したオフセット電圧をキャンセルされたのち、増幅回路１３で増幅されて外部端子２１から出力される。

図４は、制御ロジック部４０が実行するオフセットキャンセル設定処理の一実施形態のフローチャートを示す。同図中、ステップＳ１で制御ロジック部４０は端子４４から開閉スイッチ３０に制御信号を供給してオンさせ、端子４２から選択スイッチ３１に制御信号を供給して選択スイッチ３１に定電圧回路１５の正極を選択接続させる。その後、ステップＳ２でＡＤ変換入力端子４１に供給される基準電圧Ｖｒｅｆを測定する。

次に、ステップＳ３で制御ロジック部４０は端子４３から抵抗Ｒ５，Ｒ７に制御信号を供給して増幅回路１３の利得を任意の値に設定する。ステップＳ４では制御ロジック部４０は端子４２から選択スイッチ３１に制御信号を供給して選択スイッチ３１に外部端子２１を選択接続させ、キャンセル電圧Ｖｃｌ＝Ｖｒｅｆとする制御信号を生成して端子４５から可変定電圧回路１６に供給する。

ステップＳ５では端子４１に入力される外部端子２１の出力電圧Ｖｏｕｔ３をＡＤ変換して測定する。次に、ステップＳ６でオフセット量＝出力電圧Ｖｏｕｔ３−基準電圧Ｖｒｅｆを算出する。

ステップＳ７では算出したオフセット量が予め決められている閾値以下であるか否かを判別する。オフセット量＞閾値の場合にはステップＳ８で、オフセット量を小さくする方向にキャンセル電圧Ｖｃｌを変更し、変更したキャンセル電圧Ｖｃｌとする制御信号を生成して端子４５から可変定電圧回路１６に供給してステップＳ５に進む。

一方、オフセット量≦閾値の場合にはステップＳ９でキャンセル電圧Ｖｃｌを確定させてオフセットキャンセル設定を完了し、端子４４から開閉スイッチ３０に制御信号を供給してオフさせて、この処理を終了する。

このようにして、外来ノイズの影響を受けないで、オフセット電圧Ｖｏｆ３をキャンセルするためのキャンセル電圧Ｖｃｌを自動的に設定することができる。

本発明の半導体集積回路装置の第１実施形態の回路構成図である。 キャンセル電圧／オフセット電圧特性図である。 本発明の半導体集積回路装置の第２実施形態の回路構成図である。 オフセットキャンセル設定処理の一実施形態のフローチャートである。 従来の半導体集積回路装置の一例の回路構成図である。

符号の説明

１０ 半導体集積回路装置
１１，１２，１３ 増幅回路
１４ オフセットキャンセル回路
１５ 定電圧回路
１６ 可変定電圧回路
２０〜２２ 外部端子
３０ 開閉スイッチ
３１ 選択スイッチ
４０ 制御ロジック部
Ｃ０ カップリングコンデンサ
ＯＰＡ１〜ＯＰＡ４ 演算増幅器
Ｒ０〜Ｒ８ 抵抗

Claims (5)

1. 縦続接続される複数の増幅回路を搭載した半導体集積回路装置において、
   発生したキャンセル電圧と最終段直前の増幅回路の出力信号を加算して最終段の増幅回路に供給するオフセットキャンセル回路を
   有することを特徴とする半導体集積回路装置。
2. 請求項１記載の半導体集積回路装置において、
   前記オフセットキャンセル回路は、前記キャンセル電圧を発生する可変定電圧回路と、
   前記最終段直前の増幅回路の出力信号を最終段の増幅回路に供給する第１の抵抗と、
   前記第１の抵抗と一端を接続されており、前記可変定電圧回路の出力する前記キャンセル電圧を最終段の増幅回路に供給する第２の抵抗とを有し、
   前記第１の抵抗は、前記最終段直前の増幅回路の利得を設定する分圧抵抗と同一抵抗値であり、
   前記第２の抵抗は、前記最終段直前の増幅回路の利得を設定する帰還抵抗と同一抵抗値であることを特徴とする半導体集積回路装置。
3. 請求項２記載の半導体集積回路装置において、
   前記第１の抵抗と前記最終段直前の増幅回路の利得を設定する分圧抵抗は、互いに連動した可変抵抗であることを特徴とする半導体集積回路装置。
4. 請求項３記載の半導体集積回路装置において、
   前記縦続接続される複数の増幅回路の初段の増幅回路に信号を供給する入力端子と基準電圧を供給する定電圧回路との間を接続又は遮断するスイッチを有し、
   前記スイッチを接続させて前記可変定電圧回路の出力する前記キャンセル電圧の調整を行うことを特徴とする半導体集積回路装置。
5. 請求項４記載の半導体集積回路装置のキャンセル電圧を調整するオフセットキャンセル設定システムにおいて、
   前記スイッチを接続させる手段と、
   前記最終段の増幅回路の出力電圧を計測する手段と、
   計測した前記最終段の増幅回路の出力電圧と前記基準電圧との差電圧が閾値を超えると前記キャンセル電圧を可変する手段と、
   前記差電圧が前記閾値以下となると前記スイッチを遮断させる手段と
   を有することを特徴とするオフセットキャンセル設定システム。

Images