JP2010003720A - Semiconductor device and method of manufacturing the same - Google Patents
Semiconductor device and method of manufacturing the same Download PDFInfo
- Publication number
- JP2010003720A JP2010003720A JP2008158758A JP2008158758A JP2010003720A JP 2010003720 A JP2010003720 A JP 2010003720A JP 2008158758 A JP2008158758 A JP 2008158758A JP 2008158758 A JP2008158758 A JP 2008158758A JP 2010003720 A JP2010003720 A JP 2010003720A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- opening
- support
- protective film
- pad electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本発明は、半導体装置及びその製造方法に関し、特に、チップサイズパッケージ及びその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a chip size package and a manufacturing method thereof.
近年、新たなパッケージ技術として、チップサイズパッケージ(Chip Size Package)が注目されている。チップサイズパッケージは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージである。 In recent years, a chip size package has attracted attention as a new packaging technology. The chip size package is a small package having an outer dimension substantially the same as the outer dimension of the semiconductor chip.
チップサイズパッケージの一つとして、BGA(Ball Grid Array)型の半導体装置が知られている。このBGA型の半導体装置の裏面には、半導体装置に設けられたパッド電極と電気的に接続されたボール状の複数のバンプ電極が設けられている。 A BGA (Ball Grid Array) type semiconductor device is known as one of chip size packages. A plurality of ball-shaped bump electrodes electrically connected to pad electrodes provided on the semiconductor device are provided on the back surface of the BGA type semiconductor device.
以下に、このBGA型の半導体装置の構成例について説明する。図9に示すように、この半導体装置を構成する半導体基板10の表面には、電子デバイス10Dが配置され、それを覆って絶縁膜11が配置されている。さらに、半導体基板10の表面に対して、接着剤層14を介して支持体15が貼り合わされている。支持体15は、半導体基板10の端の外側に延びている。半導体基板10の端の外側に延びた支持体15の一部上には、電子デバイス10Dと電気的に接続されたパッド電極12が配置されている。パッド電極12はパッシベーション膜13に覆われている。
A configuration example of this BGA type semiconductor device will be described below. As shown in FIG. 9, an
さらに、支持体15の端部上から半導体基板10の側壁及び裏面を覆い、パッド電極12上に開口部を有した保護膜16が配置されている。さらに、保護膜16の開口部内のパッド電極12上には、ニッケル(Ni)等を含むメッキ膜17が配置され、そのメッキ膜17と接続された複数のバンプ電極19が配置されている。
Further, a
このBGA型の半導体装置を電子機器に組み込む際には、各バンプ電極19をプリント基板等の回路基板(不図示)上の配線パターン(不図示)に接続することで、電子デバイス10Dと、回路基板上に搭載された外部回路(不図示)とを電気的に接続している。
When this BGA type semiconductor device is incorporated in an electronic device, each
なお、BGA型の半導体装置については、特許文献1に記載されている。
しかしながら、上述した半導体装置は、プリント基板等の回路基板にバンプ電極19が接続された際、半導体装置に加わるに外的な力に応じて、パッド電極12とバンプ電極19との接合部に応力が集中していた。この応力を起因として、その接合部にクラック等の損傷が生じるという問題があった。また、回路基板の配線パターンとバンプ電極19との接触面積は小さいため、それらの接触抵抗が大きくなるという問題があった。また、バンプ電極19の製造コストは高いという問題があった。
However, in the semiconductor device described above, when the
本発明の主な特徴は以下の通りである。本発明の半導体装置は、電子デバイスが配置された半導体基板と、半導体基板の表面に接着剤層を介して貼り合わされ該半導体基板の端の外側に延びた支持体と、電子デバイスと電気的に接続され半導体基板の端の外側に延びた支持体の部分上に形成されたパッド電極と、支持体の端部上から半導体基板の側壁及び裏面を覆い、パッド電極上に開口部を有した保護膜と、導電性ペーストからなり、保護膜の開口部を通してパッド電極と接続し、支持体の端部上から半導体基板の側壁に至る領域の全体を覆うと共に、半導体基板の裏面の保護膜よりも高く突起した突起電極と、を備えることを特徴とする。 The main features of the present invention are as follows. The semiconductor device of the present invention includes a semiconductor substrate on which an electronic device is disposed, a support that is bonded to the surface of the semiconductor substrate via an adhesive layer and extends outside the end of the semiconductor substrate, and the electronic device electrically A pad electrode formed on a portion of the support that is connected and extends to the outside of the edge of the semiconductor substrate, and a protection that covers the side wall and back surface of the semiconductor substrate from above the edge of the support and has an opening on the pad electrode A film and a conductive paste, connected to the pad electrode through the opening of the protective film, cover the entire region from the end of the support to the side wall of the semiconductor substrate, and more than the protective film on the back surface of the semiconductor substrate And a projecting electrode projecting highly.
また、本発明の半導体装置の製造方法は、電子デバイス及びその電子デバイスに電気的に接続されたパッド電極が配置された半導体基板を準備し、半導体基板に接着剤層を介して支持体を貼り合わせる工程と、半導体基板の一部を除去して、パッド電極と重畳する領域に第1の開口部を形成する工程と、第1の開口部内及び半導体基板の裏面を覆いパッド電極上に第2の開口部を有した保護膜を形成する工程と、導電性ペーストからなり、第1の開口部及び第2の開口部の全体を覆うと共に、第2の開口部を通してパッド電極と接続し、半導体基板の裏面の保護膜よりも高く突起した突起電極を形成する工程と、半導体基板及び支持体を含む積層体を、突起電極上を通るダイシングラインに沿ってダイシングすることにより、半導体チップに分離する工程と、を含むことを特徴とする。 The method for manufacturing a semiconductor device according to the present invention also provides a semiconductor substrate on which an electronic device and a pad electrode electrically connected to the electronic device are arranged, and a support is attached to the semiconductor substrate via an adhesive layer. A step of aligning, a step of removing a part of the semiconductor substrate and forming a first opening in a region overlapping with the pad electrode, a second surface on the pad electrode covering the back surface of the first opening and the semiconductor substrate. Forming a protective film having a plurality of openings, a conductive paste, covering the entire first opening and the second opening, and connecting to the pad electrode through the second opening, A step of forming a protruding electrode that protrudes higher than the protective film on the back surface of the substrate and a laminated body including the semiconductor substrate and the support body are diced along a dicing line that passes over the protruding electrode. Characterized in that it comprises a step of releasing, the.
本発明によれば、パッド電極と突起電極との接合部に加わる応力を小さくすることができ、その応力を起因とした接合部のクラック等の損傷を抑えることができる。また、回路基板の配線パターンと突起電極との接触面積を広くすることができるため、それらの接触抵抗を低減することができる。 According to the present invention, the stress applied to the joint between the pad electrode and the protruding electrode can be reduced, and damage such as cracks in the joint caused by the stress can be suppressed. In addition, since the contact area between the wiring pattern of the circuit board and the protruding electrode can be widened, the contact resistance can be reduced.
以下に、本発明の実施形態について、図面を参照して説明する。図1乃至図8は、本実施形態による半導体装置及びその製造方法を示している。図1(A)乃至図8(A)は、この半導体装置の断面図であり、複数の半導体装置、即ち半導体チップ1が形成されるウェハ状の半導体基板10のうち、1つの半導体チップ1が形成される予定の領域を中心に図示している。また、図1(B)乃至図8(B)は、ダイシングラインDL近傍の領域について、図1(A)乃至図8(A)のそれぞれに対応して、半導体基板10の裏面側からみた場合の平面図である。
Embodiments of the present invention will be described below with reference to the drawings. 1 to 8 show the semiconductor device and the manufacturing method thereof according to the present embodiment. FIG. 1A to FIG. 8A are cross-sectional views of this semiconductor device, and one
最初に、図1に示すように、例えば約100〜700μmの膜厚を有したシリコン基板からなる半導体基板10を準備する。ここで、半導体基板10の表面には、フォトダイオード等の電子デバイス10Dが配置されている。この電子デバイス10Dは、例えば約0.5〜1.5μmの膜厚を有したBPSG膜からなる絶縁膜11に覆われており、絶縁膜11上には、電子デバイス10Dと電気的に接続されたパッド電極12が配置されている。パッド電極12は、半導体チップ1の端部近傍であって、例えば半導体チップ1の各辺の中央近傍に配置される。
First, as shown in FIG. 1, a
ただし、パッド電極12は、上記に限定されず、半導体チップ1の端部近傍であれば、その他の位置、例えは半導体チップ1の各辺が交差する頂点近傍に配置されるものであってもよい。以降の説明では、パッド電極12は、半導体チップ1の端部近傍であって、半導体チップ1の各辺の中央近傍に配置されるものとして説明する。
However, the
この半導体基板10において、パッド電極12及び絶縁膜11の表面を覆って、シリコン窒化膜等のパッシベーション膜13を形成する。その後、パッシベーション膜13上に、有機樹脂等を含む接着剤の塗布により接着剤層14を形成し、この接着剤層14を介して、半導体基板10の表面に対向して支持体15を貼り合わせる。支持体15は、光を透過する材料、又は光を透過しない材料からなる。支持体15は、例えばガラス基板からなり、例えば約100〜700μmの厚さを有している。
In this
次に、図2(A)及び図2(B)に示すように、支持体15と貼り合わされた半導体基板10に対して裏面研削を行い、その厚さを、例えば10〜150μmに至るまで薄くする。さらに、図3(A)及び図3(B)に示すように、半導体基板10であって、ダイシングラインDL上及びパッド電極12上を含む領域から半導体チップ1の端部に至る領域をエッチングして除去する。これにより、半導体基板10に第1の開口部10Aが形成され、その第1の開口部10A内では絶縁膜11が露出される。
Next, as shown in FIGS. 2A and 2B, the
なお、第1の開口部10Aは、図3(B)のようにウィンドウ状に形成される以外にも、ダイシングラインDLに沿って延びるストリート状に形成されるものであってもよい(不図示)。 The first opening 10A may be formed in a street shape extending along the dicing line DL (not shown) in addition to the window shape as shown in FIG. 3B. ).
また、第1の開口部10A内における半導体基板10の側壁は、支持体15に向かってテーパー状に形成されることが好ましい。これにより、後の工程において半導体基板10及び支持体15を覆って形成される各層の被覆性が向上する。
In addition, the side wall of the
次に、図4に示すように、第1の開口部10A内で露出する絶縁膜11をエッチングして除去し、第1の開口部10A内において、パッド電極12の裏面及びパッシベーション膜13の裏面を露出する。その後、図5(A)及び図5(B)に示すように、半導体基板10のダイシングラインDLに沿って、パッシベーション膜13、接着剤層14、及び支持体15の厚さ方向の一部を切削して、ストリート状の溝15Aを形成する。この溝15Aは、パッド電極12と接触しない位置に形成する。
Next, as shown in FIG. 4, the
次に、図6(A)及び図6(B)に示すように、溝15A内を含む第1の開口部10A内、及び半導体基板10の裏面を覆う保護膜16を形成する。保護膜16には、パッド電極12と重畳する領域に第2の開口部16Aが設けられる。保護膜16の材質は、例えば、ソルダーレジスト等の有機膜であることが好ましいが、無機膜であってもよい。
Next, as shown in FIGS. 6A and 6B, a
次に、図7(A)及び図7(B)に示すように、溝15A内を含む第1の開口部10A内、及び第2の開口部16A内の全体を覆うと共に、半導体基板10の裏面を覆う保護膜16の表面よりも高く突起するように、例えば銀(Ag)粒子、銅(Cu)粒子、又は錫(Sn)粒子の少なくともいずれかを含む導電性ペーストを塗布し、その導電性ペーストからなる突起電極18を形成する。突起電極18は、第2の開口部16Aを通してパッド電極12と接続される。この突起電極18は、ダイシングラインDLの一部上に形成される。
Next, as shown in FIGS. 7A and 7B, the
次に、図8(A)及び図8(B)に示すように、半導体基板10及び支持体15を含む積層体を、突起電極18上を通るダイシングラインに沿ってダイシングすることにより、半導体チップ1に分離する。なお、そのダイシングの際には、支持体15、溝15A内の保護膜16、及び突起電極18のみを切削する。
Next, as shown in FIGS. 8A and 8B, the stacked body including the
こうして完成した半導体装置、即ち半導体チップ1においては、突起電極18は、保護膜16の第2の開口部16Aを通してパッド電極12と接続し、支持体15の端部上から半導体基板10の側壁に至る領域の全体を覆うと共に、半導体基板10の裏面の保護膜16よりも高く突起することになる。
In the semiconductor device thus completed, that is, the
そうすると、半導体チップ1が回路基板の配線パターン(不図示)に実装された際、突起電極18に加わる力は、支持体15の端部上から半導体基板10の側壁に至る領域の全体に分散される。その結果、図9に示した従来例におけるパッド電極12とバンプ電極19との接合部に加わる応力と比較すると、本実施形態におけるパッド電極12と突起電極18との接合部に加わる応力は大幅に低減され、その応力を起因としたパッド電極12とバンプ電極19との接合部のクラック等の損傷は抑止される。
Then, when the
また、上記従来例におけるバンプ電極19と回路基板の配線パターン(不図示)との接触面積と比較すると、本実施形態における半導体チップ1の突起電極18と回路基板の配線パターン(不図示)との接触面積を大幅に広くすることができるため、それらの接触抵抗を低減することができる。
Further, when compared with the contact area between the
また、本実施形態における突起電極18の製造コストは、従来例におけるバンプ電極19の製造コストに比べて低いため、半導体装置の製造コストを低くすることができる。
Moreover, since the manufacturing cost of the
また、この半導体チップ1では、その側面で露出するパッシベーション膜13の端部、接着剤層14の端部、支持体15の一部の端部は、保護膜16により覆われているため、半導体チップ1の内部への水分の侵入を防止することができる。
Further, in this
ただし、半導体チップ1の内部への水分の侵入を考慮する必要が無い場合、上述した溝15Aを形成する工程は省略されてもよい。
However, when it is not necessary to consider the intrusion of moisture into the
なお、本発明は上記実施形態に限定されず、その要旨を逸脱しない範囲で変更が可能なことは言うまでもない。 Needless to say, the present invention is not limited to the above-described embodiment, and modifications can be made without departing from the scope of the invention.
例えば、上記実施形態では、パッド電極12と突起電極18とは直接接続されていたが、本発明はこれに限定されず、パッド電極12と突起電極18との間にメッキ膜(不図示)が形成されてもよい。この場合においても、上記と同様の効果を得ることができる。
For example, in the above embodiment, the
1 半導体チップ 10 半導体基板
10D 電子デバイス 10A 第1の開口部
11 絶縁膜 12 パッド電極
13 パッシベーション膜 14 接着剤層
15 支持体 15A 溝
16 保護膜 16A 第2の開口部
17 メッキ膜 18 突起電極
19 バンプ電極
DESCRIPTION OF
17
Claims (8)
前記半導体基板の表面に接着剤層を介して貼り合わされ該半導体基板の端の外側に延びた支持体と、
前記電子デバイスと電気的に接続され前記半導体基板の端の外側に延びた前記支持体の部分上に形成されたパッド電極と、
前記支持体の端部上から前記半導体基板の側壁及び裏面を覆い、前記パッド電極上に開口部を有した保護膜と、
導電性ペーストからなり、前記保護膜の前記開口部を通して前記パッド電極と接続し、前記支持体の端部上から前記半導体基板の側壁に至る領域の全体を覆うと共に、前記半導体基板の裏面の保護膜よりも高く突起した突起電極と、を備えることを特徴とする半導体装置。 A semiconductor substrate on which electronic devices are arranged; and
A support bonded to the surface of the semiconductor substrate via an adhesive layer and extending to the outside of the end of the semiconductor substrate;
A pad electrode formed on a portion of the support that is electrically connected to the electronic device and extends outside an edge of the semiconductor substrate;
A protective film that covers the side wall and the back surface of the semiconductor substrate from the end of the support, and has an opening on the pad electrode;
The conductive paste is connected to the pad electrode through the opening of the protective film, covers the entire region from the end of the support to the side wall of the semiconductor substrate, and protects the back surface of the semiconductor substrate. And a protruding electrode protruding higher than the film.
前記半導体基板に接着剤層を介して支持体を貼り合わせる工程と、
前記半導体基板の一部を除去して、前記パッド電極と重畳する領域に第1の開口部を形成する工程と、
前記第1の開口部内及び前記半導体基板の裏面を覆い前記パッド電極上に第2の開口部を有した保護膜を形成する工程と、
導電性ペーストからなり、前記第1の開口部及び前記第2の開口部の全体を覆うと共に、前記第2の開口部を通して前記パッド電極と接続し、前記半導体基板の裏面の保護膜よりも高く突起した突起電極を形成する工程と、
前記半導体基板及び前記支持体を含む積層体を、前記突起電極上を通るダイシングラインに沿ってダイシングすることにより、半導体チップに分離する工程と、を含むことを特徴とする半導体装置の製造方法。 Preparing a semiconductor substrate on which an electronic device and a pad electrode electrically connected to the electronic device are arranged;
Bonding the support to the semiconductor substrate via an adhesive layer;
Removing a part of the semiconductor substrate and forming a first opening in a region overlapping with the pad electrode;
Forming a protective film having a second opening on the pad electrode, covering the first opening and the back surface of the semiconductor substrate;
It is made of a conductive paste, covers the entire first opening and the second opening, and is connected to the pad electrode through the second opening, and is higher than the protective film on the back surface of the semiconductor substrate. Forming a protruding electrode, and
And a step of dicing the laminated body including the semiconductor substrate and the support along a dicing line passing over the protruding electrode, thereby separating the semiconductor chip into a semiconductor chip.
前記半導体チップの端に沿って、前記接着剤層及び前記支持体の厚さ方向の一部を切削して溝を形成する工程と、を含み、
前記保護膜を前記溝内に延在するように形成し、その保護膜を覆って前記突起電極を形成した後、前記支持体、前記溝上の前記保護膜及び前記突起電極を切削することにより、前記積層体を前記半導体チップに分離することを特徴とする請求項5乃至請求項7のいずれかに記載の半導体装置の製造方法。 Before the step of forming the protective film,
Cutting the adhesive layer and part of the support in the thickness direction along the edge of the semiconductor chip to form a groove, and
The protective film is formed so as to extend into the groove, and after forming the protruding electrode so as to cover the protective film, by cutting the support, the protective film on the groove and the protruding electrode, The method for manufacturing a semiconductor device according to claim 5, wherein the stacked body is separated into the semiconductor chips.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008158758A JP2010003720A (en) | 2008-06-18 | 2008-06-18 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008158758A JP2010003720A (en) | 2008-06-18 | 2008-06-18 | Semiconductor device and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010003720A true JP2010003720A (en) | 2010-01-07 |
Family
ID=41585226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008158758A Pending JP2010003720A (en) | 2008-06-18 | 2008-06-18 | Semiconductor device and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010003720A (en) |
-
2008
- 2008-06-18 JP JP2008158758A patent/JP2010003720A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5258567B2 (en) | Semiconductor device and manufacturing method thereof | |
KR100938970B1 (en) | Semiconductor device and manufacturing method thereof | |
US7944015B2 (en) | Semiconductor device and method of manufacturing the same | |
KR101473093B1 (en) | Semiconductor device and manufacturing method thereof | |
JP2005072554A (en) | Semiconductor device and its manufacturing method | |
US7772698B2 (en) | Package structure for integrated circuit device | |
CN101728348B (en) | Semiconductor device and manufacturing method thereof | |
JP2006093367A (en) | Manufacturing method of semiconductor device | |
JP4828261B2 (en) | Semiconductor device and manufacturing method thereof | |
TWI566339B (en) | Electronic package and method of manufacture | |
TWI599007B (en) | Electronic monomer and method of fabricating the same | |
US7649250B2 (en) | Semiconductor package | |
JP4334397B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4322181B2 (en) | Manufacturing method of semiconductor device | |
KR20140084517A (en) | Interposer inculding buffer cavity, stack type interposer and method for manufacturing the same | |
WO2010061551A1 (en) | Semiconductor device and electronic device | |
JP4659875B2 (en) | Semiconductor device | |
JP2009130271A (en) | Semiconductor device and method of manufacturing the same | |
JP5555400B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2010003720A (en) | Semiconductor device and method of manufacturing the same | |
JP2010016395A5 (en) | ||
JP2008010778A (en) | Semiconductor device | |
JP2005294875A (en) | Semiconductor device and manufacturing method therefor | |
JP4522213B2 (en) | Manufacturing method of semiconductor device | |
JP4862991B2 (en) | Manufacturing method of semiconductor device |