JP2010001553A - Cvd system and method for producing semiconductor device - Google Patents

Cvd system and method for producing semiconductor device Download PDF

Info

Publication number
JP2010001553A
JP2010001553A JP2008163528A JP2008163528A JP2010001553A JP 2010001553 A JP2010001553 A JP 2010001553A JP 2008163528 A JP2008163528 A JP 2008163528A JP 2008163528 A JP2008163528 A JP 2008163528A JP 2010001553 A JP2010001553 A JP 2010001553A
Authority
JP
Japan
Prior art keywords
wafer
electrostatic chuck
coloring
side wall
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008163528A
Other languages
Japanese (ja)
Other versions
JP5374935B2 (en
Inventor
Takeji Ota
岳児 太田
Shun Kodama
俊 小玉
Kenji Takeda
賢治 武田
Takashi Sato
隆司 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008163528A priority Critical patent/JP5374935B2/en
Publication of JP2010001553A publication Critical patent/JP2010001553A/en
Application granted granted Critical
Publication of JP5374935B2 publication Critical patent/JP5374935B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a CVD system which can prevent the phenomenon that a film peeled from the outer circumferential part of a wafer sticks to a color ring as foreign matters, and to provide a method for producing a semiconductor device. <P>SOLUTION: Regarding the high density plasma CVD system, film deposition and etching are simultaneously or repeatedly performed, so as to form a film having high implantation properties on a wafer, and which comprises: an electrostatic chuck 2 holding a wafer 21 and having a size smaller than that of the wafer 21; and a collar ring 1b installed so as to surround the side wall of the electrostatic chuck 2. The collar ring 1b comprises a confronted part 40a confronted with the side wall of the electrostatic chuck 2 and located at the lower part of the outer circumferential part of the wafer, the confronted part 40a is formed so as to surround the side wall of the electrostatic chuck, and, to the electrostatic chuck 2 in the confronted part 40a, the outside is located at the inside than the outermost part of the outer circumferential part in the wafer. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、CVD装置及び半導体装置の製造方法に係わり、特にウェハー外周部から剥離した膜がカラーリングに異物として付着することを抑制できるCVD装置及び半導体装置の製造方法に関する。   The present invention relates to a CVD apparatus and a method for manufacturing a semiconductor device, and more particularly to a CVD apparatus and a method for manufacturing a semiconductor device that can prevent a film peeled off from the outer periphery of a wafer from adhering to a coloring as a foreign matter.

半導体集積回路は、微細化・高集積化が進み、パターンの微細化及び膜の薄膜化が加速されている。その為、微細パターンの段差形状部に埋め込み性の高いSiO膜を形成することが可能である高密度プラズマCVD装置(HDP.CVD装置)が用いられている。 Semiconductor integrated circuits have been miniaturized and highly integrated, and pattern miniaturization and film thinning have been accelerated. Therefore, a high-density plasma CVD apparatus (HDP.CVD apparatus) that can form a highly embeddable SiO 2 film in a step shape portion of a fine pattern is used.

HDP.CVD装置は、チャンバー上部にプラズマの高周波発生源とガス導入ノズルを持つ。導入するガスにはSiH、O及びAr等を用い、これらのガスをRF(高周波)コイルを用いて低圧力条件下で誘電結合されたプラズマを発生させ、ウェハー上に供給する。ウェハーは、チャンバー下部に設置された静電チャック(ESC)に保持され、成膜時にはウェハー裏面を静電気によりチャックする。ESC表面には、Heガスの供給口が存在し、裏面にHeガスを流すことでウェハーを冷却しながらHDP膜の成膜処理を行う。 The HDP.CVD apparatus has a high-frequency plasma source and a gas introduction nozzle at the top of the chamber. SiH 4 , O 2, Ar, and the like are used as the gases to be introduced, and these gases are used to generate plasma dielectrically coupled under low pressure conditions using an RF (radio frequency) coil and supplied onto the wafer. The wafer is held by an electrostatic chuck (ESC) installed at the lower part of the chamber, and the back surface of the wafer is chucked by static electricity during film formation. On the ESC surface, there is a He gas supply port, and an HDP film is formed while cooling the wafer by flowing He gas on the back surface.

図10(a)〜(d)は、HDP.CVD装置によるSiO膜の成膜処理を説明する為の断面図である。図10(a)に示すように、プラズマ化されたSiHとOを反応させることによって配線層30a,35,36上にSiO33を成膜する。それにより、配線層30a,35,36上にSiO膜32aを成膜している。また、図10(b)に示すように、同じくプラズマ化したAr34でSiO膜の一部32bをArエッチングする。次いで、図10(c)に示すように、SiO膜32a上に新しいSiO33を成膜することによりSiO膜32a上に新しいSiO膜32cを積層している。また、図10(d)に示すように、SiO膜の一部32dをAr34でエッチングしている。上記の成膜工程とエッチング工程を同時に又は繰り返し実施することによって高密度プラズマ酸化膜(SiO膜)を形成している。それによって、段差形状部に埋め込み性の高いSiO膜を形成することができる。 10A to 10D are cross-sectional views for explaining the film forming process of the SiO 2 film by the HDP.CVD apparatus. As shown in FIG. 10A, SiO 2 33 is formed on the wiring layers 30a, 35, and 36 by reacting SiH 4 that has been made into plasma and O 2 . Thereby, the SiO 2 film 32a is formed on the wiring layers 30a, 35, and 36. Further, as shown in FIG. 10 (b), a part 32b of the SiO 2 film is Ar-etched with Ar34 which is also made into plasma. Then, as shown in FIG. 10 (c), it is stacked new SiO 2 film 32c on the SiO 2 film 32a by depositing new SiO 2 33 on the SiO 2 film 32a. Further, as shown in FIG. 10D, a part 32d of the SiO 2 film is etched by Ar34. A high-density plasma oxide film (SiO 2 film) is formed by carrying out the film formation process and the etching process simultaneously or repeatedly. As a result, a highly embedded SiO 2 film can be formed in the step-shaped portion.

上記については、高密度プラズマによってSiO33の堆積中にAr34によるエッチングが促進される。それにより、SiO33の堆積中のエッチングによって配線層30a,35,36の段差部に対するSiO33の堆積が遅延され、堆積された膜の間隙充填能力が増大する。 As for the above, etching by Ar34 is promoted during the deposition of SiO 2 33 by the high-density plasma. Thereby, the wiring layer 30a by etching during deposition of SiO 2 33, deposition of SiO 2 33 is delayed with respect to the stepped portions of 35 and 36, the gap filling capability of the deposited film increases.

図8(a)はHDP.CVD装置において、従来のウェハー保持部の平面図である。図8(a)に示すように、ウェハー保持部は主に静電チャック(ESC)2、静電チャックを囲むカラーリング1及びウェハーストッパー20があり、ウェハーを搬送するためのプッシャーピン3が静電チャック2に内蔵されている。ウェハーストッパ20は、ウェハー21が搬送され、静電チャック2によって固定されるまでにウェハーずれを防止する為に設けられている。また、カラーリング1はセラミックス製であり、プラズマや導入ガスから静電チャック2の側面を保護するために設置されている。   FIG. 8A shows HDP. In a CVD apparatus, it is a top view of the conventional wafer holding part. As shown in FIG. 8A, the wafer holder mainly includes an electrostatic chuck (ESC) 2, a coloring ring 1 surrounding the electrostatic chuck, and a wafer stopper 20, and pusher pins 3 for transporting the wafer are static. Built in the electric chuck 2. The wafer stopper 20 is provided to prevent the wafer from being displaced until the wafer 21 is transported and fixed by the electrostatic chuck 2. The coloring ring 1 is made of ceramics and is installed to protect the side surface of the electrostatic chuck 2 from plasma and introduced gas.

特開平10−12608号公報(段落0016〜0020)Japanese Patent Laid-Open No. 10-12608 (paragraphs 0016 to 0020)

図7、図8及び図9を用いて本発明が解決しようとする課題について説明する。
図9は、一般的なAl配線層の形成及びAl配線の埋め込み酸化膜を形成の工程を説明する為のプロセスフローであり、図7は図9に示すプロセスフローの概念図である。
The problem to be solved by the present invention will be described with reference to FIGS.
FIG. 9 is a process flow for explaining a process of forming a general Al wiring layer and a buried oxide film of Al wiring, and FIG. 7 is a conceptual diagram of the process flow shown in FIG.

まず、配線層となるAlスパッタ膜を形成する工程において、ウェハー直径よりも小さいウェハー支持部のスパッタ装置を使用すると、図7(a)に示すように、Alスパッタ膜30がウェハー21の外周裏面にまわりこんで成膜される(S1)。   First, in the step of forming an Al sputtered film as a wiring layer, when a sputter apparatus having a wafer support portion smaller than the wafer diameter is used, the Al sputtered film 30 becomes the outer peripheral back surface of the wafer 21 as shown in FIG. (1).

その後、図7(b)に示すように、Alスパッタ膜30上にAl配線層を形成するためのレジストパターン31を形成する(S2)。次いで、図7(c)に示すように、レジストパターン31をマスクにしてAlスパッタ膜30をエッチングすることにより、Al配線層30aが形成される(S3)。この際に、この裏面にまわりこんだAlスパッタ膜は後工程のエッチングでも除去されず、Al膜の膜残り30bとなり、そのままHDP.CVD装置を使用する埋め込み酸化膜成膜工程まで状態を保持されてくる。   Thereafter, as shown in FIG. 7B, a resist pattern 31 for forming an Al wiring layer is formed on the Al sputtered film 30 (S2). Next, as shown in FIG. 7C, the Al sputtered film 30 is etched using the resist pattern 31 as a mask, thereby forming an Al wiring layer 30a (S3). At this time, the Al sputtered film that wraps around the back surface is not removed by the subsequent etching, and remains as the Al film remaining 30b. The state is maintained until the buried oxide film forming process using the CVD apparatus.

次いで、図7(d)に示すように、レジストパターン31を剥離する(S4)。その後、図7(e)に示すように、Al配線30a上にHDP.CVD装置を使用して埋め込み酸化膜32を形成する(S5)。   Next, as shown in FIG. 7D, the resist pattern 31 is peeled off (S4). Thereafter, as shown in FIG. 7E, HDP. A buried oxide film 32 is formed using a CVD apparatus (S5).

図8(b)は図8(a)に示す従来のウェハー保持部を説明するための断面図である。図8(b)に示すように、ウェハー保持部の静電チャック2は、ウェハー21の直径より小さい為、ウェハー21の端部及びその裏面が空間にはみ出た状態で成膜処理が行われる。このとき、Arエッチングの作用によって、ウェハー21の端部に存在するAl膜30bがエッチングされ、ウェハー21から剥離する。それにより、ウェハー外周部に設置される静電チャック2の保護の為のカラーリング1に付着し、異物30bとして堆積する。この異物30bは、ウェハー処理を繰り返し行うことにより、多く積層していく。   FIG. 8B is a cross-sectional view for explaining the conventional wafer holding portion shown in FIG. As shown in FIG. 8B, since the electrostatic chuck 2 of the wafer holding unit is smaller than the diameter of the wafer 21, the film forming process is performed with the end of the wafer 21 and its back surface protruding into the space. At this time, the Al film 30 b existing at the end of the wafer 21 is etched by the action of Ar etching and peeled off from the wafer 21. As a result, it adheres to the coloring 1 for protecting the electrostatic chuck 2 installed on the outer periphery of the wafer and deposits as a foreign matter 30b. Many foreign substances 30b are stacked by repeatedly performing wafer processing.

上記のように、カラーリングに多く積層したAl付着物(異物)は、ウェハー表面での異物付着異常や、ウェハー搬送時に静電チャック上に異物が付着してしまうことで発生する搬送エラー及びウェハー処理中断といった問題を引き起こす要因となっている。それにより、安定した製品の生産ができなくなる。   As described above, a large amount of Al deposits (foreign matter) stacked on the coloring ring causes abnormal adhesion of foreign matter on the wafer surface, transport errors caused by foreign matter adhering to the electrostatic chuck during wafer transport, and wafers. This causes a problem such as processing interruption. This makes it impossible to produce a stable product.

また、HDP.CVD装置使用前工程において、ウェハー外周部及びその裏面を洗浄もしくはエッチングして、Al生成物もしくはその他の付着物を洗い落とす方法がある。しかし、この方法は工程追加となり、洗浄装置の追加投資、製造コストの増加及び加工時間の増加を招くこととなる。さらに、外周部及びその裏面に付着したAl膜の異物もしくはその他の生成物をウェハー表面に影響を及ぼすことなく洗浄もしくはエッチングすることは、技術的に見ても非常に難しい問題となっている。   HDP. In the pre-use process of the CVD apparatus, there is a method in which the outer peripheral portion of the wafer and the back surface thereof are washed or etched to wash off Al products or other deposits. However, this method is an additional step, which leads to additional investment in the cleaning apparatus, an increase in manufacturing cost, and an increase in processing time. Furthermore, it is very difficult from a technical point of view to clean or etch the foreign material or other products of the Al film adhering to the outer peripheral portion and the back surface thereof without affecting the wafer surface.

本発明に係る幾つかの態様は、ウェハー外周部から剥離した膜がカラーリングに異物として付着することを抑制できるCVD装置及び半導体装置の製造方法である。   Some embodiments according to the present invention are a CVD apparatus and a semiconductor device manufacturing method capable of suppressing the film peeled from the outer peripheral portion of the wafer from adhering to the coloring as a foreign matter.

上記課題を解決するため、本発明に係る高密度プラズマCVD装置は、成膜とエッチングを同時に又は繰り返して行うことで埋め込み性の高い膜をウェハー上に形成する高密度プラズマCVD装置において、
前記ウェハーが保持され、前記ウェハーより径の小さい静電チャックと、
前記静電チャックの側壁を囲むように設置されたカラーリングと、
を具備し、
前記カラーリングは、前記静電チャックの側壁に対向し且つ前記ウェハーの外周部の下方に位置する対向部を有し、前記対向部は前記静電チャックの側壁を囲むように形成されており、
前記対向部における前記静電チャックに対して外側は、前記ウェハーの外周部の最も外側の端部より内側に位置していることを特徴とする。
In order to solve the above problems, a high-density plasma CVD apparatus according to the present invention is a high-density plasma CVD apparatus that forms a highly embedded film on a wafer by performing film formation and etching simultaneously or repeatedly.
An electrostatic chuck holding the wafer and having a smaller diameter than the wafer;
A color ring installed to surround the side wall of the electrostatic chuck;
Comprising
The coloring has a facing portion that faces the side wall of the electrostatic chuck and is located below the outer peripheral portion of the wafer, and the facing portion is formed to surround the side wall of the electrostatic chuck,
The outer side of the opposing part with respect to the electrostatic chuck is located on the inner side of the outermost end part of the outer peripheral part of the wafer.

上記高密度プラズマCVD装置によれば、カラーリングの対向部を、静電チャックに保持されたウェハーの外周部の最も外側の端部より内側に位置し、前記静電チャックの側壁を囲むように形成している。それにより、前記ウェハーの外周部及びその裏面に付着した膜が、剥がれ落ちても前記カラーリングの上部に異物として付着することを抑制できる。   According to the high-density plasma CVD apparatus, the facing portion of the coloring is positioned inside the outermost end portion of the outer peripheral portion of the wafer held by the electrostatic chuck so as to surround the side wall of the electrostatic chuck. Forming. Thereby, even if the film adhering to the outer peripheral portion of the wafer and the back surface of the wafer is peeled off, it can be prevented that the film adheres as foreign matter to the upper portion of the coloring.

また、本発明に係る固体撮像装置において、前記対向部の上端部には傾斜面が形成されていることも可能である。   In the solid-state imaging device according to the present invention, an inclined surface may be formed at an upper end portion of the facing portion.

また、本発明に係る固体撮像装置において、前記対向部の上端部と前記ウェハーの裏面との間の隙間は、前記カラーリングを製造する際における寸法誤差を考慮した上で前記ウェハーと接触しない範囲で可能な限り小さくされていることも可能である。   Further, in the solid-state imaging device according to the present invention, the gap between the upper end portion of the facing portion and the back surface of the wafer is a range that does not come into contact with the wafer in consideration of a dimensional error when manufacturing the coloring. It is also possible to make it as small as possible.

上記本発明に係る半導体装置の製造方法によれば、前記対向部の上端部と前記ウェハーの裏面との間の隙間を前記ウェハーと接触しない範囲で可能な限り小さくしている。それにより、ウェハー外周部及びその裏面から剥がれ落ちた異物がカラーリング上端部に付着するスペースが無くなる。その結果、パーティクル異常や搬送エラー異常が起こることなく、安定した生産を実現できる。   According to the method for manufacturing a semiconductor device of the present invention, the gap between the upper end portion of the facing portion and the back surface of the wafer is made as small as possible without contacting the wafer. As a result, there is no space for the foreign matter peeled off from the outer peripheral portion of the wafer and its back surface to adhere to the upper end portion of the coloring. As a result, stable production can be realized without any particle abnormality or conveyance error abnormality.

本発明に係る半導体装置の製造方法は、ウェハー外周部に膜が成膜された状態のウェハーを高密度プラズマCVD装置に導入し、前記高密度プラズマCVD装置によって成膜とエッチングを同時に又は繰り返して行うことで埋め込み性の高い膜を前記ウェハー上に形成する工程を有する半導体装置の製造方法において、
前記高密度プラズマCVD装置は、前記ウェハーが保持され、前記ウェハーより径の小さい静電チャックと、
前記静電チャックの側壁を囲むように設置されたカラーリングと、
を具備し、
前記カラーリングは、前記静電チャックの側壁に対向し且つ前記ウェハーの外周部の下方に位置する対向部を有し、前記対向部は前記静電チャックの側壁を囲むように形成されており、
前記対向部における前記静電チャックに対して外側は、前記ウェハーの外周部の最も外側の端部より内側に位置していることを特徴とする。
In the method for manufacturing a semiconductor device according to the present invention, a wafer having a film formed on the outer periphery of the wafer is introduced into a high-density plasma CVD apparatus, and film formation and etching are simultaneously or repeatedly performed by the high-density plasma CVD apparatus. In a manufacturing method of a semiconductor device including a step of forming a highly embedded film on the wafer by performing,
The high-density plasma CVD apparatus holds the wafer and has an electrostatic chuck having a smaller diameter than the wafer;
A color ring installed to surround the side wall of the electrostatic chuck;
Comprising
The coloring has a facing portion that faces the side wall of the electrostatic chuck and is located below the outer peripheral portion of the wafer, and the facing portion is formed to surround the side wall of the electrostatic chuck,
The outer side of the opposing part with respect to the electrostatic chuck is located on the inner side of the outermost end part of the outer peripheral part of the wafer.

以下、図面を参照して本発明の実施形態について説明する。
図6は代表的なHDP.CVD装置を説明する為の模式図である。
図1(a)は図6に示すHDP.CVD装置におけるウェハー保持部の平面図であり、図1(b)は図1(a)に示すウェハー保持部においてカラーリングの構造を説明するための断面図である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 6 shows a representative HDP. It is a schematic diagram for demonstrating a CVD apparatus.
FIG. 1A shows the HDP. It is a top view of the wafer holding part in a CVD apparatus, FIG.1 (b) is sectional drawing for demonstrating the structure of a coloring in the wafer holding part shown to Fig.1 (a).

HDP.CVD装置は図6に示すように、真空チャンバーの上部にプラズマの高周波電源(図示せず)を有しており、下部にバイアス電源(図示せず)及び静電チャック用の電源(図示せず)を有している。これらの電源はアースに設置されている。前記高周波電源によって本装置内に矢印5及び矢印7に示す方向に電流が流されており、前記バイアス電源によって本装置内に矢印10に示す方向に電流が流されている。また、HDP.CVD装置は静電チャック(ESC)2及び静電チャック2を囲むセラミックス製のカラーリング1aからなるウェハー保持部を有しており、静電チャック2に内蔵されているプッシャーピン3はウェハーの搬送を行う際に使用される。また、カラーリング1はセラミックスや石英のような絶縁体からなり、プラズマや成膜ガスから静電チャック(ESC)2の側面を保護している。また、前記バイアス電源及び前記静電チャック用の電源は一括した配線12によって静電チャック2に繋がっている。   HDP. As shown in FIG. 6, the CVD apparatus has a high-frequency plasma power source (not shown) in the upper portion of the vacuum chamber, and a bias power source (not shown) and a power source for the electrostatic chuck (not shown) in the lower portion. )have. These power supplies are installed in the ground. A current flows in the direction indicated by arrows 5 and 7 in the apparatus by the high-frequency power source, and a current flows in the direction indicated by arrow 10 in the apparatus by the bias power source. HDP. The CVD apparatus has a wafer holder made of an electrostatic chuck (ESC) 2 and a ceramic color ring 1a surrounding the electrostatic chuck 2, and pusher pins 3 built in the electrostatic chuck 2 are used to carry the wafer. Used when doing. The coloring ring 1 is made of an insulator such as ceramics or quartz, and protects the side surface of the electrostatic chuck (ESC) 2 from plasma and film forming gas. The bias power source and the power source for the electrostatic chuck are connected to the electrostatic chuck 2 by a collective wiring 12.

ウェハーは、チャンバー下部に設置された静電チャック(ESC)2に保持され、成膜時にはウェハー裏面を静電気によりチャックする。この際に、矢印11に示すように、電流を流すことによって静電気を発生させている。また、静電チャック(ESC)2表面には、Heガスの供給口が存在し、矢印8に示す経路にてウェハー裏面にHeガスを流すことでウェハーを冷却しながら成膜処理を行う。また、プラズマ発生によって真空チャンバー内及びウェハーの温度が上昇しないように、冷却剤によって装置内の温度調整を行っている。この際に、冷却剤にはエチレングレコール等を用いて、矢印4及び矢印9に示すように装置内に冷却剤を循環させている。   The wafer is held by an electrostatic chuck (ESC) 2 installed at the lower part of the chamber, and the back surface of the wafer is chucked by static electricity during film formation. At this time, as indicated by an arrow 11, static electricity is generated by passing a current. Further, there is a He gas supply port on the surface of the electrostatic chuck (ESC) 2, and a film forming process is performed while the wafer is cooled by flowing He gas to the back surface of the wafer through a path indicated by an arrow 8. Further, the temperature in the apparatus is adjusted with a coolant so that the temperature in the vacuum chamber and the wafer does not rise due to the generation of plasma. At this time, ethylene glycol or the like is used as the coolant, and the coolant is circulated in the apparatus as indicated by arrows 4 and 9.

成膜用の原料ガスは、制御バルブ及びマスフローコントローラー(MFC)を持つラインを介して、ガス導入ノズルより矢印6に示すように、真空チャンバー内に供給される。また、導入するガスにはSiH、O及びAr等を用い、これらのガスを高周波で誘電結合されたプラズマを発生させ、ウェハー上に供給する。 A source gas for film formation is supplied from a gas introduction nozzle into a vacuum chamber through a line having a control valve and a mass flow controller (MFC) as indicated by an arrow 6. In addition, SiH 4 , O 2, Ar, or the like is used as the gas to be introduced, and plasma in which these gases are dielectrically coupled at a high frequency is generated and supplied onto the wafer.

図1(a)に示すウェハー保持部は、静電チャック(ESC)2及び静電チャック2を囲むようにセラミックス製のカラーリング1aが設置されている。成膜時に真空チャンバー内にウェハー21が搬送され、プッシャーピン3上にウェハー21を載せてウェハーの位置ずれの有無を検知しながら、静電チャック2上にウェハー21を固定する。成膜時にウェハー21が位置ずれするのを防止するため、カラーリング1a上にウェハストッパが設置されている。   The wafer holder shown in FIG. 1A is provided with an electrostatic chuck (ESC) 2 and a ceramic color ring 1 a so as to surround the electrostatic chuck 2. At the time of film formation, the wafer 21 is transported into the vacuum chamber, and the wafer 21 is fixed on the electrostatic chuck 2 while placing the wafer 21 on the pusher pins 3 and detecting whether or not the wafer is displaced. In order to prevent the wafer 21 from being displaced during film formation, a wafer stopper is provided on the color ring 1a.

図1(b)は図1(a)に示すウェハー保持部においてカラーリングの構造を説明する為の断面図である。図1(b)に示すように、静電チャック2,2aを囲むように設置されているカラーリング1aは、従来のカラーリング(図8(b)参照)から一部を除去したものである。詳細には、カラーリング1aに組み込まれたウェハストッパ20は残し、さらに静電チャック2の側壁部に対向する部分を残し、その他の部分yを削りとっている。その為、カラーリング1aの上部でウェハー21の外周部と重なる部分は、削りとられた部分yの一部xだけ小さくなる。また、カラーリング1aの上部においては傾斜部13aが残る。   FIG. 1B is a cross-sectional view for explaining the structure of the coloring in the wafer holder shown in FIG. As shown in FIG. 1B, the coloring ring 1a installed so as to surround the electrostatic chucks 2 and 2a is obtained by partially removing the conventional coloring (see FIG. 8B). . Specifically, the wafer stopper 20 incorporated in the coloring ring 1a is left, and a portion facing the side wall portion of the electrostatic chuck 2 is left, and the other portion y is removed. Therefore, the portion of the upper portion of the coloring ring 1a that overlaps the outer peripheral portion of the wafer 21 is reduced by a part x of the shaved portion y. Further, an inclined portion 13a remains in the upper portion of the coloring ring 1a.

つまり、カラーリング1aは、静電チャック2の側壁に対向し且つウェハー21の外周部の下方に位置する対向部40aを有し、この対向部40aは静電チャック2の側壁を囲むように形成されており、対向部40aにおける静電チャック2に対して外側41aは、ウェハー21の外周部の最も外側の端部より所定距離xだけ内側に位置している。   That is, the coloring ring 1 a has a facing portion 40 a that faces the side wall of the electrostatic chuck 2 and is located below the outer peripheral portion of the wafer 21, and the facing portion 40 a is formed so as to surround the side wall of the electrostatic chuck 2. Thus, the outer side 41 a is located on the inner side by a predetermined distance x from the outermost end portion of the outer peripheral portion of the wafer 21 with respect to the electrostatic chuck 2 in the facing portion 40 a.

次に、図1(a)及び(b)に示すウェハー保持部を有する図6のHDP.CVD装置を使用して、Al配線形成後に埋め込み酸化膜を形成することを説明する。ウェハー外周部及びその外周部裏面に成膜されたAl膜又はAl合金膜が残った状態のウェハーがHDP.CVD装置に入れられる。ウェハー保持部の静電チャック2は、ウェハー21の直径より小さい為、図1(b)に示すようにウェハー21の端部及びその裏面が空間にはみ出た状態で成膜処理が行われる。このとき、図10で説明したArエッチングの作用によって、ウェハー21の端部及びその裏面に存在するAl膜がエッチングされ、ウェハー21から剥離する。ウェハー21から剥離した異物はカラーリング1aに落下する。その際に、ウェハー21外周部の直下はカラーリング1aが削り取られている為、落下する間にウェハーの外側へ排気される。   Next, the HDP. Of FIG. 6 having the wafer holder shown in FIGS. An explanation will be given of forming a buried oxide film after forming an Al wiring by using a CVD apparatus. A wafer in which the Al film or Al alloy film formed on the outer periphery of the wafer and the back surface of the outer periphery remains is HDP. Put in CVD equipment. Since the electrostatic chuck 2 of the wafer holding unit is smaller than the diameter of the wafer 21, the film forming process is performed with the end of the wafer 21 and its back surface protruding into the space as shown in FIG. At this time, the Al film existing on the end portion and the back surface of the wafer 21 is etched by the action of the Ar etching described with reference to FIG. The foreign matter peeled off from the wafer 21 falls on the coloring ring 1a. At that time, since the coloring ring 1a is scraped off directly under the outer peripheral portion of the wafer 21, it is exhausted to the outside of the wafer while it falls.

以上、本発明の第1の実施形態によれば、カラーリング1aの構造において上部に傾斜部13aを残して、削り取ることにより、ウェハー21の裏面とカラーリング1aの上部が重なる部分を極力小さくしている。その為、ウェハー21の外周部及びその裏面に付着した膜が、Arエッチングによって剥がれ落ちても、カラーリング1aの上部に異物として付着することを抑制でき、カラーリング1aに付着することなく排気することができる。それにより、異物がカラーリング上及び装置内に残留することを防止できる。その結果、パーティクル異常や搬送エラー異常が起こることなく、安定した生産を実現できる。   As described above, according to the first embodiment of the present invention, the portion where the rear surface of the wafer 21 and the upper portion of the coloring ring 1a overlap is made as small as possible by removing the inclined portion 13a on the upper portion in the structure of the coloring ring 1a. ing. Therefore, even if the film adhering to the outer peripheral portion and the back surface of the wafer 21 is peeled off by Ar etching, it can be prevented from adhering as a foreign matter to the upper portion of the coloring 1a, and the exhaust is performed without adhering to the coloring 1a. be able to. Thereby, it is possible to prevent foreign matters from remaining on the coloring and in the apparatus. As a result, stable production can be realized without any particle abnormality or conveyance error abnormality.

次に、本発明の第2の実施形態について図2を参照しつつ説明し、第1の実施形態と異なる部分について説明する。図2はウェハー保持部においてカラーリングの構造を説明するための断面図である。   Next, a second embodiment of the present invention will be described with reference to FIG. 2, and portions different from the first embodiment will be described. FIG. 2 is a cross-sectional view for explaining the structure of the coloring in the wafer holder.

図2に示すように、静電チャック2,2aを囲むように設置されているカラーリング1aは、従来のカラーリング(図8(b)参照)から一部を除去したものである。詳細には、カラーリング1bに組み込まれたウェハストッパ20は残し、さらに静電チャック2の側壁部に対向する部分を残し、その他の部分yを削りとっている。それにより、カラーリング1bの上部においては傾斜部が残り、第1の実施形態と同様の形状となる。さらに、傾斜部を削り進めることによって、傾斜部13bは、その傾斜面がチャンバーの外側を向き、且つ静電チャック側壁面に近い側に傾斜部の最上部が位置するような形状となる。   As shown in FIG. 2, the coloring ring 1a installed so as to surround the electrostatic chucks 2 and 2a is obtained by partially removing the conventional coloring (see FIG. 8B). Specifically, the wafer stopper 20 incorporated in the coloring ring 1b is left, and a portion facing the side wall portion of the electrostatic chuck 2 is left, and the other portion y is removed. Thereby, an inclined portion remains in the upper part of the coloring ring 1b, and the same shape as that of the first embodiment is obtained. Furthermore, by advancing the inclined portion, the inclined portion 13b is shaped such that the inclined surface faces the outside of the chamber and the uppermost portion of the inclined portion is located on the side close to the electrostatic chuck side wall surface.

カラーリング1bは、静電チャック2の側壁に対向し且つウェハー21の外周部の下方に位置する対向部40bを有し、この対向部40bは静電チャック2の側壁を囲むように形成されており、対向部40bにおける静電チャック2に対して外側41bは、ウェハー21の外周部の最も外側の端部より所定距離xだけ内側に位置している。   The coloring ring 1 b has a facing portion 40 b that faces the side wall of the electrostatic chuck 2 and is positioned below the outer peripheral portion of the wafer 21. The facing portion 40 b is formed so as to surround the side wall of the electrostatic chuck 2. In addition, the outer side 41 b with respect to the electrostatic chuck 2 in the facing portion 40 b is located on the inner side by a predetermined distance x from the outermost end portion of the outer peripheral portion of the wafer 21.

図2に示すウェハー保持部を有する図6のHDP.CVD装置を使用して、Al配線形成後に埋め込み酸化膜を形成する工程の説明は、第1の実施形態と同様であるので省略する。   6 having the wafer holder shown in FIG. The description of the step of forming the buried oxide film after forming the Al wiring using the CVD apparatus is the same as that in the first embodiment, and therefore will be omitted.

以上、本発明の第2の実施形態においても第1の実施形態と同様の効果を得ることができる。さらに、傾斜部13bの傾斜面を第1の実施形態と逆向きにしている。それにより、ウェハー外周部から異物が剥がれ落ちたときに、よりウェハーの外側へ排出することが可能となる。その結果、パーティクル異常や搬送エラー異常が起こることなく、安定した生産を実現できる。   As described above, also in the second embodiment of the present invention, the same effect as that of the first embodiment can be obtained. Further, the inclined surface of the inclined portion 13b is opposite to that of the first embodiment. Thereby, when the foreign matter is peeled off from the outer peripheral portion of the wafer, it can be discharged to the outside of the wafer. As a result, stable production can be realized without any particle abnormality or conveyance error abnormality.

次に、本発明の第3の実施形態について図3を参照しつつ説明し、第1の実施形態と異なる部分について説明する。図3はウェハー保持部においてカラーリングの構造を説明するための断面図である。   Next, a third embodiment of the present invention will be described with reference to FIG. 3, and portions different from the first embodiment will be described. FIG. 3 is a cross-sectional view for explaining the structure of the coloring in the wafer holder.

図3に示すように、静電チャック2,2aを囲むように設置されているカラーリング1cにおいて、既存のカラーリングを加工し直すのではなく、セラミックス製造段階で形状を変更する。カラーリング1cの上部はフラット面13cを有し、ウェハー裏面とカラーリング1cのフラット面13cとの間の隙間を極力小さくして形成している。この隙間は、カラーリングを製造する際における寸法誤差を考慮した上で前記ウェハーと接触しない範囲で可能な限り小さくする。カラーリング1cのその他の形状は、図2と同様である。   As shown in FIG. 3, in the coloring 1c installed so as to surround the electrostatic chucks 2 and 2a, the existing coloring is not reworked, but the shape is changed at the ceramic manufacturing stage. The upper portion of the coloring ring 1c has a flat surface 13c, and the gap between the back surface of the wafer and the flat surface 13c of the coloring ring 1c is formed as small as possible. This gap is made as small as possible within the range where it does not come into contact with the wafer in consideration of dimensional errors in manufacturing the coloring. Other shapes of the color ring 1c are the same as those in FIG.

カラーリング1cは、静電チャック2の側壁に対向し且つウェハー21の外周部の下方に位置する対向部40cを有し、この対向部40cは静電チャック2の側壁を囲むように形成されており、対向部40cにおける静電チャック2に対して外側41cは、ウェハー21の外周部の最も外側の端部より所定距離xだけ内側に位置している。   The coloring ring 1 c has a facing portion 40 c that faces the side wall of the electrostatic chuck 2 and is located below the outer peripheral portion of the wafer 21. The facing portion 40 c is formed so as to surround the side wall of the electrostatic chuck 2. The outer side 41 c of the opposing portion 40 c with respect to the electrostatic chuck 2 is located on the inner side by a predetermined distance x from the outermost end of the outer peripheral portion of the wafer 21.

図3に示すウェハー保持部を有する図6のHDP.CVD装置を使用して、Al配線形成後に埋め込み酸化膜を形成する工程の説明は、第1の実施形態と同様であるので省略する。   6 having the wafer holder shown in FIG. The description of the step of forming the buried oxide film after forming the Al wiring using the CVD apparatus is the same as that in the first embodiment, and therefore will be omitted.

以上、本発明の第3の実施形態においても第1の実施形態と同様の効果を得ることができる。また、カラーリングのセラミックス製作段階において形状を変更している為、製作後に削り取る必要がない。また、カラーリング1cの上部はフラット面13cを有し、ウェハー裏面とカラーリング1cのフラット面13cとの間の隙間を極力小さくしている。それにより、ウェハー外周部の異物がカラーリング上端部に付着するスペースが無くなる。その結果、パーティクル異常や搬送エラー異常が起こることなく、安定した生産を実現できる。   As described above, also in the third embodiment of the present invention, the same effect as that of the first embodiment can be obtained. In addition, since the shape is changed at the ceramic manufacturing stage of the coloring, it is not necessary to scrape after the manufacturing. The upper portion of the coloring ring 1c has a flat surface 13c, and the gap between the wafer back surface and the flat surface 13c of the coloring ring 1c is made as small as possible. Thereby, there is no space for foreign matter on the outer periphery of the wafer to adhere to the upper end of the coloring. As a result, stable production can be realized without any particle abnormality or conveyance error abnormality.

次に、本発明の第4の実施形態について図4を参照しつつ説明し、第1の実施形態と異なる部分について説明する。図4はウェハー保持部においてカラーリングの構造を説明するための断面図である。   Next, a fourth embodiment of the present invention will be described with reference to FIG. 4, and portions different from the first embodiment will be described. FIG. 4 is a cross-sectional view for explaining the structure of the coloring in the wafer holder.

図4に示すように、静電チャック2,2aを囲むように設置されているカラーリング1dにおいて、既存のカラーリングを加工し直すのではなく、セラミックス製造段階で形状を変更する。カラーリング1dの上部には傾斜部13dを形成し、ウェハー裏面とカラーリング1cの上端部間にある隙間を極力小さくして形成している。さらに、カラーリング1dの上部に傾斜部13dを形成することにより、とカラーリング1dの上部に異物が付着するのをより抑制している。また、傾斜部13dの傾斜面はチャンバーの外側を向き、且つ静電チャック2の側壁面に近い側に傾斜部の最上部が位置している。カラーリング1dのその他の形状は、図3と同様である。   As shown in FIG. 4, in the color ring 1d installed so as to surround the electrostatic chucks 2 and 2a, the existing color ring is not reworked but the shape is changed at the ceramic manufacturing stage. An inclined portion 13d is formed on the upper portion of the coloring ring 1d, and a gap between the wafer back surface and the upper end portion of the coloring ring 1c is formed as small as possible. Further, by forming the inclined portion 13d on the upper portion of the coloring ring 1d, it is possible to further suppress foreign matters from adhering to the upper portion of the coloring ring 1d. The inclined surface of the inclined portion 13d faces the outside of the chamber, and the uppermost portion of the inclined portion is located on the side close to the side wall surface of the electrostatic chuck 2. Other shapes of the color ring 1d are the same as those in FIG.

カラーリング1dは、静電チャック2の側壁に対向し且つウェハー21の外周部の下方に位置する対向部40dを有し、この対向部40dは静電チャック2の側壁を囲むように形成されており、対向部40dにおける静電チャック2に対して外側41dは、ウェハー21の外周部の最も外側の端部より所定距離xだけ内側に位置している。   The coloring ring 1 d has a facing portion 40 d that faces the side wall of the electrostatic chuck 2 and is located below the outer peripheral portion of the wafer 21. The facing portion 40 d is formed so as to surround the side wall of the electrostatic chuck 2. In addition, the outer side 41 d with respect to the electrostatic chuck 2 in the facing portion 40 d is located on the inner side by a predetermined distance x from the outermost end portion of the outer peripheral portion of the wafer 21.

以上、本発明の第4の実施形態においても第3の実施形態と同様の効果を得ることができる。   As described above, also in the fourth embodiment of the present invention, the same effect as that of the third embodiment can be obtained.

次に、本発明の第5の実施形態について図5を参照しつつ説明し、第4の実施形態と異なる部分について説明する。図5はウェハー保持部においてカラーリングの構造を説明するための断面図である。   Next, a fifth embodiment of the present invention will be described with reference to FIG. 5, and portions different from the fourth embodiment will be described. FIG. 5 is a cross-sectional view for explaining the structure of the coloring in the wafer holder.

図5に示すように、静電チャック2,2aを囲むように設置されているカラーリング1eは、静電チャック2と対向する部分の厚さが図4に示すカラーリング1dのそれに比べて薄く形成されている。その為、カラーリング1eの上部とウェハー21の裏面が重なる部分を図4に示すカラーリング1dのそれに比べて小さくすることができる。具体的には、図4に示すカラーリングに比べて「x−x」だけ小さくできる。 As shown in FIG. 5, the coloring ring 1e installed so as to surround the electrostatic chucks 2 and 2a is thinner in the portion facing the electrostatic chuck 2 than that of the coloring ring 1d shown in FIG. Is formed. Therefore, the portion where the upper portion of the coloring ring 1e and the back surface of the wafer 21 overlap can be made smaller than that of the coloring ring 1d shown in FIG. Specifically, it can be reduced by “x 1 -x” as compared with the coloring shown in FIG.

詳細には、カラーリング1eは、静電チャック2の側壁に対向し且つウェハー21の外周部の下方に位置する対向部40eを有し、この対向部40eは静電チャック2の側壁を囲むように形成されており、対向部40eにおける静電チャック2に対して外側41eは、ウェハー21の外周部の最も外側の端部より所定距離xだけ内側に位置している。 Specifically, the coloring ring 1 e has a facing portion 40 e that faces the side wall of the electrostatic chuck 2 and is located below the outer peripheral portion of the wafer 21, and the facing portion 40 e surrounds the side wall of the electrostatic chuck 2. outer 41e against the electrostatic chuck 2 is formed, the facing portion 40e to is positioned inside a predetermined distance x 1 from the outermost end of the outer peripheral portion of the wafer 21.

以上、本発明の第5の実施形態においても第4の実施形態と同様の効果を得ることができる。また、静電チャック2の側壁部に対向するカラーリング1eの部分をさらに薄く形成することによって、よりウェハー21の外周部とカラーリング1eが重なる部分を小さくできる。   As described above, also in the fifth embodiment of the present invention, the same effect as in the fourth embodiment can be obtained. Further, by forming the color ring 1e facing the side wall of the electrostatic chuck 2 to be thinner, the portion where the outer periphery of the wafer 21 and the color ring 1e overlap can be made smaller.

尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。   Note that the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention.

(a)は第1の実施形態に係るHDP.CVD装置におけるウェハー保持部の平面図。(b)は図1(a)に示すウェハー保持部においてカラーリングの構造を説明するための断面図。(A) is an HDP. The top view of the wafer holding part in a CVD apparatus. (B) is sectional drawing for demonstrating the structure of a coloring in the wafer holding part shown to Fig.1 (a). 第2の実施形態に係るウェハー保持部においてカラーリングの構造を説明するための断面図。Sectional drawing for demonstrating the structure of a coloring in the wafer holding part which concerns on 2nd Embodiment. 第3の実施形態に係るウェハー保持部においてカラーリングの構造を説明するための断面図。Sectional drawing for demonstrating the structure of a coloring in the wafer holding part which concerns on 3rd Embodiment. 第4の実施形態に係るウェハー保持部においてカラーリングの構造を説明するための断面図。Sectional drawing for demonstrating the structure of a coloring in the wafer holding part which concerns on 4th Embodiment. 第5の実施形態に係るウェハー保持部においてカラーリングの構造を説明するための断面図。Sectional drawing for demonstrating the structure of a coloring in the wafer holding part which concerns on 5th Embodiment. 第1の実施形態に係る代表的なHDP.CVD装置を説明する為の模式図。A representative HDP. The schematic diagram for demonstrating a CVD apparatus. 従来の半導体装置の製造方法を説明する為の断面図。Sectional drawing for demonstrating the manufacturing method of the conventional semiconductor device. (a)は従来のHDP.CVD装置におけるウェハー保持部の平面図。(b)は図8(a)に示すウェハー保持部においてカラーリングの構造を説明するための断面図。(A) shows a conventional HDP. The top view of the wafer holding part in a CVD apparatus. (B) is sectional drawing for demonstrating the structure of a coloring in the wafer holding part shown to Fig.8 (a). 従来の半導体装置の製造方法を説明する為のフローチャート。9 is a flowchart for explaining a conventional method for manufacturing a semiconductor device. 従来の半導体装置の製造方法を説明する為の断面図。Sectional drawing for demonstrating the manufacturing method of the conventional semiconductor device.

符号の説明Explanation of symbols

1,1a,1b,1c,1d,1e・・・カラーリング、2,2a・・・静電チャック(ESC)、3・・・プッシャーピン、4・・・冷却材(上部)、5,7・・・高周波電源(上部)、6・・・ガス導入ノズル、8・・・Heガスの供給口、9・・・冷却剤(下部)、10・・・バイアス電源、11・・・静電チャック用電源、12・・・下部電極に繋がる配線、20・・・ウェハストッパ、21・・・ウェハー、30,30a,35,36・・・配線層、30b・・・Al膜の膜残り、31・・・レジストパターン、32,32a,32b,32c,32d・・・SiO膜、33・・・SiO、34・・・Ar、13a,13b,13d,13e・・・傾斜部、13c・・・フラット面、x・・・所定距離、y・・・その他の部分、40a,40b,40c,40d,40e・・・対向部、41a,41b,41c,41d,41e・・・傾斜面の向き 1, 1a, 1b, 1c, 1d, 1e ... coloring, 2, 2a ... electrostatic chuck (ESC), 3 ... pusher pin, 4 ... coolant (upper part), 5, 7 ... High frequency power supply (upper part), 6 ... gas introduction nozzle, 8 ... He gas supply port, 9 ... coolant (lower part), 10 ... bias power supply, 11 ... electrostatic Power supply for chuck, 12 ... wiring connected to the lower electrode, 20 ... wafer stopper, 21 ... wafer, 30, 30a, 35, 36 ... wiring layer, 30b ... film residue of Al film, 31 ... resist pattern, 32, 32a, 32b, 32c, 32d ... SiO 2 film, 33 ... SiO 2 , 34 ... Ar, 13a, 13b, 13d, 13e ... inclined portion, 13c ... flat surface, x 1 ... predetermined distance, y 1, ... that Orientation of the parts, 40a, 40b, 40c, 40d, 40e ··· facing portion, 41a, 41b, 41c, 41d, of 41e · · · inclined surface

Claims (4)

成膜とエッチングを同時に又は繰り返して行うことで埋め込み性の高い膜をウェハー上に形成する高密度プラズマCVD装置において、
前記ウェハーが保持され、前記ウェハーより径の小さい静電チャックと、
前記静電チャックの側壁を囲むように設置されたカラーリングと、
を具備し、
前記カラーリングは、前記静電チャックの側壁に対向し且つ前記ウェハーの外周部の下方に位置する対向部を有し、前記対向部は前記静電チャックの側壁を囲むように形成されており、
前記対向部における前記静電チャックに対して外側は、前記ウェハーの外周部の最も外側の端部より内側に位置していることを特徴とする高密度プラズマCVD装置。
In a high-density plasma CVD apparatus that forms a highly embedded film on a wafer by performing film formation and etching simultaneously or repeatedly,
An electrostatic chuck holding the wafer and having a smaller diameter than the wafer;
A color ring installed to surround the side wall of the electrostatic chuck;
Comprising
The coloring has a facing portion facing the side wall of the electrostatic chuck and below the outer peripheral portion of the wafer, and the facing portion is formed to surround the side wall of the electrostatic chuck,
The high-density plasma CVD apparatus characterized in that the outer side of the counter part with respect to the electrostatic chuck is located on the inner side of the outermost end part of the outer peripheral part of the wafer.
請求項1において、前記対向部の上端部には傾斜面が形成されていることを特徴とする高密度プラズマCVD装置。   2. The high density plasma CVD apparatus according to claim 1, wherein an inclined surface is formed at an upper end portion of the facing portion. 請求項1又は2において、前記対向部の上端部と前記ウェハーの裏面との間の隙間は、前記カラーリングを製造する際における寸法誤差を考慮した上で前記ウェハーと接触しない範囲で可能な限り小さくされていることを特徴とする高密度プラズマCVD装置。   3. The gap between the upper end portion of the facing portion and the back surface of the wafer according to claim 1 or 2 as much as possible within a range that does not contact the wafer in consideration of a dimensional error in manufacturing the coloring. A high density plasma CVD apparatus characterized by being made small. ウェハー外周部に膜が成膜された状態のウェハーを高密度プラズマCVD装置に導入し、前記高密度プラズマCVD装置によって成膜とエッチングを同時に又は繰り返して行うことで埋め込み性の高い膜を前記ウェハー上に形成する工程を有する半導体装置の製造方法において、
前記高密度プラズマCVD装置は、前記ウェハーが保持され、前記ウェハーより径の小さい静電チャックと、
前記静電チャックの側壁を囲むように設置されたカラーリングと、
を具備し、
前記カラーリングは、前記静電チャックの側壁に対向し且つ前記ウェハーの外周部の下方に位置する対向部を有し、前記対向部は前記静電チャックの側壁を囲むように形成されており、
前記対向部における前記静電チャックに対して外側は、前記ウェハーの外周部の最も外側の端部より内側に位置していることを特徴とする半導体装置の製造方法。
A wafer having a film formed on the outer periphery of the wafer is introduced into a high-density plasma CVD apparatus, and film formation and etching are performed simultaneously or repeatedly by the high-density plasma CVD apparatus to form a highly embedded film. In a method for manufacturing a semiconductor device having a step of forming on a top,
The high-density plasma CVD apparatus holds the wafer and has an electrostatic chuck having a smaller diameter than the wafer;
A color ring installed to surround the side wall of the electrostatic chuck;
Comprising
The coloring has a facing portion that faces the side wall of the electrostatic chuck and is located below the outer peripheral portion of the wafer, and the facing portion is formed to surround the side wall of the electrostatic chuck,
The method of manufacturing a semiconductor device, wherein an outer side of the opposing portion with respect to the electrostatic chuck is positioned on an inner side of an outermost end portion of an outer peripheral portion of the wafer.
JP2008163528A 2008-06-23 2008-06-23 CVD apparatus and semiconductor device manufacturing method Expired - Fee Related JP5374935B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008163528A JP5374935B2 (en) 2008-06-23 2008-06-23 CVD apparatus and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008163528A JP5374935B2 (en) 2008-06-23 2008-06-23 CVD apparatus and semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JP2010001553A true JP2010001553A (en) 2010-01-07
JP5374935B2 JP5374935B2 (en) 2013-12-25

Family

ID=41583494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008163528A Expired - Fee Related JP5374935B2 (en) 2008-06-23 2008-06-23 CVD apparatus and semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP5374935B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011145180A1 (en) * 2010-05-18 2011-11-24 富士通株式会社 Pointer information processing device, pointer information processing program and conference system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012608A (en) * 1996-03-28 1998-01-16 Applied Materials Inc Method and device for reducing inherent stress of highdensity plasma film
JP2009099897A (en) * 2007-10-19 2009-05-07 Mitsubishi Heavy Ind Ltd Plasma deposition apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012608A (en) * 1996-03-28 1998-01-16 Applied Materials Inc Method and device for reducing inherent stress of highdensity plasma film
JP2009099897A (en) * 2007-10-19 2009-05-07 Mitsubishi Heavy Ind Ltd Plasma deposition apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011145180A1 (en) * 2010-05-18 2011-11-24 富士通株式会社 Pointer information processing device, pointer information processing program and conference system

Also Published As

Publication number Publication date
JP5374935B2 (en) 2013-12-25

Similar Documents

Publication Publication Date Title
JP5166591B2 (en) Plasma etching reactor components, plasma etching reactor and method for processing semiconductor substrates
JP4217299B2 (en) Processing equipment
JP4975113B2 (en) Edge electrode with dielectric cover
US20110076401A1 (en) Method of Making Showerhead for Semiconductor Processing Apparatus
US20090277874A1 (en) Method and apparatus for removing polymer from a substrate
JP2007005381A (en) Method and apparatus for plasma etching
JP5982223B2 (en) Plasma processing method and plasma processing apparatus
TW201724162A (en) Method for processing target object
JP2008159097A (en) Substrate holder, etching process of substrate and manufacturing method of magnetic recording medium
JP2017022343A (en) Method of manufacturing semiconductor device, semiconductor manufacturing device, and wafer lift pin hole cleaning jig
JP2011517368A (en) Method and apparatus for removing polymer from a substrate
JP2023545532A (en) Chamber configuration and process for particle control
JP2007305890A (en) Semiconductor manufacturing apparatus
JP5374935B2 (en) CVD apparatus and semiconductor device manufacturing method
JP2008258491A (en) Semiconductor manufacturing device
JP2007081221A (en) Plasma treatment apparatus and treatment method
US7732009B2 (en) Method of cleaning reaction chamber, method of forming protection film and protection wafer
US11521838B2 (en) Integrated cleaning process for substrate etching
JPH05121362A (en) Ecr plasma processor
JP2004047500A (en) Plasma processing apparatus and method of initializing the same
JP2018014491A (en) Esc ceramic sidewall modification for particle and metal performance enhancements
US7651960B2 (en) Chemical vapor deposition method preventing particles forming in chamber
JP2019204910A (en) Method for manufacturing semiconductor device
JP2004039935A (en) Method for removing contaminant in plasma processor
JP2009231698A (en) Method of manufacturing semiconductor device, and protective film

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130909

R150 Certificate of patent or registration of utility model

Ref document number: 5374935

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees