JP2008258491A - Semiconductor manufacturing device - Google Patents

Semiconductor manufacturing device Download PDF

Info

Publication number
JP2008258491A
JP2008258491A JP2007100596A JP2007100596A JP2008258491A JP 2008258491 A JP2008258491 A JP 2008258491A JP 2007100596 A JP2007100596 A JP 2007100596A JP 2007100596 A JP2007100596 A JP 2007100596A JP 2008258491 A JP2008258491 A JP 2008258491A
Authority
JP
Japan
Prior art keywords
processing substrate
electrostatic chuck
inert gas
semiconductor manufacturing
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007100596A
Other languages
Japanese (ja)
Inventor
Takanori Matsumoto
孝典 松本
Makoto Hasegawa
誠 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007100596A priority Critical patent/JP2008258491A/en
Publication of JP2008258491A publication Critical patent/JP2008258491A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To make it possible to efficiently remove reaction products generated at the time of an RIE treatment. <P>SOLUTION: In order to jet an inert gas towards periphery portions Sa of a treatment substrate S by a gas supply mechanism 10, even if a lot of reaction products adhere, it is unnecessary to perform any chemical treatments of two or more processes, and the reaction products can be removed by a jet treatment of the inert gas. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、プラズマを使用した反応性イオンエッチング(RIE(Reactive Ion Etching))法によりエッチング処理するときに半導体基板を静電的に固定するための静電チャックを備えた半導体製造装置に関する。   The present invention relates to a semiconductor manufacturing apparatus including an electrostatic chuck for electrostatically fixing a semiconductor substrate when etching is performed by a reactive ion etching (RIE (Reactive Ion Etching)) method using plasma.

導電膜や絶縁膜を処理基板上に成膜し、当該膜をエッチング処理して所望の形状に加工するときには、プラズマを使用したRIE法が用いられることがある。RIE法によりエッチング処理を行うときには、処理基板を固定する必要がある。そこで処理基板を静電的に固定するための静電チャックを備えた半導体製造装置が提供されている(例えば、特許文献1参照)。   When a conductive film or an insulating film is formed on a processing substrate and the film is etched to be processed into a desired shape, an RIE method using plasma may be used. When performing the etching process by the RIE method, it is necessary to fix the processing substrate. Therefore, a semiconductor manufacturing apparatus including an electrostatic chuck for electrostatically fixing a processing substrate is provided (for example, see Patent Document 1).

処理基板のエッチング処理がRIE法により行われると、反応生成物がエッチング処理時に発生する。この反応生成物は、処理基板表面に付着するものの周縁部や裏面部にも付着してしまう。処理基板の表面側に堆積する反応生成物は、イオンやラジカルによって削減されるため、その積層量も少ないものの、裏周縁部ではその反応の影響も僅少であり、処理基板裏面ではほとんど反応しない。したがって、処理基板の裏周縁部や裏面部には反応生成物が多量に残留してしまう。   When the processing substrate is etched by the RIE method, a reaction product is generated during the etching processing. This reaction product also adheres to the peripheral edge portion and back surface portion of the treatment substrate surface. Since reaction products deposited on the front side of the processing substrate are reduced by ions and radicals, the amount of lamination is small, but the influence of the reaction is small at the back peripheral edge and hardly reacts on the back side of the processing substrate. Therefore, a large amount of reaction product remains on the back peripheral edge and back surface of the processing substrate.

この反応生成物を剥離しないと、ダストが発生したり、後工程で使用する装置が汚染したりプロセス特性が変異する。そこで、反応生成物を除去処理する必要がある。処理基板表面に対しては、後処理を1または数工程行えば反応生成物を十分剥離できるものの、裏面部または裏周縁部に付着した反応生成物を剥離するには不十分である。特に裏面部の反応生成物を剥離するときには、剥離処理用に多数の工程を新たに追加する必要性を生じてしまう。また多量の薬品を必要としてしまう。   If this reaction product is not peeled off, dust will be generated, equipment used in subsequent processes will be contaminated, and process characteristics will be mutated. Therefore, it is necessary to remove the reaction product. Although the reaction product can be sufficiently peeled off after one or several steps of post-treatment on the surface of the treated substrate, it is insufficient for peeling off the reaction product attached to the back surface portion or the back peripheral edge portion. In particular, when the reaction product on the back surface is peeled off, it becomes necessary to newly add a large number of steps for the peeling treatment. In addition, a large amount of chemicals are required.

しかも、工程削減を目的として多層構造膜を一括加工するときには、使用ガスの種類や流量、高周波出力などが異なるため、反応生成物の種類や組成等も異なる。そのため反応生成物も多層構造となってしまう。
尚、CVD装置用の静電チャックは特許文献2に開示されているが、RIE法により処理が行われることによって発生する反応生成物を除去処理する場合には不適格である。
特開2005−64460号公報 特開2000−54137号公報(図3)
In addition, when the multilayer structure film is collectively processed for the purpose of process reduction, the types and compositions of the reaction products are different because the types, flow rates, and high-frequency outputs of the gases used are different. Therefore, the reaction product also has a multilayer structure.
Although an electrostatic chuck for a CVD apparatus is disclosed in Patent Document 2, it is not suitable for removing a reaction product generated by processing by the RIE method.
JP-A-2005-64460 JP 2000-54137 A (FIG. 3)

本発明は、RIE処理時に発生する反応生成物を効率よく除去できるようにした半導体製造装置を提供することを目的とする。   An object of the present invention is to provide a semiconductor manufacturing apparatus capable of efficiently removing reaction products generated during RIE processing.

本発明の一態様は、処理基板を反応性イオンエッチング法によりエッチング処理するときに当該処理基板を静電的に固定する静電チャックであって、前記処理基板の裏周縁部に不活性ガスを噴出する孔部を具備した静電チャックと、前記孔部から噴出する前記不活性ガスを供給するガス供給機構とを備えた半導体製造装置を提供する。   One embodiment of the present invention is an electrostatic chuck that electrostatically fixes a processing substrate when the processing substrate is etched by a reactive ion etching method, and an inert gas is applied to the back peripheral edge of the processing substrate. Provided is a semiconductor manufacturing apparatus including an electrostatic chuck having a hole to be ejected and a gas supply mechanism for supplying the inert gas to be ejected from the hole.

本発明の一態様は、処理基板を反応性イオンエッチング法によりエッチング処理するときに当該処理基板を静電的に固定する静電チャックであって、上面に、複数の孔部と、それぞれ前記孔部と繋がり前記上面に沿って前記孔部から外周端にかけて設けられた溝部とを具備した静電チャックと、前記孔部に前記不活性ガスを供給し、前記処理基板が前記静電チャックに載置された状態で、前記処理基板の裏周縁部に不活性ガスを噴出するガス供給機構とを備えた半導体製造装置を提供する。   One embodiment of the present invention is an electrostatic chuck that electrostatically fixes a processing substrate when the processing substrate is etched by a reactive ion etching method. An electrostatic chuck having a groove portion extending from the hole portion to the outer peripheral end along the upper surface, and supplying the inert gas to the hole portion, and the processing substrate is mounted on the electrostatic chuck. A semiconductor manufacturing apparatus comprising a gas supply mechanism for injecting an inert gas to the back peripheral edge of the processing substrate in a placed state.

本発明の一態様によれば、RIE処理時に発生する反応生成物を効率よく除去できるようになる。   According to one embodiment of the present invention, a reaction product generated during RIE processing can be efficiently removed.

(第1の実施形態)
以下、本発明の第1の実施形態について、図1ないし図4を参照しながら説明する。図1は、半導体製造装置の断面構造を概略的に示している。
(First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to FIGS. FIG. 1 schematically shows a cross-sectional structure of a semiconductor manufacturing apparatus.

半導体製造装置1は、金属製のチャンバー2を備えており、チャンバー2内で処理基板Sを支持するための支持部である円板状の載置台(サセプタ)3を内蔵して構成されている。この載置台3は、例えばアルミニウムなどの金属からなり絶縁性の筒状の保持部材4により保持されている。チャンバー2の側壁と保持部材4との間には、排気路5が設けられている。排気路5には排気装置6が接続されており、当該排気装置6がチャンバー2内の所定の真空度を保つように構成されている。載置台3には、プラズマ生成用の高周波電源7が電気的に接続されている。高周波電源7が例えば数十MHz程度の高周波電力を載置台3に印加することで、載置台3がプラズマを発生させるための電極として機能する。   The semiconductor manufacturing apparatus 1 includes a metal chamber 2 and includes a disk-shaped mounting table (susceptor) 3 that is a support portion for supporting the processing substrate S in the chamber 2. . The mounting table 3 is made of a metal such as aluminum and is held by an insulating cylindrical holding member 4. An exhaust path 5 is provided between the side wall of the chamber 2 and the holding member 4. An exhaust device 6 is connected to the exhaust path 5, and the exhaust device 6 is configured to maintain a predetermined degree of vacuum in the chamber 2. A high frequency power source 7 for generating plasma is electrically connected to the mounting table 3. When the high frequency power supply 7 applies high frequency power of, for example, several tens of MHz to the mounting table 3, the mounting table 3 functions as an electrode for generating plasma.

載置台3の中央上部には静電チャック8が配設されている。この静電チャック8は、載置台3上に設置された基部8aと、この基部8aの中央上部に設けられた固定部8bとからなる。固定部8bの上面は平坦面に形成されている。また、固定部8bの側壁面は基部8aの側壁面より内側に位置するよう構成されている。固定部8bには直流電源が与えられている。処理基板Sは、その裏面部S1が固定部8bの上面上に載置され、固定部8bは与えられた直流電源に基づいてクーロン力またはジョンソン・ラーベック力を発生し、処理基板Sを静電的に固定する。パーツ9は、フォーカスリングや静電チャックカバー等の保護パーツによって構成されている。このうちフォーカスリングは平面的にはリング状をなしており静電チャック8の外周に沿って配設されている。パーツ9は、固定部8bの外側に所定間隔をもって設けられている。   An electrostatic chuck 8 is disposed at the upper center of the mounting table 3. The electrostatic chuck 8 includes a base portion 8a installed on the mounting table 3 and a fixing portion 8b provided at the center upper portion of the base portion 8a. The upper surface of the fixing portion 8b is formed as a flat surface. Moreover, the side wall surface of the fixing | fixed part 8b is comprised so that it may be located inside the side wall surface of the base 8a. A DC power supply is applied to the fixed portion 8b. The processing substrate S has a back surface portion S1 placed on the upper surface of the fixing portion 8b, and the fixing portion 8b generates a Coulomb force or a Johnson-Rahbek force based on a given DC power source, thereby electrostatically treating the processing substrate S. Fixed. The part 9 is composed of protective parts such as a focus ring and an electrostatic chuck cover. Of these, the focus ring has a ring shape in plan view, and is disposed along the outer periphery of the electrostatic chuck 8. The parts 9 are provided at a predetermined interval outside the fixed portion 8b.

図2は、パーツと処理基板の設置部分の拡大図を示している。
この図2に示すように、パーツ9は下部9aおよび上部9bから構成されている。下部9aの内周端部は静電チャック8の基部8aの外周端部上に固定されている。下部9a上に設けられた上部9bの内周側壁は、下部9aの内周側壁より外側に位置するよう構成されている。静電チャック8の固定部8bの周側壁面8bbは、固定部8bの上面に対して垂直な垂直面に形成されている。RIE法による処理時には、処理基板Sは、その周縁部Sa(裏周縁部)が静電チャック8の固定部8bの周側壁面8bbよりも外側に突出して固定部8b上に固定設置される。これにより、プラズマ暴露による静電チャック8の劣化を極力防止している。
FIG. 2 is an enlarged view of a part and a processing substrate installation part.
As shown in FIG. 2, the part 9 includes a lower part 9a and an upper part 9b. The inner peripheral end portion of the lower portion 9 a is fixed on the outer peripheral end portion of the base portion 8 a of the electrostatic chuck 8. The inner peripheral side wall of the upper part 9b provided on the lower part 9a is configured to be located outside the inner peripheral side wall of the lower part 9a. The peripheral side wall surface 8bb of the fixed portion 8b of the electrostatic chuck 8 is formed in a vertical plane perpendicular to the upper surface of the fixed portion 8b. At the time of processing by the RIE method, the processing substrate S is fixedly installed on the fixing portion 8b with the peripheral edge portion Sa (back peripheral edge portion) protruding outward from the peripheral side wall surface 8bb of the fixing portion 8b of the electrostatic chuck 8. Thereby, deterioration of the electrostatic chuck 8 due to plasma exposure is prevented as much as possible.

また、処理基板Sの裏面部S1が固定部8b上に設置されたときには、パーツ9の上部9bと処理基板Sの周縁部Saとの間にクリアランスが設けられるようになっている。尚、処理基板Sは平板状に形成されており、その周縁部Saは面取りされたベベル部として加工されている。   Further, when the back surface portion S1 of the processing substrate S is installed on the fixed portion 8b, a clearance is provided between the upper portion 9b of the part 9 and the peripheral edge portion Sa of the processing substrate S. In addition, the process board | substrate S is formed in flat form, The peripheral part Sa is processed as the chamfered bevel part.

静電チャック8の固定部8bの周側壁面8bbにはガス噴出口である孔部8zが形成されている。図2(b)の斜視図に示すように、孔部8zは、静電チャック8の周側壁面8bbに周方向に離間して複数設けられている。図2(a)に示すように、孔部8zは、静電チャック8の基部8aから固定部8b側にかけて形成され、静電チャック8の中心部側から上部8bの周側壁面8bbまで放射状に形成されている。また、この孔部8zは、その方向が周側壁面8bbに対して固定部8bの上面側である上斜方向に傾斜して形成されている。   A hole 8z, which is a gas ejection port, is formed in the peripheral side wall surface 8bb of the fixed portion 8b of the electrostatic chuck 8. As shown in the perspective view of FIG. 2B, a plurality of holes 8z are provided on the peripheral side wall surface 8bb of the electrostatic chuck 8 so as to be spaced apart in the circumferential direction. As shown in FIG. 2A, the hole 8z is formed from the base 8a to the fixed part 8b side of the electrostatic chuck 8, and radially from the center side of the electrostatic chuck 8 to the peripheral side wall surface 8bb of the upper part 8b. Is formed. Further, the hole 8z is formed so that the direction thereof is inclined in the upward oblique direction which is the upper surface side of the fixed portion 8b with respect to the peripheral side wall surface 8bb.

この孔部8zはガス供給機構10と繋がっている。このガス供給機構10は、処理基板Sの周辺に不活性ガス(例えば、Heガス)を供給するために設けられている。ガス供給機構10は不活性ガスを孔部8zから周側壁面8bbの上側外方に向けて噴出する。尚、図示しないヒーターを設けて処理基板Sの加工中の温度制御を行っている。   The hole 8z is connected to the gas supply mechanism 10. The gas supply mechanism 10 is provided to supply an inert gas (for example, He gas) to the periphery of the processing substrate S. The gas supply mechanism 10 ejects an inert gas from the hole 8z toward the outer side of the peripheral side wall surface 8bb. Note that a temperature control during processing of the processing substrate S is performed by providing a heater (not shown).

上記構成の作用を説明する。ガス供給機構10は静電チャック8の周側壁面8bbから上側外方に向けて不活性ガスを噴出する。噴出された不活性ガスは、パーツ9と静電チャック8の周側壁面8bbとの間に設けられたクリアランスを介して処理基板Sの上方に抜ける。処理基板Sは、その周縁部Saが周側壁面8bbから外側に突出して設置されるため、不活性ガスは処理基板Sの周縁部Saの裏面側のベベル部に供給される。   The operation of the above configuration will be described. The gas supply mechanism 10 ejects an inert gas from the peripheral side wall surface 8bb of the electrostatic chuck 8 toward the upper outer side. The ejected inert gas escapes above the processing substrate S through a clearance provided between the part 9 and the peripheral side wall surface 8bb of the electrostatic chuck 8. Since the peripheral edge portion Sa of the processing substrate S is installed so as to protrude outward from the peripheral side wall surface 8bb, the inert gas is supplied to the bevel portion on the back surface side of the peripheral edge portion Sa of the processing substrate S.

このような半導体製造装置1内で処理基板SをRIE法によりエッチング処理すると、特に処理基板Sの裏面部S1と周縁部Saの裏側とに反応生成物が堆積することが確認されているが、不活性ガスが処理基板Sの裏面側から周縁部Saのベベル部に供給されるため、周縁部Saの裏面側(裏周縁部)に付着した反応生成物を除去することができる。発明者らは、不活性ガスによる反応生成物除去効果の確認実験を行っている。   When the processing substrate S is etched by the RIE method in the semiconductor manufacturing apparatus 1 as described above, it is confirmed that the reaction product is deposited particularly on the back surface portion S1 of the processing substrate S and the back side of the peripheral edge portion Sa. Since the inert gas is supplied from the back surface side of the processing substrate S to the bevel portion of the peripheral edge portion Sa, the reaction product attached to the back surface side (back peripheral edge portion) of the peripheral edge portion Sa can be removed. The inventors have conducted an experiment for confirming the effect of removing a reaction product by an inert gas.

図3は、処理基板のエッチング処理後の状態を示している。
処理基板Sは、シリコン基板11上に、当該シリコン基板11を熱酸化処理して形成されたシリコン酸化膜12、TEOS(Tetra EthOxy Silane: Tetra Ethyl Ortho Silicate)を原料ガスとして形成されたシリコン酸化膜(以下、TEOS膜と称す)13、有機膜14、塗布型絶縁膜(シリコン酸化膜)15、レジスト16を順次形成した後、レジスト16を所望の形状にパターンニングした基板を適用している。
FIG. 3 shows a state after the processing substrate is etched.
The processing substrate S is a silicon oxide film 12 formed by thermally oxidizing the silicon substrate 11 on the silicon substrate 11, and a silicon oxide film formed by using TEOS (Tetra Ethoxy Silane: Tetra Ethyl Ortho Silicate) as a source gas. (Hereinafter referred to as a TEOS film) 13, an organic film 14, a coating-type insulating film (silicon oxide film) 15, and a resist 16 are sequentially formed, and then a substrate in which the resist 16 is patterned into a desired shape is applied.

発明者らは、この処理基板Sを半導体製造装置1内の静電チャック8の固定部8b上に載置して固定し、図3に示すように、パターンニングされたレジスト16をマスクとして各層11〜15をRIE法によりドライエッチング処理し、その後、処理基板Sの裏面部S1側から周縁部(ベベル部)Saの状態を走査型電子顕微鏡(SEM)によって観察し、付着した反応生成物の膜厚を測定している。   The inventors place the processing substrate S on the fixing portion 8b of the electrostatic chuck 8 in the semiconductor manufacturing apparatus 1 and fix it, and as shown in FIG. 3, each layer is formed using the patterned resist 16 as a mask. 11 to 15 are dry-etched by the RIE method, and then the state of the peripheral edge (bevel portion) Sa from the back surface S1 side of the processed substrate S is observed with a scanning electron microscope (SEM), and the attached reaction product The film thickness is measured.

各層11〜15のエッチング処理は、(A)レジスト16をマスクとして行われる塗布型絶縁膜15の加工処理、(B)その後、レジスト16および塗布型絶縁膜15をマスクとして行われる有機膜14の加工処理、(C)その後、有機膜14をマスクとして行われるTEOS膜13およびシリコン酸化膜12の加工処理、の3ステップに分けて段階的に行われている。(A)の加工処理は、CHFガスなどのフロロカーボン系ガスと酸素の混合ガスを用いて行われている。(B)の加工処理は、メタンガス、一酸化炭素、酸素および窒素の混合ガスを用いて行われている。(C)の加工処理は、フロロカーボン系ガス、酸素、アルゴンの混合ガスを用いて行われている。 The etching process of each of the layers 11 to 15 includes (A) a processing process of the coating type insulating film 15 performed using the resist 16 as a mask, and (B) thereafter, Processing is performed in three steps: (C) and then processing of the TEOS film 13 and the silicon oxide film 12 performed using the organic film 14 as a mask. The processing (A) is performed using a mixed gas of a fluorocarbon-based gas such as CHF 3 gas and oxygen. The processing of (B) is performed using a mixed gas of methane gas, carbon monoxide, oxygen and nitrogen. The processing (C) is performed using a mixed gas of fluorocarbon-based gas, oxygen, and argon.

図4は、処理基板に付着した反応生成物の膜厚の測定結果を示している。
各段階のエッチング処理後、処理基板Sに付着した反応生成物の膜厚を測定したところ最も厚い部分では、35nm程度と測定されている(図4のRIE処理後(2)の測定結果参照)。ガス供給機構10が設けられていない従来構造の半導体製造装置を適用して同様に測定を行ったところ、膜厚が150nm程度と測定されている(図4のRIE処理後(1)の測定結果参照)。したがって、反応生成物の除去効果を確認することができた。
FIG. 4 shows the measurement result of the film thickness of the reaction product attached to the processing substrate.
After the etching process at each stage, the thickness of the reaction product attached to the processing substrate S was measured, and the thickest part was measured to be about 35 nm (see the measurement result after (2) RIE processing in FIG. 4). . When a similar measurement was performed using a semiconductor manufacturing apparatus having a conventional structure in which the gas supply mechanism 10 was not provided, the film thickness was measured to be about 150 nm (measurement results after (1) after RIE processing in FIG. 4). reference). Therefore, the removal effect of the reaction product could be confirmed.

また、発明者らは、このエッチング処理後、酸素を使用したアッシング処理を追加し、同様にSEMにより断面を観察している。この結果、半導体製造装置1を使用した場合には、反応生成物は完全に剥離されていることが確認されている(図4のアッシング処理後(2)の測定結果参照)。尚、前記従来構造の場合には膜厚148nmとほぼ変化しない(図4のアッシング処理後(1)の測定結果参照)。従来構造の場合には、全ての反応生成物を除去処理するため、薬液処理を2工程追加することが必要であることが確認されている。   In addition, after the etching process, the inventors added an ashing process using oxygen, and similarly observed the cross section by SEM. As a result, when the semiconductor manufacturing apparatus 1 is used, it is confirmed that the reaction product is completely peeled off (refer to the measurement result (2) after the ashing process in FIG. 4). In the case of the conventional structure, the film thickness is not substantially changed to 148 nm (see the measurement result after (1) in FIG. 4). In the case of the conventional structure, it has been confirmed that it is necessary to add two steps of chemical treatment in order to remove all reaction products.

本実施形態によれば、ガス供給機構10により処理基板Sの裏面側の周縁部Sa(裏周縁部)に向けて不活性ガスが噴出されるため、多量の反応生成物が付着したとしても2工程以上の薬液処理を行う必要なく不活性ガスの噴出処理によって反応生成物を除去することができる。
また、ガス供給機構10により、処理基板Sの表面S2に対して上斜方向に不活性ガスが噴出されるようにしているため、不活性ガスによる反応生成物の除去効果を高めることができる。
According to the present embodiment, since the inert gas is ejected toward the peripheral edge Sa (back peripheral edge) on the back surface side of the processing substrate S by the gas supply mechanism 10, even if a large amount of reaction product adheres. The reaction product can be removed by an inert gas jetting process without the need for chemical treatment beyond the steps.
Further, since the inert gas is ejected in the upward oblique direction with respect to the surface S2 of the processing substrate S by the gas supply mechanism 10, the effect of removing the reaction product by the inert gas can be enhanced.

(第2の実施形態)
図5は、本発明の第2の実施形態を示すもので、前述実施形態と異なるところは、静電チャックの上面上に溝部を設け、当該溝部から不活性ガスを噴出しているところにある。また、前述実施形態のガス供給機構10とは別に温度制御を目的とした不活性ガスの供給機構を設けているところにある。前述実施形態と同一部分については同一符号を付して説明を省略し、以下、異なる部分についてのみ説明する。
(Second Embodiment)
FIG. 5 shows a second embodiment of the present invention. The difference from the previous embodiment is that a groove is provided on the upper surface of the electrostatic chuck and an inert gas is ejected from the groove. . In addition to the gas supply mechanism 10 of the above-described embodiment, an inert gas supply mechanism for temperature control is provided. The same parts as those of the above-described embodiment are denoted by the same reference numerals and description thereof is omitted, and only different parts will be described below.

図5(a)は、静電チャックの表面部に形成された孔部および溝部の状態を示しており、図5(b)は、静電チャック内の断面図を模式的に示している。
図5(a)に示すように、静電チャック8には複数の孔部8eが形成されている。これらの複数の孔部8eは静電チャック8の上面部8cの周縁部8dに対し周方向に互いに離間して設けられており、溝部8fがこれらの複数の孔部8eを結合して静電チャック8の周縁部8dと同心円状に周方向に沿って形成されている。また孔部8eは、上面部8cに形成された溝部8gと連結して形成されている。この溝部8gは孔部8eから周縁部8d方向に放射状に形成されている。ガス供給機構10が孔部8eに繋がっており、処理基板Sを上面部8cに載置した状態で、ガス供給機構10により不活性ガスが処理基板Sの周縁部Saの裏面側のベベル部に供給される。
FIG. 5A shows the state of the holes and grooves formed in the surface portion of the electrostatic chuck, and FIG. 5B schematically shows a cross-sectional view of the inside of the electrostatic chuck.
As shown in FIG. 5A, the electrostatic chuck 8 has a plurality of holes 8e. The plurality of holes 8e are spaced apart from each other in the circumferential direction with respect to the peripheral edge 8d of the upper surface 8c of the electrostatic chuck 8, and a groove 8f couples the plurality of holes 8e to electrostatically. It is formed along the circumferential direction concentrically with the peripheral edge portion 8 d of the chuck 8. The hole 8e is formed so as to be connected to a groove 8g formed in the upper surface 8c. The groove 8g is formed radially from the hole 8e toward the peripheral edge 8d. The gas supply mechanism 10 is connected to the hole 8e, and with the processing substrate S placed on the upper surface portion 8c, the gas supply mechanism 10 causes the inert gas to be applied to the bevel portion on the back side of the peripheral edge Sa of the processing substrate S. Supplied.

また、静電チャック8の表面部8cの中央側には、孔部8eとは別に複数の孔部8yが設けられている。これらの複数の孔部8yにはガス供給機構11が接続されている。ガス供給機構11は孔部8yを通じて処理基板Sの裏面部8cに対して温度制御用(冷却用)の不活性ガスを噴出するように構成されている。   In addition to the hole 8e, a plurality of holes 8y are provided on the center side of the surface 8c of the electrostatic chuck 8. A gas supply mechanism 11 is connected to the plurality of holes 8y. The gas supply mechanism 11 is configured to eject an inert gas for temperature control (for cooling) to the back surface portion 8c of the processing substrate S through the hole 8y.

発明者らは、前述実施形態と同様に反応生成物の膜厚を測定している。この結果、エッチング処理後の最も厚い部分の膜厚は43nmと測定されている。すなわち、ガス供給機構10を設けていない従来構造と比較して付着量の大幅な減少を確認している。また、アッシング処理を行うことで反応生成物を十分に剥離できることが確認されている。   The inventors have measured the film thickness of the reaction product in the same manner as in the previous embodiment. As a result, the film thickness of the thickest part after the etching process is measured to be 43 nm. That is, it has been confirmed that the amount of adhesion is greatly reduced as compared with the conventional structure in which the gas supply mechanism 10 is not provided. Further, it has been confirmed that the reaction product can be sufficiently peeled off by performing the ashing treatment.

本実施形態によれば、ガス供給機構10が、静電チャック8の周縁部8dに間隔をもって設けられた複数の孔部8eから静電チャック8の周端部まで放射状に形成された溝部8gを介して不活性ガスを噴出するため、前述実施形態とほぼ同様の作用効果を得ることができる。   According to the present embodiment, the gas supply mechanism 10 includes the grooves 8g that are formed radially from the plurality of holes 8e provided at intervals to the peripheral edge 8d of the electrostatic chuck 8 to the peripheral end of the electrostatic chuck 8. Since the inert gas is jetted through, substantially the same effects as those of the above-described embodiment can be obtained.

(第3の実施形態)
図6は、本発明の第3の実施形態を示すもので、前述の第2の実施形態と異なるところは周方向に沿った溝部8fを設けずに構成したところにある。この図6に示すように、溝部8fを設けなくても前述実施形態とほぼ同様の効果が得られることが確認されている。
(Third embodiment)
FIG. 6 shows a third embodiment of the present invention. The difference from the second embodiment is that the groove portion 8f is not provided along the circumferential direction. As shown in FIG. 6, it has been confirmed that substantially the same effect as that of the above-described embodiment can be obtained without providing the groove 8f.

(第4の実施形態)
図7は、本発明の第4の実施形態を示すもので、前述実施形態と異なるところは、静電チャック8の上面部8cの溝部8gに代えて、孔部8zを設けたところにある。この図7に示すように、孔部8zは、静電チャック8の上面部8cよりわずかに下方に位置して形成されている。この孔部8zは、孔部8eと連結して形成されており、孔部8eから周縁部8d方向に放射状に形成されている。ガス供給機構10が孔部8eおよび8zに繋がっており、前述実施形態と同様に、ガス供給機構10により不活性ガスが処理基板Sの周縁部Saの裏面側のベベル部に供給される。これにより、前述実施形態とほぼ同様の作用効果を得る。
(Fourth embodiment)
FIG. 7 shows a fourth embodiment of the present invention. The difference from the previous embodiment is that a hole 8z is provided instead of the groove 8g of the upper surface 8c of the electrostatic chuck 8. FIG. As shown in FIG. 7, the hole 8 z is formed slightly below the upper surface 8 c of the electrostatic chuck 8. The hole 8z is formed so as to be connected to the hole 8e, and is formed radially from the hole 8e toward the peripheral edge 8d. The gas supply mechanism 10 is connected to the holes 8e and 8z, and the inert gas is supplied to the bevel portion on the back surface side of the peripheral edge Sa of the processing substrate S by the gas supply mechanism 10 as in the above-described embodiment. Thereby, substantially the same operation effect as the above-mentioned embodiment is obtained.

(他の実施形態)
本発明は、上記実施形態に限定されるものではなく、例えば、以下に示す変形または拡張が可能である。
不活性ガスとしてHeガスに代えてArガスを適用しても良い。
前述実施形態では、ガス供給機構11は不活性ガスを温度制御用に噴出するようにしているが、当該不活性ガスによって裏面部8cに付着した反応生成物を除去するようにしても良い。温度制御用の不活性ガスの一部を利用した場合、反応生成物の残留膜厚は70nm程度になることが確認されており、反応生成物を十分剥離可能であることが確認されている。また、ガス供給機構10および11を別経路としたが、一部を同一経路としても良い。
(Other embodiments)
The present invention is not limited to the above embodiment, and for example, the following modifications or expansions are possible.
Ar gas may be applied as the inert gas instead of the He gas.
In the above-described embodiment, the gas supply mechanism 11 ejects the inert gas for temperature control. However, the reaction product attached to the back surface portion 8c may be removed by the inert gas. When a part of the inert gas for temperature control is used, it has been confirmed that the residual film thickness of the reaction product is about 70 nm, and the reaction product can be sufficiently peeled off. In addition, although the gas supply mechanisms 10 and 11 are separate paths, some of them may be the same path.

本発明の第1の実施形態に係る半導体製造装置の概略構成図1 is a schematic configuration diagram of a semiconductor manufacturing apparatus according to a first embodiment of the present invention. (a)は不活性ガスの噴出機構を概略的に示す拡大断面図、(b)は不活性ガスの噴出口を概略的に示す拡大斜視図(A) is an enlarged sectional view schematically showing an inert gas ejection mechanism, and (b) is an enlarged perspective view schematically showing an inert gas ejection port. 処理基板の処理内容の説明図Explanatory drawing of processing contents of processing board 実験結果を示す図Figure showing experimental results 本発明の第2の実施形態を示す(a)静電チャックの上面図、(b)図2(a)相当図FIG. 2A is a top view of an electrostatic chuck showing a second embodiment of the present invention, and FIG. 2B is an equivalent view of FIG. 本発明の第3の実施形態を示す図5(a)相当図FIG. 5A equivalent view showing the third embodiment of the present invention 本発明の第4の実施形態を示す図2(a)相当図FIG. 2 (a) equivalent view showing the fourth embodiment of the present invention

符号の説明Explanation of symbols

図面中、1は半導体製造装置、8は静電チャック、8bbは静電チャックの周側壁面(静電チャックの側壁面)、8dは静電チャックの周縁部、8f、8gは溝部、8e、8y、8zは孔部、10、11はガス供給機構、Sは処理基板、S1は処理基板の裏面部、Saは処理基板の周縁部を示す。   In the drawings, 1 is a semiconductor manufacturing apparatus, 8 is an electrostatic chuck, 8bb is a peripheral side wall surface of the electrostatic chuck (side wall surface of the electrostatic chuck), 8d is a peripheral edge portion of the electrostatic chuck, 8f and 8g are groove portions, 8e, 8y and 8z are hole portions, 10 and 11 are gas supply mechanisms, S is a processing substrate, S1 is a back surface portion of the processing substrate, and Sa is a peripheral portion of the processing substrate.

Claims (5)

処理基板を反応性イオンエッチング法によりエッチング処理するときに当該処理基板を静電的に固定する静電チャックであって、前記処理基板の裏周縁部に不活性ガスを噴出する孔部を具備した静電チャックと、
前記孔部から噴出する前記不活性ガスを供給するガス供給機構とを備えたことを特徴とする半導体製造装置。
An electrostatic chuck for electrostatically fixing a processing substrate when the processing substrate is etched by a reactive ion etching method, comprising a hole for injecting an inert gas at a back peripheral edge of the processing substrate. An electrostatic chuck;
A semiconductor manufacturing apparatus comprising a gas supply mechanism for supplying the inert gas ejected from the hole.
前記孔部は前記不活性ガスが周側壁面に対して上斜方向に噴出するように構成されていることを特徴とする請求項1記載の半導体製造装置。   The semiconductor manufacturing apparatus according to claim 1, wherein the hole is configured such that the inert gas is ejected in an upward oblique direction with respect to the peripheral side wall surface. 処理基板を反応性イオンエッチング法によりエッチング処理するときに当該処理基板を静電的に固定する静電チャックであって、上面に、複数の孔部と、それぞれ前記孔部と繋がり前記上面に沿って前記孔部から外周端にかけて設けられた溝部とを具備した静電チャックと、
前記孔部に前記不活性ガスを供給し、前記処理基板が前記静電チャックに載置された状態で、前記処理基板の裏周縁部に不活性ガスを噴出するガス供給機構とを備えたことを特徴とする半導体製造装置。
An electrostatic chuck for electrostatically fixing a processing substrate when the processing substrate is etched by a reactive ion etching method, wherein a plurality of holes are connected to the upper surface along the upper surface. An electrostatic chuck including a groove provided from the hole to the outer peripheral end;
A gas supply mechanism for supplying the inert gas to the hole and ejecting the inert gas to a back peripheral edge of the processing substrate in a state where the processing substrate is placed on the electrostatic chuck; A semiconductor manufacturing apparatus.
前記静電チャックの前記上面には、前記複数の孔部間を繋ぐ溝が形成されていることを特徴とする請求項3に記載の半導体製造装置。   The semiconductor manufacturing apparatus according to claim 3, wherein a groove connecting the plurality of holes is formed on the upper surface of the electrostatic chuck. 前記処理基板の温度制御機構を更に備えたことを特徴とする請求項3または4記載の半導体製造装置。   The semiconductor manufacturing apparatus according to claim 3, further comprising a temperature control mechanism for the processing substrate.
JP2007100596A 2007-04-06 2007-04-06 Semiconductor manufacturing device Pending JP2008258491A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007100596A JP2008258491A (en) 2007-04-06 2007-04-06 Semiconductor manufacturing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007100596A JP2008258491A (en) 2007-04-06 2007-04-06 Semiconductor manufacturing device

Publications (1)

Publication Number Publication Date
JP2008258491A true JP2008258491A (en) 2008-10-23

Family

ID=39981746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007100596A Pending JP2008258491A (en) 2007-04-06 2007-04-06 Semiconductor manufacturing device

Country Status (1)

Country Link
JP (1) JP2008258491A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012099781A (en) * 2010-10-08 2012-05-24 Panasonic Corp Substrate plasma treatment method
JP2014072356A (en) * 2012-09-28 2014-04-21 Ngk Spark Plug Co Ltd Electrostatic chuck
JP2019125811A (en) * 2013-08-05 2019-07-25 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated Electrostatic carrier for handling thin substrate
CN110660721A (en) * 2018-06-29 2020-01-07 台湾积体电路制造股份有限公司 Wafer bearing device, system and method
CN114566449A (en) * 2022-02-25 2022-05-31 江苏韦达半导体有限公司 Anti-pollution schottky diode manufacturing and etching device convenient for liquid injection

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012099781A (en) * 2010-10-08 2012-05-24 Panasonic Corp Substrate plasma treatment method
US9073385B2 (en) 2010-10-08 2015-07-07 Panasonic Intellectual Property Management Co., Ltd. Plasma processing method for substrates
JP2014072356A (en) * 2012-09-28 2014-04-21 Ngk Spark Plug Co Ltd Electrostatic chuck
JP2019125811A (en) * 2013-08-05 2019-07-25 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated Electrostatic carrier for handling thin substrate
CN110660721A (en) * 2018-06-29 2020-01-07 台湾积体电路制造股份有限公司 Wafer bearing device, system and method
US11521884B2 (en) 2018-06-29 2022-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Electrostatic chuck sidewall gas curtain
CN114566449A (en) * 2022-02-25 2022-05-31 江苏韦达半导体有限公司 Anti-pollution schottky diode manufacturing and etching device convenient for liquid injection
CN114566449B (en) * 2022-02-25 2022-12-20 江苏韦达半导体有限公司 Anti-pollution schottky diode who is convenient for annotate liquid makes etching device

Similar Documents

Publication Publication Date Title
US7402523B2 (en) Etching method
KR101036087B1 (en) Plasma dielectric etch process including ex-situ backside polymer removal for low-dielectric constant material
JP4285455B2 (en) Manufacturing method of semiconductor chip
KR101117054B1 (en) Bare aluminum baffles for resist stripping chambers
JP5198611B2 (en) Gas supply member, plasma processing apparatus, and method for forming yttria-containing film
US8383521B2 (en) Substrate processing method
JP5982223B2 (en) Plasma processing method and plasma processing apparatus
JP2008258491A (en) Semiconductor manufacturing device
JP5203340B2 (en) Manufacturing method of semiconductor device
US10692726B2 (en) Method for processing workpiece
KR20120046072A (en) Showerhead configurations for plasma reactors
KR102581284B1 (en) Systems and methods to form airgaps
US9818582B2 (en) Plasma processing method
TWI682426B (en) Plasma processing device and plasma processing method
US7686971B2 (en) Plasma processing apparatus and method
WO2003081655A1 (en) Method of plasma etching
TWI785783B (en) Systems and methods for selective metal compound removal
US7581550B2 (en) Method of cleaning reaction chamber using substrate having catalyst layer thereon
JP2010263244A (en) Plasma processing method
JP2008235735A (en) Electrostatic chuck and plasma processing equipment having it
KR20220157477A (en) Systems and methods for nitride containing film removal
JP4361835B2 (en) Plasma processing apparatus, plasma control member, and plasma processing method
JP2007189153A (en) Process for fabrication of semiconductor device
JP2007059666A (en) Manufacturing method and apparatus for semiconductor device, control program, and computer memory medium
JP2010123812A (en) Plasma processing device and plasma processing method