JP2009536788A - 単一ダイにおいてゲートドライバー段と結合されているｐｗｍ変調器のノイズフリー技術 - Google Patents

Abstract

ノイズを最小にする構成を有する単一シリコン基板ダイ上の集積化ノイズ遮断回路であって、この回路は、入力段を含むノイズの影響を受けやすい回路、出力段を含むノイズ発生回路、信号を入力段から出力段へ伝達するためにノイズ発生回路とノイズの影響を受けやすい回路を結合する少なくとも１つの高電圧レベルシフト回路、およびノイズの影響を遮断する少なくとも１つの浮遊体を備えている。
【選択図】 図２

Description

本出願は、２００６年５月８日に提出の米国仮特許願第６０／７９８４９９号、２００６年１１月３日に提出の米国仮特許願第６０／８６４２５６号、および２００７年５月７日に提出の米国特許出願第１１／７４４９６０号に関連するものである。

本発明は、ノイズ発生回路からノイズの影響を受けやすい回路に結合され、ノイズを最小にする構成体におけるノイズの影響を受けやすい回路、およびノイズ発生回路の単一ダイにおける集積化に関する。

システムオンチップという解決法では、いろいろな機能ブロックを、単一シリコンダイとする必要がある。これには、ノイズ発生回路とノイズの影響を受けやすい回路との間のノイズ結合という潜在的な問題を有している。ゲートドライバーＩＣが、よりノイズの影響を受けやすい機能ブロックを集積化する場合に、ノイズ発生ゲートドライバー段と、他のノイズの影響を受けやすい機能ブロック、例えばアナログ回路、またはＰＷＭ変調器とを結合させるノイズを排除することが重要である。

２種類のノイズ結合が、ゲートドライバーＩＣ内に存在し、それらは、電圧誘起による容量結合、および電流と共通漂遊インピーダンスに誘起された電圧の結合である。電圧誘起による容量結合のノイズは、浮遊ウエルのｄＶ／ｄｔ変化に起因する。上側ドライバーを有する浮遊ウエルが、大きい電圧変化を有するスイッチングノードでバイアスされる必要があるので、ｄＶ／ｄｔ変化は、電流を浮遊容量を通して、ノイズの影響を受けやすい回路へ注入する。

浮遊ウエルと基板との間のこの漂遊容量は、不可避である。従って、ノイズ電流注入を電源ラインの漂遊インダクタンスと組み合わせると、下側電位ではノイズが大となる。ノイズの影響を受けやすいブロックが基板上にある限り、ｄＶ／ｄｔ誘起によるノイズ注入からの影響を排除することは困難である。

電流誘起のノイズ結合は、ゲート駆動出力段のｄｉ／ｄｔ変化に起因する。他の機能ブロックが同じ電源を共用する場合は、ｄｉ／ｄｔ、および漂遊インダクタンスによって生じたノイズ電圧は、電源電圧を変化させ、ノイズの影響を受けやすい回路の性能低下をもたらす。このノイズ注入を防止する唯一の方法は、電源ラインを互いから分離することである。しかし、これにはより多くのピン出力を必要とする。たとえそうであっても、容量結合は残ると思われる。

本発明の目的は、ノイズ結合を終らせるための接合分離を提供することである。

集積化ノイズ遮断回路が、ノイズを最小にする構造配列を有する単一シリコン基板ダイに設けられる。集積回路は、入力段を含むノイズの影響を受けやすい回路、出力段を含むノイズ発生回路、信号を入力段から出力段へ伝達するためにノイズ発生回路とノイズの影響を受けやすい回路を結合する少なくとも１つの高電圧レベルシフト回路、およびノイズの影響を遮断する少なくとも１つの浮遊構造体を備えている。

本発明の他の特徴および利点については、添付図面に基づく本発明の以下の説明により、明らかになると思う。

図１に示すように、本発明は、ＰＷＭ入力段浮遊構造６をシリコン基板１に作り込むことによって、ノイズ遮断を提供するものである。これにより、ノイズの影響は遮断される。浮遊構造６は、ＩＣ７内の逆バイアスされたＰＮ接合によって作られる（ＣＯＭピンは-ＶＣＣに接続する）。ゲートドライバーは、接地レベルに対するＰＷＭ信号基準を直接入力できるので、外部回路の必要はない。高電圧レベルシフト回路は、浮遊構造を達成するＰＮ接合の上に配置され、これにより、ＰＷＭ信号はこの浮遊構造へ伝送される。

ノイズ結合を終わらせるために用いられる、接合分離の２つの実施形態を、Ｄ級音声増幅器に適用した場合について、次に示す。図２に示す第１実施形態では、増幅器５のゲートドライバー集積回路１０は、上側ＭＯＳＦＥＴ Ｑ１を駆動するゲートドライバー２０が、浮遊上側ウエル１６を有しているのに対して、ノイズの影響を受けやすいアナログＰＷＭ変調器１２を、基板に集積化している。ＰＷＭ変調器１２は、音声入力を受信する演算相互コンダクタンス増幅器１１から、入力信号を受信する。ノイズ電流は、上側ウエル１６から、上側ウエル１６と基板との間の漂遊容量を通って、基板へ流れて、アナログＰＷＭ部分１２の性能低下をもたらす。

アナログＰＷＭ部分１２のこの性能低下は、ｄＶ／ｄｔ誘起によるノイズ結合によって克服される。図示のように、ノイズの影響を受けやすい回路１２は、浮遊ウエル１８の上にある。浮遊上側ゲートドライバー２０のｄＶ／ｄｔによって、基板へ注入されたノイズ電流は、負電源に結合したノードによって終らせられる。従って、２つの浮遊ウエル１６と１８との間に容量結合は無い。

従って、上側浮遊ウエル１２と基板との間に形成されたコンデンサによって発生したノイズ電流は、電源へ環流する。入力浮遊ウエル１８は、ゲートドライバー段２０のスイッチング動作によって発生したノイズ電流から、完全に独立している。

さらに、入力回路が、ＰＷＭ信号を搬送する第１高電圧レベルシフター２４によって、ゲートドライバー１０の他の機能ブロックから分離されるので、基板の電位は、負電源レールＶＳＳの漂遊インピーダンスからノイズを受け取ることができ、下側ＭＯＳＦＥＴ Ｑ２を駆動する下側ゲートドライブ２６の最適ルーティングが可能となっている。

また図示の回路は、ＰＷＭ信号を第１高電圧レベルシフター２４から受け取り、それを、上側ゲートドライブ２０用の第２高電圧レベルシフター３０、および下側ゲートドライブ２６へ、二者択一的に送る不感時間検出回路２８を備えている。

図３に示す第２実施形態では、単一電源で作動する増幅器３５は、電力増幅段６４、およびノイズの影響を受けやすい段５６が同じ接地を、結局は共用するしかないので、接地の共通インピーダンスによるノイズ問題を潜在的に有する。それがＤ級増幅器の配置となると、ゲートドライブの必要条件の故に、共通接地のこの制約はより複雑な問題になる。ゲートドライバー集積回路４８が、スイッチングのエラー強さおよび品質を確かにするように、通常、下側ＭＯＳＦＥＴ Ｑ２を駆動するダイの基板である最低電位ノードは、下側源に出来るだけ近接する必要がある。これは、ノイズの影響を受けやすい回路の基準である基板が、集中接地に対して静止することは不可能であることを意味している。

図に示すように、共用接地による信号干渉を防止する１つの方法は、それを分離することである。しかし、これを行うことによって、ゲートドライバー段４０、およびノイズの影響を受けやすい回路５６は、異なる電位にあるので、信号を２つの異なる電位の間を伝送するという問題を引き起こす。さらに、別個の接地ルーティングを設けるためには、スペースを必要とする。

共通接地インピーダンスからのノイズ注入を除去するための別の方法は、誤差増幅器において、異なるモード入力を有することである。しかし、すべてのスイッチングノイズが含まれる高周波で、高いコモンモード除去を達成することは非常に困難である。

従って、ｄＶ／ｄｔ誘起によるノイズ結合を克服するために、上側および下側ゲートドライバー段５０および５２の両方とも、正電源の固定電位にバイアスされている浮遊上側ウエル５４内にある。従って、基板の直ぐ上にある誤差増幅器５６には、ゲート駆動電流は無い。上側ウエル５４が、スイッチングノードではなく、固定電位にバイアスされているので、上側ウエル５４と基板との間の漂遊コンデンサを通じてのノイズ結合は無い。

図示の回路３５もまた、ＰＷＭ信号を高電圧レベルシフター６２から受け取り、かつそれを、上側および下側ゲートドライブ５０および５２へ二者択一的に送る不感時間検出回路６０を備えている。また、上記のように、ＰＷＭ変調器５６は、音声入力を受信する演算相互コンダクタンス増幅器６４から入力信号を受信する。

次に、本発明によって提供される利点を述べる。

ノイズの影響を受けやすい下側回路を、ゲート充放電電流経路から解放することによって、複数チャネルの設計は容易となる。ゲート駆動経路を劣化させずに、増幅器３５のノイズの影響を受けやすい基板ノードを、小さい接地信号に接続することが可能である。

高電圧レベルシフター２４、６２が、量子化ＰＷＭ信号を搬送するので、ノイズ排除性は全く本質的である。高電圧レベルシフター２４、６２におけるＰＷＭ信号伝送の故に、誤差増幅器１２、５６は従来の差動入力誤差増幅器構成と同一であり、それと比べて、潜在的にはるかに良好な、非常に高いコモンモードノイズ除去比を有する。

ＰＷＭ変調器１２、５６、または誤差増幅段へ入ってくるコモンモードノイズの許容できる大きさは、差動増幅器を用いる場合よりもかなり大きい。上に説明した実施形態では、基準接地に関して共通電圧を有する、ピンＣＯＭにおける許容できるノイズの大きさは、高電圧レベルシフター性能と同じであり、これは、−２００Ｖ〜＋Ｂの範囲内にあり、高いｄＶ／ｄｔを有することができる。

不感時間挿入の正確さ。各チャンネルのゲート駆動出力への信号経路は同一であり、従って、上側と下側との間の遅延整合は、高電圧レベルシフターが上側にだけある場合に比べて、最小化される。

下側ＭＯＳＦＥＴが、上側ウエルからコンデンサを通じて駆動されるとき、起動時に、下側を短時間オンにする最初の充電電流がなくてはならない。そのため、問題を引き起こすことはない。何故なら、増幅器１０、４８が起動しているとき、出力ＤＣブロッキングコンデンサに電荷が無いからである。

以上、本発明を、その特定の実施形態に即して説明したが、多くの他の変形例と変更態様、および他の用途が、当業者には明らかであると思う。従って本発明は、本明細書の特定の開示によってではなく、添付の特許請求の範囲によってだけ、限定されるべきものである。

シリコン基板上のＰＷＭ入力段浮遊構造の図である。 Ｄ級音声増幅器で用いられる本発明の一実施形態の回路図である。 Ｄ級音声増幅器で用いられる本発明の別の実施形態の回路図である。

符号の説明

１ シリコン基板
５ 増幅器
６ 浮遊構造
７ ＩＣ
１０ ゲートドライバー
１１ 演算相互コンダクタンス増幅器
１２ ＰＷＭ変調器
１６ 浮遊上側ウエル
１８ 浮遊ウエル
２０ ゲートドライバー
２４ 第１高電圧レベルシフター
２６ 下側ゲートドライブ
２８ 不感時間検出回路
３０ 第２高電圧レベルシフター
３５ 増幅器
４０ ゲートドライバー
４８ ゲートドライバー
５０ 上側ゲートドライバー
５２ 下側ゲートドライバー
５４ 上側ウエル
５６ ノイズの影響を受けやすい回路
６０ 不感時間検出回路
６２ 高電圧レベルシフター
６４ 電力増幅段
Ｑ１ ＭＯＳＦＥＴ
Ｑ２ ＭＯＳＦＥＴ
ＶＳＳ 負電源レール

Claims (16)

1. ノイズを最小にする構成を有する単一シリコン基板ダイ上のノイズ遮断回路であって、
   入力段を含むノイズに敏感な回路と、
   出力段を含むノイズ発生回路と、
   信号を前記入力段から前記出力段へ伝達するために前記ノイズ発生回路と前記ノイズに敏感な回路を結合する少なくとも１つの高電圧レベルシフト回路と、
   前記ノイズの影響を遮断する少なくとも１つの浮遊体
   とを備える回路。
2. 前記少なくとも１つの浮遊体は、前記シリコン基板内の逆バイアスされたＰＮ接合によって設けられている請求項１に記載の回路。
3. 前記少なくとも１つの高電圧レベルシフト回路は、前記ＰＮ接合の上に配置されている請求項２に記載の回路。
4. 前記集積回路は、共通スイッチングノードで接続された上側および下側スイッチを含むハーフブリッジ段を備えるＤ級音声増幅器である請求項１に記載の回路。
5. 前記出力段は、上側および下側ゲートドライバー回路を備え、前記下側ゲートドライバー回路は、外部回路を必要とすることなく、前記信号を接地レベルに直接つなぐことが可能である請求項４に記載の回路。
6. 前記少なくとも１つの浮遊体は、第１および第２浮遊体を有し、前記入力段は、前記第１浮遊体内に形成され、前記上側ゲートドライバー回路は、前記第２浮遊体内に形成されている請求項５に記載の回路。
7. さらに、前記第２浮遊体と前記シリコン基板との間に形成されているコンデンサを備え、前記コンデンサによって発生した前記ノイズ電流が、電源へ環流しうるようになっている請求項６に記載の回路。
8. 前記上側ゲートドライバーのｄＶ／ｄｔによって前記基板へ注入された前記ノイズ電流は、負電源に結合したノードによって終らせられ、前記第１浮遊ウエルと第２浮遊ウエルとの間には容量結合が無い請求項６に記載の回路。
9. 前記入力段は、
   ノイズの影響を受けやすいアナログＰＷＭ変調器と、
   音声入力を受信し、入力信号を前記ノイズの影響を受けやすいアナログＰＷＭ変調器に供給する演算相互コンダクタンス増幅器
   とを備える請求項６に記載の回路。
10. 前記上側ゲートドライバー回路は、上側スイッチを制御し、前記第１浮遊体は、前記上側ゲートドライバー回路によって発生したノイズ電流から独立している請求項６に記載の回路。
11. 前記第１浮遊体のｄＶ／ｄｔ誘起によるノイズ結合は、前記第２浮遊体から、前記第２浮遊体と前記シリコン基板との間の漂遊容量を通って、前記シリコン基板に至るノイズ電流注入に起因する、前記ノイズの影響を受けやすいアナログＰＷＭ変調器の性能低下を克服するようになっている請求項６に記載の回路。
12. 前記少なくとも１つの高電圧レベルシフト回路は、第１および第２高電圧レベルシフト回路を備え、前記第１高電圧レベルシフト回路は、前記入力段を前記上側および下側ゲートドライバー回路から分離し、前記シリコン基板の電位は、前記ノイズを負電源レールＶＳＳの漂遊インピーダンスから受け取って、前記下側スイッチを駆動する下側ゲートドライバー回路の最適ルーティングを可能にするようになっている請求項６に記載の回路。
13. 前記出力段は、上側および下側ゲートドライバー回路を備え、前記上側および下側ゲートドライバー回路は、ｄｉ／ｄｔ誘起によるノイズ結合を克服するために、前記少なくとも１つの浮遊体内に形成され、前記少なくとも１つの浮遊体は、正電源の固定電位にバイアスされている請求項４に記載の回路。
14. 前記入力段は、
    ノイズの影響を受けやすいアナログＰＷＭ変調器と、
    音声入力を受信し、入力信号を前記ノイズの影響を受けやすいアナログＰＷＭ変調器に供給する演算相互コンダクタンス増幅器
    とを備える請求項１３に記載の回路。
15. 前記ノイズの影響を受けやすいアナログＰＷＭ変調器には、ゲート駆動電流がない請求項１３に記載の回路。
16. 前記少なくとも１つの浮遊体は、前記スイッチングノードの代わりに固定電位にバイアスされており、そのため、前記少なくとも１つの浮遊体と前記シリコン基板との間の漂遊コンデンサを通じてのノイズ結合は存在しない請求項１３に記載の回路。

Images