JP2009535014A - 負荷回路供給電圧制御 - Google Patents

負荷回路供給電圧制御 Download PDF

Info

Publication number
JP2009535014A
JP2009535014A JP2009508013A JP2009508013A JP2009535014A JP 2009535014 A JP2009535014 A JP 2009535014A JP 2009508013 A JP2009508013 A JP 2009508013A JP 2009508013 A JP2009508013 A JP 2009508013A JP 2009535014 A JP2009535014 A JP 2009535014A
Authority
JP
Japan
Prior art keywords
supply voltage
circuit
load
load circuit
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009508013A
Other languages
English (en)
Other versions
JP4908581B2 (ja
Inventor
バートン、エドワード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2009535014A publication Critical patent/JP2009535014A/ja
Application granted granted Critical
Publication of JP4908581B2 publication Critical patent/JP4908581B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/66Regulating electric power
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/20Cooling means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/20Cooling means
    • G06F1/206Cooling means comprising thermal management
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Sources (AREA)
  • Dc-Dc Converters (AREA)

Abstract

開示される一実施形態においては、装置は、一以上のメモリデバイスを有する負荷回路と、負荷回路に関する一以上の温度を感知する一以上の温度センサと、負荷回路への供給電圧を制御し、負荷回路が非アクティブ状態にあるとき感知された一以上の温度に少なくとも部分的に基づき供給電圧を変化させ、供給電圧が変化する際に負荷回路の一以上のメモリデバイスが一以上の信号を保持する助けをする、供給電圧制御回路と、を含む。他の実施形態も開示される。
【選択図】 図1

Description

ここに記載される実施形態は、概して回路供給電圧制御に関する。
実施形態は例示であって添付図面により限定されない。図面中、同様の参照番号は同様の部材を示す。
一実施形態の、負荷回路供給電圧を制御する回路を有するシステムのブロック図を示す。
一実施形態の、負荷回路供給電圧を制御するフローを示す。
一実施形態の、図1の供給電圧制御回路の例を示す。
一実施形態の、負荷回路供給電圧を制御するフローを示す。
一実施形態の、多数の負荷回路のうちの一以上への供給電圧を制御する回路を有するシステムのブロック図を示す。
一実施形態の、集積回路上の多数の負荷回路のうちの一以上への供給電圧を制御するフローを示す。
一実施形態の、一以上の負荷回路への供給電圧を制御する回路を有するプロセッサを含むシステムの例のブロック図である。
図面は必ずしも原寸に即して示されてはいない。
以下の詳細な説明では、負荷回路供給電圧制御に関する装置、方法、媒体、およびシステムの例示的実施形態を述べる。構造、機能、および/または特徴などのフィーチャを、便宜上、一実施形態に関して記載するが、任意の一以上の記載されたフィーチャにより様々な実施形態を実施することができる。
図1は、一実施形態のシステム100を示しており、システム100は、負荷回路110および供給電圧制御回路120を含み、供給電圧制御回路120は、負荷回路110が非アクティブ状態にあるとき感知された負荷回路110の一以上の温度に少なくとも部分的に基づき負荷回路110への供給電圧を制御する。一実施形態の供給電圧制御回路120は、負荷回路が非アクティブ状態にある際感知される一以上の温度に少なくとも部分的に基づき負荷回路110への供給電圧を変化させうる。一実施形態の供給電圧制御回路120は、供給電圧が変化する際、負荷回路110の一以上のメモリデバイス140により一以上の信号を保持する助けをしてもよい。
一実施形態のシステム100は、負荷回路110の一以上の温度を感知する一以上の温度センサ130を有してよい。温度センサ130は、任意の適切な方法、および負荷回路110に関して任意の適切な位置に配置されて、負荷回路110に関する一以上の温度を感知してよい。一実施形態の温度センサ130は、負荷回路110の一以上の温度を感知するよう配置されてよい。一実施形態の供給電圧制御回路120は、一以上の温度センサ130からの一以上の信号を受信するよう連結されることで、負荷回路110への供給電圧を制御する助けをしてよい。
一実施形態の供給電圧制御回路120は、非アクティブ状態にある際に負荷回路110への供給電圧を制御することで、消費電力および/または熱放散量を減少させてよいし、同時にさらに負荷回路110の一以上のメモリデバイス140内に一以上の信号を保持する助けをしてよい。一実施形態の負荷回路110の電流漏れは、負荷回路110の温度が上昇するにつれてより大きな割合で増加するので、一実施形態の供給電圧制御回路120は、このように増加する電流漏れを防止して、これにより高温にある際に負荷回路110に比較的低い電圧を供給することで、消費電力および/または熱放散量を減少させる助けをしてよい。一実施形態の一以上のメモリデバイス140は、負荷回路110の温度が下降すると、一以上の信号を保持するのにより高い供給電圧を持たねばならなくなるので、一実施形態の供給電圧制御回路120は、低温にある際には負荷回路110に比較的高い電圧を供給してよい。
一実施形態の供給電圧制御回路120は、負荷回路110に供給する電圧を制御してよく、負荷回路110への供給電圧に少なくとも部分的に基づき、負荷回路110を有する集積回路への供給電圧を制御してよい。一実施形態のこのような集積回路は、少なくとも、負荷回路110、温度センサ130、および供給電圧制御回路120を含みうる。
一実施形態の供給電圧制御回路120は、感知された一以上の温度に少なくとも部分的に基づいて負荷回路110の対象保持供給電圧を識別して、識別された対象保持供給電圧に少なくとも部分的に基づいて、負荷回路110への供給電圧を制御してよい。一実施形態の供給電圧制御回路120は、負荷回路110への対象供給電圧を制御しうる。一実施形態の供給電圧制御回路120は、負荷回路110を有する集積回路への対象供給電圧を制御しうる。
一実施形態のシステム100は、一以上の電源102、および一以上の電源102から電力を受け取り、電圧を負荷回路110に供給すべく連結される一以上の電圧調節器150を有してよい。一実施形態の電源102は、バッテリを含みうる。一実施形態の電源102は、直流‐交流(AD-DC)変換器を含みうる。
一実施形態の供給電圧制御回路120は、負荷回路110への供給電圧を制御すべく任意の方法で一以上の電圧調節器150を制御すべく連結されてよい。一実施形態の供給電圧制御回路120は、任意の適切な一以上の制御信号を生成することで一以上の電圧調節器150の制御を助けてよい。一実施形態の供給電圧制御回路120は、負荷回路110を有する集積回路にあり負荷回路110に電圧を供給する電圧調節器を制御してよい。
一実施形態の供給電圧制御回路120は、任意の適切な非アクティブ状態および/または任意の適切な一以上のアクティブ状態を含む、負荷回路110の任意の適切な一以上の動作状態に応じて、負荷回路110に関して感知された一以上の温度に少なくとも部分的に基づいて、負荷回路110への供給電圧を制御しうる。一実施形態の供給電圧制御回路120は、負荷回路110の動作状態に関わらず、負荷回路110に関する一以上の感知温度に少なくとも部分的に基づいて、負荷回路110への供給電圧を制御しうる。
一実施形態の供給電圧制御回路120は、負荷回路110の動作状態に少なくとも部分的に基づいて、負荷回路110への供給電圧を制御しうる。一実施形態のシステム100は、負荷回路110の動作状態の設定および/または監視を助けるべく動作制御回路160を有してよい。一実施形態の動作制御回路160は、負荷回路110の動作状態を供給電圧制御回路120へ識別する一以上の信号を供給電圧制御回路120に出力すべく連結されうる。一実施形態の動作制御回路160は、例えば負荷回路110の動作状態を識別すべく一以上のビットを一以上のレジスタに記憶しうる。
一実施形態の供給電圧制御回路120は、負荷回路110がアクティブ状態にある際に、負荷回路110の一以上のクロック信号の周波数に少なくとも部分的に基づいて、負荷回路110に供給される電圧を制御してよい。一実施形態の供給電圧制御回路120は、アクティブ状態にある際に、負荷回路110に供給する電圧を制御することで、消費電力および/または熱放散量を減少させてよく、同時にさらに負荷回路110の一以上のクロック信号の周波数における負荷回路110の動作を支援する助けをしてよい。一実施形態の供給電圧制御回路120は、負荷回路110への対象有効供給電圧を識別してよく、識別された対象有効供給電圧に少なくとも部分的に基づいて、負荷回路110への供給電圧を制御してよい。
一実施形態のシステム100は、負荷回路110の一以上のクロック信号の周波数を設定および/または監視する助けをする動作制御回路160を有してよい。一実施形態の動作制御回路160は、負荷回路110の一以上のクロック信号の周波数を識別する一以上の信号を供給電圧制御回路120に出力すべく連結されてよい。一実施形態の動作制御回路160は、例えば負荷回路110の一以上のクロック信号の周波数を識別すべく一以上のレジスタに一以上のビットを記憶しうる。
一実施形態のシステム100は、可変周波数を有する一以上のクロック信号を負荷回路110に印加すべく連結される可変クロック源170を有しうる。一実施形態の可変クロック源170は、負荷回路110の動作状態に基づく周波数を有する一以上のクロック信号を出力すべく連結されてよい。一実施形態の動作制御回路160は、負荷回路110をクロックあるいは起動する一以上のクロック信号の周波数を変化させるようクロック源170を制御する助けをすべく連結されてよい。一実施形態の動作制御回路160は、故に、負荷回路110の消費電力および/または熱放散量の制御を助けうる。一実施形態の動作制御回路160は、可変クロック源170の制御を助けるべく任意の適切な一以上の制御信号を生成してよい。一実施形態の可変クロック源170は、外部クロック源から所定の周波数を持つ一以上のクロック信号を受信するよう連結されてよく、動作制御回路160からの一以上の制御信号に応じて任意の適切な周波数の一以上のクロック信号を生成および/または出力する任意の適切な回路を含んでよい。
一実施形態の供給電圧制御回路120は、図2のフロー200にあるように負荷回路110への供給電圧を制御しうる。
図2のブロック202において供給電圧制御回路120は、負荷回路110に関する一以上の温度を感知すべく一以上の温度センサ130を利用しうる。ブロック204で負荷回路110が非アクティブ状態にある場合、ブロック206で供給電圧制御回路120は、感知された一以上の温度に少なくとも部分的に基づいて、負荷回路110への供給電圧を制御しうる。負荷回路110がブロック204でアクティブ状態にある場合、ブロック208で供給電圧制御回路120は、負荷回路110の一以上のクロック信号の周波数および/または感知された一以上の温度に少なくとも部分的に基づいて、負荷回路110への供給電圧を制御しうる。
一実施形態の供給電圧制御回路120は、ブロック202で負荷回路110に関する一以上の温度を監視すべく、およびブロック204−208で負荷回路110への供給電圧の制御を継続すべく、ブロック202の動作を繰り返してよい。
供給電圧制御回路120は、任意の適切な順序でブロック202‐208の動作を行ってよく、任意の適切な動作の実行が他の任意の適切な動作の実行と時間的に重なっても重ならなくてもよい。一例として、供給電圧制御回路120は、供給電圧制御回路120がブロック206あるいは208において供給電圧制御を行う一以上の動作を行う際に、ブロック202において一以上の温度を感知する一以上の動作を行ってよい。
一実施形態の供給電圧制御回路120は、ブロック204で、動作制御回路160から、負荷回路110の動作状態を識別してよい。
一実施形態の供給電圧制御回路120は、ブロック204において負荷回路110の動作状態を積極的に識別する代わりに、負荷回路110への供給電圧を制御するのに様々な異なる動作状態を潜在的に含んでよい(account for)。一例として、一実施形態の供給電圧制御回路120は、非アクティブ状態にある際に負荷回路110の一以上のクロック信号の周波数に少なくとも部分的に基づいて、および/または感知された一以上の温度に基づいて、負荷回路110への供給電圧を制御してよく、負荷回路110のごく僅かな周波数を識別してよい。
供給電圧制御回路120は、任意の適切な方法で負荷回路110への供給電圧を制御すべく任意の適切な回路を含みうる。
一実施形態の供給電圧制御回路120は、図3に示すように、負荷回路110への供給電圧の制御を助けるべく命令322を実行する制御ロジック310を含みうる。供給電圧制御回路120は、負荷回路110への供給電圧の制御を助けるべく任意の適切な命令を実行するマイクロコントローラなどの任意の適切な制御ロジックを含みうる。一実施形態の供給電圧制御回路120は、負荷回路110への供給電圧の制御を助けるべく一以上の値を識別する一以上のルックアップテーブル(LUT)324を利用しうる。一実施形態の供給電圧制御回路120は負荷回路110への供給電圧の制御を助けるべく一以上の値を算出してよい。
一実施形態の供給電圧制御回路120は、図3に示すように、埋め込み命令322および/またはルックアップテーブル(LUT)324を記憶すべく一以上の媒体320を含みうる。媒体320は、例えばスタティックRAM(SRAM)などの任意の適切な揮発性メモリ回路、および/または任意の適切なプログラム可能なヒューズ(programmable fuse)あるいはフラッシュメモリ技術などの任意の適切な不揮発性メモリ回路を含む、任意の適切な技術により実施しうる。前述の揮発性メモリ回路は、例えば、供給電圧制御回路120を有する集積回路がリセットされると、任意の適切な方法で命令322および/またはLUT324によりロードされてよい。前述の不揮発性メモリ回路は、供給電圧制御回路120を有する集積回路使用前に、任意の適切な方法で命令322および/またはLUT324によりプログラムあるいはロードされてよい。一実施形態の書き換え可能な不揮発性メモリ回路は、集積回路がリセットされると、任意の適切な方法で命令322および/またはLUT324によりプログラムあるいはロードされてよい。一実施形態の供給電圧制御回路120は、供給電圧制御回路を有する集積回路上の一以上の媒体320および/または集積回路の外部媒体の代わりに、および/または、それらに加えて、媒体から命令および/または値を受け取るよう連結されてよい。
一実施形態の制御ロジック310は、任意の適切は方法で温度センサ130を利用して温度センサに連結されうる。一実施形態の制御ロジック310は、任意の適切な方法で温度センサ130から信号を受け取るよう連結されうる。一実施形態の供給電圧制御回路120は、温度センサ130からの一以上のアナログ信号を受け取り、デジタル形式に変換するよう連結される一以上のアナログ‐デジタル変換器(ADC)330を含みうる。ADC330は、その代わりに、温度センサ130の一部として考慮されてもよい。一実施形態の制御ロジック310は、任意の適切な方法で、動作制御回路160から信号を受け取るべく連結されうる。制御ロジック310は、任意の適切な方法で、一以上の電圧調節器150を制御する助けをする信号を出力すべく連結されうる。
対象保持および有効供給電圧の利用
一実施形態の供給電圧制御回路120は、図4のフロー400にあるように負荷回路110への供給電圧を制御しうる。一実施形態の供給電圧制御回路120は、フロー400にあるように負荷回路110への供給電圧を制御すべく、図3との関連で記載されたように実施することができる。
図4のブロック402において、供給電圧制御回路120は、負荷回路110に関する一以上の温度を感知すべく一以上の温度センサ130を利用してよい。ブロック404において、供給電圧制御回路120はブロック404において、感知された一以上の温度および/または負荷回路110の動作状態に少なくとも部分的に基づいて、負荷回路110への対象保持供給電圧を識別しうる。一実施形態の供給電圧制御回路120は、負荷回路110の一以上のメモリデバイス140に一以上の信号を保持させるよう助けをし、同時にさらに消費電力および/または熱放散量を減少させる助けをする、負荷回路110への対象保持供給電圧を識別しうる。ブロック404において一実施形態の供給電圧制御回路120は、感知された一以上の温度および/または負荷回路110の動作状態に少なくとも部分的に基づき負荷回路110への対象保持供給電圧を識別すべく一以上のルックアップテーブル324を利用しうる。ブロック404において一実施形態の供給電圧制御回路120は、ルックアップテーブルから対応する対象保持供給電圧値を読み取るインデックスとして温度値を利用してよい。
ブロック406において負荷回路110が非アクティブ状態にある場合、ブロック410で供給電圧制御回路120は、ブロック404で識別された対象保持供給電圧に少なくとも部分的に基づいて負荷回路110の対象供給電圧を識別してよい。ブロック410において、一実施形態の供給電圧制御回路120は、ブロック404において識別された対象保持供給電圧として負荷回路110の対象供給電圧を識別してよい。ブロック412において供給電圧制御回路120は、負荷回路110の対象供給電圧を更新してよい。ブロック412において一実施形態の供給電圧制御回路120は、負荷回路110を有する集積回路にあり、負荷回路110の対象供給電圧を更新すべく負荷回路110へ電力を供給する電圧調節器を制御しうる。
ブロック406において負荷回路110がアクティブ状態にある場合、ブロック408で供給電圧制御回路120は、負荷回路110に関する一以上のクロック信号の周波数に少なくとも部分的に基づいて、負荷回路110の対象有効供給電圧を識別してよい。一実施形態の供給電圧制御回路120は、負荷回路110の一以上のクロック信号の周波数にある負荷回路110の動作を支援する助けをすべく、および同時に消費電力および/または熱放散量を減少すべく、負荷回路110への対象有効供給電圧を識別してよい。ブロック408において一実施形態の供給電圧制御回路120は、負荷回路110の対象有効供給電圧を識別すべく一以上の値を識別すべく、負荷回路110の一以上のクロック信号の周波数に少なくとも部分的に基づき一以上のルックアップテーブル324を利用しうる。ブロック408において一実施形態の供給電圧制御回路120は、ルックアップテーブルから対応する対象有効供給電圧値を読むインデックスとして周波数値を利用しうる。
ブロック410において供給電圧制御回路120は、ブロック408で識別された対象有効供給電圧および/またはブロック404で識別された対象保持供給電圧に少なくとも
部分的に基づいて負荷回路110の対象供給電圧を識別してよい。ブロック410において一実施形態の供給電圧制御回路120は、ブロック408で識別された対象有効供給電圧として負荷回路110の対象供給電圧を識別してよい。ブロック410において一実施形態の供給電圧制御回路120は、ブロック408で識別された対象有効供給電圧およびブロック404で識別された対象保持供給電圧のうち大きい方として、負荷回路110の対象供給電圧を識別してよい。ブロック412において供給電圧制御回路120は負荷回路110への対象供給電圧を更新してよい。ブロック412において一実施形態の供給電圧制御回路120は、負荷回路110を有する集積回路にあり、負荷回路110への対象供給電圧を更新すべく負荷回路110へ電圧を供給する電圧調節器を制御してよい。
一実施形態の供給電圧制御回路120は、負荷回路110に関する一以上の温度を監視し続けるべくブロック402の動作を継続してよく、および負荷回路110の対象供給電圧の識別および更新を継続すべく、ブロック404‐412の動作を繰り返してよい。
供給電圧制御回路120は、任意の適切な順序でブロック402‐412の動作を行ってよく、任意の適切な動作の実行が他の任意の適切な動作の実行と時間的に重なっても重ならなくてもよい。一例として、供給電圧制御回路120は、供給電圧制御回路120がブロック412において対象供給電圧を更新する一以上の動作を行う際に、ブロック402において一以上の温度を感知する一以上の動作を行ってよい。
ブロック406において、一実施形態の供給電圧制御回路120は、動作制御回路160から負荷回路10の動作状態を識別してよい。
一実施形態の供給電圧制御回路120は、ブロック406において負荷回路110の動作状態を積極的に識別する代わりに、負荷回路110への対象供給電圧を識別する様々な異なる動作状態を潜在的に含んでよい(account for)。一例として、一実施形態の供給電圧制御回路120は、負荷回路110の対象保持供給電圧および対象有効供給電圧両方を識別して、非アクティブ状態においては負荷回路110の低い、あるいはごく僅かな対象有効供給電圧を識別し、対象保持供給電圧および対象有効供給電圧のうち大きい方として、負荷回路110の対象供給電圧を識別してよい。一実施形態の供給電圧制御回路120は、負荷回路110が比較的低いクロック周波数に対してアクティブ状態にある場合、対象保持供給電圧をより大きい方として識別することもできる。
別の実施形態による供給電圧制御回路120は、負荷回路110の動作状態を識別しうる。負荷回路110が非アクティブ状態にある場合、供給電圧制御回路120は、負荷回路110への対象保持供給電圧を識別してから、対象保持供給電圧に少なくとも部分的に基づいて負荷回路110への対象供給電圧を識別してよい。負荷回路110がアクティブ状態にある場合、供給電圧制御回路120は、負荷回路110への対象有効供給電圧を識別してから、対象有効供給電圧に少なくとも部分的に基づいて負荷回路110への対象供給電圧を識別してよい。
多数の負荷回路への供給電圧制御
図5は、一実施形態において、負荷回路512および514のような多数の負荷回路と、供給電圧制御回路520とを含むシステム500を図示しており、供給電圧制御回路520は、非アクティブ状態にある際に多数の負荷回路のうちの一以上に関して感知された一以上の温度に少なくとも部分的に基づいて多数の負荷回路のうち一以上への供給電圧を制御する。一実施形態の供給電圧制御回路520は、非アクティブ状態にある際に一以上の負荷回路に関して感知された一以上の温度に少なくとも部分的に基づいて、一以上の負荷回路への供給電圧を変化させることができる。一実施形態の供給電圧制御回路520は、供給電圧が変化する際に、一以上の負荷回路の、例えばメモリデバイス542、および/またはメモリデバイス544などの一以上のメモリデバイスが一以上の信号を保持する助けをすることができる。
一実施形態のシステム500は、対応する負荷回路に関する一以上の温度を感知する多数の負荷回路のうち一以上について、例えば一以上の温度センサ532および一以上の温度センサ534などの一以上の温度センサを含みうる。これら温度センサは、任意の適切な方法で、負荷回路に関する一以上の温度を感知する対応する負荷回路に比して任意の適切な位置に実装されてよい。一実施形態においてこれら温度センサは、対応する負荷回路の一以上の温度を感知するよう配置されてよい。一実施形態の供給電圧制御回路520は、一以上の負荷回路への供給電圧の制御を助けるべく、一以上の温度センサから一以上の信号を受け取るべく連結されてよい。
一実施形態の供給電圧制御回路520は多数の負荷回路のうち一以上への供給電圧を制御してよく、これら負荷回路への供給電圧に少なくとも部分的に基づいて集積回路501への供給電圧を制御してよい。一実施形態の集積回路501は、図5に示すように、少なくとも多数の負荷回路、一以上の負荷回路に対する温度センサ、および供給電圧制御回路520を含みうる。
一実施形態の供給電圧制御回路520は、一以上の負荷回路への対象供給電圧を制御してよい。一実施形態の供給電圧制御回路520は、多数の負荷回路を有する集積回路501への対象供給電圧を制御しうる。
一実施形態のシステム500は、一以上の電力源502および電圧調節器550を含みえ、電圧調節器550は、一以上の電力源502から電力を受け取り、集積回路501に電力を供給するよう連結される。一実施形態の電力源502は、バッテリを含みうる。一実施形態の電力源502は、交流‐直流(AD‐DC)変換器を含みうる。
一実施形態の電圧調節器550は、図5に示すように、集積回路に電圧を供給すべく連結される電圧変換回路582を含みうる。電圧変換回路582は、任意の方法で一以上の電力源502から電力を受け取り集積回路501に電圧を供給する任意の適切な回路を含みうる。一実施形態の電圧変換回路582は、電圧調節器550の切り替えられた配電部を形成する任意の適切な回路を含みうる。電圧変換回路582の適切な回路は、例えば、インダクタおよび/またはコンデンサなどの適切な電力トランジスタおよび/または受動部品を含みうる。一実施形態の電圧変換回路582は、図5に示すように、集積回路501の外部にあってよい。
一実施形態の電圧調節器550は、図5に示すように、電圧変換回路582を制御すべく連結される電圧調節器制御回路584を含みうる。電圧調節器制御回路584は、任意の適切な方法で集積回路501に電圧を供給するよう電圧変換回路582を制御する任意の適切な回路を含みうる。一実施形態の電圧調節器制御回路584は、集積回路への供給電圧を監視して、監視された供給電圧に少なくとも部分的に基づいて集積回路501に電圧を供給すべく電圧変換回路582を制御すべく、連結されうる。一実施形態の電圧調節器制御回路584は、集積回路501への対象供給電圧に等しいあるいはその付近にある供給電圧の供給あるいは維持を助けるように電圧変換回路582を制御してよい。一実施形態の電圧調節器制御回路584は、電圧変換回路582の制御を助ける任意の適切な一以上の制御信号を生成しうる。電圧変換回路582が、切り替えられた配電部用の回路を含む一実施形態においては、一実施形態の電圧調節器制御回路584は、多数の位相を合わされた(phased)、パルス幅変調制御信号を生成して集積回路501への供給電圧を制御してよい。一実施形態の電圧調節器制御回路584は、図5に示すように、集積回路501上にあってよい。一実施形態の電圧調節器制御回路584は集積回路501の外部にあってもよい。
一実施形態の供給電圧制御回路520は、集積回路501への供給電圧を制御すべく任意の適切な方法で電圧調節器550を制御すべく連結されてよい。供給電圧制御回路520は、電圧調節器550の制御を助ける任意の適切な一以上の制御信号を生成してよい。一実施形態の供給電圧制御回路520は、対象供給電圧を、電圧調節器550の集積回路501に対して供給および維持する電圧に、あるいはその付近の電圧に制御すべく連結されてよい。一実施形態の供給電圧制御回路520は、図5に示すように、電圧調節器制御回路584を制御すべく連結されてよく、これにより、集積回路501への供給電圧を制御すべく、電圧変換回路582を制御してよい。
一実施形態のシステム500は、電圧調節器552および554などの一以上の電圧調節器を、一以上の負荷回路に電圧を供給すべく連結された形で集積回路501上に有してよい。集積回路501上の一以上の電圧調節器は、電圧調節器550から供給電圧を受け取り、供給電圧を、対応する負荷回路に供給すべく連結されてよい。これら電圧調節器は、例えば線形電圧調節器などを実装する任意の適切な回路を含みうる。一実施形態の供給電圧制御回路520は、一以上の負荷回路への供給電圧を制御すべく任意の適切な方法で一以上のこれら電圧調節器を制御すべく連結されてよい。一実施形態の供給電圧制御回路520は、このような電圧調節器の一以上の制御を助ける任意の適切な一以上の制御信号を生成しうる。一実施形態の供給電圧制御回路520は、対象供給電圧を、これら電圧調節器が対応する負荷回路に対して供給および維持する電圧に、あるいはその付近の電圧に制御すべく連結されてよい。
一実施形態の供給電圧制御回路520は、図1の供給電圧制御回路120について説明したのと同様に、一以上の負荷回路への供給電圧を制御しうる。一実施形態の供給電圧制御回路520は、負荷回路への供給電圧を、該負荷回路の任意の適切な一以上の動作状態の該負荷回路の一以上の感知された温度に少なくとも部分的に基づいて、制御しうる。一実施形態の供給電圧制御回路520は、負荷回路への供給電圧を、該負荷回路の動作状態に少なくとも部分的に基づいて制御しうる。一実施形態の供給電圧制御回路520は、負荷回路への供給電圧を、該負荷回路がアクティブ状態にある場合、該負荷回路の一以上のクロック信号の周波数に少なくとも部分的に基づいて制御しうる。
一実施形態のシステム500は、一以上の負荷回路の動作状態の設定および/または監視を助ける動作制御回路560を有してよい。一実施形態のシステム500は、一以上の負荷回路に可変周波数を持つ一以上のクロック信号を供給する可変クロック源570を有してよい。一実施形態のシステム500は、一以上の負荷回路の一以上のクロック信号の周波数の設定および/または監視を助ける動作制御回路560を有してよい。動作制御回路560は、図1の動作制御回路160について説明したのと同様な機能を行ってよい。可変クロック源570は、図1の可変クロック源170について説明したのと同様な機能を行ってよい。
一実施形態の供給電圧制御回路520は、別途、集積回路501上の多数の負荷回路のうち一以上への供給電圧を制御し、このような負荷回路への供給電圧に基づいて任意の適切な方法で集積回路501への供給電圧を制御してよい。
一実施形態の供給電圧制御回路520は、図6のフロー600にあるように、集積回路501上の多数の負荷回路のうちの一以上への供給電圧を制御してよい。
図6のブロック602において、供給電圧制御回路520は負荷回路のうち一以上への対象供給電圧を識別および更新してよい。一実施形態の供給電圧制御回路520は、図4のフロー400を参照して供給電圧制御回路120について説明したのと同様に、負荷回路への対象供給電圧を識別および更新してよい。
ブロック604において、供給電圧制御回路520は、多数の負荷回路のうち一以上への対象供給電圧に少なくとも部分的に基づいて、集積回路501への対象供給電圧を識別および更新してよい。ブロック604において一実施形態の供給電圧制御回路520は、多数の負荷回路および/または任意の他の適切な回路への最大対象供給電圧を識別して、識別された最大対象供給電圧に少なくとも部分的に基づいて、集積回路501への対象供給電圧を識別および更新してよい。
一実施形態の供給電圧制御回路520は、負荷回路のうち一以上と集積回路501とへの対象供給電圧の識別および更新を継続すべく、ブロック602‐604の動作を繰り返してよい。
供給電圧制御回路520は、ブロック602‐604の動作を任意の適切な順序で行ってよく、任意の適切な動作の実行が他の任意の適切な動作の実行と時間的に重なっても重ならなくてもよい。一例として、供給電圧制御回路120は、供給電圧制御回路520がブロック604において集積回路501への対象供給電圧を更新する一以上の動作を行う際に、ブロック602において負荷回路への対象供給電圧を識別および/または更新する一以上の動作を行ってよい。
供給電圧制御回路520は、任意の適切な方法で一以上の負荷回路への供給電圧を制御する任意の適切な回路を含んでよい。一実施形態の供給電圧制御回路520は、図3を参照して説明した供給電圧制御回路120と同様に実装されてよい。一実施形態の供給電圧制御回路520は、一以上の負荷回路への供給電圧の制御を助ける命令を実行する制御ロジックを含んでよく、一以上の負荷回路への供給電圧の制御を助ける一以上の値を識別する一以上のルックアップテーブル(LUT)を利用してよい。一実施形態の制御ロジックは、任意の適切な方法で一以上の負荷回路の温度センサを利用して温度を感知すべく連結されてよい。一実施形態の制御ロジックは、任意の適切な方法で一以上の負荷回路の温度センサを利用して温度を感知するよう連結されてよい。一実施形態の制御ロジックは、任意の適切な方法で動作制御回路560から信号を受け取るべく連結されてよい。一実施形態の制御ロジックは、任意の適切な方法で一以上の電圧調節器を制御するのを助けるべく信号を出力すべく連結されてよい。
システムの例
図1の供給電圧制御回路120および図5の供給電圧制御回路520を利用して、任意の適切な環境下における任意の適切な一以上の負荷回路への供給電圧を制御することができる。
図7は、負荷回路712のうち一以上および供給電圧制御回路714を有して、負荷回路712のうち一以上への供給電圧を制御するプロセッサ710を含むシステム700の例を示す。負荷回路712のうち一以上は、キャッシュメモリの少なくとも一部および/または一以上のレジスタなどの任意の適切な一以上のメモリデバイスを含みうる。一実施形態の負荷回路712は一以上のプロセッサコア、一以上のキャッシュメモリ用回路、一以上のグラフィック処理回路、および/または一以上のベクトル数学処理回路(vector math processing circuit)を含みうる。供給電圧制御回路714は、図1の供給電圧制御回路120および図5の供給電圧制御回路520と同様な機能を果たしうる。一実施形態のプロセッサ710は、例えば図1の温度センサ130について記載したのと同様に、一以上の負荷回路712用に一以上の温度センサ716を含んで、対応する負荷回路に関する一以上の温度を感知しうる。一実施形態の負荷回路712、供給電圧制御回路714、および温度センサ716は、プロセッサ710の集積回路上にあってよい。
一実施形態のプロセッサ710は、一以上の電源702から受電するよう連結されてよい。一実施形態のシステム700は、任意の適切な方法で一以上の電源702から電力を受け取りプロセッサ710に電圧を供給するよう連結される電圧変換回路704を含んでよい。一実施形態の電源702および電圧変換回路704は、図5の電源502および電圧変換回路582について記載したのと同様の機能を果たしうる。
別の実施形態のシステム700は、多数プロセッサを含み得、それらの一以上は、同様に負荷回路、供給電圧制御回路、および温度センサを含みうる。
一実施形態のシステム700は、さらに、プロセッサ710に連結されるチップセット720、チップセット720に連結される基礎入力/出力システム(BIOS)メモリ730、チップセット720に連結される揮発性メモリ740、チップセット720に連結される不揮発性メモリおよび/または記憶デバイス750、チップセット720に連結される一以上の入力デバイス760、チップセット720に連結されるディスプレイ770、チップセット720に連結される一以上の通信インタフェース780、および/またはチップセット720に連結される一以上の他の入力/出力(I/O)デバイス790を含みうる。
一実施形態のチップセット720は、プロセッサ710、および/またはチップセット720と通信する任意の適切なデバイスあるいは部材に対して、任意の適切な通信リンクを提供する任意の適切なインタフェースコントローラを含みうる。
一実施形態のチップセット720は、BIOSメモリ730にインタフェースを提供するファームウェアコントローラを含みうる。BIOSメモリ730は、システム700用に任意の適切なシステムおよび/またはビデオBIOSソフトウェアを記憶するのに使用されうる。BIOSメモリ730は、適切なフラッシュメモリなどの任意の適切な不揮発性メモリを含みうる。一実施形態のBIOSメモリ730は、その代わりにチップセット720に含まれてもよい。
一実施形態のチップセット720は、揮発性メモリ740のインタフェースとなる一以上のメモリコントローラを含みうる。揮発性メモリ740は、例えばシステム700用にデータおよび/または命令をロードかつ記憶するのに利用されうる。揮発性メモリ740は、適切な動的RAM(DRAM)などの任意の適切な揮発性メモリを含みうる。
一実施形態のチップセット720は、ディスプレイ770のインタフェースとなるグラフィックコントローラを含みうる。ディスプレイ770は、陰極線管(CRT)あるいは液晶ディスプレイ(LCD)などの任意の適切なディプレイを含みうる。一実施形態のグラフィックコントローラは、チップセット720の外部にあってもよい。
一実施形態のチップセット720は、不揮発性メモリ、および/または記憶デバイス750、入力デバイス760、通信インタフェース780、および/またはI/Oデバイス790などのインタフェースとなる一以上の入力/出力(I/O)コントローラを含みうる。
不揮発性メモリおよび/または記憶デバイス750は、例えばデータおよび/または命令を記憶するのに利用されうる。不揮発性メモリおよび/または記憶デバイス750は、フラッシュメモリなどの任意の適切な不揮発性メモリを含み得、および/または一以上のハードディスクドライブ(HDD)、一以上のコンパクトディスク(CD)ドライブ、および/または一以上のデジタル多用途ディスク(DVD)ドライブなどの任意の適切な不揮発性記憶デバイスを含みうる。
入力デバイス760は、キーボード、マウス、および/または任意の他の適切なカーソル制御デバイスなどの任意の適切な入力デバイスを含みうる。
通信インタフェース780は、一以上のネットワークを介して、および/または任意の他の適切なデバイスと通信すべくシステム700にインタフェースを提供してよい。通信インタフェース780は、任意の適切なハードウェアおよび/またはファームウェアを含みうる。一実施形態の通信インタフェース780は、例えば、ネットワークアダプタ、無線ネットワークアダプタ、電話モデム、および/または無線モデムを含みうる。無線通信については、一実施形態の通信インタフェース780は、一以上のアンテナ782を利用しうる。
I/Oデバイス790は、例えば音声デバイスなどの任意の適切なI/Oデバイスを含んで、音声を、対応するデジタル信号に変換する助けとなりえ、および/またはデジタル信号を、対応する音声、カメラ、カメラレコーダ、プリンタ、および/またはスキャナに変換する助けとなりえる。
チップセット720に存在するものとして記載してきたが、チップセット720の一以上のコントローラをプロセッサ710に集積することもでき、これによりプロセッサ710は一以上のデバイスあるいは部材と直接通信することができるようになる。一例としては、一実施形態の一以上のメモリコントローラをプロセッサ710に集積することもでき、これによりプロセッサ710は揮発性メモリ740と直接通信することができるようになる。
前述の記載において、例示的実施形態を記載してきた。これら実施形態については、添付請求項の範囲を超えない範囲で様々な変形例および変更例が考えられる。故に、記載および図面は、制限的な意味ではなくて例示的な意味で捉えられるべきである。

Claims (23)

  1. 一以上のメモリデバイスを有する負荷回路と、
    前記負荷回路に関する一以上の温度を感知する一以上の温度センサと、
    前記負荷回路への供給電圧を制御する供給電圧制御回路と、を含み、
    前記供給電圧制御回路は、前記負荷回路が非アクティブ状態にあるとき感知された一以上の温度に少なくとも部分的に基づき前記供給電圧を変化させ、前記供給電圧が変化する際に前記負荷回路の一以上のメモリデバイスが一以上の信号を保持する助けをする、装置。
  2. 前記供給電圧制御回路は、前記負荷回路がアクティブ状態にあるとき、前記負荷回路の一以上のクロック信号の周波数に少なくとも部分的に基づいて前記負荷回路への供給電圧を制御する、請求項1に記載の装置。
  3. 前記供給電圧制御回路は、前記負荷回路の一以上のメモリデバイスが一以上の信号を保持する助けをする第一の対象供給電圧と、前記負荷回路の一以上のクロック信号の周波数における前記負荷回路の動作を支援する助けをする第二の対象供給電圧とに少なくとも部分的に基づいて、前記負荷回路への供給電圧を制御する、請求項1に記載の装置。
  4. 前記供給電圧制御回路は、前記負荷回路の対象供給電圧を制御する、請求項1に記載の装置。
  5. 前記供給電圧制御回路は、前記負荷回路を有する集積回路の対象供給電圧を制御する、請求項1に記載の装置。
  6. 前記供給電圧制御回路は、前記負荷回路への供給電圧を制御するのを助けるべく、感知された一以上の温度に基づき一以上のルックアップテーブルから一以上の値を識別する、請求項1に記載の装置。
  7. 前記供給電圧制御回路は、前記負荷回路への供給電圧を制御する命令を実行する、請求項1に記載の装置。
  8. 前記負荷回路、温度センサ、および供給電圧制御回路が一集積回路上にある、請求項1に記載の装置。
  9. 一以上のさらなる負荷回路と、
    一以上のさらなる負荷回路に関する一以上の温度を感知する一以上のさらなる温度センサと、を含み、
    前記供給電圧制御回路は、非アクティブ状態にあるとき一以上のさらなる負荷回路に関して感知された一以上の温度に少なくとも部分的に基づき一以上のさらなる負荷回路への供給電圧を制御する、請求項1に記載の装置。
  10. 前記供給電圧制御回路は、一以上のさらなる負荷回路への対象供給電圧を制御する、請求項9に記載の装置。
  11. 前記供給電圧制御回路は、一以上のさらなる負荷回路を有する集積回路への対象供給電圧を制御する、請求項9に記載の装置。
  12. 一以上のメモリデバイスを有する負荷回路と、
    前記負荷回路に関する一以上の温度を感知する手段と、
    前記負荷回路への供給電圧を制御する手段と、を含み、
    前記制御する手段は、前記負荷回路が非アクティブ状態にあるとき感知された一以上の温度に少なくとも部分的に基づき前記供給電圧を変化させ、前記供給電圧が変化する際に前記負荷回路の一以上のメモリデバイスが一以上の信号を保持する助けをする、装置。
  13. 前記負荷回路がアクティブ状態にあるとき、前記負荷回路の一以上のクロック信号の周波数に少なくとも部分的に基づいて前記負荷回路への供給電圧を制御する手段を含む、請求項12に記載の装置。
  14. 一以上のさらなる負荷回路と、
    一以上のさらなる負荷回路に関する一以上の温度を感知する手段と、
    非アクティブ状態にあるとき一以上のさらなる負荷回路に関して感知された一以上の温度に少なくとも部分的に基づき一以上のさらなる負荷回路への供給電圧を制御する手段と、を含む、請求項12に記載の装置。
  15. 命令を有する機械読み取り可能な媒体であって、
    前記命令は、制御ロジックにより実行されると前記制御ロジックに、
    一以上のメモリデバイスを有する負荷回路に関する一以上の温度を感知させ、
    前記負荷回路が非アクティブ状態にあるとき感知された一以上の温度に少なくとも部分的に基づき前記負荷回路への供給電圧を変化させ、
    前記供給電圧が変化する際に前記負荷回路の一以上のメモリデバイスにより一以上の信号を保持する助けをさせる、機械読み取り可能な媒体。
  16. 前記制御ロジックにより実行されると前記制御ロジックに、
    前記負荷回路がアクティブ状態にあるとき、前記負荷回路の一以上のクロック信号の周波数に少なくとも部分的に基づいて前記負荷回路への供給電圧を制御させる命令を有する、請求項15に記載の機械読み取り可能な媒体。
  17. 前記制御ロジックにより実行されると前記制御ロジックに、
    一以上のさらなる負荷回路に関する一以上の温度を感知させ、
    非アクティブ状態にあるとき一以上のさらなる負荷回路に関して感知された一以上の温度に少なくとも部分的に基づき一以上のさらなる負荷回路への供給電圧を制御させる命令を有する、請求項15に記載の機械読み取り可能な媒体。
  18. 一以上のメモリデバイスを有する負荷回路に関する一以上の温度を感知することと、
    前記負荷回路への供給電圧を制御することと、を含み、
    前記制御することは、前記負荷回路が非アクティブ状態にあるとき感知された一以上の温度に少なくとも部分的に基づき前記供給電圧を変化させ、前記供給電圧が変化する際に前記負荷回路の一以上のメモリデバイスが一以上の信号を保持する助けをする、方法。
  19. 前記負荷回路がアクティブ状態にあるとき、前記負荷回路の一以上のクロック信号の周波数に少なくとも部分的に基づいて前記負荷回路への供給電圧を制御することを含む、請求項18に記載の方法。
  20. 一以上のさらなる負荷回路に関する一以上の温度を感知することと、
    非アクティブ状態にあるとき一以上のさらなる負荷回路に関して感知された一以上の温度に少なくとも部分的に基づき一以上のさらなる負荷回路への供給電圧を制御することと、を含む請求項18に記載の方法。
  21. バッテリと、
    前記バッテリから受電するよう連結されるプロセッサと、を含み、
    前記プロセッサは、
    一以上のメモリデバイスを有する一以上の負荷回路と、
    一以上の負荷回路に関する一以上の温度を感知する一以上の温度センサと、
    一以上の負荷回路への供給電圧を制御する供給電圧制御回路と、を含み、
    前記供給電圧制御回路は、非アクティブ状態にあるとき一以上の負荷回路に関して感知された一以上の温度に少なくとも部分的に基づき供給電圧を変化させ、供給電圧が変化する際に一以上の負荷回路の一以上のメモリデバイスが一以上の信号を保持する助けをする、システム。
  22. 前記バッテリから前記プロセッサに電圧を供給する電圧変換回路を前記プロセッサの外部に含み、
    前記供給電圧制御回路は前記電圧変換回路を制御する、請求項21に記載のシステム。
  23. 前記供給電圧制御回路は、前記負荷回路がアクティブ状態にあるとき、前記負荷回路の一以上のクロック信号の周波数に少なくとも部分的に基づいて前記負荷回路への供給電圧を制御する、請求項21に記載のシステム。
JP2009508013A 2006-05-11 2007-05-09 電力低減方法、装置、読み取り可能な媒体、及びシステム Expired - Fee Related JP4908581B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/432,815 2006-05-11
US11/432,815 US7886167B2 (en) 2006-05-11 2006-05-11 Load circuit supply voltage control
PCT/US2007/068544 WO2007134096A1 (en) 2006-05-11 2007-05-09 Load circuit supply voltage control

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012004259A Division JP5475809B2 (ja) 2006-05-11 2012-01-12 負荷回路への供給電圧を制御する装置、及びシステム

Publications (2)

Publication Number Publication Date
JP2009535014A true JP2009535014A (ja) 2009-09-24
JP4908581B2 JP4908581B2 (ja) 2012-04-04

Family

ID=38684523

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2009508013A Expired - Fee Related JP4908581B2 (ja) 2006-05-11 2007-05-09 電力低減方法、装置、読み取り可能な媒体、及びシステム
JP2012004259A Active JP5475809B2 (ja) 2006-05-11 2012-01-12 負荷回路への供給電圧を制御する装置、及びシステム
JP2012131122A Active JP5473028B2 (ja) 2006-05-11 2012-06-08 供給電圧を制御する装置、システム、方法、及び当該方法を実行させる命令を有する読み取り可能な媒体

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2012004259A Active JP5475809B2 (ja) 2006-05-11 2012-01-12 負荷回路への供給電圧を制御する装置、及びシステム
JP2012131122A Active JP5473028B2 (ja) 2006-05-11 2012-06-08 供給電圧を制御する装置、システム、方法、及び当該方法を実行させる命令を有する読み取り可能な媒体

Country Status (7)

Country Link
US (1) US7886167B2 (ja)
JP (3) JP4908581B2 (ja)
KR (1) KR20090006179A (ja)
CN (1) CN101443725B (ja)
DE (3) DE202007019614U1 (ja)
TW (1) TWI363944B (ja)
WO (1) WO2007134096A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE46782E1 (en) * 2006-12-21 2018-04-10 Marvell International Ltd. Closed loop voltage control using adjustable delay lines
US20080159352A1 (en) * 2006-12-27 2008-07-03 Dhananjay Adhikari Temperature calculation based on non-uniform leakage power
US8738949B2 (en) * 2009-08-31 2014-05-27 Empire Technology Development Llc Power management for processor
US8572426B2 (en) 2010-05-27 2013-10-29 National Semiconductor Corporation Hardware performance monitor (HPM) with extended resolution for adaptive voltage scaling (AVS) systems
TWI418965B (zh) * 2010-06-30 2013-12-11 Upi Semiconductor Corp 溫度平衡裝置以及操作系統、電源供應裝置
US20120105125A1 (en) * 2010-11-03 2012-05-03 Michael Priel Electronic circuit and method for operating a circuit in a standby mode and in an operational mode
TW201316663A (zh) * 2011-10-12 2013-04-16 Hon Hai Prec Ind Co Ltd 連接器模組及使用該連接器模組的處理器模組
EP2610704A3 (en) * 2011-12-28 2016-10-19 Samsung Electronics Co., Ltd. Integrated Circuit (IC), Adaptive Power Supply Using IC Characteristics and Adaptive Power Supply Method According to IC Characteristics, Electronic Device Including the same and Manufacturing Method of IC
US9414317B2 (en) * 2012-10-24 2016-08-09 Marvell World Trade Ltd. Dynamic power management in a wireless device
US20140344592A1 (en) * 2013-05-20 2014-11-20 Advanced Micro Devices, Inc. Methods and apparatus for powering up an integrated circuit
US9335814B2 (en) * 2013-08-28 2016-05-10 Intel Corporation Adaptively controlling low power mode operation for a cache memory
CN106354236B (zh) * 2015-07-24 2021-05-04 西安中兴新软件有限责任公司 一种功率分配方法及终端
US11551990B2 (en) 2017-08-11 2023-01-10 Advanced Micro Devices, Inc. Method and apparatus for providing thermal wear leveling
US11742038B2 (en) 2017-08-11 2023-08-29 Advanced Micro Devices, Inc. Method and apparatus for providing wear leveling

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09244767A (ja) * 1996-03-13 1997-09-19 Sharp Corp 電子機器およびカード形電源装置
JPH11146637A (ja) * 1997-11-06 1999-05-28 Sony Corp 電源回路及び電源回路制御方法
US6928559B1 (en) * 1997-06-27 2005-08-09 Broadcom Corporation Battery powered device with dynamic power and performance management
JP2005533296A (ja) * 2001-10-25 2005-11-04 インテル・コーポレーション 電力低減方法およびシステム

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3287001B2 (ja) 1992-02-20 2002-05-27 株式会社日立製作所 定電圧発生回路
US7216064B1 (en) 1993-09-21 2007-05-08 Intel Corporation Method and apparatus for programmable thermal sensor for an integrated circuit
JP3718251B2 (ja) * 1994-02-28 2005-11-24 株式会社ルネサステクノロジ データ処理装置
US5752011A (en) * 1994-06-20 1998-05-12 Thomas; C. Douglas Method and system for controlling a processor's clock frequency in accordance with the processor's temperature
JP2669396B2 (ja) * 1995-04-24 1997-10-27 日本電気株式会社 マイクロコンピュータ制御型圧電発振器
US5812860A (en) * 1996-02-12 1998-09-22 Intel Corporation Method and apparatus providing multiple voltages and frequencies selectable based on real time criteria to control power consumption
US5784328A (en) * 1996-12-23 1998-07-21 Lsi Logic Corporation Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array
US5832284A (en) 1996-12-23 1998-11-03 International Business Machines Corporation Self regulating temperature/performance/voltage scheme for micros (X86)
FR2774487B1 (fr) * 1998-02-05 2000-09-29 Alsthom Cge Alcatel Systeme d'alimentation optimisee pour circuit electronique
US6415388B1 (en) * 1998-10-30 2002-07-02 Intel Corporation Method and apparatus for power throttling in a microprocessor using a closed loop feedback system
JP2000172383A (ja) * 1998-12-02 2000-06-23 Seiko Epson Corp 半導体集積装置及びマイクロプロセッサ制御方法
US6272642B2 (en) * 1998-12-03 2001-08-07 Intel Corporation Managing a system's performance state
US6789037B2 (en) 1999-03-30 2004-09-07 Intel Corporation Methods and apparatus for thermal management of an integrated circuit die
US6393374B1 (en) 1999-03-30 2002-05-21 Intel Corporation Programmable thermal management of an integrated circuit die
JP3049051B1 (ja) * 1999-03-31 2000-06-05 新潟日本電気株式会社 中央処理装置の温度制御回路
JP3697393B2 (ja) * 2000-12-21 2005-09-21 株式会社東芝 プロセッサ
US6889332B2 (en) 2001-12-11 2005-05-03 Advanced Micro Devices, Inc. Variable maximum die temperature based on performance state
DE10206367C2 (de) * 2002-02-15 2003-12-11 Infineon Technologies Ag Integrierter dynamischer Speicher mit Steuerungsschaltung zur Steuerung eines Refresh-Betriebs von Speicherzellen sowie Verfahren zum Betrieb eines solchen Speichers
US6885233B2 (en) 2002-05-02 2005-04-26 Intel Corporation Altering operating frequency and voltage set point of a circuit in response to the operating temperature and instantaneous operating voltage of the circuit
US6809606B2 (en) 2002-05-02 2004-10-26 Intel Corporation Voltage ID based frequency control for clock generating circuit
JP2004038658A (ja) * 2002-07-04 2004-02-05 Canon Electronics Inc 電子機器及び電子機器のバックアップ電源制御方法及び装置及び制御プログラム及び記憶媒体
JP3870139B2 (ja) * 2002-08-20 2007-01-17 インターナショナル・ビジネス・マシーンズ・コーポレーション Dramのリフレッシュ周期を制御するタイミング回路
JP2004133800A (ja) * 2002-10-11 2004-04-30 Renesas Technology Corp 半導体集積回路装置
JP4360938B2 (ja) * 2003-03-18 2009-11-11 パナソニック株式会社 プロセッサ及びその駆動方法並びに電子情報処理機器
US20090015232A1 (en) * 2003-11-18 2009-01-15 Anton Rozen Method and device for regulating a voltage supply to a semiconductor device
US6982915B2 (en) * 2003-12-22 2006-01-03 Texas Instruments Incorporated SRAM with temperature-dependent voltage control in sleep mode
US7098635B2 (en) 2003-12-31 2006-08-29 Intel Corporation Regulating voltage applied to an integrated circuit and proxy frequency
US7282975B2 (en) 2003-12-31 2007-10-16 Intel Corporation Apparatus and method to control self-timed and synchronous systems
JP4703133B2 (ja) * 2004-05-25 2011-06-15 ルネサスエレクトロニクス株式会社 内部電圧発生回路および半導体集積回路装置
US7386737B2 (en) * 2004-11-02 2008-06-10 Intel Corporation Method and apparatus to control temperature of processor
JP2006209525A (ja) * 2005-01-28 2006-08-10 Matsushita Electric Ind Co Ltd メモリシステム
US7482792B2 (en) 2005-06-14 2009-01-27 Intel Corporation IC with fully integrated DC-to-DC power converter
US7286432B2 (en) * 2005-07-22 2007-10-23 Infineon Technologies Ag Temperature update masking to ensure correct measurement of temperature when references become unstable
US8330476B2 (en) * 2005-08-31 2012-12-11 Ati Technologies Ulc Dynamic voltage and power management by temperature monitoring
US7894291B2 (en) * 2005-09-26 2011-02-22 International Business Machines Corporation Circuit and method for controlling a standby voltage level of a memory
US7272063B1 (en) * 2006-03-21 2007-09-18 Infineon Technologies Ag Memory with a temperature sensor, dynamic memory and memory with a clock unit and method of sensing a temperature of a memory
US7642764B2 (en) 2006-05-03 2010-01-05 Intel Corporation Voltage regulator with loadline based mostly on dynamic current

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09244767A (ja) * 1996-03-13 1997-09-19 Sharp Corp 電子機器およびカード形電源装置
US6928559B1 (en) * 1997-06-27 2005-08-09 Broadcom Corporation Battery powered device with dynamic power and performance management
JPH11146637A (ja) * 1997-11-06 1999-05-28 Sony Corp 電源回路及び電源回路制御方法
JP2005533296A (ja) * 2001-10-25 2005-11-04 インテル・コーポレーション 電力低減方法およびシステム

Also Published As

Publication number Publication date
CN101443725B (zh) 2011-09-07
DE112007001133T5 (de) 2010-05-20
JP5473028B2 (ja) 2014-04-16
JP2012212450A (ja) 2012-11-01
JP5475809B2 (ja) 2014-04-16
US7886167B2 (en) 2011-02-08
DE112007001133B4 (de) 2012-12-06
KR20090006179A (ko) 2009-01-14
US20070262754A1 (en) 2007-11-15
JP4908581B2 (ja) 2012-04-04
TW200823620A (en) 2008-06-01
DE202007019614U1 (de) 2014-06-30
WO2007134096A1 (en) 2007-11-22
CN101443725A (zh) 2009-05-27
DE112007003783A5 (de) 2013-01-17
JP2012113724A (ja) 2012-06-14
TWI363944B (en) 2012-05-11

Similar Documents

Publication Publication Date Title
JP4908581B2 (ja) 電力低減方法、装置、読み取り可能な媒体、及びシステム
TWI453563B (zh) 利用連接之直流電-直流電與線性調節器來管理電力的電力管理單元、電子裝置及方法
JP4108705B2 (ja) 電源装置及び電源装置の制御方法
US9213397B2 (en) Changing power modes of a microcontroller system
US8117469B2 (en) Automatically determining operating parameters of a power management device
JP2007079848A (ja) 電源装置およびそれを用いた電子機器
KR102349194B1 (ko) 전원 공급 장치 및 이를 포함하는 표시 장치
KR102568160B1 (ko) 영상 처리 장치 및 이를 포함하는 표시 장치
KR20150085642A (ko) 전원 공급 장치, 이를 포함하는 전자 장치 및 전원 공급 방법
TWI682272B (zh) 冗餘式電源供應裝置的控制方法
US20190073023A1 (en) Information processing device, control method, and program
EP3842898A1 (en) Power management in dual memory platforms
JP2015133905A (ja) コントローラ
JP5936415B2 (ja) 半導体集積回路、情報処理装置および制御方法
WO2012101822A9 (ja) コントローラ、および半導体システム
JP2010262645A (ja) セルフリフレッシュ・モードのためのメモリ・デバイス制御
JP2015069019A (ja) 半導体装置
CN109375543B (zh) Dvs电压管理装置、系统及方法、存储介质、计算机设备
US20070229147A1 (en) Circuit supply voltage control using an error sensor
JPH11203163A (ja) 情報処理装置及びその印加電圧制御方法
JP2016057846A (ja) 集積回路装置及び表示装置
JP2015191119A (ja) 半導体装置
JP2014236458A (ja) 半導体装置
JP2009053111A (ja) センサ装置
KR20080067895A (ko) 전원제어장치, 방법, 및 상기 전원제어장치를 구비하는시스템

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110530

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110606

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110629

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110706

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110729

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4908581

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees