JP2009534895A5 - - Google Patents

Claims (16)

1. 巡回冗長検査（以下、ＣＲＣという）のエラー検出手順を実行してその手順に従ったデータのためのＣＲＣエラー検出コードを並列計算するように設定可能に構成された複数の設定可能な要素（４）を有する計算手段（２）と、複数の異なるＣＲＣエラー検出コードの一つを用いてＣＲＣエラー検出コードの計算に求められる上記計算手段の設定可能な要素の少なくとも幾つかを設定（２５）する設定手段（３）とから構成されたＣＲＣエラー検出コード計算装置において、前記設定可能な要素の少なくとも幾つかに対して、各設定可能な要素がＸＯＲゲートと設定可能装置とからなるデータ経路回路から構成され、ＸＯＲゲートはデータの一部を受信してＸＯＲ関数に使用し、当該データの一部がＸＯＲゲートのＸＯＲ関数から得られる信号を出力するよう設定可能装置を設定してＣＲＣエラー検出コードの計算に使用されるようにデータ経路回路が設定可能であることを特徴とするＣＲＣエラー検出コード計算装置。
2. 前記設定可能要素の少なくともいくつかは、各設定可能要素がデータの一部を受信し、ＣＲＣエラー検出コードの計算においてデータの一部を使用する、またはＣＲＣエラー検出コードの計算においてデータの一部を使用しないように設定可能であることを特徴とする請求項１記載のＣＲＣエラー検出コード計算装置。
3. 前記データ経路回路の少なくともいくつかは、それぞれ、前記ＸＯＲゲートがデータの一部を受信し該データをＸＯＲ関数において使用し、前記データ経路回路が設定可能であり、前記ＸＯＲゲートのＸＯＲ関数より信号結果を出力しないよう前記設定可能装置を設定して、ＣＲＣエラー検出コードの計算においてデータの該一部が使用されず、前記設定可能装置は前記装置により受信された信号を出力することを特徴とする請求項１または請求項２記載のＣＲＣエラー検出コード計算装置。
4. 前記制御経路回路の少なくともいくつかは、設定可能装置と装置構成レジスタとを有することを特徴とする請求項１乃至請求項３のいずれかに記載のＣＲＣエラー検出コード計算装置。
5. 前記設定可能要素の少なくともいくつかのそれぞれは、要素の前記制御経路回路がその要素のデータ経路回路の設定を制御することを特徴とする請求項４に記載のＣＲＣエラー検出装置。
6. 前記設定可能要素の少なくともいくつかのそれぞれは、要素の前記制御経路回路がその要素のデータ経路回路の設定可能装置の設定を制御することを特徴とする請求項５記載のＣＲＣエラー検出コード計算装置。
7. 前記設定可能要素は相互接続された要素配列を有することを特徴とする請求項１乃至請求項６のいずれかに記載のＣＲＣエラー検出コード計算装置。
8. 前記要素配列の各行は、一行の要素が相互接続され、ＣＲＣエラー検出コードの一部を集合的に計算することを特徴とする請求項７に記載のＣＲＣエラー検出装置。
9. 前記要素配列の各行は、一行の前記要素が相互接続され、設定手段から設定データを受信することを特徴とする請求項７または請求項８に記載のＣＲＣエラー検出コード計算装置。
10. 前記設定可能要素配列の各列は、ＣＲＣエラー検出コードの並列計算のためデータの一部を受信することを特徴とする請求項７乃至請求項９のいずれかに記載のＣＲＣエラー検出コード計算装置。
11. 前記要素配列の各列は、列の前記要素が相互接続され、前記設定手段から設定制御信号を受信することを特徴とする請求項７乃至請求項１０のいずれかに記載のＣＲＣエラー検出装置。
12. 前記計算手段はひとつ以上のデータのブロックをふたつ以上の入力装置を用いて受信し、前記計算手段により受信されたブロックのサイズは前記計算手段の入力装置の数以下であり、データを受信しない前記または各入力装置は低信号を出力するようにプログラム可能であることを特徴とする請求項１乃至請求項１１のいずれかに記載のＣＲＣエラー検出コード計算装置。
13. 前記計算手段は、ひとつ以上のフィードバック装置を有し、そのうちの少なくともいくつかは、計算されたＣＲＣエラー検出コードの一部を計算手段にフィードバックし、前記計算手段は第１データブロックを用いて第１ＣＲＣエラー検出コードを計算し、前記第１ＣＲＣエラー検出コードを前記計算手段にフィードバックし、それを第２データブロックと結合し、該結合した第２データブロックと前記第１ＣＲＣエラー検出コードを用いて第２ＣＲＣエラー検出コードを計算し、このプロセスを全データが使われ最終ＣＲＣエラー検出コードを計算するまで継続し、前記最終ＣＲＣエラー検出コードを出力することを特徴とする請求項１乃至請求項１２のいずれかに記載のＣＲＣエラー検出コード計算装置。
14. それぞれが所定のサイズのＣＲＣ生成多項式を用いた複数のＣＲＣエラー検出手順を実行するよう設定可能であり、前記設定手段はＣＲＣエラー検出手順のＣＲＣ生成多項式を用いてＣＲＣエラー検出コードを計算するに要する前記計算手段の設定を決定する、ＣＲＣ Ｄマトリックスを計算することを特徴とする請求項１乃至請求項１３のいずれかに記載のＣＲＣエラー検出コード計算装置。
15. 前記Ｄマトリックスは０ｓ及び１ｓの一列を有し、１ｓの位置が、前記ＣＲＣエラー検出コードの計算においてデータを使用する前記計算手段の設定可能要素の所要配置を示し、０ｓの位置が、前記ＣＲＣエラー検出コードの計算においてデータを使用しない前記計算手段の設定可能要素の所要配置を示すことを特徴とする請求項１４記載のＣＲＣエラー検出コード計算装置。
16. 請求項１乃至１５のいずれかのＣＲＣエラー検出装置を用いて複数のＣＲＣエラー検出コードの一つを実行し、そのＣＲＣエラー検出コードを計算することを特徴とするＣＲＣエラー検出コード計算方法。