JP2009514240A - 電子的コンポーネントを接合するための方法 - Google Patents

電子的コンポーネントを接合するための方法 Download PDF

Info

Publication number
JP2009514240A
JP2009514240A JP2008538244A JP2008538244A JP2009514240A JP 2009514240 A JP2009514240 A JP 2009514240A JP 2008538244 A JP2008538244 A JP 2008538244A JP 2008538244 A JP2008538244 A JP 2008538244A JP 2009514240 A JP2009514240 A JP 2009514240A
Authority
JP
Japan
Prior art keywords
assembly
layer
electronic components
electronic component
following characteristics
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008538244A
Other languages
English (en)
Inventor
グントゥリ、サティシュ
ゼーリンガー、ライモント
クナップ、ボルフガング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Abb Research Ltd
Original Assignee
Abb Research Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Abb Research Ltd filed Critical Abb Research Ltd
Publication of JP2009514240A publication Critical patent/JP2009514240A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H01L2224/75101—Chamber
    • H01L2224/7511—High pressure chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83209—Compression bonding applying isostatic pressure, e.g. degassing using vacuum or a pressurised liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

第一の電子的コンポーネント（１）、特に半導体のダイ、及び第二の電子的コンポーネント（２）、特に基板は、それぞれメイン・サーフェスを備えており、メイン・サーフェスのそれぞれの上に、インジウム・レイヤを有する少なくとも一つの金属レイヤ（３，３’）を貼り付けることにより、互い接合される。その後で、半導体のダイ及び基板は、メイン・サーフェスを互いに向かい合わせて、互いに対して並べられる。ダイ及び基板は、金属のレイヤ（３，３’）を間に挟んで集合体を形成し、この集合体は圧縮手段の中に導入される。その後で、その集合体は、圧縮手段において、１０〜３５ＭＰａの範囲内の圧力で圧縮され、且つ、２３０〜２７５℃の範囲内の温度が集合体に加えられ、この温度及び圧力により、電子的コンポーネント（１，２）が互い接合される。この圧縮プロセスは、圧縮手段の中で、酸素を含むガス雰囲気中で実施可能である（図１）。

Description

本発明は、パワー・エレクトロニクスに係る。本発明は、特に、電子的コンポーネントを接合するための方法に係る。
文献（Silver-Indium joints produced at low temperature for high temperature devices, by Chuang et al., IEEE Transactions on components and packaging technologies, vol.25, 2002, p. 453 - 458）には、シリコン・ダイをシリコン基板に接合するための方法が記載されている。シリコン・ダイ及びシリコン基板の上に、約０．１ＭＰａの真空熱的な蒸着チャンバーの中で、多層フィルムが蒸着される。基板の上には、接合部を接着するため、先ず最初に０．０３μｍのクロム・レイヤが導入され、それから０．０５μｍの金のレイヤが蒸着され、次いで５．０μｍの銀のレイヤが蒸着され、その上面に、０．０６μｍの金のレイヤが蒸着される。シリコン・ダイの上の銀のレイヤは、下のインジウム・レイヤのための保護レイヤとして使用される。シリコン・ダイの上に、０．０２５μｍのクロム・レイヤが導入され、次いで１．９μｍのインジウム・レイヤが、その後で０．２１μｍの銀のレイヤが導入される。
ダイ及び基板は、金属のレイヤを互いに向かい合わせて、互いに対して並べられる。その後で、ダイと基板の間の密接な接触を確保するために、複合構造レイヤを間に挟んで、０．５ＭＰａの静的な圧力がダイ及び基板の集合体（arrangement）に加えられる。この集合体は、管状の加熱炉の中に導入される。第一の加熱炉は、窒素で満たされ、次いで、集合体から酸素をパージするために水素で満たされる。その後、加熱炉は、２０６℃の温度で、７分の間、上昇された温度下でのインジウムの酸化を防ぐための水素雰囲気の中で、加熱される。その理由は、これらの大気条件下でインジウムの酸化を防ぐために、銀のレイヤのみでは十分ではないからである。その後で、温度は、１４５℃以下の焼き戻し温度に、２６時間の間、下げられる。銀−インジウムの接合部は、銀リッチの銀−インジウム合金に変わり、その結果、接合部の溶融温度は７６５〜７８０℃となる。
そのような接合部にはほとんど空隙が無い。しかしながら、この方法は、不活性ガス雰囲気を必要とし、従って加熱炉の内側に不活性ガスを満たして運転するように構成された加熱炉の使用が必要となるので、複雑である。更にまた、密接な接触を得るために要求される高い圧力は、通常、クランプされた負荷により実現される。このことは、非常に正確なマシン許容差を必要とする。その理由は、そうでないと、空隙や不完全な接合が生ずるおそれがあるからである。高精度な構造が、ダイと基板の間に複合構造レイヤを互いに対して整列させるために使用される。もし、シリコン・ダイまたは基板が平面の表面を有していない場合には、コンポーネントの中でクラックを生じさせること無く、要求される圧力を集合体に加えることは困難である。
EP 0416 847 にもまた、ハンダ材料として銀のレイヤ及びインジウム・レイヤを使用して、ハンダ付けにより、シリコン・ダイをモリブデンまたはタングステンのコンポーネントに接合するための方法が記載されている。この接合プロセスは、真空加熱炉の中で０．３ＭＰａの圧力で、１７５℃で、約２時間の間、実施される。
文献（A fluxless process of producing tin-rich gold-tin joints in air, by Chuang et al., IEEE Transactions on components and packaging technologies, vol. 27, 2004, p. 177 - 181）には、スズ−金の接合部を用いて、シリコン・ウエハをシリコン基板に接合するための方法が記載されている。シリコン・ウエハは、クロム・メタライゼイションを有し、その上に金・メタライゼイションを有している。これに対して、シリコン基板は、先ず最初にクロム・メタライゼイションを有し、その上にスズを有し、更にその上にスズ−金・メタライゼイションを有している。
基板及びウエハは、金属のレイヤを間に挟んで、約０．６ＭＰａの圧力で圧縮され。この集合体は、１０００℃に維持された加熱炉の中に挿入される。金属のレイヤの温度が測定される。金属のレイヤが２２０℃の接合温度に到達し、約３０秒保持された後、集合体が冷却される。熱が金属のレイヤまで到達するために、基板及びウエハの中に侵入しなければならないので、この方法では、基板及びウエハは非常に高い温度まで加熱されることになる。加熱炉が維持されることになる高い温度は、非常に高いランプ・レート（ramp rate）を、従って、短い接合時間を実現する必要がある。
この方法はあまり実用的ではない。その理由は、感受性が高い電子的コンポーネントが、接合温度よりも遥かに高い温度で加熱されるからである。測定ポイントの僅かな変動、温度測定の冷却ステップの開始の間の時間遅れ、または、電子的コンポーネントおよび／または金属のレイヤの厚さの変動であっても、ローカルな接合温度に大きな影響を及ぼし、それによって、不均一な溶融及び空隙のある接合部もたらす可能性がある不均一な熱分布を有する可能性が非常に高い。
US 4,810,672 には、サイリスタが示されている。このサイリスタには、銀のレイヤが貼り付けられ、それから基板が付けられ、その上にアルミニウム及びチタンのレイヤが付けられ、次いで銀のレイヤが付けられる。これらのコンポーネントは、互いに対して並べられ、次いで、その集合体が圧縮プレスの中に挿入される。圧縮は、最小１５ＭＰａの圧力で、２３０℃の温度で、１分未満の間、実施される。圧力化下での焼結は、大気雰囲気で実施される。この方法は銀ペーストを使用し、その銀ペーストは、圧力化下での焼結に先立って、電子的コンポーネントに貼り付けられる。
欧州特許出願公開第 EP 0416 847 号明細書 米国特許第 US 4,810,672 号明細書 "Silver-Indium joints produced at low temperature for high temperature devices," by Chuang et al., IEEE Transactions on components and packaging technologies, vol.25, 2002, p. 453 - 458） "A fluxless process of producing tin-rich gold-tin joints in air," by Chuang et al., IEEE Transactions on components and packaging technologies, vol. 27, 2004, p. 177 - 181）
本発明の目的は、信頼性が高く且つ確実な、電子的コンポーネントを接合するための方法を提供することにあり、この方法は、容易に実施することが可能であり、接合プロセスを不活性ガス雰囲気中で実施する必要性を避けることが可能である。
この目的は、請求項１に基づく電子的コンポーネントを接合するための方法により実現される。
本発明に基づく電子的コンポーネントを接合するための方法において、第一の電子的コンポーネント、特に半導体のダイと、第二の電子的コンポーネント、特に基板が、接合プロセスにおいて互いに接合される。電子的コンポーネントのそれぞれは、メイン・サーフェスを有している。
本発明の方法は、以下のステップを有している：
− インジウム・レイヤを有する少なくとも一つの金属レイヤが、前記電子的コンポーネントのメイン・サーフェスのそれぞれの上に貼り付けられ；
− 第一及び第二の電子的コンポーネントが、メイン・サーフェスを互いに向かい合わせて互いに対して並べられ、第一及び第二の電子的コンポーネントは、前記少なくとも一つの金属レイヤを間に挟んで、集合体（arrangement）を形成し、
− その集合体が圧縮手段の中に導入される。
本発明の方法の特徴は、前記集合体が、１０〜３５ＭＰａの範囲内の圧力で圧縮され、熱が、２３０〜２７５℃の範囲内の温度で前記集合体に加えられることにある。この圧縮プロセスは、圧縮手段の中で、酸素を含むガス雰囲気中で、実施可能である。接合プロセスの間、即ち集合体の圧縮及び加熱の間、圧縮手段の中で、酸素を含むガス雰囲気を使用することが可能であり、即ち、接合プロセスの間に集合体が酸素と接触することを避けるために、特別の対策を取る必要がない。
そのような高温及びそのような高圧の接合プロセスは、加熱及び圧縮のステップを有しているが、プロセスを不活性ガス雰囲気中で実施する必要無しに、実施されることが可能である。高温及び高圧のために、加熱及び圧縮プロセスのための所要時間が短縮され、インジウム・レイヤの酸化が起こる前に、金属のレイヤが安定な接合部を形成する。
この接合方法は、空気雰囲気の中で、即ち、より一般的には、酸素を含むガス雰囲気の中で、実施されることが可能であり、それによって、内部を不活性ガス雰囲気に保って運転されなければならない高度化された接合装置を必要とすることなく、内部が酸素を含むガス雰囲気の、特に空気雰囲気の、標準的な接合装置が使用されることが可能である。このようにして、確実な方法が提供され、この方法によれば、堅く且つほとんど空隙の無いハンダ接合部がもたらされる。
メタライズされることが可能であり、且つ接合プロセスの間の必要な温度及び圧力に耐えることが可能であれば、異なる種類の材料が接合されることも可能である。集合体のどの部分も、集合体に加えられる温度、即ち接合温度に対応する温度を超えて、加熱されることはない。
好ましい実施形態において、電子的コンポーネントの内の少なくとも一つは、圧縮される前に、少なくとも一つの電子的コンポーネントのメイン・サーフェスに対して反対側の面の上で、弾性的に変形可能な保護レイヤにより保護される。好ましくは、保護レイヤは、軟らかい材料であって良好な弾性的性能及び圧縮性能を有するゴムである。そのような保護レイヤは、高価ではなく、また、集合体の外径形状に基づいて予め形成される必要がない。弾性的に変形可能な保護レイヤは、集合体の外径形状にそれ自身の形状を適合させるので、クラックの生ずる危険性が減少し、例え集合体の外径形状に変動があっても、それが補償されることが可能である。
本発明に基づく更なる優位性は、従属請求項から明らかである。
本発明の主題は、添付図面を参照しながら、以下のテクストにおいてより詳細に説明される。
一般的に、同様なまたは同様に機能する部分には、同一の参照符号が付与されている。ここに記載された実施形態は、例として示されたものであり、本発明の範囲を限定するものではない。
図１に、本発明の方法の第一の実施形態を示す。第一の電子的コンポーネント１は、メイン・サーフェスを有しており、その上に、第一の電子的コンポーネントのメイン・サーフェスに隣接して、少なくとも一つの金属レイヤ３が、特にクロム・レイヤが貼り付けられ、次いでインジウム・レイヤが貼り付けられ、そしてその上に、銀のレイヤが貼り付けられる。第二の電子的コンポーネント２は、メイン・サーフェスを有しており、その上に、第二の電子的コンポーネントのメイン・サーフェスに隣接して、少なくとも一つの金属レイヤ３’が、特に、クロム・レイヤが貼り付けられ、次いで金、銀及びその他の金のレイヤが貼り付けられる。このクロム・レイヤは、接合部の接着性を改善する。
第一のおよび／または第二の電子的コンポーネント１，２は、例えば蒸着またはスパッタリングによりメタライズされることが可能であり、且つ、接合プロセスの間に加えられる温度及び圧力に耐えることができる材料で作られることが可能である。そのような電子的コンポーネントは、典型的には、半導体のダイ、基板、金属レイヤ、シリコン・レイヤ、メタライズされた複合材料または金属マトリクス材料である。
金属のレイヤ３，３’は、第一の電子的コンポーネント１を熱的な蒸着チャンバーの中に収容し、次いで第一の電子的コンポーネント１のメイン・サーフェスの上に少なくとも一つの金属レイヤ３蒸着することにより、電子的コンポーネント１，２に付けられる。
第二の電子的コンポーネント２も、熱的な蒸着チャンバーの中に収容され、そして少なくとも一つの金属レイヤ３’が、第二の電子的コンポーネント２のメイン・サーフェスの上に蒸着される。それに代わって、金属のレイヤ３，３’が、電子的コンポーネント１，２のメイン・サーフェスの上にスパッタリングされることも可能である。
また、第一の電子的コンポーネント１のメイン・サーフェスの上に配置された少なくとも一つの金属レイヤ３を、第二の電子的コンポーネント２のメイン・サーフェスの上に配置された少なくとも一つの金属レイヤ３’と入れ替えることも可能である。また、接合部を形成するために他の金属のレイヤ３，３’を使用することも可能である。
図１に示された本発明の方法の実施形態において、第一及び第二の電子的コンポーネント１，２は、第一及び第二の電子的コンポーネントメイン・サーフェスを互いに向かい合わせて、互いに対して並べられ、金属のレイヤ３，３’が電子的コンポーネント１，２の間に配置される。この集合体は、弾性的に変形可能な保護レイヤ６が第一の電子的コンポーネント１とトップ・プラテン４の間に配置された状態か、および／または、弾性的に変形可能な保護レイヤ６’が第二の電子的コンポーネント２とボトム・プラテン５の間の間に配置された状態で、圧縮プレスまたは圧縮クランプのトップ・プラテンとボトム・プラテン４，５の間に導入される。それによって、圧縮プロセスの間、電子的コンポーネント１および／または２が保護される。
ボトム・プラテンは、図１に示されているように、ホット・プレート５３を二つのプラテン５１と５２の間に挟んで、プラテン５１及びプラテン５２を有している。プラテン５２は、熱がホット・プレート５３からプラテン５２を介して集合体に容易に伝達されることが可能であるように製作され、それによって、集合体中の金属のレイヤが加熱されることになる。ホット・プレート５３を二つのプラテン５１及び５２の間に配置することにより、熱が均一に分布され、その結果集合体の均一な加熱がもたらされる。
ボトム・プラテン５はまた、ホット・プレート５３をその上にして一つのプラテンの形で製作されても良く、それによって、プラテンがシンプルな構造となる。同様に、ホット・プレートは、集合体を加熱する目的で、トップ・プラテンの中に配置されることも可能である。
その後で、集合体は、１０〜３５ＭＰａの範囲内の静的な圧力により圧縮される。好ましい実施形態において、３０〜３５ＭＰａの範囲内の圧力が加えられる。そのような高い圧力は、第一及び第二の電子的コンポーネント１，２の、金属のレイヤ３，３’の間の領域全体に渡って、良好な接触を確保する。その後で、集合体は、加熱ホット・プレート５３により加熱される。熱は、プラテン５２の中を貫通し、第一及び第二の電子的コンポーネント１，２のメイン・サーフェスの上の金属のレイヤ３，３’に伝達され、それらが加熱により接合される。この加熱プロセスは、好ましい実施形態において、２３０℃から２７５℃の間の温度で実施される。熱は、２３０〜２５０℃の間の範囲内で集合体に加えられる。
もし、温度が低過ぎる場合には、接合プロセスに時間がかかり、そのためにインジウム・レイヤの酸化の可能性が増大することになる。また、低い温度では、不均一な熱分布が不均一な溶融及び空隙のある接合部をもたらす危険がある。もし、温度が高過ぎる場合には、溶融金属のレイヤの絞り出しのために、不規則で且つ貧弱な接合部をもたらすことになり、その結果、インジウム・レイヤの酸化をもたらす。
熱は、３〜５分の間、集合体に加えられる、この加熱の時間は、加えられる温度及び電子的コンポーネント１，２及び金属のレイヤ３，３’サイズ及び厚さに依存する。その後で、集合体は大気温度まで冷却される。そのような短い期間の加熱は、例え、接合プロセス（即ち圧縮プロセス及び加熱プロセス）が酸素を含むガス雰囲気中で（特に空気雰囲気中で）実施された場合にも、高圧及び高温との関係で、インジウム・レイヤの酸化の危険の無い、ほとんど空隙の無い銀−インジウム接合部をもたらす。
図面に示されていない好ましい実施形態において、集合体は、圧縮及び加熱プロセスに先立って、集合体のコンポーネントの相対的な位置が、一つまたはそれ以上のアライメント手段により予め定められた状態で、プリフォームの中に導入される。そのようなプリフォームは、意図されていないコンポーネントの変位、特に横方向の変位を防止するために役立つ。
このプリフォームは、堅い材料で作られても良く、または弾性的に変形可能な材料で作られても良い。もし、プリフォームが堅い材料で作られる場合には、プリフォームは、非常に正確に製作されることが可能であり、それによって、コンポーネントがプリフォームの中に導入されたときに、コンポーネント１，２の相対的な位置を正確に規定することができる。もし、プリフォームが弾性的に変形可能な材料で作られる場合には、温度の上昇による膨張や、コンポーネントの形態の誤差または不正確さが補償されることが可能である。
プリフォームは、ボトム・レイヤおよび／またはトップ・レイヤを有していても良く、それらは、好ましくは、ゴムのような弾性的に変形可能な材料であり、それによって、集合体の異なる部分が横方向の変位に対して保護され、接合プロセスの間に加えられる圧力により引き起こされるコンポーネントの中のクラックに対して保護される。
図２及び３は、本発明の方法の他の実施形態を示す。図２において、電子的コンポーネント１，２を備えた集合体は、二つの弾性的に変形可能な保護レイヤ６，６’により保護される。それらの保護レイヤは、電子的コンポーネント１，２のメイン・サーフェスの反対側の面の上に配置される。その集合体は、圧縮プレスまたは圧縮クランプの中に導入される。図２は、圧縮されない状態における集合体及び保護レイヤ６，６’を示し、圧縮プレスまたは圧縮クランプのプラテン４，５をそれぞれ指している長い矢印により示されている。図３は、圧縮された状態における集合体及び保護レイヤ６，６’を示し、短い矢印により示されている。好ましい実施形態において、二つの保護レイヤ６，６’は、圧縮された状態で互いに接触し、閉じられたパッケージングを形成する。集合体と保護レイヤ６，６’の間に圧縮された状態で残っている空気も、圧縮されて流体圧縮手段を形成し、それにより、集合体の圧縮を改善する。
少なくとも一つの平面状の保護レイヤ６，６’を使用する代わりに、少なくとも一つの保護レイヤ６，６’に予めリセスが形成されても良く、このリセスの中に、集合体が配置されることが可能である。それによって、接合プロセスの間に集合体の全ての部分により均一な圧力を加え、また、集合体の部分の横方向の変位を防止し、即ち、何れかの電子的コンポーネント１，２の間、および／または何れかの金属のレイヤ３，３’の間の変位を防止する。
もし、二つの保護レイヤ６，６’が使用される場合には、これらのレイヤは、集合体の周りにＵ字型の形状で配置された共通の一つの保護レイヤであることも可能である、あるいは、集合体が導入される側が開いた共通の保護バッグであることも可能である。
二つの別個の保護レイヤ６，６’が使用される場合には、それらは、両側から集合体に埋め込まれ、圧縮された段階において、（図３に示されているように）保護レイヤ６，６’が互いに接触するように、保護レイヤ６，６’の厚さ及び弾性が選択されることが可能であり、それによって、集合体に加えられることが可能な最大圧力を制限し、クラックの危険を減らすことができる。
図４は、本発明の方法の更なる実施形態を示す。図４は、圧縮された状態における（矢印により示される）、集合体及び保護レイヤを示す。集合体は、弾性的に変形可能な保護レイヤにより保護され、図４において、この保護レイヤはパッケージング７の形態を有し、このパッケージングは、圧縮プロセスに先立って集合体を少なくとも二つの反対側（電子的コンポーネントのメイン・サーフェスの反対の側）から保護する。このパッケージング７は、接合温度及び圧力に耐えることができる、例えばゴムまたはその他の材料で作られても良い。
パッケージング７は、集合体が挿入された状態で、等方性プレスの圧縮チャンバー８の中に導入される。パッケージング７は、集合体が挿入された状態で、圧縮チャンバーの中で、上昇された温度で圧縮された空気（図４中で矢印により示されている）により圧縮される。集合体を他の流体（ガスまたは液体）により圧縮することもまた可能である。この流体は、電子的コンポーネント１，２の中でクラックを生じさせる機械的な応力が生ずる危険無しに、集合体の上に均一な圧力をもたらす。
それに加えて、集合体をパッケージング７の中に導入するに先立って、集合体のコンポーネントの相対的な位置が、圧縮及び加熱プロセスに先立って、一つまたはそれ以上のアライメント手段により予め定められた状態で、集合体がプリフォームの中に導入されことが可能である。液体が集合体と直接に接触することを避けるために、集合体をプラスチック・カバーの中に挿入して、プラスチック・カバーをシールすることもまた、可能である。
図１は、本発明に基づく、電子的コンポーネントを接合するための方法の第一の実施形態を示す。 図２は、本発明に基づく、圧縮プロセスに先立って、電子的コンポーネントを接合するための方法の第一の実施形態を示す。 図３は、圧縮された状態での、図２の実施形態を示す。 図４は、本発明に基づく、電子的コンポーネントを接合するための方法の更なる実施形態を示す。
符号の説明
１…第一の電子的コンポーネント、２…第二の電子的コンポーネント、３，３’…金属レイヤ、４…トップ・プラテン、５…ボトム・プラテン、５１，５２…プラテン、５３…ホット・プレート、６，６’…保護レイヤ、７…弾性的に変形可能なパッケージング、８…圧縮チャンバー。

Claims (10)

  1. 電子的コンポーネントを接合するための方法であって：
    第一の電子的コンポーネント（１）、特に半導体のダイ、及び第二の電子的コンポーネント（２）、特に基板が、接合プロセスにおいて互いに固定され、それぞれの電子的コンポーネント（１，２）は、メイン・サーフェスを有しており、
    インジウム・レイヤを有する少なくとも一つの金属レイヤ（３，３’）が、前記電子的コンポーネント（１，２）のメイン・サーフェスのそれぞれの上に貼り付けられ、
    第一及び第二の電子的コンポーネント（１，２）が、メイン・サーフェスを互いに向かい合わせて互いに対して並べられ、
    第一及び第二の電子的コンポーネント（１，２）が、共に、前記少なくとも一つの金属レイヤ（３，３’）を間に挟んで集合体を形成し、
    この集合体が圧縮手段の中に導入される、
    ステップを有する方法において、
    前記集合体が、１０〜３５ＭＰａの範囲内の圧力で圧縮されること；
    圧縮プロセスが、前記圧縮手段の中で、酸素を含むガス雰囲気中で実施可能であること；
    ２３０〜２７５℃の範囲内の温度が、前記集合体に加えられること；
    を特徴とする方法。
  2. 下記特徴を有する請求項１に記載の方法：
    前記酸素を含むガスは、空気である。
  3. 下記特徴を有する請求項１または２に記載の方法：
    前記集合体は、３０〜３５ＭＰａの範囲内の圧力で圧縮され、および／または、
    ２３０〜２５０℃の範囲内の温度が前記集合体に加えられる。
  4. 下記特徴を有する請求項１から３のいずれか１項に記載の方法：
    加熱プロセスが、３〜５分の期間の間、実施される。
  5. 下記特徴を有する請求項１から４のいずれか１項に記載の方法：
    前記少なくとも一つの金属レイヤ（３，３’）は、銀のレイヤを有している。
  6. 下記特徴を有する請求項１から５のいずれか１項に記載の方法：
    前記少なくとも一つの金属レイヤ（３，３’）は、前記電子的コンポーネントのメイン・サーフェスに、スパッタリングまたは蒸着により貼り付けられる。
  7. 下記特徴を有する請求項１から６のいずれか１項に記載の方法：
    圧縮される前に、前記電子的コンポーネント（１，２）の内の少なくとも一つが、前記少なくとも一つの電子的コンポーネント（１，２）のメイン・サーフェスの反対側の面の上の、弾性的に変形可能な保護レイヤ（６，６’）により保護され、特に、保護レイヤ（６，６’）は、ゴムを有している。
  8. 下記特徴を有する請求項１から７のいずれか１項に記載の方法：
    前記圧縮手段は、圧縮プレスであり、特に、等方性プレスの圧縮クランプまたは圧縮チャンバーである。
  9. 下記特徴を有する請求項１から８のいずれか１項に記載の方法：
    前記集合体は、プリフォームの中に挿入され、
    このプリフォームは、一つまたは幾つかのアライメントのための手段を有し、第一及び第二の電子的コンポーネント（１，２）の相対的な位置が、この一つまたは幾つかのアライメントのための手段により予め定められる。
  10. 下記特徴を有する請求項１に記載の方法：
    電子的コンポーネント（１，２）の内の少なくとも一つは、シリコン、金属、メタライズされたセラミック複合材料および／または金属マトリクス材料のレイヤを有している。
JP2008538244A 2005-11-02 2006-10-31 電子的コンポーネントを接合するための方法 Pending JP2009514240A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP05405617A EP1783829A1 (en) 2005-11-02 2005-11-02 Method for bonding electronic components
PCT/CH2006/000610 WO2007051336A1 (en) 2005-11-02 2006-10-31 Method for bonding electronic components

Publications (1)

Publication Number Publication Date
JP2009514240A true JP2009514240A (ja) 2009-04-02

Family

ID=36051417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008538244A Pending JP2009514240A (ja) 2005-11-02 2006-10-31 電子的コンポーネントを接合するための方法

Country Status (5)

Country Link
US (1) US20080283579A1 (ja)
EP (2) EP1783829A1 (ja)
JP (1) JP2009514240A (ja)
CN (1) CN100576482C (ja)
WO (1) WO2007051336A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101620589B1 (ko) 2014-11-26 2016-05-13 한국기계연구원 웨이퍼 본딩 장치

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010020900C5 (de) * 2010-05-18 2013-06-06 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung von Leistungshalbleitersubstraten
CN102120562B (zh) * 2010-11-09 2013-05-15 北京理工大学 芯片键合辅助加压装置
DE102011080929B4 (de) * 2011-08-12 2014-07-17 Infineon Technologies Ag Verfahren zur Herstellung eines Verbundes und eines Leistungshalbleitermoduls
US9673163B2 (en) * 2011-10-18 2017-06-06 Rohm Co., Ltd. Semiconductor device with flip chip structure and fabrication method of the semiconductor device
US20140061921A1 (en) * 2012-09-05 2014-03-06 Alcatel-Lucent Usa, Incorporated Gold bonding in semiconductor devices using porous gold
EP2800131A1 (en) * 2013-04-29 2014-11-05 ABB Technology AG Method for sinter bonding semiconductor devices
CN103337464B (zh) * 2013-06-03 2016-01-20 中国电子科技集团公司第二十六研究所 一种新型金属扩散键合工艺
WO2014205193A1 (en) * 2013-06-21 2014-12-24 University Of Connecticut Low-temperature bonding and sealing with spaced nanorods
US9355984B2 (en) * 2013-07-18 2016-05-31 Infineon Technologies Ag Electronic device and method for fabricating an electronic device
DE102014214766A1 (de) * 2014-07-28 2015-06-25 Siemens Aktiengesellschaft Verfahren zur Herstellung eines Leistungsmoduls sowie Leistungsmodul
DE102015121775B3 (de) * 2015-12-15 2016-12-15 Infineon Technologies Ag Verfahren zum Verbinden eines Halbleiterchips mit einer metallischen Oberfläche eines Substrats mittels zweier Kontaktmetallisierungsschichten und Verfahren zur Herstellung einer Elektronikbaugruppe
US10861775B2 (en) * 2018-09-28 2020-12-08 Semiconductor Components Industries, Llc Connecting clip design for pressure sintering
DE102020204164A1 (de) 2020-03-31 2021-09-30 Siemens Aktiengesellschaft Werkstückträger und Form zum Fügen eines elektrischen Schaltungsträgers
DE102022123324A1 (de) * 2022-09-13 2024-03-14 Ams-Osram International Gmbh Verfahren zum herstellen eines elektronischen bauelements

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IN168174B (ja) * 1986-04-22 1991-02-16 Siemens Ag
GB8920101D0 (en) * 1989-09-06 1989-10-18 Marconi Electronic Devices Methods of joining components
DE19747846A1 (de) 1997-10-30 1999-05-06 Daimler Benz Ag Bauelement und Verfahren zum Herstellen des Bauelements
DE10062108B4 (de) * 2000-12-13 2010-04-15 Infineon Technologies Ag Leistungsmodul mit verbessertem transienten Wärmewiderstand
EP1280196A1 (de) * 2001-07-18 2003-01-29 Abb Research Ltd. Verfahren zum Befestigen von elektronischen Bauelementen auf Substraten
EP1310990A1 (en) * 2001-11-09 2003-05-14 Abb Research Ltd. Bonding method with improved alignment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101620589B1 (ko) 2014-11-26 2016-05-13 한국기계연구원 웨이퍼 본딩 장치

Also Published As

Publication number Publication date
CN101300671A (zh) 2008-11-05
EP1952432A1 (en) 2008-08-06
EP1783829A1 (en) 2007-05-09
CN100576482C (zh) 2009-12-30
US20080283579A1 (en) 2008-11-20
WO2007051336A1 (en) 2007-05-10

Similar Documents

Publication Publication Date Title
JP2009514240A (ja) 電子的コンポーネントを接合するための方法
JP3336095B2 (ja) 半導体モジュールの製造方法
US7582964B2 (en) Semiconductor package having non-ceramic based window frame
US7525187B2 (en) Apparatus and method for connecting components
JP4101292B2 (ja) スパッタターゲットとバーキングプレートの組立体及びその製造方法
JP4513513B2 (ja) 電子部品の製造方法
JPS62254439A (ja) 大面積の電力用電子デバイスを基板上に固定する方法
TW200304683A (en) Packaging method for saw element and saw device having the resin-sealed saw element
TW410537B (en) Soldering of a semiconductor chip to a substrate
KR20010031563A (ko) 소자 및 소자의 제조 방법
JP5223657B2 (ja) 電子部品の製造方法及び製造装置
JP2009278058A (ja) 電子部品の製造方法及び製造装置
JPH06268115A (ja) 半導体装置用放熱基板の製造方法
JPH09249465A (ja) 接合体およびその製造方法
US6534792B1 (en) Microelectronic device structure with metallic interlayer between substrate and die
KR101212826B1 (ko) 전자부품용 패키지, 그 덮개체, 그 덮개체용 덮개재 및 그덮개재의 제조방법
JP2004015604A (ja) 圧電部品の製造方法
JP4542437B2 (ja) 電子部品及びその製造方法
WO1998041354A1 (en) Method of solid-phase welding members
JP4380442B2 (ja) 半導体装置の製造方法
RU2411610C1 (ru) Индиевые микроконтакты для гибридной микросхемы
US6189766B1 (en) Zero stress bonding of silicon carbide to diamond
JPH02177463A (ja) セラミック―金属複合基板の製造方法
KR100429667B1 (ko) 스퍼터링 타겟트/백킹 플레이트 조립체의 교정방법 및 동교정장치
JPH0786444A (ja) 半導体用複合放熱基板の製造方法