JP2009505236A - エネルギーの効率的なレジスターファイルを提供する方法及びシステム - Google Patents
エネルギーの効率的なレジスターファイルを提供する方法及びシステム Download PDFInfo
- Publication number
- JP2009505236A JP2009505236A JP2008526215A JP2008526215A JP2009505236A JP 2009505236 A JP2009505236 A JP 2009505236A JP 2008526215 A JP2008526215 A JP 2008526215A JP 2008526215 A JP2008526215 A JP 2008526215A JP 2009505236 A JP2009505236 A JP 2009505236A
- Authority
- JP
- Japan
- Prior art keywords
- register
- addressed
- registers
- data
- register file
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30105—Register structure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30141—Implementation provisions of register files, e.g. ports
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Executing Machine-Instructions (AREA)
- Microcomputers (AREA)
Abstract
【選択図】 図2
Description
Claims (20)
- 複数のレジスターと、
前記レジスターのうちの何れか1つのアドレスを受け取り、アドレスされたレジスター内のデータが無効であれば、前記アドレスされたレジスターに対する読取動作をディセーブルするように構成されたデコーダーと
を備えるレジスターファイル。 - 前記レジスターの各々は、そのデータが無効であるかどうかを示すレディー信号を格納するように構成された請求項1に記載のレジスターファイル。
- 前記レジスターの各々は、複数のセルを含み、前記セルのうちの1つは、前記レディー信号を格納するように構成された請求項2に記載のレジスターファイル。
- 前記デコーダーは更に、前記受け取ったアドレスに応じてレジスターイネーブル信号を生成し、前記アドレスされたレジスターからのレディー信号を用いて、前記レジスターイネーブル信号をゲート制御するように構成されており、
前記ゲート制御されたレジスターイネーブル信号は、前記アドレスされたレジスター内のデータが有効であれば、前記アドレスされたレジスターにおける読取動作をイネーブルするために使用される請求項3に記載のレジスターファイル。 - 前記デコーダーは更に、前記レディー信号を用いて前記レジスターイネーブル信号をゲート制御するためにAND機能を用いるように構成された請求項4に記載のレジスターファイル。
- 前記レジスターファイルは更に、前記ゲート制御されたレジスターイネーブル信号が、前記アドレスされたレジスター内のデータが有効であることを示すのであれば、前記ゲート制御されたレジスターイネーブル信号に応じて、前記アドレスされたレジスターのセルから、前記レジスターファイルの出力へと前記データを提供するように構成された請求項4に記載のレジスターファイル。
- 前記レジスターのうちの何れか1つのアドレス及び制御信号を受け取り、前記制御信号に基づいて、前記レジスターのうちの何れか1つのレディー信号を変更するように構成された第2のデコーダーを更に備える請求項2に記載のレジスターファイル。
- 複数のレジスターと、
前記レジスターのうちの何れか1つのアドレスを受け取る手段と、
アドレスされたレジスター内のデータが無効であれば、前記アドレスされたレジスターに対する読取動作をディセーブルする手段と
を備えるレジスターファイル。 - 前記レジスターの各々は、そのデータが無効であるかどうかを示すレディー信号を格納するように構成された請求項8に記載のレジスターファイル。
- 前記レジスターの各々は、複数のセルを含み、前記セルのうちの1つは、前記レディー信号を格納するように構成された請求項9に記載のレジスターファイル。
- 前記アドレスされたレジスターに対する読取動作をディセーブルする手段は更に、前記受け取ったアドレスに応じてレジスターイネーブル信号を生成し、前記アドレスされたレジスターからのレディー信号を用いて、前記レジスターイネーブル信号をゲート制御するように構成されており、前記ゲート制御されたレジスターイネーブル信号は、前記アドレスされたレジスター内のデータが有効であれば、前記アドレスされたレジスターにおける読取動作をイネーブルするために使用される請求項10に記載のレジスターファイル。
- 前記レジスターのうちの何れか1つのアドレス及び制御信号を受け取り、前記制御信号に基づいて、前記レジスターのうちの何れか1つのレディー信号を変更する手段を更に備える請求項9に記載のレジスターファイル。
- 複数のレジスターを有するレジスターファイルにアクセスする方法であって、
前記レジスターのうちの何れか1つのアドレスを受け取ることと、
アドレスされたレジスター内のデータが無効であることに応じて、前記アドレスされたレジスターに対する読取動作をディセーブルすることと
を備える方法。 - 前記レジスターの各々は、そのデータが無効であるかどうかを示すレディー信号を格納するように構成され、前記アドレスされたレジスター内のレディー信号に応じて、前記アドレスされたレジスターに対する読取動作がディセーブルされる請求項13に記載の方法。
- 前記レジスターの各々は、複数のセルを含み、前記セルのうちの1つは、前記レディー信号を格納するように構成された請求項14に記載の方法。
- 前記アドレスされたレジスターに対する読取動作は、前記アドレスされたレジスターからのレディー信号とともに受け取られたアドレスから復号されたレジスターイネーブル信号をゲートオフすることによって拒否される請求項15に記載の方法。
- 前記レジスターイネーブル信号は、AND機能を用いてゲートオフされる請求項16に記載の方法。
- 前記アドレスされたレジスター内のレディー信号を変更して、そのデータが無効であることを示すことを更に備える請求項14に記載の方法。
- 前記アドレスされたレジスターのアドレスが受け取られる前に、前記アドレスされたレジスター内のレディー信号が変更されてそのデータが無効であることが示される請求項18に記載の方法。
- 前記アドレスされたレジスターに対する読取動作がディセーブルされた後に、前記アドレスされたレジスター内のレディー信号を変更し、前記データが有効であることを示すことを更に備える請求項19に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/201,542 US7698536B2 (en) | 2005-08-10 | 2005-08-10 | Method and system for providing an energy efficient register file |
US11/201,542 | 2005-08-10 | ||
PCT/US2006/031298 WO2007021888A2 (en) | 2005-08-10 | 2006-08-09 | Method and system for providing an energy efficient register file |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009505236A true JP2009505236A (ja) | 2009-02-05 |
JP5199090B2 JP5199090B2 (ja) | 2013-05-15 |
Family
ID=37563790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008526215A Expired - Fee Related JP5199090B2 (ja) | 2005-08-10 | 2006-08-09 | エネルギーの効率的なレジスターファイルを提供する方法及びシステム |
Country Status (9)
Country | Link |
---|---|
US (1) | US7698536B2 (ja) |
EP (1) | EP1913468B1 (ja) |
JP (1) | JP5199090B2 (ja) |
KR (1) | KR101016132B1 (ja) |
CN (1) | CN101278258B (ja) |
CA (1) | CA2617858C (ja) |
IL (1) | IL189275A0 (ja) |
RU (1) | RU2400804C2 (ja) |
WO (1) | WO2007021888A2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020184566A1 (en) * | 2001-06-01 | 2002-12-05 | Michael Catherwood | Register pointer trap |
US20070249360A1 (en) * | 2005-12-22 | 2007-10-25 | Arnab Das | Methods and aparatus related to determining, communicating, and/or using delay information in a wireless communications system |
US8145866B2 (en) * | 2008-05-27 | 2012-03-27 | Micron Technology, Inc. | Selective register reset |
US10078515B2 (en) | 2011-10-03 | 2018-09-18 | International Business Machines Corporation | Tracking operand liveness information in a computer system and performing function based on the liveness information |
US9224439B2 (en) | 2012-06-29 | 2015-12-29 | Freescale Semiconductor, Inc. | Memory with word line access control |
US9672938B2 (en) | 2014-04-22 | 2017-06-06 | Nxp Usa, Inc. | Memory with redundancy |
KR20170008999A (ko) * | 2015-07-15 | 2017-01-25 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리의 동작 방법 |
CN110609706B (zh) * | 2019-06-13 | 2022-02-22 | 眸芯科技(上海)有限公司 | 配置寄存器的方法及应用 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07200395A (ja) * | 1993-09-27 | 1995-08-04 | Advanced Risc Mach Ltd | データメモリ |
JPH07262002A (ja) * | 1994-03-17 | 1995-10-13 | Toshiba Corp | 論理回路 |
JP2001209537A (ja) * | 2000-01-24 | 2001-08-03 | Hewlett Packard Co <Hp> | データハザード検出システム |
JP2003045189A (ja) * | 2001-07-31 | 2003-02-14 | Fujitsu Ltd | 半導体メモリ |
JP2004523827A (ja) * | 2001-01-18 | 2004-08-05 | インフィネオン テクノロジーズ アクチェンゲゼルシャフト | 補助レジスタバンクを有するマイクロプロセッサ回路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4891753A (en) * | 1986-11-26 | 1990-01-02 | Intel Corporation | Register scorboarding on a microprocessor chip |
US5014237A (en) | 1988-10-31 | 1991-05-07 | Tandon Corporation | Disk drive controller system with enhanced communications interface |
RU2111544C1 (ru) | 1994-09-28 | 1998-05-20 | Инновационная компания "ЧИП" | Способ кодирования и декодирования двоичной информации (варианты) |
US5675758A (en) | 1994-11-15 | 1997-10-07 | Advanced Micro Devices, Inc. | Processor having primary integer execution unit and supplemental integer execution unit for performing out-of-order add and move operations |
US6629194B2 (en) | 2001-05-31 | 2003-09-30 | Intel Corporation | Method and apparatus for low power memory bit line precharge |
US20060277425A1 (en) * | 2005-06-07 | 2006-12-07 | Renno Erik K | System and method for power saving in pipelined microprocessors |
-
2005
- 2005-08-10 US US11/201,542 patent/US7698536B2/en not_active Expired - Fee Related
-
2006
- 2006-08-09 CN CN2006800367457A patent/CN101278258B/zh not_active Expired - Fee Related
- 2006-08-09 JP JP2008526215A patent/JP5199090B2/ja not_active Expired - Fee Related
- 2006-08-09 CA CA2617858A patent/CA2617858C/en not_active Expired - Fee Related
- 2006-08-09 RU RU2008108966/09A patent/RU2400804C2/ru not_active IP Right Cessation
- 2006-08-09 WO PCT/US2006/031298 patent/WO2007021888A2/en active Application Filing
- 2006-08-09 EP EP06789683.7A patent/EP1913468B1/en not_active Not-in-force
- 2006-08-09 KR KR1020087005456A patent/KR101016132B1/ko not_active IP Right Cessation
-
2008
- 2008-02-04 IL IL189275A patent/IL189275A0/en unknown
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07200395A (ja) * | 1993-09-27 | 1995-08-04 | Advanced Risc Mach Ltd | データメモリ |
JPH07262002A (ja) * | 1994-03-17 | 1995-10-13 | Toshiba Corp | 論理回路 |
JP2001209537A (ja) * | 2000-01-24 | 2001-08-03 | Hewlett Packard Co <Hp> | データハザード検出システム |
JP2004523827A (ja) * | 2001-01-18 | 2004-08-05 | インフィネオン テクノロジーズ アクチェンゲゼルシャフト | 補助レジスタバンクを有するマイクロプロセッサ回路 |
JP2003045189A (ja) * | 2001-07-31 | 2003-02-14 | Fujitsu Ltd | 半導体メモリ |
Non-Patent Citations (2)
Title |
---|
JPN6012003997; Jessica H. Tseng et al.: '"Energy-Efficient Register Access"' Proceedings. 13th Symposium on Integrated Circuits and Systems Design, 2000. , 20000924, pages: 377-382, IEEE * |
JPN7012000273; Jessica Hui-Chun Tseng: '"Energy-efficient register file Design"' Partial fulfillment of the requirements for the degree of Master of Science in Electrical Engineerin , 19991222, pages:1-70, MIT * |
Also Published As
Publication number | Publication date |
---|---|
US20070038826A1 (en) | 2007-02-15 |
CA2617858A1 (en) | 2007-02-22 |
KR20080033512A (ko) | 2008-04-16 |
EP1913468B1 (en) | 2017-10-18 |
RU2400804C2 (ru) | 2010-09-27 |
WO2007021888A2 (en) | 2007-02-22 |
CA2617858C (en) | 2011-02-15 |
CN101278258B (zh) | 2013-03-27 |
KR101016132B1 (ko) | 2011-02-17 |
RU2008108966A (ru) | 2009-09-20 |
EP1913468A2 (en) | 2008-04-23 |
JP5199090B2 (ja) | 2013-05-15 |
US7698536B2 (en) | 2010-04-13 |
IL189275A0 (en) | 2008-08-07 |
WO2007021888A3 (en) | 2007-08-09 |
CN101278258A (zh) | 2008-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5199090B2 (ja) | エネルギーの効率的なレジスターファイルを提供する方法及びシステム | |
JP4057114B2 (ja) | キャッシュを有するデータ処理システムおよびそのための方法 | |
KR102556115B1 (ko) | 캘리브레이션 지원을 갖는 메모리 내에서의 지연 후-기록 | |
KR101145966B1 (ko) | 독립적인 액세스 및 프리차지를 갖춘 메모리 | |
US20060168393A1 (en) | Apparatus and method for dependency tracking and register file bypass controls using a scannable register file | |
US10657065B2 (en) | Delayed write-back in memory | |
JP5096353B2 (ja) | 仮想接地を制御してcamramを分割するための回路とその方法 | |
US6961276B2 (en) | Random access memory having an adaptable latency | |
KR101343228B1 (ko) | 메모리에서의 피크 전력 관리를 위한 메커니즘 | |
JP4395511B2 (ja) | マルチcpuシステムのメモリアクセス性能を改善する方法及び装置 | |
EP3570286B1 (en) | Apparatus for simultaneous read and precharge of a memory | |
US8432756B1 (en) | Collision prevention in a dual port memory | |
US8570827B2 (en) | Physical organization of memory to reduce power consumption | |
JPWO2006001078A1 (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120501 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120510 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120530 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130207 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5199090 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |