JP2009302935A - シンボル同期回路 - Google Patents

Abstract

【課題】
シンボル同期回路に於いて、デジタル通信の復調に於ける同期を迅速に精度よく行える様にする。
【解決手段】
電圧制御発振器１と、該電圧制御発振器からの出力を分周する分周器２と、受信信号中の信号変換点を検出し、検出点での前記分周器からの信号をラッチして位相差信号として出力する位相差検出部１５，１８と、前記位相差信号をフィードバック信号１０に変換して前記電圧制御発振器に入力する位相信号変換部４，１６，１７とを具備する。
【選択図】 図１

Description

本発明は、デジタル通信に使用される受信装置に於いて、受信信号を復調する為に必要な同期をとる為のシンボル同期回路に関するものである。

デジタル通信では、信号の復調を行う際、受信シンボルを判定するのに、送信シンボルと受信シンボルの同期（以下クロック同期と称する）をとる必要がある。

クロック同期は、受信された信号からシンボルの基本成分（送信側クロック）を抽出し、その信号と受信側で発生したクロック信号（受信側クロック）との位相を比較し、自身のクロック位相を送信側クロックに合せ、そのクロックを基に受信信号の再生に必要な種々のタイミングを生成する。

図４は、従来の代表的なシンボル同期回路を示している。

図４中、１は電圧制御発振器、２は分周器、３は位相比較器、４はループフィルタ、５はタンク回路、６は整形器を示す。

受信信号７を歪ませ、前記タンク回路５は前記受信信号７の基本周波数と同調した信号を抽出し、更に抽出した信号を前記整形器６により整形して参照信号（送信側クロック）８を出力する。

又、受信側で前記電圧制御発振器１、前記分周器２により発振器周波数を所要に分周した被同調信号（受信側クロック）９を出力する。

前記送信側クロック８と前記受信側クロック９との位相のずれを前記位相比較器３で検出し、前記ループフィルタ４によりノイズが除去された後、位相差のフィードバック信号１０として前記電圧制御発振器１に入力される。該電圧制御発振器１は前記分周器２への印加電圧を制御して前記受信側クロック９の周波数と前記送信側クロック８とを一致させ、送受信間での同期を取る。

上記した従来のシンボル同期回路では、位相の比較により同期を取っており、周期的な信号同士の同期に対しては有効であるが、デジタル通信での信号ではデータ系列に繰返しがない。この為、送信側のデータ系列に繰返しのない信号と受信側の繰返しのある信号との比較となり、信号のない時でも位相を比較することになる。

前記位相比較器３での位相の比較結果は、前記ループフィルタ４により平均化されるが、信号のない場合を含んだ平均化が実際の位相のずれに影響を及す場合は、前記フィードバック信号１０は実際の位相のずれを反映していないことになり、同期に問題を生じる。

特開昭６３−１４２７２１号公報

本発明は斯かる実情に鑑み、デジタル通信の復調に於ける同期を迅速に精度よく行える様にするものである。

本発明は、電圧制御発振器と、該電圧制御発振器からの出力を分周する分周器と、受信信号中の信号変換点を検出し、検出点での前記分周器からの信号をラッチして位相差信号として出力する位相差検出部と、前記位相差信号をフィードバック信号に変換して前記電圧制御発振器に入力する位相信号変換部とを具備するシンボル同期回路に係るものである。

本発明によれば、電圧制御発振器と、該電圧制御発振器からの出力を分周する分周器と、受信信号中の信号変換点を検出し、検出点での前記分周器からの信号をラッチして位相差信号として出力する位相差検出部と、前記位相差信号をフィードバック信号に変換して前記電圧制御発振器に入力する位相信号変換部とを具備するので、受信信号中の信号変換点が検出されない場合は、現状の位相制御が維持され、データ系列に左右されない精度の高い同期制御が実現されるという優れた効果を発揮する。

以下、図面を参照しつつ本発明を実施する為の最良の形態を説明する。

先ず、図１に於いて、本発明に係るシンボル同期回路の概略を説明する。尚、この回路は無線受信機の一部を構成する。

図１中、図４中で示したものと同等のものには同符号を付してあり、１は電圧制御発振器、２は分周器、４はループフィルタ、１５はラッチ回路、１６は特性変換テーブル、１７はＤ／Ａ変換器、１８は変換点検出器を示している。ここで、前記ラッチ回路１５、前記変換点検出器１８は、後述する様に位相差を検出し、位相差信号を出力すると共に次に位相差を検出する迄、位相差信号を保持する位相差検出部を構成する。又、前記特性変換テーブル１６、前記Ｄ／Ａ変換器１７、前記ループフィルタ４は、前記位相差検出部からの信号をフィードバック信号１０に変換する位相信号変換部を構成する。

図２を参照して本発明の作用を説明する。

前記電圧制御発振器１からの基本クロック信号２１が前記分周器２で順次１／２分周されることで信号ａ，ｂ，ｃ，ｄ，ｅが得られる。該信号ａ，ｂ，ｃ，ｄ，ｅは、図２（Ａ）に示される様に、前記基本クロック信号２１に対してそれぞれ２⁰ ，２¹ ，２² ，２³ ，２⁴ を示す。又、１０進数に変換した位相値を図２（Ｂ）に示す。

図２（Ａ）、図２（Ｂ）を参照すると、０〜７は位相進みで、８〜１５は位相遅れを示す。

前記信号ａ，ｂ，ｃ，ｄ，ｅは、前記ラッチ回路１５に入力され、又該ラッチ回路１５からの出力は前記変換点検出器１８からの変換点信号２３によりラッチされる。

前記ラッチ回路１５からの出力は前記特性変換テーブル１６に入力され、該特性変換テーブル１６に於いて所要のデジタルコード化され、前記Ｄ／Ａ変換器１７に入力され、該Ｄ／Ａ変換器１７によってアナログ信号２４に変換される（図２（Ｅ）参照）。

該アナログ信号２４は前記ループフィルタ４によってサンプリングノイズが除去され、前記フィードバック信号１０として前記電圧制御発振器１に入力される（図２（Ｆ）参照）。

受信信号を検波して得られた受信検波信号２２は、前記変換点検出器１８に入力される（図２（Ｃ）参照）。該変換点検出器１８は、前記受信検波信号２２の信号変換点、即ち、０から１へ、或は１から０へ切換わる信号変換点（シンボル変換点）で前記変換点信号２３をパルス信号として前記ラッチ回路１５に発する（図２（Ｄ）参照）。

該ラッチ回路１５は、前記変換点信号２３の信号により前記分周器２からの前記信号ａ，ｂ，ｃ，ｄ，ｅをラッチする。この結果、前記ラッチ回路１５から出力される信号は、前記変換点信号２３が入力された時点のカウンタ値となる（図２（Ｂ）中(２)の値で示される）。

この時のカウンタ値は、受信側で発する前記基本クロック信号２１と受信信号との位相差であり、進相／遅相のいずれかの状態、位相差の大きさを２進数で定量化した値である。尚、図２（Ｂ）では１０進数に変換して示している。

従って、図２で示す状態は、位相が進んだ状態で、位相差の大きさは２である。

図２（Ｅ）に示される様に、前記特性変換テーブル１６からの出力特性は、２進数で出力される位相差に対応して直線的な関係で信号が出力される様に設定されている。前記Ｄ／Ａ変換器１７は前記特性変換テーブル１６からの信号をオフセットバイナリで出力し、前記Ｄ／Ａ変換器１７からの前記アナログ信号２４の出力は、前記特性変換テーブル１６からの信号に対応して進み、遅れ対応した＋、−電圧が出力される。尚、前記Ｄ／Ａ変換器１７から出力される前記アナログ信号２４は、位相差２に対応し出力特性に関係付けられた電圧である。

前記Ｄ／Ａ変換器１７からの前記アナログ信号２４は前記ループフィルタ４を通すことで、高周波成分が除去される。従って、前記ループフィルタ４から出力される前記フィードバック信号１０（電圧）は、細かい階段状の波形でなくなる（図２（Ｆ）参照）。

前記電圧制御発振器１では、前記フィードバック信号１０に基づき位相ずれが解消される様に前記基本クロック信号２１の修正が行われる。又、前記変換点検出器１８から前記変換点信号２３が出力されない場合は、前記ラッチ回路１５で出力が保持されているので、前記電圧制御発振器１への前記フィードバック信号１０は現状が維持される。

上記した様に、本発明では受信信号から強制的に基本波を抽出し、常に位相補正をするのではなく、受信信号から信号変換点を検出した時のみ位相補正のフィードバック制御を行うので、データ系列、即ち、信号変換点の発生状態、有無に拘らず、適正な制御ループが達成される。

次に、図３は、前記特性変換テーブル１６の出力特性を非線形に設定した場合を示している。

図示では、位相値（図２（Ｂ）参照）が、０〜３（位相進み）、１５〜１３（位相遅れ）の場合は、僅かな位相補正であり、４〜７（位相進み）、１２〜８（位相遅れ）の場合は、大きな位相補正となる。従って、僅かな位相補正の場合は、微調の状態になり、大きな位相補正の場合は、粗調状態になり、位相ずれの大小により適正な制御が可能である。

図３で示す出力特性では、０〜３（位相進み）、１５〜１３（位相遅れ）の場合は、変化率を小さく、４〜７（位相進み）、１２〜８（位相遅れ）の場合は、変化率を大きく設定し、微調／粗調が反映される様にしている。

而して、本発明では、前記特性変換テーブル１６の出力特性を変更することで、シンボル同期回路の位相補正特性を簡単に変更することができ、回線に適した位相制御を簡単に実現できる。又、感度に関わる特性の変更が可能であり、性能上一部の部品に負担を掛ける等の回避が可能となる。

本発明の実施の形態に係るシンボル同期回路の概略構成図である。 該シンボル同期回路の各部位に於ける信号を示す説明図である。 該シンボル同期回路に於ける特性変換テーブルの変更した特性を示す線図である。 従来のシンボル同期回路の概略構成図である。

符号の説明

１ 電圧制御発振器
２ 分周器
４ ループフィルタ
１０ フィードバック信号
１５ ラッチ回路
１６ 特性変換テーブル
１７ Ｄ／Ａ変換器
１８ 変換点検出器
２１ 基本クロック信号
２２ 受信検波信号
２４ アナログ信号

Claims (1)

1. 電圧制御発振器と、該電圧制御発振器からの出力を分周する分周器と、受信信号中の信号変換点を検出し、検出点での前記分周器からの信号をラッチして位相差信号として出力する位相差検出部と、前記位相差信号をフィードバック信号に変換して前記電圧制御発振器に入力する位相信号変換部とを具備することを特徴とするシンボル同期回路。

Images