JP2009289162A - 制御プログラム及び試験方案自動作成装置 - Google Patents
制御プログラム及び試験方案自動作成装置 Download PDFInfo
- Publication number
- JP2009289162A JP2009289162A JP2008143093A JP2008143093A JP2009289162A JP 2009289162 A JP2009289162 A JP 2009289162A JP 2008143093 A JP2008143093 A JP 2008143093A JP 2008143093 A JP2008143093 A JP 2008143093A JP 2009289162 A JP2009289162 A JP 2009289162A
- Authority
- JP
- Japan
- Prior art keywords
- control program
- test plan
- specification information
- source code
- functional specification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stored Programmes (AREA)
- Debugging And Monitoring (AREA)
Abstract
【課題】自動生成されたプログラムが実際に要求された機能仕様を満足しているか否かを試験するための試験方案を自動的に作成することができる制御プログラム及び試験方案自動作成装置を得る。
【解決手段】制御プログラム及び試験方案自動作成装置において、制御プログラムの機能仕様情報の入力を受け、機能仕様情報から制御プログラムの基本構造を解釈する機能仕様情報入力手段と、機能仕様情報に基づいて、制御対象を制御する上での標準的な処理を部品化した標準部品と制御プログラムが適用されるプロジェクトに固有な処理を部品化したプロジェクト固有部品とを結合し制御プログラムの完成形ソースコードを生成するソースコード自動作成手段と、この完成形ソースコードが機能仕様を満足しているか否かを試験するための試験方案を、機能仕様情報に基づいて生成する試験方案自動作成手段と、を備える。
【選択図】図3
【解決手段】制御プログラム及び試験方案自動作成装置において、制御プログラムの機能仕様情報の入力を受け、機能仕様情報から制御プログラムの基本構造を解釈する機能仕様情報入力手段と、機能仕様情報に基づいて、制御対象を制御する上での標準的な処理を部品化した標準部品と制御プログラムが適用されるプロジェクトに固有な処理を部品化したプロジェクト固有部品とを結合し制御プログラムの完成形ソースコードを生成するソースコード自動作成手段と、この完成形ソースコードが機能仕様を満足しているか否かを試験するための試験方案を、機能仕様情報に基づいて生成する試験方案自動作成手段と、を備える。
【選択図】図3
Description
この発明は、制御プログラム及び試験方案自動作成装置に関するものである。
従来における制御プログラム自動作成装置においては、標準部分とシステム特化部分とを明確に分離してプログラムの保守性を向上させたトラッキング機能プログラムを自動生成するものとして、トラッキング基本情報及びトラッキング動作情報を入力情報として取り込むトラッキング情報入力部と、前記入力情報に対応したトラッキング機能標準部品を格納するとともに、前記入力情報を解析して前記トラッキング機能標準部品からの結合を行うことにより、トラッキング機能プログラムソースを自動生成するプログラム自動生成部と、を備え、前記トラッキング情報入力部は、システム特化処理関数コールバック定義部を含み、前記システム特化処理関数コールバック定義部からの入力情報に基づいて、システム特化処理関数をコールバックすることにより、前記トラッキング機能標準部品以外の処理を実行可能なプログラムソースを前記トラッキング機能プログラムソースとして自動生成するものが知られている(例えば、特許文献1参照)。
しかしながら、特許文献1に示された従来における制御プログラム自動作成装置においては、トラッキング基本情報及びトラッキング動作情報、すなわち当該プログラムの機能仕様情報に基づいてプログラムのソースコードを自動生成することはできるものの、この自動生成されたプログラムが実際に要求された機能仕様を満足しているか否かを試験するための試験方案は自動的には作成されないため、別途、機能仕様情報が記載された仕様書を参照しながら手作業により作成することが必要である。
このように、人の手により試験方案を作成することが必要であるために、作業効率が良くなく作業工数が多くなってしまうという課題、要求された機能仕様を満足しているか否かを試験するために必要な試験内容の全てを網羅することができず、試験内容に抜け漏れ等の不備が生じてしまうおそれがあるという課題や、試験方案の記述方式といった形式的な面がプロジェクト毎に異なってしまい、保守管理等に不都合であるという課題がある。
このように、人の手により試験方案を作成することが必要であるために、作業効率が良くなく作業工数が多くなってしまうという課題、要求された機能仕様を満足しているか否かを試験するために必要な試験内容の全てを網羅することができず、試験内容に抜け漏れ等の不備が生じてしまうおそれがあるという課題や、試験方案の記述方式といった形式的な面がプロジェクト毎に異なってしまい、保守管理等に不都合であるという課題がある。
この発明は、前述のような課題を解決するためになされたもので、自動生成されたプログラムが実際に要求された機能仕様を満足しているか否かを試験するための試験方案を自動的に作成することができ、作業効率を向上することができる制御プログラム及び試験方案自動作成装置を得るものである。
この発明に係る制御プログラム及び試験方案自動作成装置においては、制御プログラムに要求される機能仕様に関する情報である機能仕様情報の入力を受け、前記機能仕様情報から前記制御プログラムの基本構造を解釈する機能仕様情報入力手段と、前記機能仕様情報に基づいて、前記制御プログラムの制御対象を制御する上での標準的な処理を部品化した標準部品と前記制御プログラムが適用されるプロジェクトに固有な処理を部品化したプロジェクト固有部品とを結合し前記制御プログラムの完成形ソースコードを生成するソースコード自動作成手段と、前記ソースコード自動作成手段が生成した前記制御プログラムの前記完成形ソースコードが前記機能仕様を満足しているか否かを試験するための試験方案を、前記機能仕様情報に基づいて生成する試験方案自動作成手段と、を備えた構成とする。
この発明は制御プログラム及び試験方案自動作成装置において、制御プログラムに要求される機能仕様に関する情報である機能仕様情報の入力を受け、前記機能仕様情報から前記制御プログラムの基本構造を解釈する機能仕様情報入力手段と、前記機能仕様情報に基づいて、前記制御プログラムの制御対象を制御する上での標準的な処理を部品化した標準部品と前記制御プログラムが適用されるプロジェクトに固有な処理を部品化したプロジェクト固有部品とを結合し前記制御プログラムの完成形ソースコードを生成するソースコード自動作成手段と、前記ソースコード自動作成手段が生成した前記制御プログラムの前記完成形ソースコードが前記機能仕様を満足しているか否かを試験するための試験方案を、前記機能仕様情報に基づいて生成する試験方案自動作成手段と、を備えた構成としたことで、自動生成されたプログラムが実際に要求された機能仕様を満足しているか否かを試験するための試験方案を自動的に作成することができ、作業効率を向上することができるという効果を奏する。
この発明を添付の図面に従い説明する。各図を通じて同符号は同一部分又は相当部分を示しており、その重複説明は適宜に簡略化又は省略する。
実施の形態1.
図1から図5は、この発明の実施の形態1に関するもので、図1は制御プログラム及び試験方案自動作成装置の全体構成概略を示すブロック図、図2は二次記憶装置に格納された機能仕様情報の構成を示す説明図、図3は主記憶装置に格納された情報解析処理部の構成を示すブロック図、図4は制御プログラム及び試験方案自動作成装置の動作を示すフロー図、図5は制御プログラム及び試験方案自動作成装置を用いて鉄鋼プラントにおけるトラッキング制御プログラムの完成形ソースコード及び試験方案を作成する処理の流れの具体例を示す説明図である。
図において1は制御プログラム及び試験方案自動作成装置を構成する計算機の主記憶装置であり、例えば半導体メモリを用いたRAM(ランダムアクセスメモリ)等からなる。そして、2は例えば磁気記憶装置等からなる二次記憶装置である。
3は、前記主記憶装置1及び前記二次記憶装置2に格納された情報、並びに、キーボードやマウス等の入力機器4を通じて入力された情報等に基づいて演算処理を行う中央演算処理装置であるCPUであり、このCPU3による演算処理結果等は、例えばCRTモニタからなるディスプレイ5に表示される。
図1から図5は、この発明の実施の形態1に関するもので、図1は制御プログラム及び試験方案自動作成装置の全体構成概略を示すブロック図、図2は二次記憶装置に格納された機能仕様情報の構成を示す説明図、図3は主記憶装置に格納された情報解析処理部の構成を示すブロック図、図4は制御プログラム及び試験方案自動作成装置の動作を示すフロー図、図5は制御プログラム及び試験方案自動作成装置を用いて鉄鋼プラントにおけるトラッキング制御プログラムの完成形ソースコード及び試験方案を作成する処理の流れの具体例を示す説明図である。
図において1は制御プログラム及び試験方案自動作成装置を構成する計算機の主記憶装置であり、例えば半導体メモリを用いたRAM(ランダムアクセスメモリ)等からなる。そして、2は例えば磁気記憶装置等からなる二次記憶装置である。
3は、前記主記憶装置1及び前記二次記憶装置2に格納された情報、並びに、キーボードやマウス等の入力機器4を通じて入力された情報等に基づいて演算処理を行う中央演算処理装置であるCPUであり、このCPU3による演算処理結果等は、例えばCRTモニタからなるディスプレイ5に表示される。
前記主記憶装置1には、情報解析処理部6が格納されている。
そして、前記二次記憶装置2には、当該制御プログラムに要求される機能仕様に関する情報である機能仕様情報7、鉄鋼プラント等の制御対象を制御する上での標準的な処理を部品化した標準部品8(制御対象が鉄鋼プラントである場合には、例えば熱間圧延プロセスライン用部品が該当する)、及び、当該制御プログラムが適用されるプロジェクトに固有な処理を部品化したプロジェクト固有部品9が格納されており、また、制御プログラム及び試験方案自動作成装置により自動作成された、当該制御プログラムの自動作成ソースコード10、及び、この自動作成ソースコード10(プログラム)が機能仕様を満足しているか否かを試験するための自動作成試験方案11も格納される。
そして、前記二次記憶装置2には、当該制御プログラムに要求される機能仕様に関する情報である機能仕様情報7、鉄鋼プラント等の制御対象を制御する上での標準的な処理を部品化した標準部品8(制御対象が鉄鋼プラントである場合には、例えば熱間圧延プロセスライン用部品が該当する)、及び、当該制御プログラムが適用されるプロジェクトに固有な処理を部品化したプロジェクト固有部品9が格納されており、また、制御プログラム及び試験方案自動作成装置により自動作成された、当該制御プログラムの自動作成ソースコード10、及び、この自動作成ソースコード10(プログラム)が機能仕様を満足しているか否かを試験するための自動作成試験方案11も格納される。
前記二次記憶装置2に格納されている前記機能仕様情報7は、UML(Unified Modeling Language:統一モデリング言語)により記述されており、大きくは、当該制御プログラムにより構成されるシステムの静的な構造を表す構造図12と、当該システムの動的な振る舞いを表す振る舞い図13と、に二分される。
そして、より具体的には、この構造図12は、当該システムを構成するクラス(概念)とこれらのクラス間に存在する関係を表現するクラス図12a、これらのクラスを実体化して生成されたオブジェクト間の関係を表現するオブジェクト図12b及び当該システムの物理的な構成要素を含むコンポーネント同士の依存関係等を表現するコンポーネント図12cを含み、また、この振る舞い図13は、オブジェクト間の相互作用を時系列に沿って表現したシーケンス図13a、当該システムの処理フローを表現するアクティビティ図13b及びオブジェクトの状態の相互作用による遷移過程を表現するステートマシン図13cを含む(図2)。
換言すれば、前記構造図12はプログラムがどのようなクラスやオブジェクトで構成されているのかを定義するものであり、前記振る舞い図13は前記構造図12で定義したオブジェクト間でどのようなタイミングでどのようなメッセージが相互作用しているか、すなわち、これらのオブジェクト間で、トラッキング等のトリガーによりイベントが発生したときに、どのような処理を実行させていくかを定義するものである。
なお、前記振る舞い図13においては、各オブジェクトの状態や各条件分岐処理に対して名前が定義されるとともに、各条件分岐処理に対してはその処理内容の文書が定義される。
そして、より具体的には、この構造図12は、当該システムを構成するクラス(概念)とこれらのクラス間に存在する関係を表現するクラス図12a、これらのクラスを実体化して生成されたオブジェクト間の関係を表現するオブジェクト図12b及び当該システムの物理的な構成要素を含むコンポーネント同士の依存関係等を表現するコンポーネント図12cを含み、また、この振る舞い図13は、オブジェクト間の相互作用を時系列に沿って表現したシーケンス図13a、当該システムの処理フローを表現するアクティビティ図13b及びオブジェクトの状態の相互作用による遷移過程を表現するステートマシン図13cを含む(図2)。
換言すれば、前記構造図12はプログラムがどのようなクラスやオブジェクトで構成されているのかを定義するものであり、前記振る舞い図13は前記構造図12で定義したオブジェクト間でどのようなタイミングでどのようなメッセージが相互作用しているか、すなわち、これらのオブジェクト間で、トラッキング等のトリガーによりイベントが発生したときに、どのような処理を実行させていくかを定義するものである。
なお、前記振る舞い図13においては、各オブジェクトの状態や各条件分岐処理に対して名前が定義されるとともに、各条件分岐処理に対してはその処理内容の文書が定義される。
前記主記憶装置1に格納された前記情報解析処理部6は、前記機能仕様情報7の前記構造図12及び前記振る舞い図13の入力処理を行う入力処理機能6a、入力された前記構造図12及び前記振る舞い図13の内容の整合性をチェックする入力データ整合性チェック機能6b、入力された前記構造図12及び前記振る舞い図13の内容に基づいて必要な前記標準部品8の結合処理を行う標準部品結合機能6c、入力された前記構造図12及び前記振る舞い図13の内容に基づいて前記標準部品8が適用されないプロジェクト固有の処理に必要な前記プロジェクト固有部品9の結合処理を行うプロジェクト固有部品結合機能6d、前記標準部品結合機能6c及び前記プロジェクト固有部品結合機能6dの結合処理結果に基づいて当該制御プログラムの完成形ソースコードを生成し、前記自動作成ソースコード10として出力するソースコード自動作成機能6e、及び、前記自動作成ソースコード10が機能仕様を満足しているか否かを試験するための試験方案を、入力された前記構造図12及び前記振る舞い図13の内容に基づいて生成し、前記自動作成試験方案11として出力する試験方案自動作成機能6fから構成されている。
そして、前記入力機器4、前記入力処理機能6a及び前記入力データ整合性チェック機能6bは機能仕様情報入力手段を構成し、前記標準部品結合機能6c、前記プロジェクト固有部品結合機能6d及び前記ソースコード自動作成機能6eはソースコード自動作成手段を構成し、前記試験方案自動作成機能6fは試験方案自動作成手段を構成している。
また、前記入力機器4及び前記入力処理機能6aは自動作成対象選択手段の構成要素でもある。
また、前記入力機器4及び前記入力処理機能6aは自動作成対象選択手段の構成要素でもある。
図4は、この実施の形態における制御プログラム及び試験方案自動作成装置の動作を示すフロー図である。
まず、前もって前記二次記憶装置2には前記標準部品8が格納された状態となっており、また、処理に先立ち、当該制御プログラムの前記機能仕様情報7すなわち前記構造図12及び前記振る舞い図13、並びに、当該プロジェクトに対応する前記プロジェクト固有部品9を予め前記入力機器4を通じて入力しておく。
ステップS0においてユーザにより前記入力機器4を通じて自動作成指示がなされると、ステップS1において前記入力処理機能6aは、この自動作成指示がソースコード自動作成指示であるのか、試験方案作成指示であるのかを判定する。この判定において、ユーザにより前記入力機器4を通じてなされた自動作成指示がソースコード自動作成指示であると判定された場合には、ステップS2へと移行する。
ステップS2では、前記入力処理機能6aにおいてソースコード作成用入力処理が実行され、予めユーザが前記入力機器4を通じて入力した前記機能仕様情報7(前記構造図12及び前記振る舞い図13)が前記二次記憶装置2から前記主記憶装置1へと取り込まれる。
まず、前もって前記二次記憶装置2には前記標準部品8が格納された状態となっており、また、処理に先立ち、当該制御プログラムの前記機能仕様情報7すなわち前記構造図12及び前記振る舞い図13、並びに、当該プロジェクトに対応する前記プロジェクト固有部品9を予め前記入力機器4を通じて入力しておく。
ステップS0においてユーザにより前記入力機器4を通じて自動作成指示がなされると、ステップS1において前記入力処理機能6aは、この自動作成指示がソースコード自動作成指示であるのか、試験方案作成指示であるのかを判定する。この判定において、ユーザにより前記入力機器4を通じてなされた自動作成指示がソースコード自動作成指示であると判定された場合には、ステップS2へと移行する。
ステップS2では、前記入力処理機能6aにおいてソースコード作成用入力処理が実行され、予めユーザが前記入力機器4を通じて入力した前記機能仕様情報7(前記構造図12及び前記振る舞い図13)が前記二次記憶装置2から前記主記憶装置1へと取り込まれる。
そして、次のステップS3において、前記入力データ整合性チェック機能6bはステップS2において前記主記憶装置1に取り込まれた前記構造図12及び前記振る舞い図13の内容から制御プログラムの基本構造を解釈した上で、前記構造図12及び前記振る舞い図13の内容に関して整合性がとれているか否かについてのチェックが行われた後、ステップS4へと移行する。
このステップS4では、前記入力データ整合性チェック機能6bにより、ステップS3におけるチェックの結果に対し、前記構造図12及び前記振る舞い図13の内容に関して整合性がとれているか否かについて、すなわち入力データに異常があるか否かについて判定がなされる。この判定において、前記構造図12及び前記振る舞い図13の内容に関して整合性がとれていない、すなわち入力データに異常があると判定された場合には、ステップS5へと移行して前記ディスプレイ5にその旨のエラー出力を表示した後、ステップS6に至り一連の動作フローを終了する。
一方、ステップS4の判定において、ステップS3でのチェックの結果、前記構造図12及び前記振る舞い図13の内容に関して整合性がとれている、すなわち入力データに異常がなく正常であると判定された場合には、ステップS7へと移行する。
このステップS4では、前記入力データ整合性チェック機能6bにより、ステップS3におけるチェックの結果に対し、前記構造図12及び前記振る舞い図13の内容に関して整合性がとれているか否かについて、すなわち入力データに異常があるか否かについて判定がなされる。この判定において、前記構造図12及び前記振る舞い図13の内容に関して整合性がとれていない、すなわち入力データに異常があると判定された場合には、ステップS5へと移行して前記ディスプレイ5にその旨のエラー出力を表示した後、ステップS6に至り一連の動作フローを終了する。
一方、ステップS4の判定において、ステップS3でのチェックの結果、前記構造図12及び前記振る舞い図13の内容に関して整合性がとれている、すなわち入力データに異常がなく正常であると判定された場合には、ステップS7へと移行する。
このステップS7では、前記標準部品結合機能6cにより標準部品結合処理が実行され、前記構造図12及び前記振る舞い図13に基づいて前記二次記憶装置2に格納された前記標準部品8のうち当該制御プログラムに必要なものが前記主記憶装置1へと取り込まれる。
続くステップS8では、前記プロジェクト固有部品結合機能6dによりプロジェクト固有部品結合処理が実行され、前記構造図12及び前記振る舞い図13に基づいて前記二次記憶装置2に格納された前記プロジェクト固有部品9のうち当該制御プログラムに必要なものが前記主記憶装置1へと取り込まれる。
そして、ステップS9へと進んで、前記ソースコード自動作成機能6eにより、ステップS7での標準部品結合処理及びステップS8でのプロジェクト固有結合処理の結果に基づいて、前記主記憶装置1に取り込まれた標準部品及びプロジェクト固有部品から当該制御プログラムの完成形ソースコードを生成して、前記二次記憶装置2に前記自動作成ソースコード10として出力、格納した後、ステップS10に至り一連の動作フローを終了する。
ここで、ステップS9において出力される前記自動作成ソースコード10は、図5に示すごとく、例えば制御対象が鉄鋼プラントである場合の制御において、トラッキング等のトリガーにより発生する各イベントに応ずるそれぞれのタスクに対するソースコードに分割された状態で出力され、前記二次記憶装置2へと格納される。
続くステップS8では、前記プロジェクト固有部品結合機能6dによりプロジェクト固有部品結合処理が実行され、前記構造図12及び前記振る舞い図13に基づいて前記二次記憶装置2に格納された前記プロジェクト固有部品9のうち当該制御プログラムに必要なものが前記主記憶装置1へと取り込まれる。
そして、ステップS9へと進んで、前記ソースコード自動作成機能6eにより、ステップS7での標準部品結合処理及びステップS8でのプロジェクト固有結合処理の結果に基づいて、前記主記憶装置1に取り込まれた標準部品及びプロジェクト固有部品から当該制御プログラムの完成形ソースコードを生成して、前記二次記憶装置2に前記自動作成ソースコード10として出力、格納した後、ステップS10に至り一連の動作フローを終了する。
ここで、ステップS9において出力される前記自動作成ソースコード10は、図5に示すごとく、例えば制御対象が鉄鋼プラントである場合の制御において、トラッキング等のトリガーにより発生する各イベントに応ずるそれぞれのタスクに対するソースコードに分割された状態で出力され、前記二次記憶装置2へと格納される。
一方、ステップS1の判定において、ユーザにより前記入力機器4を通じてなされた自動作成指示が試験方案自動作成指示であると判定された場合には、ステップS11へと移行して、前記入力処理機能6aにおいて試験方案作成用入力処理が実行されて、予めユーザが前記入力機器4を通じて入力した前記機能仕様情報7(前記構造図12及び前記振る舞い図13)が前記二次記憶装置2から前記主記憶装置1へと取り込まれる。
そして、ステップS12へと進んで、前記入力データ整合性チェック機能6bによりステップS11において前記主記憶装置1に取り込まれた前記構造図12及び前記振る舞い図13の内容から制御プログラムの基本構造を解釈した上で、前記構造図12及び前記振る舞い図13の内容に関して整合性がとれているか否かについてのチェックが行われた後、ステップS13へと移行する。
そして、ステップS12へと進んで、前記入力データ整合性チェック機能6bによりステップS11において前記主記憶装置1に取り込まれた前記構造図12及び前記振る舞い図13の内容から制御プログラムの基本構造を解釈した上で、前記構造図12及び前記振る舞い図13の内容に関して整合性がとれているか否かについてのチェックが行われた後、ステップS13へと移行する。
このステップS13では、前記入力データ整合性チェック機能6bにより、ステップS12におけるチェックの結果に対し、前記構造図12及び前記振る舞い図13の内容に関して整合性がとれているか否かについて、すなわち入力データに異常があるか否かについて判定がなされる。この判定において、前記構造図12及び前記振る舞い図13の内容に関して整合性がとれていない、すなわち入力データに異常があると判定された場合には、ステップS5へと移行して前記ディスプレイ5にその旨のエラー出力を表示した後、ステップS6に至り一連の動作フローを終了する。
一方、ステップS13の判定において、ステップS12でのチェックの結果、前記構造図12及び前記振る舞い図13の内容に関して整合性がとれている、すなわち入力データに異常がなく正常であると判定された場合には、ステップS14へと移行する。
一方、ステップS13の判定において、ステップS12でのチェックの結果、前記構造図12及び前記振る舞い図13の内容に関して整合性がとれている、すなわち入力データに異常がなく正常であると判定された場合には、ステップS14へと移行する。
このステップS14では、前記試験方案自動作成機能6fにより、前記構造図12及び前記振る舞い図13に基づいて、機能仕様として定義された各イベント毎の状態及び処理分岐条件に対する試験ケースが作り出される。
そして、状態や条件分岐処理の名前を取り込んで試験項目名作成するとともに、処理分岐条件内容の文書を取り込んで試験内容を作成して、前記自動作成ソースコード10が機能仕様を満足しているか否かを試験するための試験方案を生成し、前記二次記憶装置2に前記自動作成試験方案11として出力、格納した後、ステップS15に至り一連の動作フローを終了する。
ここで、ステップS14において出力される前記自動作成試験方案11は、例えば制御対象が鉄鋼プラントである場合の制御において、トラッキング等のトリガーにより発生する各イベントに応ずるそれぞれのタスクに対するソースコードに分割された状態で出力、格納された前記自動作成ソースコード10のそれぞれに対応した状態で分割されて出力され、前記二次記憶装置2へと格納される。
そして、状態や条件分岐処理の名前を取り込んで試験項目名作成するとともに、処理分岐条件内容の文書を取り込んで試験内容を作成して、前記自動作成ソースコード10が機能仕様を満足しているか否かを試験するための試験方案を生成し、前記二次記憶装置2に前記自動作成試験方案11として出力、格納した後、ステップS15に至り一連の動作フローを終了する。
ここで、ステップS14において出力される前記自動作成試験方案11は、例えば制御対象が鉄鋼プラントである場合の制御において、トラッキング等のトリガーにより発生する各イベントに応ずるそれぞれのタスクに対するソースコードに分割された状態で出力、格納された前記自動作成ソースコード10のそれぞれに対応した状態で分割されて出力され、前記二次記憶装置2へと格納される。
以上のように構成された制御プログラム及び試験方案自動作成装置においては、UMLにより記述した構造図及び振る舞い図からなる機能仕様情報の入力を受けて、この機能仕様情報に基づいて制御プログラムを自動作成するとともに、機能仕様情報に基づいて、機能仕様として定義された各イベント毎の状態及び処理分岐条件に対する試験ケースを抽出して試験方案を自動作成することにより、自動生成された制御プログラムが実際に要求された機能仕様を満足しているか否かを試験するための試験方案を自動的に作成することができ、システム開発の効率化を図ることが可能であるとともに、内容面においては機能仕様の全てが網羅され、かつ、複数の異なるプロジェクト間においても記述方式といった形式的な面において統一がなされた制御プログラム及び試験方案を得ることが可能である。
そして、ユーザはキーボード等の入力機器を通じて、制御プログラムのソースコードの自動作成を行うのか、又は、試験方案の自動作成を行うのかの指示を制御プログラム及び試験方案自動作成装置に与えることにより、制御プログラムのソースコードのみ又は試験方案のみを自動作成することも可能である。
また、自動作成される制御プログラムのソースコード及び試験方案は、例えば制御対象が鉄鋼プラントである場合の制御において、機能仕様情報に記載された機能の集まりをトラッキング等のトリガーにより発生する各イベントに応ずるそれぞれのタスクに分割し、分散並列化されて独立動作する一連のタスクのそれぞれに対応する状態で作成されるため、大規模なシステムに対しても容易かつ適切に対応することが可能である。
そして、ユーザはキーボード等の入力機器を通じて、制御プログラムのソースコードの自動作成を行うのか、又は、試験方案の自動作成を行うのかの指示を制御プログラム及び試験方案自動作成装置に与えることにより、制御プログラムのソースコードのみ又は試験方案のみを自動作成することも可能である。
また、自動作成される制御プログラムのソースコード及び試験方案は、例えば制御対象が鉄鋼プラントである場合の制御において、機能仕様情報に記載された機能の集まりをトラッキング等のトリガーにより発生する各イベントに応ずるそれぞれのタスクに分割し、分散並列化されて独立動作する一連のタスクのそれぞれに対応する状態で作成されるため、大規模なシステムに対しても容易かつ適切に対応することが可能である。
1 主記憶装置
2 二次記憶装置
3 CPU
4 入力機器
5 ディスプレイ
6 情報解析処理部
6a 入力処理機能
6b 入力データ整合性チェック機能
6c 標準部品結合機能
6d プロジェクト固有部品結合機能
6e ソースコード自動作成機能
6f 試験方案自動作成機能
7 機能仕様情報
8 標準部品
9 プロジェクト固有部品
10 自動作成ソースコード
11 自動作成試験方案
12 構造図
12a クラス図
12b オブジェクト図
12c コンポーネント図
13 振る舞い図
13a シーケンス図
13b アクティビティ図
13c ステートマシン図
2 二次記憶装置
3 CPU
4 入力機器
5 ディスプレイ
6 情報解析処理部
6a 入力処理機能
6b 入力データ整合性チェック機能
6c 標準部品結合機能
6d プロジェクト固有部品結合機能
6e ソースコード自動作成機能
6f 試験方案自動作成機能
7 機能仕様情報
8 標準部品
9 プロジェクト固有部品
10 自動作成ソースコード
11 自動作成試験方案
12 構造図
12a クラス図
12b オブジェクト図
12c コンポーネント図
13 振る舞い図
13a シーケンス図
13b アクティビティ図
13c ステートマシン図
Claims (4)
- 制御プログラムに要求される機能仕様に関する情報である機能仕様情報の入力を受け、前記機能仕様情報から前記制御プログラムの基本構造を解釈する機能仕様情報入力手段と、
前記機能仕様情報に基づいて、前記制御プログラムの制御対象を制御する上での標準的な処理を部品化した標準部品と前記制御プログラムが適用されるプロジェクトに固有な処理を部品化したプロジェクト固有部品とを結合し前記制御プログラムの完成形ソースコードを生成するソースコード自動作成手段と、
前記ソースコード自動作成手段が生成した前記制御プログラムの前記完成形ソースコードが前記機能仕様を満足しているか否かを試験するための試験方案を、前記機能仕様情報に基づいて生成する試験方案自動作成手段と、を備えたことを特徴とする制御プログラム及び試験方案自動作成装置。 - 前記機能仕様情報は、UMLで記述された構造図及び振る舞い図からなることを特徴とする請求項1に記載の制御プログラム及び試験方案自動作成装置。
- ユーザから指示命令の入力を受けて、前記ソースコード自動作成手段により前記制御プログラムの前記完成形ソースコードを生成するのか、又は、前記試験方案自動作成手段により前記試験方案を生成するのかを選択する自動作成対象選択手段を備えたことを特徴とする請求項1又は請求項2のいずれかに記載の制御プログラム及び試験方案自動作成装置。
- 前記ソースコード自動作成手段は、前記制御プログラムの前記完成形ソースコードを、前記機能仕様情報において定義された各イベントに応ずるそれぞれのタスクに対するソースコードに分割された状態で出力し、
前記試験方案自動作成手段は、前記試験方案を、前記分割されたソースコードのそれぞれに対応した状態で分割して出力することを特徴とする請求項1から請求項3のいずれかに記載の制御プログラム及び試験方案自動作成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008143093A JP2009289162A (ja) | 2008-05-30 | 2008-05-30 | 制御プログラム及び試験方案自動作成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008143093A JP2009289162A (ja) | 2008-05-30 | 2008-05-30 | 制御プログラム及び試験方案自動作成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009289162A true JP2009289162A (ja) | 2009-12-10 |
Family
ID=41458296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008143093A Pending JP2009289162A (ja) | 2008-05-30 | 2008-05-30 | 制御プログラム及び試験方案自動作成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009289162A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011159202A (ja) * | 2010-02-03 | 2011-08-18 | Nippon Telegr & Teleph Corp <Ntt> | テスト項目生成方法及び装置及びプログラム |
JP2011204069A (ja) * | 2010-03-26 | 2011-10-13 | Nec Corp | テスト方法およびテスト仕様書テストデータ自動生成装置 |
JP2012048329A (ja) * | 2010-08-25 | 2012-03-08 | Fuji Electric Co Ltd | オブジェクト指向プログラム生成装置、その方法、プログラム |
JP2013164670A (ja) * | 2012-02-09 | 2013-08-22 | Fuji Electric Co Ltd | オブジェクト指向プログラム生成装置、その方法、プログラム |
JP2020204847A (ja) * | 2019-06-14 | 2020-12-24 | Jfeエンジニアリング株式会社 | 制御用ソフトウェアのテストシナリオ自動生成方法、装置及び自動テスト方法、装置ならびにコンピュータプログラム |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002318709A (ja) * | 2001-04-19 | 2002-10-31 | Mitsubishi Electric Corp | プログラミング装置、プログラミング方法及びプログラミングプログラム |
JP2004070810A (ja) * | 2002-08-08 | 2004-03-04 | Nippon Telegr & Teleph Corp <Ntt> | ビジュアルプログラミングシステム、ビジュアルプログラミング方法、ビジュアルプログラミング用プログラム及びそのプログラムを記録した記録媒体 |
JP2004265326A (ja) * | 2003-03-04 | 2004-09-24 | Fujitsu Ltd | テスト支援プログラムおよびテスト支援方法 |
WO2004104824A1 (ja) * | 2003-05-26 | 2004-12-02 | Fujitsu Limited | ユーザインタフェースアプリケーション開発装置および開発方法 |
JP2006201841A (ja) * | 2005-01-18 | 2006-08-03 | Mitsubishi Electric Corp | プログラム生成装置 |
JP2006309290A (ja) * | 2005-04-26 | 2006-11-09 | Hitachi Ltd | テストプログラム作成支援方法及び装置 |
JP2008108183A (ja) * | 2006-10-27 | 2008-05-08 | Toshiba Mitsubishi-Electric Industrial System Corp | 制御プログラム自動作成装置 |
-
2008
- 2008-05-30 JP JP2008143093A patent/JP2009289162A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002318709A (ja) * | 2001-04-19 | 2002-10-31 | Mitsubishi Electric Corp | プログラミング装置、プログラミング方法及びプログラミングプログラム |
JP2004070810A (ja) * | 2002-08-08 | 2004-03-04 | Nippon Telegr & Teleph Corp <Ntt> | ビジュアルプログラミングシステム、ビジュアルプログラミング方法、ビジュアルプログラミング用プログラム及びそのプログラムを記録した記録媒体 |
JP2004265326A (ja) * | 2003-03-04 | 2004-09-24 | Fujitsu Ltd | テスト支援プログラムおよびテスト支援方法 |
WO2004104824A1 (ja) * | 2003-05-26 | 2004-12-02 | Fujitsu Limited | ユーザインタフェースアプリケーション開発装置および開発方法 |
JP2006201841A (ja) * | 2005-01-18 | 2006-08-03 | Mitsubishi Electric Corp | プログラム生成装置 |
JP2006309290A (ja) * | 2005-04-26 | 2006-11-09 | Hitachi Ltd | テストプログラム作成支援方法及び装置 |
JP2008108183A (ja) * | 2006-10-27 | 2008-05-08 | Toshiba Mitsubishi-Electric Industrial System Corp | 制御プログラム自動作成装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011159202A (ja) * | 2010-02-03 | 2011-08-18 | Nippon Telegr & Teleph Corp <Ntt> | テスト項目生成方法及び装置及びプログラム |
JP2011204069A (ja) * | 2010-03-26 | 2011-10-13 | Nec Corp | テスト方法およびテスト仕様書テストデータ自動生成装置 |
JP2012048329A (ja) * | 2010-08-25 | 2012-03-08 | Fuji Electric Co Ltd | オブジェクト指向プログラム生成装置、その方法、プログラム |
JP2013164670A (ja) * | 2012-02-09 | 2013-08-22 | Fuji Electric Co Ltd | オブジェクト指向プログラム生成装置、その方法、プログラム |
JP2020204847A (ja) * | 2019-06-14 | 2020-12-24 | Jfeエンジニアリング株式会社 | 制御用ソフトウェアのテストシナリオ自動生成方法、装置及び自動テスト方法、装置ならびにコンピュータプログラム |
JP7226121B2 (ja) | 2019-06-14 | 2023-02-21 | Jfeエンジニアリング株式会社 | 制御用ソフトウェアのテストシナリオ自動生成方法及び装置ならびにコンピュータプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108351636B (zh) | 工程设计工具、系统及模块 | |
JP2019516167A5 (ja) | ||
US8656352B2 (en) | System and method for synchronized workflow management | |
Fondement et al. | Defining model driven engineering processes | |
US20100138808A1 (en) | Embedded system design device and a method thereof using a target independent model | |
Schumacher et al. | Formal representation of GRAFCET to automatically generate control code | |
Dalibor et al. | Generating customized low-code development platforms for digital twins | |
US10884714B2 (en) | Method for modifying models for generating source code | |
JP2009289162A (ja) | 制御プログラム及び試験方案自動作成装置 | |
Marand et al. | DSML4CP: a domain-specific modeling language for concurrent programming | |
Bignon et al. | An integrated design flow for the joint generation of control and interfaces from a business model | |
JP2008293186A (ja) | 鉄鋼プラント制御プログラムの自動生成方法およびその装置 | |
JP4660381B2 (ja) | 計算機システムの性能評価装置、性能評価方法、及び性能評価プログラム | |
JP2005222221A (ja) | 組込コントローラ開発ツール、組込コントローラ、及び組込コントローラ開発プロセス | |
Mickeviciute et al. | Transforming BPMN 2.0 business process model into SBVR business vocabulary and rules | |
Wienke et al. | Performance regression testing and run-time verification of components in robotics systems | |
Heipcke | Xpress–Mosel: Multi-Solver, Multi-Problem, Multi-Model, Multi-Node Modeling and Problem Solving | |
García Díaz et al. | Combining the continuous integration practice and the model-driven engineering approach | |
Broll et al. | Deepforge: An open source, collaborative environment for reproducible deep learning | |
Oliveira et al. | Towards a process to design architectures of service-oriented robotic systems | |
JP2007094453A (ja) | プログラム開発支援システム、プログラム開発支援方法およびプログラム | |
KR20130060523A (ko) | 데이터 마이닝 프로세스 자동화 시스템, 방법 및 그에 대한 기록매체 | |
Vlasov et al. | Imitational studies with GPSS WORLD: New capabilities | |
JP5045059B2 (ja) | 制御プログラム自動作成装置 | |
Liu | A GUI-aided approach to formal specification construction |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110404 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120905 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130108 |