JP2009283981A - Method for manufacturing semiconductor integrated circuit apparatus - Google Patents
Method for manufacturing semiconductor integrated circuit apparatus Download PDFInfo
- Publication number
- JP2009283981A JP2009283981A JP2009199137A JP2009199137A JP2009283981A JP 2009283981 A JP2009283981 A JP 2009283981A JP 2009199137 A JP2009199137 A JP 2009199137A JP 2009199137 A JP2009199137 A JP 2009199137A JP 2009283981 A JP2009283981 A JP 2009283981A
- Authority
- JP
- Japan
- Prior art keywords
- mold
- film
- cavity
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Abstract
Description
本発明は、半導体製造技術に関し、特に、モールド金型の金型面に単一またはそれ以上の複数の離型フィルムを配置して行われるモールドに適用して有効な技術に関する。 The present invention relates to a semiconductor manufacturing technique, and more particularly to a technique that is effective when applied to a mold formed by arranging a plurality of single or more release films on a mold surface of a mold.
フィルムを用いたモールド方法として、フィルムと被成形品との隙間部分から樹脂を充填することによってガスを巻き込まずにモールドする技術が記載されている(例えば、特許文献1参照)。 As a molding method using a film, a technique is described in which a resin is filled from a gap portion between a film and a molded product without molding gas (for example, see Patent Document 1).
また、フィルムを介して被成形品をクランプすることにより、半導体チップの側面および外面ならびに電気的絶縁層の外面を挟圧してモールドを行う技術が記載されている(特許文献2参照)。 In addition, a technique is described in which molding is performed by clamping the side surface and the outer surface of the semiconductor chip and the outer surface of the electrical insulating layer by clamping the molded product through a film (see Patent Document 2).
また、静電気を除去する除電技術として、電極の周囲を絶縁部材によって覆うとともに、この絶縁部材に気泡を含有させることにより、印加電圧を大きくして除電用のイオンの発生量を増加させる技術が記載されている(例えば、特許文献3参照)。 In addition, as a static elimination technique for removing static electricity, a technique is described in which the periphery of the electrode is covered with an insulating member and bubbles are included in the insulating member, thereby increasing the applied voltage and increasing the amount of ions for static elimination. (For example, see Patent Document 3).
また、イオン化されたガスを熱収縮性合成樹脂の包装内に注入して静電気を中和した後に、包装袋を熱で収縮させて製品に密着させて封止する技術が記載されている(例えば、特許文献4参照)。 In addition, a technique is described in which ionized gas is injected into a heat-shrinkable synthetic resin package to neutralize static electricity, and then the packaging bag is shrunk with heat to adhere to the product and sealed (for example, , See Patent Document 4).
さらに、静電気を除去する除電技術が記載されている(例えば、特許文献5参照)。 Furthermore, a static elimination technique for removing static electricity is described (for example, see Patent Document 5).
また、TAB(Tape Automated Bonding)設備においてテープ送り出し部と打ち抜き部との間および打ち抜き部とテープ巻き取り部との間にそれぞれ静電気除去部を設けたTAB技術が記載されている(例えば、特許文献3参照)。 Further, TAB technology has been described in which a static electricity removing portion is provided between a tape feeding portion and a punching portion and between a punching portion and a tape winding portion in a TAB (Tape Automated Bonding) facility (for example, Patent Documents). 3).
また、モールド金型においてその上型および下型のクランプ面の間隔を調節する突き当てブロックを設置して金型のクランプ時のフィルムの圧縮量を調節する技術が記載されている(特許文献6参照)。 Also, a technique is described in which a butting block for adjusting the distance between the clamp surfaces of the upper mold and the lower mold is installed in the mold to adjust the amount of compression of the film when clamping the mold (Patent Document 6). reference).
樹脂封止形の半導体集積回路装置において、その封止部は、半導体チップを樹脂封止することによって形成される。その際、モールド装置のモールド金型の金型面、主に樹脂接触面は、非常に汚れやすく、数百ショットまたは数千ショットごとに金型面の清掃を行わなければならない。 In a resin-encapsulated semiconductor integrated circuit device, the sealing portion is formed by resin-sealing a semiconductor chip. At that time, the mold surface of the mold of the molding apparatus, mainly the resin contact surface, is very easily contaminated, and the mold surface must be cleaned every several hundred shots or thousands of shots.
そこで、モールド装置の稼働率を向上させるための方法として、モールド金型の金型面にフィルムを配置してモールドを行い、モールド終了後に、フィルムごと成形品を金型面から離脱させる方法が考えられる。 Therefore, as a method for improving the operating rate of the molding apparatus, a method is considered in which a film is placed on the mold surface of the mold to perform molding, and after the molding is finished, the molded product is detached from the mold surface together with the film. It is done.
ところが、前記した技術のフィルムを用いたモールドおいて、フィルムの表面は通常鏡面に近い状態に形成されており、したがって、これと密着して形成された半導体集積回路装置の封止部の表面も鏡面状態に形成される。 However, in the mold using the film of the above-described technology, the surface of the film is usually formed in a state close to a mirror surface. Therefore, the surface of the sealing portion of the semiconductor integrated circuit device formed in close contact with the surface is also formed. It is formed in a mirror state.
その結果、製品組み立て後に、封止部に製品番号などの記号や文字を付す際に、印刷などによるマーキング方法では、インクが載らないことがあり、封止部に前記記号や文字を付せないことが問題となる。 As a result, when a symbol or character such as a product number is attached to the sealing part after product assembly, ink may not be applied in the marking method by printing or the like, and the symbol or letter may not be attached to the sealing part. Is a problem.
また、フィルムを用いたモールドでは、成形品やモールド金型が帯電する。これにより、静電破壊を引き起こす可能性があり、その結果、モールド装置に容易に組み込むことが可能な静電気除去手段を開発しなければならないことが問題となる。 In a mold using a film, a molded product or a mold is charged. This can cause electrostatic breakdown, and as a result, a problem arises in that static elimination means must be developed that can be easily incorporated into the molding apparatus.
さらに、フィルムを用いたモールドでは、樹脂注入時にキャビティ内のフィルムに弛みが形成されることがあり、その結果、封止部の表面に弛みの跡が形成されて外観不良に至ることが問題となる。 Further, in a mold using a film, a slack may be formed in the film in the cavity at the time of resin injection, and as a result, a trace of a slack is formed on the surface of the sealing portion, resulting in a poor appearance. Become.
また、フィルムを用いたモールドでは、フィルムの圧縮量を調節するためのメカニカルな機構をモールド金型に設置するのが困難であることが問題となる。 Moreover, in the mold using a film, it becomes a problem that it is difficult to install the mechanical mechanism for adjusting the compression amount of a film in a mold die.
また、フィルムを用いたモールドでは、フィルムによって静電気が発生し易い。さらに、接地を取っている金型自体にも相当の帯電が発生することが本発明者によって明らかにされた。 Further, in a mold using a film, static electricity is easily generated by the film. Furthermore, it has been clarified by the present inventor that considerable charge is generated in the mold itself that is grounded.
したがって、本発明の目的は、信頼性の高いバンプ接続を可能にすることができる技術を提供することにある。 Accordingly, an object of the present invention is to provide a technique capable of enabling highly reliable bump connection.
また、本発明の他の目的は、モールドにおける静電破壊を防止することができる技術を提供することにある。 Another object of the present invention is to provide a technique capable of preventing electrostatic breakdown in a mold.
さらに、本発明の他の目的は、モールドによって形成される封止部の外観品質の向上を図ることができる技術を提供することにある。 Furthermore, the other object of this invention is to provide the technique which can aim at the improvement of the external appearance quality of the sealing part formed with a mold.
また、本発明の他の目的は、製品としての信頼性の向上を図ることができる技術を提供することにある。 Another object of the present invention is to provide a technique capable of improving the reliability as a product.
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。 Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.
すなわち、本発明は、(a)第1金型面、および前記第1金型面に形成された第1キャビティを有する第1金型と、前記第1金型面と対向する第2金型面を有する第2金型とで構成されるモールド金型を準備する工程、(b)凹凸が形成された第1面、および前記第1面とは反対側の第2面を有する樹脂系のフィルムと、組み立て体とを、前記第1金型の前記第1キャビティと前記第2金型の前記第2金型面との間に配置する工程、(c)前記第1金型および前記第2金型を閉じ、前記第1キャビティ内にモールド樹脂を充填し、前記組み立て体に封止部を形成する工程、(d)前記(c)工程の後、前記第1金型と前記第2金型を開いて、前記封止部が形成された前記組み立て体を前記モールド金型から離型する工程、を含み、前記(b)工程では、前記フィルムの前記第1面が前記第1キャビティと対向するように、前記第1キャビティと前記第2金型面との間に前記フィルムを、前記フィルムと前記第2金型面との間に前記組み立て体を配置し、前記(c)工程では、前記フィルムと前記組み立て体との間に前記モールド樹脂を供給するものである。 That is, the present invention includes (a) a first mold surface, a first mold having a first cavity formed on the first mold surface, and a second mold facing the first mold surface. A step of preparing a molding die composed of a second die having a surface, (b) a resin-type resin having a first surface on which irregularities are formed, and a second surface opposite to the first surface. Disposing a film and an assembly between the first cavity of the first mold and the second mold surface of the second mold; (c) the first mold and the first mold; (2) closing the mold, filling the first cavity with mold resin, and forming a sealing portion in the assembly, (d) after the step (c), the first mold and the second mold Opening the mold, and releasing the assembly in which the sealing portion is formed from the mold mold, and (b) The film is placed between the first cavity and the second mold surface such that the first surface of the film faces the first cavity, and the film and the second mold surface. In the step (c), the mold resin is supplied between the film and the assembly.
したがって、半導体集積回路装置の封止部の表面が粗面に形成されるため、封止部に製品番号などの記号や文字を付す際に、印刷によるマーキングを行った場合でもインクを付すことが可能になるため、封止部に記号や文字を容易に付すことができる。 Therefore, since the surface of the sealing portion of the semiconductor integrated circuit device is formed to be rough, ink may be applied even when marking by printing is performed when a symbol or character such as a product number is attached to the sealing portion. Since it becomes possible, a symbol and a character can be easily attached to a sealing part.
本願発明のその他の概要を箇条書きにして以下に示す。
1.モールド金型のキャビティを含む金型面に第1金型側と第2金型側とで一対を成すフィルムを配置し、前記一対のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
少なくとも一方の面に微細な凹凸が形成された前記フィルムを準備する工程と、
前記モールド金型の前記金型面に相互の前記微細な凹凸が形成された面を対向させて前記一対のフィルムを配置する工程と、
前記一対のフィルム間に前記チップ組み立て体を配置する工程と、
一対の前記モールド金型を閉じた後、前記一対のフィルム間にモールド樹脂を供給して、前記キャビティに前記フィルムが倣うように前記モールド樹脂を充填させる工程と、
前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程とを有し、
前記フィルムの前記微細な凹凸により、前記封止部の表面を粗面に形成することを特徴とする半導体集積回路装置の製造方法。
2.モールド金型のキャビティを含む金型面に第1金型側と第2金型側とで一対を成すフィルムを配置し、前記一対のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
前記モールド金型の前記金型面に前記一対のフィルムを配置する工程と、
イオン化されたエアーを前記モールド金型の前記金型面に供給して前記金型面で帯電する電荷を中和する工程と、
前記一対のフィルム間に前記チップ組み立て体を配置する工程と、
前記金型面の電荷中和が行われた一対の前記モールド金型を閉じた後、前記一対のフィルム間にモールド樹脂を供給して、前記キャビティに前記フィルムが倣うように前記モールド樹脂を充填させる工程と、
前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程とを有し、
前記モールド金型の前記金型面を除電してモールドし得ることを特徴とする半導体集積回路装置の製造方法。
3.モールド金型のキャビティを含む金型面に第1金型側と第2金型側とで一対を成すフィルムを配置し、前記一対のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
前記モールド金型の前記金型面に前記一対のフィルムを配置する工程と、
前記一対のフィルム間に前記チップ組み立て体を配置する工程と、
一対の前記モールド金型を閉じた後、前記一対のフィルム間にモールド樹脂を供給して、前記キャビティに前記フィルムが倣うように前記モールド樹脂を充填させる工程と、
前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
イオン化されたエアーを前記チップ組み立て体に供給して前記チップ組み立て体で帯電する電荷を中和する工程とを有し、
モールド後の前記チップ組み立て体を除電し得ることを特徴とする半導体集積回路装置の製造方法。
4.モールド金型のキャビティを含む金型面に第1金型側と第2金型側とで一対を成すフィルムを配置し、前記一対のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
高電圧が印加された電極間にエアーを通してこのエアーをイオン化し、イオン化された前記エアーを前記一対のフィルムに供給して前記フィルムで帯電する電荷を中和する工程と、
前記モールド金型の前記金型面に前記電荷中和済みの一対のフィルムを配置する工程と、
高電圧が印加された電極間にエアーを通してこのエアーをイオン化し、イオン化された前記エアーを前記モールド金型の前記金型面に供給して前記金型面で帯電する電荷を中和する工程と、
前記一対のフィルム間に前記チップ組み立て体を配置する工程と、
前記金型面の電荷中和が行われた一対の前記モールド金型を閉じた後、前記一対のフィルム間にモールド樹脂を供給して、前記キャビティに前記フィルムが倣うように前記モールド樹脂を充填させる工程と、
前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
高電圧が印加された電極間にエアーを通してこのエアーをイオン化し、イオン化された前記エアーを前記チップ組み立て体に供給して前記チップ組み立て体で帯電する電荷を中和する工程とを有し、
モールド後の前記チップ組み立て体を除電し得ることを特徴とする半導体集積回路装置の製造方法。
5.モールド金型のキャビティを含む金型面に第1金型側と第2金型側とで一対を成すフィルムを配置し、前記一対のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
前記モールド金型の前記金型面に前記一対のフィルムを配置する工程と、
前記一対のフィルム間に前記チップ組み立て体を配置する工程と、
一対の前記モールド金型を初期クランプした後、前記一対のフィルム間にモールド樹脂を供給して、前記モールド樹脂の注入圧により前記キャビティと前記フィルムとの間で一部隙間が形成される状態になるまで前記キャビティに前記モールド樹脂を注入する第1樹脂注入工程と、
前記第1樹脂注入工程後、前記初期クランプより大きな圧力で一対の前記モールド金型を本クランプし、この状態で前記モールド樹脂の注入圧により前記フィルムが前記キャビティに倣うように前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する第2樹脂注入工程とを有し、
前記モールド樹脂の注入時の前記モールド金型のクランプ状態を前記初期クランプと前
記本クランプとの2段階に分けて行うことを特徴とする半導体集積回路装置の製造方法。
6.モールド金型のキャビティを含む金型面に第1金型側と第2金型側とで一対を成すフィルムを配置し、前記一対のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
前記モールド金型の前記金型面に前記一対のフィルムを配置する工程と、
前記一対のフィルム間に前記チップ組み立て体を配置する工程と、
一対の前記モールド金型を閉じた後、前記一対のフィルム間にモールド樹脂を供給する工程と、
前記キャビティ内で前記モールド樹脂が前記チップ組み立て体のボンディングワイヤを覆った時点で、前記キャビティを真空引きして前記フィルムが前記キャビティに倣うように前記キャビティに前記モールド樹脂を充填させる工程と、
前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程とを有し、
前記真空引き状態で前記キャビティに前記モールド樹脂を充填させて前記封止部へのボイドの形成を防止し得ることを特徴とする半導体集積回路装置の製造方法。
7.モールド金型のキャビティを含む金型面に第1金型側と第2金型側とで一対を成すフィルムを配置し、前記一対のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
前記モールド金型の前記金型面に前記一対のフィルムを配置する工程と、
チップ支持面の反対側の面に外部端子として突起状電極が設けられるチップ支持基板を備えた前記チップ組み立て体を準備する工程と、
前記一対のフィルム間に前記チップ組み立て体を配置して前記チップ支持基板の前記チップ支持面側とその反対の面側とに前記フィルムを配置する工程と、
一対の前記モールド金型を閉じた後、何れか一方の前記フィルムと前記チップ組み立て体の前記チップ支持基板の前記反対側の面とを密着させ、前記一対のフィルム間にモールド樹脂を供給して、前記キャビティに前記フィルムが倣うように前記モールド樹脂を充填させる工程と、
前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
前記チップ支持基板の前記チップ支持面と反対側の面に前記フィルムを密着させてモールドすることにより、前記チップ支持基板の前記反対側の面に前記モールド樹脂を付着させずにモールドし得ることを特徴とする半導体集積回路装置の製造方法。
8.前記項7記載の半導体集積回路装置の製造方法であって、前記フィルムとして、少なくとも一方の面に微細な凹凸が形成されたフィルムを用い、前記モールドによって前記封止部を形成した際に、前記フィルムの前記微細な凹凸によって前記封止部の表面を粗面に形成することを特徴とする半導体集積回路装置の製造方法。
9.前記項1記載の半導体集積回路装置の製造方法であって、前記フィルムとして、メチルペンテン樹脂によって形成されたフィルムを用いることを特徴とする半導体集積回路装置の製造方法。
10.前記項4記載の半導体集積回路装置の製造方法であって、前記エアーとして、ドライエアーを用いることを特徴とする半導体集積回路装置の製造方法。
11.前記項4記載の半導体集積回路装置の製造方法であって、前記フィルムとして、少なくとも一方の面に微細な凹凸が形成されたフィルムを用い、前記モールドによって前記封止部を形成した際に、前記フィルムの前記微細な凹凸によって前記封止部の表面を粗面に形成することを特徴とする半導体集積回路装置の製造方法。
12.前記項5記載の半導体集積回路装置の製造方法であって、前記フィルムとして、少なくとも一方の面に微細な凹凸が形成されたフィルムを用い、前記モールドによって前記封止部を形成した際に、前記フィルムの前記微細な凹凸によって前記封止部の表面を粗面に形成することを特徴とする半導体集積回路装置の製造方法。
13.前記項6記載の半導体集積回路装置の製造方法であって、前記フィルムとして、少なくとも一方の面に微細な凹凸が形成されたフィルムを用い、前記モールドによって前記封止部を形成した際に、前記フィルムの前記微細な凹凸によって前記封止部の表面を粗面に形成することを特徴とする半導体集積回路装置の製造方法。
14.前記項5記載の半導体集積回路装置の製造方法であって、前記初期クランプの圧力を面圧1から5kg/mm2 とし、前記本クランプの圧力を面圧10kg/mm2 以上とすることを特徴とする半導体集積回路装置の製造方法。
15.主面に半導体集積回路が形成された半導体チップを準備する工程と、
前記半導体チップを搭載可能なチップ支持基板が取り付けられたフレーム部材を準備する工程と、
前記半導体チップと前記チップ支持基板とを接合する工程と、
前記半導体チップの表面電極と前記チップ支持基板の基板電極とをワイヤボンディングによって電気的に接続する工程と、
モールド金型の前記金型面に一対のフィルムを配置する工程と、
前記半導体チップが搭載された前記フレーム部材であるチップ組み立て体を前記一対のフィルム間に配置する工程と、
一対の前記モールド金型を閉じた後、何れか一方の前記フィルムと前記チップ組み立て体の前記チップ支持基板のチップ支持面の反対側の面とを密着させ、前記一対のフィルム間にモールド樹脂を供給して、前記キャビティに前記フィルムが倣うように前記キャビティに前記モールド樹脂を充填させる工程と、
前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
前記封止部形成後、前記チップ組み立て体の前記フレーム部材から前記チップ支持基板を分離し、その後、前記チップ支持基板の前記チップ支持面と反対側の面に外部端子として複数の突起状電極を形成する工程とを有し、
前記チップ組み立て体の前記チップ支持基板の前記チップ支持面と反対側の面に前記フィルムを密着させてモールドすることにより、前記チップ支持基板の前記反対側の面に前記モールド樹脂を付着させずにモールドし得ることを特徴とする半導体集積回路装置の製造方法。
16.前記項15記載の半導体集積回路装置の製造方法であって、前記モールド樹脂の注入の際に、前記チップ組み立て体の前記フレーム部材の基板支持フレームの表裏両面に前記モールド樹脂を周り込ませて前記チップ支持基板の前記チップ支持面側と側面とに前記封止部を形成することを特徴とする半導体集積回路装置の製造方法。
Other outlines of the invention of the present application are listed below.
1. After disposing a pair of films on the mold surface including the cavity of the mold mold on the first mold side and the second mold side, and disposing a chip assembly including a semiconductor chip between the pair of films A method of manufacturing a semiconductor integrated circuit device assembled by molding the semiconductor chip,
Preparing the film having fine irregularities formed on at least one surface;
Placing the pair of films so that the surfaces of the molds of the mold facing each other with the fine irregularities formed therebetween,
Placing the chip assembly between the pair of films;
After closing the pair of mold dies, supplying mold resin between the pair of films, and filling the mold resin so that the film follows the cavity;
Forming the sealing portion of the semiconductor integrated circuit device corresponding to the shape of the cavity in the chip assembly by filling the mold resin with the mold resin,
A manufacturing method of a semiconductor integrated circuit device, wherein the surface of the sealing portion is formed into a rough surface by the fine unevenness of the film.
2. After disposing a pair of films on the mold surface including the cavity of the mold mold on the first mold side and the second mold side, and disposing a chip assembly including a semiconductor chip between the pair of films A method of manufacturing a semiconductor integrated circuit device assembled by molding the semiconductor chip,
Placing the pair of films on the mold surface of the mold,
Supplying ionized air to the mold surface of the mold to neutralize the charge charged on the mold surface;
Placing the chip assembly between the pair of films;
After closing the pair of mold dies on which charge neutralization has been performed on the mold surface, the mold resin is supplied between the pair of films, and the mold resin is filled so that the film follows the cavity. A process of
Forming the sealing portion of the semiconductor integrated circuit device corresponding to the shape of the cavity in the chip assembly by filling the mold resin with the mold resin,
A method for manufacturing a semiconductor integrated circuit device, wherein the mold surface of the mold can be discharged and molded.
3. After disposing a pair of films on the mold surface including the cavity of the mold mold on the first mold side and the second mold side, and disposing a chip assembly including a semiconductor chip between the pair of films A method of manufacturing a semiconductor integrated circuit device assembled by molding the semiconductor chip,
Placing the pair of films on the mold surface of the mold,
Placing the chip assembly between the pair of films;
After closing the pair of mold dies, supplying mold resin between the pair of films, and filling the mold resin so that the film follows the cavity;
Filling the cavity with the mold resin to form a sealing portion of the semiconductor integrated circuit device corresponding to the shape of the cavity in the chip assembly;
Supplying ionized air to the chip assembly to neutralize the charge charged in the chip assembly,
A method of manufacturing a semiconductor integrated circuit device, wherein the chip assembly after molding can be neutralized.
4). After disposing a pair of films on the mold surface including the cavity of the mold mold on the first mold side and the second mold side, and disposing a chip assembly including a semiconductor chip between the pair of films A method of manufacturing a semiconductor integrated circuit device assembled by molding the semiconductor chip,
Ionizing this air through air between electrodes to which a high voltage is applied, supplying the ionized air to the pair of films, and neutralizing charges charged by the films;
Placing a pair of charge neutralized films on the mold surface of the mold,
Ionizing the air through air between electrodes to which a high voltage is applied, and supplying the ionized air to the mold surface of the mold to neutralize the charge charged on the mold surface; ,
Placing the chip assembly between the pair of films;
After closing the pair of mold dies on which charge neutralization has been performed on the mold surface, the mold resin is supplied between the pair of films, and the mold resin is filled so that the film follows the cavity. A process of
Filling the cavity with the mold resin to form a sealing portion of the semiconductor integrated circuit device corresponding to the shape of the cavity in the chip assembly;
Ionizing this air through air between electrodes to which a high voltage is applied, and supplying the ionized air to the chip assembly to neutralize charges charged in the chip assembly,
A method of manufacturing a semiconductor integrated circuit device, wherein the chip assembly after molding can be neutralized.
5. After disposing a pair of films on the mold surface including the cavity of the mold mold on the first mold side and the second mold side, and disposing a chip assembly including a semiconductor chip between the pair of films A method of manufacturing a semiconductor integrated circuit device assembled by molding the semiconductor chip,
Placing the pair of films on the mold surface of the mold,
Placing the chip assembly between the pair of films;
After initial clamping of the pair of mold dies, a mold resin is supplied between the pair of films, and a gap is formed between the cavity and the film by the injection pressure of the mold resin. A first resin injection step of injecting the mold resin into the cavity until
After the first resin injection step, the pair of mold dies are clamped at a pressure larger than the initial clamp, and in this state, the mold is inserted into the cavity so that the film follows the cavity by the injection pressure of the mold resin. A second resin injection step of filling a resin to form a sealing portion of the semiconductor integrated circuit device corresponding to the shape of the cavity in the chip assembly;
A method of manufacturing a semiconductor integrated circuit device, wherein the mold mold is clamped in two stages of the initial clamp and the main clamp when the mold resin is injected.
6). After disposing a pair of films on the mold surface including the cavity of the mold mold on the first mold side and the second mold side, and disposing a chip assembly including a semiconductor chip between the pair of films A method of manufacturing a semiconductor integrated circuit device assembled by molding the semiconductor chip,
Placing the pair of films on the mold surface of the mold,
Placing the chip assembly between the pair of films;
Supplying a mold resin between the pair of films after closing the pair of molds;
When the mold resin covers the bonding wire of the chip assembly in the cavity, vacuuming the cavity and filling the cavity with the mold resin so that the film follows the cavity;
Forming the sealing portion of the semiconductor integrated circuit device corresponding to the shape of the cavity in the chip assembly by filling the mold resin with the mold resin,
A method of manufacturing a semiconductor integrated circuit device, wherein the cavity is filled with the mold resin in the evacuated state to prevent formation of voids in the sealing portion.
7). After disposing a pair of films on the mold surface including the cavity of the mold mold on the first mold side and the second mold side, and disposing a chip assembly including a semiconductor chip between the pair of films A method of manufacturing a semiconductor integrated circuit device assembled by molding the semiconductor chip,
Placing the pair of films on the mold surface of the mold,
Preparing the chip assembly including a chip support substrate provided with a protruding electrode as an external terminal on a surface opposite to the chip support surface;
Disposing the chip assembly between the pair of films and disposing the film on the chip support surface side and the opposite surface side of the chip support substrate;
After closing the pair of mold dies, either one of the films and the opposite surface of the chip support substrate of the chip assembly are in close contact, and a mold resin is supplied between the pair of films. Filling the mold resin so that the film follows the cavity;
Filling the cavity with the mold resin to form a sealing portion of the semiconductor integrated circuit device corresponding to the shape of the cavity in the chip assembly;
The film can be molded without adhering the mold resin to the opposite surface of the chip support substrate by molding the film by adhering the film to the surface of the chip support substrate opposite to the chip support surface. A method of manufacturing a semiconductor integrated circuit device.
8). 8. The method of manufacturing a semiconductor integrated circuit device according to
9. 2. The method of manufacturing a semiconductor integrated circuit device according to
10. 5. The method for manufacturing a semiconductor integrated circuit device according to
11. The method of manufacturing a semiconductor integrated circuit device according to
12 6. The method of manufacturing a semiconductor integrated circuit device according to
13. The manufacturing method of a semiconductor integrated circuit device according to
14 6. The method of manufacturing a semiconductor integrated circuit device according to
15. Preparing a semiconductor chip having a semiconductor integrated circuit formed on the main surface;
Preparing a frame member to which a chip support substrate capable of mounting the semiconductor chip is attached;
Bonding the semiconductor chip and the chip support substrate;
Electrically connecting the surface electrode of the semiconductor chip and the substrate electrode of the chip support substrate by wire bonding;
Placing a pair of films on the mold surface of the mold,
Placing the chip assembly, which is the frame member on which the semiconductor chip is mounted, between the pair of films;
After closing the pair of mold dies, either one of the films and the surface of the chip assembly opposite to the chip support surface of the chip support substrate are brought into close contact, and a mold resin is placed between the pair of films. Supplying and filling the cavity with the mold resin so that the film follows the cavity;
Filling the cavity with the mold resin to form a sealing portion of the semiconductor integrated circuit device corresponding to the shape of the cavity in the chip assembly;
After forming the sealing portion, the chip support substrate is separated from the frame member of the chip assembly, and then a plurality of protruding electrodes are provided as external terminals on the surface of the chip support substrate opposite to the chip support surface. And forming a process,
By sticking the film to the surface opposite to the chip support surface of the chip support substrate of the chip assembly and molding, without attaching the mold resin to the surface opposite to the chip support substrate A method of manufacturing a semiconductor integrated circuit device, characterized by being moldable.
16. 16. The method of manufacturing a semiconductor integrated circuit device according to
本願発明の更にその他の概要を箇条書きにして以下に示す。
1.モールド金型のキャビティを含む金型面に第1のフィルム、および一方の主面に微細な凹凸が形成された第2のフィルムを前記第2のフィルムの前記一方の主面が前記第1のフィルムの一方の主面と対向するように配置し、前記第1および第2のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) 前記第1および第2のフィルム間に前記チップ組み立て体を配置する工程と、
(b) 前記モールド金型を構成する第1および第2の金型を閉じた後、前記第1および第2のフィルム間にモールド樹脂を供給して、前記キャビティに前記モールド樹脂を充填させる工程と、
(c) 前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
(d) 前記各工程の後、前記モールド金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程とを有することを特徴とする半導体集積回路装置の製造方法。
2.モールド金型のキャビティを含む金型面に第1および第2のフィルムを配置し、前記第1および第2のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) イオン化されたガスを前記モールド金型の前記金型面に供給して前記金型面領域に帯電する電荷を中和する工程と、
(b) 前記第1および第2のフィルム間に前記チップ組み立て体を配置する工程と、
(c) 前記金型面の電荷中和が行われた前記モールド金型を構成する第1および第2の金型を閉じた後、前記第1および第2フィルム間にモールド樹脂を供給して、前記キャビティに前記モールド樹脂を充填させる工程と、
(d) 前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
(e) 前記各工程の後、前記モールド金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程とを有することを特徴とする半導体集積回路装置の製造方法。
3.モールド金型のキャビティを含む金型面に第1および第2のフィルムを配置し、前記第1および第2のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) 前記第1および第2のフィルム間に前記チップ組み立て体を配置する工程と、
(b) 前記モールド金型を構成する第1および第2の金型を閉じた後、前記第1および第2のフィルム間にモールド樹脂を供給して、前記キャビティに前記モールド樹脂を充填させる工程と、
(c) 前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
(d) 前記金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程と、
(e) 前記各工程の後、イオン化されたガスを前記チップ組み立て体に供給して前記チップ組み立て体上に帯電する電荷を中和する工程とを有することを特徴とする半導体集積回路装置の製造方法。
4.モールド金型のキャビティを含む金型面に第1および第2のフィルムを配置し、前記第1および第2のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) イオン化された第1のガスを前記第1および第2のフィルムに供給して前記フィルム上に帯電する電荷を中和する工程と、
(b) 前記モールド金型の前記金型面に前記電荷中和済みの第1および第2のフィルムを配置する工程と、
(c) イオン化された第2のガスまたは前記第1のガスを前記モールド金型の前記金型面に供給して前記金型面領域に帯電する電荷を中和する工程と、
(d) 前記第1および第2のフィルム間に前記チップ組み立て体を配置する工程と、
(e) 前記金型面の電荷中和が行われた前記モールド金型の第1および第2の金型を閉じた後、前記第1および第2のフィルム間にモールド樹脂を供給して、前記キャビティに前記モールド樹脂を充填させる工程と、
(f) 前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
(g) 前記各工程の後、前記金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程と、
(h) イオン化された第3のガス、前記第2または前記第1のガスを前記チップ組み立て体に供給して前記チップ組み立て体上に帯電する電荷を中和する工程とを有することを特徴とする半導体集積回路装置の製造方法。
5.モールド金型のキャビティを含む金型面に第1および第2のフィルムを配置し、前記第1および第2のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) 前記第1および第2のフィルム間に前記チップ組み立て体を配置する工程と、
(b) 前記モールド金型を構成する第1および第2の金型を1次クランプした後、前記第1および第2のフィルム間にモールド樹脂を供給して、前記モールド樹脂により前記キャビティ内の前記第1および第2フィルム間がほぼ充填される状態になるまで前記キャビティに前記モールド樹脂を注入する第1樹脂注入工程と、
(c) 前記第1樹脂注入工程後、前記1次クランプより大きな圧力で前記モールド金型を2次クランプし、この状態で前記モールド樹脂の注入圧により前記フィルムが前記キャビティ内面に沿うように前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する第2樹脂注入工程と、
(d) 前記各工程の後、前記金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程とを有することを特徴とする半導体集積回路装置の製造方法。
6.モールド金型のキャビティを含む金型面に第1および第2のフィルムを配置し、前記第1および第2のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) 前記第1および第2のフィルム間に前記チップ組み立て体を配置する工程と、
(b) 前記モールド金型を構成する第1および第2の金型を閉じた後、前記第1および第2のフィルム間にモールド樹脂を供給する工程と、
(c) 前記キャビティ内で前記モールド樹脂が前記チップ組み立て体のボンディングワイヤを覆った後に、前記キャビティを真空引きして前記キャビティに前記モールド樹脂を充填させる工程と、
(d) 前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
(e) 前記各工程の後、前記金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程とを有することを特徴とする半導体集積回路装置の製造方法。
7.第1および第2の金型を有するモールド金型のキャビティを含む金型面に第1および第2のフィルムを配置し、前記第1および第2のフィルム間に複数のリードを有するチップ支持基板、その第1の主面上に固定された半導体チップ、および前記複数のリードと前記半導体チップ間を接続するボンディングワイヤとを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) 前記第1および第2のフィルム間に前記チップ組み立て体を配置する工程と、
(b) 前記モールド金型の第1および第2の金型を閉じた後、前記第1のフィルムと前記チップ組み立て体の前記チップ支持基板の第2の主面とをモールド樹脂が入り込まない程度に密着させ、前記第1および第2のフィルム間に前記モールド樹脂を供給して、前記キャビティに前記モールド樹脂を充填させる工程と、
(c) 前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
(d) 前記各工程の後、前記金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程とを有することを特徴とする半導体集積回路装置の製造方法。
8.前記項7記載の半導体集積回路装置の製造方法であって、前記第1および第2のフィルムとして、少なくとも一方の面に微細な凹凸が形成されたフィルムを用い、前記モールドによって前記封止部を形成した際に、前記第1または第2のフィルムの前記微細な凹凸によって前記封止部の表面を粗面に形成することを特徴とする半導体集積回路装置の製造方法。
9.前記項1記載の半導体集積回路装置の製造方法であって、前記第1および第2のフィルムとして、メチルペンテン樹脂によって形成されたフィルムを用いることを特徴とする半導体集積回路装置の製造方法。
10.前記項4記載の半導体集積回路装置の製造方法であって、前記ガスとして、ドライエアーを用いることを特徴とする半導体集積回路装置の製造方法。
11.前記項4記載の半導体集積回路装置の製造方法であって、前記第1および第2のフィルムとして、少なくとも一方の面に微細な凹凸が形成されたフィルムを用い、前記モールドによって前記封止部を形成した際に、前記第1または第2のフィルムの前記微細な凹凸によって前記封止部の表面を粗面に形成することを特徴とする半導体集積回路装置の製造方法。
12.前記項5記載の半導体集積回路装置の製造方法であって、前記第1および第2のフィルムとして、少なくとも一方の面に微細な凹凸が形成されたフィルムを用い、前記モールドによって前記封止部を形成した際に、前記第1または第2のフィルムの前記微細な凹凸によって前記封止部の表面を粗面に形成することを特徴とする半導体集積回路装置の製造方法。
13.前記項6記載の半導体集積回路装置の製造方法であって、前記第1および第2のフィルムとして、少なくとも一方の面に微細な凹凸が形成されたフィルムを用い、前記モールドによって前記封止部を形成した際に、前記第1または第2のフィルムの前記微細な凹凸によって前記封止部の表面を粗面に形成することを特徴とする半導体集積回路装置の製造方法。
14.前記項5記載の半導体集積回路装置の製造方法であって、前記1次クランプの圧力を面圧1から5kg/mm2 とし、前記2次クランプの圧力を面圧10kg/mm2 以上とすることを特徴とする半導体集積回路装置の製造方法。
15.以下の工程からなる半導体集積回路装置の製造方法:
(a) 配線を備えたチップ支持基板とその第1の主面上に固定された半導体チップ、および前記半導体チップの複数の表面電極と前記チップ支持基板の複数のリードを電気的に接続する複数の接続部材とからなるチップ組み立て体を、第1および第2のフィルムが配置された第1および第2の金型間に供給する工程;
(b) 前記第1および第2の金型を閉じることによって、前記チップ組み立て体の一部を前記第1および第2の金型間のモールドキャビティ内に収容した状態で、溶融されたモールド樹脂が前記チップ支持基板の第2の主面上に浸入しないように前記モールド樹脂を前記キャビティ内の前記第1および第2のフィルム間に注入して、前記半導体チップ、前記接続部材、および前記チップ支持基板の側面周辺部を封止する工程;
(c) 前記第1および第2の金型を開いて、封止された前記チップ組み立て体を前記キャビティから離型させる工程。
16.前記項15記載の半導体集積回路装置の製造方法であって、前記モールド樹脂の注入は、トランスファーモールド方式を用いて行われることを特徴とする半導体集積回路装置の製造方法。
17.モールド金型のキャビティを含む金型面に一方の主面に微細な凹凸が形成された第1のフィルムを配置し、前記第1のフィルムと前記キャビティ内面間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) 前記第1のフィルムと前記キャビティ内面間に前記チップ組み立て体を配置する工程と、
(b) 前記モールド金型を構成する第1および第2の金型を閉じた後、前記第1のフィルムと前記キャビティ内面間にモールド樹脂を供給して、前記キャビティに前記モールド樹脂を充填させる工程と、
(c) 前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
(d) 前記各工程の後、前記モールド金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程とを有することを特徴とする半導体集積回路装置の製造方法。
18.モールド金型のキャビティを含む金型面に第1のフィルムを配置し、前記第1のフィルムと前記キャビティ内面間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) イオン化されたガスを前記モールド金型の前記金型面に供給して前記金型面領域に帯電する電荷を中和する工程と、
(b) 前記第1のフィルムと前記キャビティ内面間に前記チップ組み立て体を配置する工程と、
(c) 前記金型面の電荷中和が行われた前記モールド金型を構成する第1および第2の金型を閉じた後、前記第1のフィルムと前記キャビティ内面間にモールド樹脂を供給して、前記キャビティに前記モールド樹脂を充填させる工程と、
(d) 前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
(e) 前記各工程の後、前記モールド金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程とを有することを特徴とする半導体集積回路装置の製造方法。
19.モールド金型のキャビティを含む金型面に第1のフィルムを配置し、前記第1のフィルムと前記キャビティ内面間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) 前記第1のフィルムと前記キャビティ内面間に前記チップ組み立て体を配置する工程と、
(b) 前記モールド金型を構成する第1および第2の金型を閉じた後、前記第1のフィルムと前記キャビティ内面間にモールド樹脂を供給して、前記キャビティに前記モールド樹脂を充填させる工程と、
(c) 前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
(d) 前記金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程と、
(e) 前記各工程の後、イオン化されたガスを前記チップ組み立て体に供給して前記チップ組み立て体上に帯電する電荷を中和する工程とを有することを特徴とする半導体集積回路装置の製造方法。
20.モールド金型のキャビティを含む金型面に第1のフィルムを配置し、前記第1のフィルムと前記キャビティ内面間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) イオン化された第1のガスを前記第1のフィルムに供給して前記フィルム上に帯電する電荷を中和する工程と、
(b) 前記モールド金型の前記金型面に前記電荷中和済みの第1のフィルムを配置する工程と、
(c) イオン化された第2のガスまたは前記第1のガスを前記モールド金型の前記金型面に供給して前記金型面領域に帯電する電荷を中和する工程と、
(d) 前記第1のフィルムと前記キャビティ内面間に前記チップ組み立て体を配置する工程と、
(e) 前記金型面の電荷中和が行われた前記モールド金型の第1および第2の金型を閉じた後、前記第1のフィルムと前記キャビティ内面間にモールド樹脂を供給して、前記キャビティに前記モールド樹脂を充填させる工程と、
(f) 前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
(g) 前記各工程の後、前記金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程と、
(h) イオン化された第3のガス、前記第2または前記第1のガスを前記チップ組み立て体に供給して前記チップ組み立て体上に帯電する電荷を中和する工程とを有することを特徴とする半導体集積回路装置の製造方法。
21.モールド金型のキャビティを含む金型面に第1のフィルムを配置し、前記第1のフィルムと前記キャビティ内面間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) 前記第1のフィルムと前記キャビティ内面間に前記チップ組み立て体を配置する工程と、
(b) 前記モールド金型の第1および第2の金型を閉じた後、前記第1のフィルムと前記キャビティ内面間にモールド樹脂を供給して、前記キャビティに前記モールド樹脂を充填させる工程と、
(c) 前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
(d) 前記各工程の後、前記金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程と、
(e) イオン化されたガスを前記第1のフィルム上に供給して帯電した電荷を中和する工程と、
(f) 前記モールドに使用された部分の前記第1のフィルムをリールに巻き取る工程とを有することを特徴とする半導体集積回路装置の製造方法。
22.モールド金型のキャビティを含む金型面に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) 前記金型面に前記チップ組み立て体を配置する工程と、
(b) 前記モールド金型を構成する第1および第2の金型を閉じた後、前記キャビティにモールド樹脂を供給する工程と、
(c) 前記キャビティ内で前記モールド樹脂が前記チップ組み立て体のボンディングワイヤを覆った後に、前記キャビティを真空引きして前記キャビティに前記モールド樹脂を充填させる工程と、
(d) 前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
(e) 前記各工程の後、前記金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程とを有することを特徴とする半導体集積回路装置の製造方法。
Other outlines of the present invention will be listed below.
1. The first film on the mold surface including the cavity of the mold and the second film having fine irregularities formed on one main surface are the first main surface of the second film. A semiconductor integrated circuit which is disposed so as to face one main surface of the film, and a chip assembly including a semiconductor chip is disposed between the first and second films, and is then assembled by molding the semiconductor chip. A device manufacturing method comprising:
(a) disposing the chip assembly between the first and second films;
(b) After the first and second molds constituting the mold are closed, a mold resin is supplied between the first and second films to fill the cavity with the mold resin When,
(c) filling the cavity with the mold resin to form a sealing portion of the semiconductor integrated circuit device corresponding to the shape of the cavity in the chip assembly;
(d) A method of manufacturing a semiconductor integrated circuit device, comprising the step of releasing the mold assembly from the cavity after opening each mold after each step.
2. First and second films are disposed on a mold surface including a cavity of a mold, and a chip assembly including a semiconductor chip is disposed between the first and second films, and then the semiconductor chip is molded. A method of manufacturing a semiconductor integrated circuit device assembled by:
(a) supplying ionized gas to the mold surface of the mold to neutralize the charge charged in the mold surface region;
(b) disposing the chip assembly between the first and second films;
(c) After closing the first and second molds constituting the mold mold on which charge neutralization of the mold surface has been performed, a mold resin is supplied between the first and second films. Filling the cavity with the mold resin;
(d) filling the cavity with the mold resin to form a sealing portion of the semiconductor integrated circuit device corresponding to the shape of the cavity in the chip assembly;
(e) A method of manufacturing a semiconductor integrated circuit device, comprising the step of releasing the mold assembly from the cavity after opening each mold after each step.
3. First and second films are disposed on a mold surface including a cavity of a mold, and a chip assembly including a semiconductor chip is disposed between the first and second films, and then the semiconductor chip is molded. A method of manufacturing a semiconductor integrated circuit device assembled by:
(a) disposing the chip assembly between the first and second films;
(b) After the first and second molds constituting the mold are closed, a mold resin is supplied between the first and second films to fill the cavity with the mold resin When,
(c) filling the cavity with the mold resin to form a sealing portion of the semiconductor integrated circuit device corresponding to the shape of the cavity in the chip assembly;
(d) opening the mold and releasing the sealed chip assembly from the cavity;
(e) after each of the steps, supplying an ionized gas to the chip assembly to neutralize charges charged on the chip assembly; Method.
4). First and second films are disposed on a mold surface including a cavity of a mold, and a chip assembly including a semiconductor chip is disposed between the first and second films, and then the semiconductor chip is molded. A method of manufacturing a semiconductor integrated circuit device assembled by:
(a) supplying an ionized first gas to the first and second films to neutralize charges charged on the films;
(b) placing the charge neutralized first and second films on the mold surface of the mold,
(c) supplying the ionized second gas or the first gas to the mold surface of the mold to neutralize the charge charged in the mold surface region;
(d) placing the chip assembly between the first and second films;
(e) after closing the first and second molds of the mold mold on which the charge neutralization of the mold surface has been performed, supplying mold resin between the first and second films; Filling the cavity with the mold resin;
(f) filling the cavity with the mold resin to form a sealing portion of the semiconductor integrated circuit device corresponding to the shape of the cavity in the chip assembly;
(g) after each step, opening the mold and releasing the sealed chip assembly from the cavity; and
(h) supplying an ionized third gas, the second or the first gas to the chip assembly, and neutralizing an electric charge charged on the chip assembly. A method for manufacturing a semiconductor integrated circuit device.
5. First and second films are disposed on a mold surface including a cavity of a mold, and a chip assembly including a semiconductor chip is disposed between the first and second films, and then the semiconductor chip is molded. A method of manufacturing a semiconductor integrated circuit device assembled by:
(a) disposing the chip assembly between the first and second films;
(b) After first clamping the first and second molds constituting the mold mold, a mold resin is supplied between the first and second films, and the mold resin fills the inside of the cavity. A first resin injection step of injecting the mold resin into the cavity until the space between the first and second films is substantially filled;
(c) After the first resin injection step, the mold is secondarily clamped with a pressure larger than that of the primary clamp, and in this state, the film is aligned with the cavity inner surface by the injection pressure of the mold resin. A second resin injection step of filling a cavity with the mold resin and forming a sealing portion of the semiconductor integrated circuit device corresponding to the shape of the cavity in the chip assembly;
(d) A method of manufacturing a semiconductor integrated circuit device, comprising: after each of the steps, opening the mold and releasing the sealed chip assembly from the cavity.
6). First and second films are disposed on a mold surface including a cavity of a mold, and a chip assembly including a semiconductor chip is disposed between the first and second films, and then the semiconductor chip is molded. A method of manufacturing a semiconductor integrated circuit device assembled by:
(a) disposing the chip assembly between the first and second films;
(b) supplying a mold resin between the first and second films after closing the first and second molds constituting the mold mold;
(c) after the mold resin covers the bonding wire of the chip assembly in the cavity, vacuuming the cavity and filling the cavity with the mold resin;
(d) filling the cavity with the mold resin to form a sealing portion of the semiconductor integrated circuit device corresponding to the shape of the cavity in the chip assembly;
(e) A method of manufacturing a semiconductor integrated circuit device, comprising: after each of the steps, opening the mold and releasing the sealed chip assembly from the cavity.
7). A chip support substrate having first and second films disposed on a mold surface including a cavity of a mold mold having first and second molds, and having a plurality of leads between the first and second films. A semiconductor chip fixed on the first main surface, and a chip assembly including the plurality of leads and bonding wires connecting the semiconductor chips, and then molding the semiconductor chip. A method of manufacturing a semiconductor integrated circuit device to be assembled,
(a) disposing the chip assembly between the first and second films;
(b) After the first and second molds of the mold mold are closed, the mold resin does not enter the first film and the second main surface of the chip support substrate of the chip assembly. In close contact with each other, supplying the mold resin between the first and second films, and filling the cavity with the mold resin;
(c) filling the cavity with the mold resin to form a sealing portion of the semiconductor integrated circuit device corresponding to the shape of the cavity in the chip assembly;
(d) A method of manufacturing a semiconductor integrated circuit device, comprising: after each of the steps, opening the mold and releasing the sealed chip assembly from the cavity.
8). 8. The method of manufacturing a semiconductor integrated circuit device according to
9. 2. A method of manufacturing a semiconductor integrated circuit device according to
10. 5. The method of manufacturing a semiconductor integrated circuit device according to
11. 5. The method of manufacturing a semiconductor integrated circuit device according to
12 6. The method of manufacturing a semiconductor integrated circuit device according to
13. 7. The method of manufacturing a semiconductor integrated circuit device according to
14 6. The method of manufacturing a semiconductor integrated circuit device according to
15. A method of manufacturing a semiconductor integrated circuit device comprising the following steps:
(a) a chip support substrate having wiring, a semiconductor chip fixed on the first main surface, and a plurality of surface electrodes of the semiconductor chip and a plurality of leads electrically connecting the leads of the chip support substrate Supplying a chip assembly composed of the connecting member between the first and second molds on which the first and second films are disposed;
(b) Mold resin melted in a state in which a part of the chip assembly is accommodated in a mold cavity between the first and second molds by closing the first and second molds. Injecting the mold resin between the first and second films in the cavity so as not to enter the second main surface of the chip support substrate, the semiconductor chip, the connection member, and the chip Sealing the periphery of the side surface of the support substrate;
(c) Opening the first and second molds and releasing the sealed chip assembly from the cavity.
16. 16. The method for manufacturing a semiconductor integrated circuit device according to the
17. A chip assembly in which a first film having fine irregularities formed on one main surface is disposed on a mold surface including a cavity of a mold, and a semiconductor chip is provided between the first film and the inner surface of the cavity. Is a method for manufacturing a semiconductor integrated circuit device assembled by molding the semiconductor chip,
(a) disposing the chip assembly between the first film and the inner surface of the cavity;
(b) After closing the first and second molds constituting the mold mold, a mold resin is supplied between the first film and the cavity inner surface to fill the cavity with the mold resin. Process,
(c) filling the cavity with the mold resin to form a sealing portion of the semiconductor integrated circuit device corresponding to the shape of the cavity in the chip assembly;
(d) A method of manufacturing a semiconductor integrated circuit device, comprising the step of releasing the mold assembly from the cavity after opening each mold after each step.
18. A first film is disposed on a mold surface including a cavity of a mold mold, a chip assembly including a semiconductor chip is disposed between the first film and the inner surface of the cavity, and then the semiconductor chip is molded. A method of manufacturing a semiconductor integrated circuit device assembled by:
(a) supplying ionized gas to the mold surface of the mold to neutralize the charge charged in the mold surface region;
(b) disposing the chip assembly between the first film and the cavity inner surface;
(c) Supplying mold resin between the first film and the inner surface of the cavity after closing the first and second molds constituting the mold mold on which the charge neutralization of the mold surface has been performed And filling the cavity with the mold resin,
(d) filling the cavity with the mold resin to form a sealing portion of the semiconductor integrated circuit device corresponding to the shape of the cavity in the chip assembly;
(e) A method of manufacturing a semiconductor integrated circuit device, comprising the step of releasing the mold assembly from the cavity after opening each mold after each step.
19. A first film is disposed on a mold surface including a cavity of a mold mold, a chip assembly including a semiconductor chip is disposed between the first film and the inner surface of the cavity, and then the semiconductor chip is molded. A method of manufacturing a semiconductor integrated circuit device assembled by:
(a) disposing the chip assembly between the first film and the inner surface of the cavity;
(b) After closing the first and second molds constituting the mold mold, a mold resin is supplied between the first film and the cavity inner surface to fill the cavity with the mold resin. Process,
(c) filling the cavity with the mold resin to form a sealing portion of the semiconductor integrated circuit device corresponding to the shape of the cavity in the chip assembly;
(d) opening the mold and releasing the sealed chip assembly from the cavity;
(e) after each of the steps, supplying an ionized gas to the chip assembly to neutralize charges charged on the chip assembly; Method.
20. A first film is disposed on a mold surface including a cavity of a mold mold, a chip assembly including a semiconductor chip is disposed between the first film and the inner surface of the cavity, and then the semiconductor chip is molded. A method of manufacturing a semiconductor integrated circuit device assembled by:
(a) supplying an ionized first gas to the first film to neutralize charges charged on the film;
(b) disposing the charge neutralized first film on the mold surface of the mold,
(c) supplying the ionized second gas or the first gas to the mold surface of the mold to neutralize the charge charged in the mold surface region;
(d) disposing the chip assembly between the first film and the inner surface of the cavity;
(e) After closing the first and second molds of the mold mold on which charge neutralization of the mold surface has been performed, a mold resin is supplied between the first film and the inner surface of the cavity. Filling the cavity with the mold resin;
(f) filling the cavity with the mold resin to form a sealing portion of the semiconductor integrated circuit device corresponding to the shape of the cavity in the chip assembly;
(g) after each step, opening the mold and releasing the sealed chip assembly from the cavity; and
(h) supplying an ionized third gas, the second or the first gas to the chip assembly, and neutralizing an electric charge charged on the chip assembly. A method for manufacturing a semiconductor integrated circuit device.
21. A first film is disposed on a mold surface including a cavity of a mold mold, a chip assembly including a semiconductor chip is disposed between the first film and the inner surface of the cavity, and then the semiconductor chip is molded. A method of manufacturing a semiconductor integrated circuit device assembled by:
(a) disposing the chip assembly between the first film and the inner surface of the cavity;
(b) after closing the first and second molds of the mold, supplying a mold resin between the first film and the inner surface of the cavity, and filling the cavity with the mold resin; ,
(c) filling the cavity with the mold resin to form a sealing portion of the semiconductor integrated circuit device corresponding to the shape of the cavity in the chip assembly;
(d) after each step, opening the mold and releasing the sealed chip assembly from the cavity;
(e) supplying an ionized gas onto the first film to neutralize the charged charge;
(f) A method of manufacturing a semiconductor integrated circuit device, comprising: winding a portion of the first film used in the mold onto a reel.
22. A method for manufacturing a semiconductor integrated circuit device assembled by placing a chip assembly including a semiconductor chip on a mold surface including a cavity of a mold, and then molding the semiconductor chip,
(a) placing the chip assembly on the mold surface;
(b) supplying mold resin to the cavity after closing the first and second molds constituting the mold mold;
(c) after the mold resin covers the bonding wire of the chip assembly in the cavity, vacuuming the cavity and filling the cavity with the mold resin;
(d) filling the cavity with the mold resin to form a sealing portion of the semiconductor integrated circuit device corresponding to the shape of the cavity in the chip assembly;
(e) A method of manufacturing a semiconductor integrated circuit device, comprising: after each of the steps, opening the mold and releasing the sealed chip assembly from the cavity.
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
(1).半導体集積回路装置の製造方法のモールド工程において梨地加工が行われたフィルムを用いてモールドを行うことにより、半導体集積回路装置の封止部の表面を粗面に形成できる。これにより、封止部に記号や文字を付す際に、印刷によるマーキングを行った場合でもインクを付すことが可能になり、その結果、半導体集積回路装置の封止部に記号や文字を容易に付すことができる。
(2).半導体集積回路装置がBGAである場合にはその製造方法において、BGA基板の裏面にモールド樹脂を付着させずにモールドすることができるため、BGA基板の裏面に薄いモールド樹脂の膜が形成されることを防止できる。これにより、信頼性の高いバンプ接続が可能なBGAを実現できるとともに、モールド後にモールド樹脂の前記薄い膜を除去する工程を省くことができ、その結果、BGA基板に対してのバンプ形成または転写をスムーズに行うことができる。
(3).半導体集積回路装置の製造方法のモールド工程においてフィルムを用いてモールドを行う際に、フィルム、チップ組み立て体およびモールド金型をイオンブローすることにより、各部材における静電気の発生を防ぐことができる。これにより、静電気による製品への静電破壊などの悪影響を防止できる。その結果、半導体集積回路装置の信頼性を向上できる。
(4).半導体集積回路装置の製造方法のモールド工程においてフィルムを用いてモールドを行う際に、樹脂注入時にキャビティを真空引き(減圧)しながらモールドを行うことにより、キャビティ内のガス抜きを行いながらモールド樹脂を充填することができる。これにより、封止部におけるボイドの形成を防ぐことができ、その結果、半導体集積回路装置の品質および信頼性を向上できる。
(5).半導体集積回路装置の製造方法のモールド工程においてフィルムを用いてモールドを行う際に、モールド金型のクランプ時に金型2段クランプを行うことにより、キャビティ内でのフィルムの弛みを取り除いてモールドすることができる。これにより、半導体集積回路装置の封止部の外観品質を向上できる。
Of the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
(1). The surface of the sealing part of the semiconductor integrated circuit device can be formed into a rough surface by performing molding using the film that has been satin-finished in the molding step of the manufacturing method of the semiconductor integrated circuit device. As a result, when a symbol or character is attached to the sealing portion, it is possible to apply ink even when marking is performed by printing. Can be attached.
(2). When the semiconductor integrated circuit device is a BGA, it is possible to mold without attaching mold resin to the back surface of the BGA substrate in the manufacturing method thereof, so that a thin mold resin film is formed on the back surface of the BGA substrate. Can be prevented. As a result, it is possible to realize a BGA capable of highly reliable bump connection and to omit the process of removing the thin film of the mold resin after molding. As a result, bump formation or transfer to the BGA substrate can be performed. It can be done smoothly.
(3). When molding is performed using a film in the molding process of the method for manufacturing a semiconductor integrated circuit device, the film, the chip assembly, and the mold are ion blown to prevent generation of static electricity in each member. Thereby, adverse effects such as electrostatic breakdown on the product due to static electricity can be prevented. As a result, the reliability of the semiconductor integrated circuit device can be improved.
(4). When molding using a film in the molding process of the method of manufacturing a semiconductor integrated circuit device, the mold resin is removed while degassing the cavity by evacuating (reducing pressure) the cavity during resin injection. Can be filled. Thereby, formation of voids in the sealing portion can be prevented, and as a result, the quality and reliability of the semiconductor integrated circuit device can be improved.
(5). When performing molding using a film in the molding process of the manufacturing method of a semiconductor integrated circuit device, the mold is clamped to remove the slack of the film in the cavity by performing a two-stage clamp when the mold is clamped. Can do. Thereby, the appearance quality of the sealing portion of the semiconductor integrated circuit device can be improved.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。 In the following embodiments, the description of the same or similar parts will not be repeated in principle unless particularly necessary.
また、以下の実施の形態では便宜上、複数の発明を単一の一連の実施の形態の中で説明するが、特に明示した場合を除き、各ステップは全ての発明について必ずしも必須のものではないことは言うまでもない。 In the following embodiments, for convenience, a plurality of inventions are described in a single series of embodiments. However, unless otherwise specified, each step is not necessarily essential for all inventions. Needless to say.
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなくなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。 Further, in the following embodiment, when it is necessary for the sake of convenience, the description will be divided into a plurality of sections or embodiments, but they are not irrelevant to each other unless otherwise specified. Is related to some or all of the other modifications, details, supplementary explanations, and the like.
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合及び原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。 Further, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), particularly when clearly indicated and when clearly limited to a specific number in principle, etc. Except, it is not limited to the specific number, and it may be more or less than the specific number.
さらに、以下の実施の形態において、その構成要素(要素ステップなどを含む)は、特に明示した場合及び原理的に明らかに必須であると考えられる場合などを除き、必ずしも必須のものではないことは言うまでもない。 Further, in the following embodiments, the constituent elements (including element steps) are not necessarily essential unless explicitly stated or considered to be clearly essential in principle. Needless to say.
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合及び原理的に明らかにそうでないと考えられる場合などを除き、実質的にその形状などに近似または類似するものなどを含むものとする。このことは前記数値及び範囲についても同様である。 Similarly, in the following embodiments, when referring to the shape, positional relationship, etc., of components, etc., the shape of the component is substantially the case unless specifically stated or otherwise considered in principle. And the like are included. The same applies to the numerical values and ranges.
さらに、以下の実施の形態において「チップ組み立て体」と言うときは、半導体チップとこれが固定されるチップ支持基板、半導体チップとチップ支持基板とを電気的に接続する接続部材、およびチップ支持基板を支持するフレーム部材を含む組み立て体などを表し、モールドによって封止部が形成された組み立て体も含むものとする。 Further, in the following embodiments, when referred to as a “chip assembly”, a semiconductor chip and a chip support substrate to which the semiconductor chip is fixed, a connection member that electrically connects the semiconductor chip and the chip support substrate, and a chip support substrate It represents an assembly including a frame member to be supported, and includes an assembly in which a sealing portion is formed by a mold.
なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。 Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof will be omitted.
図1は本発明の半導体集積回路装置の製造方法で用いられるモールド装置の構造の実施の形態の一例を示す構成概略図、図2は図1に示すモールド装置におけるモールド金型の構造の一例を示す断面図、図3は図2に示すモールド金型における上型の構造を示す平面図、図4は図2に示すモールド金型における下型の構造を示す平面図、図5は図1に示すモールド装置における金型除電部の配置を示す構成図、図6は本発明の半導体集積回路装置の製造方法を用いて組み立てられる半導体集積回路装置の一例であるBGAの構造を示す図であり、(a)は平面図、(b)は断面図、図7は図6に示すBGAの構造を示す底面図、図8(a),(b) は本発明の半導体集積回路装置の製造方法におけるイオンブローの一例を示す概念図、図9(a),(b),(c),(d)は本発明の半導体集積回路装置の製造方法におけるモールド金型の動作の一例を示す金型動作図、図10(a),(b) は本発明の半導体集積回路装置の製造方法のモールド金型の2段クランプにおける1次クランプの状態の一例を示す部分断面図、図11(a),(b),(c) は本発明の半導体集積回路装置の製造方法のモールド金型の2段クランプにおける2次クランプの状態の一例を示す部分断面図、図12(a),(b),(c),(d),(e),(f)は本発明の半導体集積回路装置の製造方法におけるモールド時のキャビティへの樹脂注入状態の一例を示す概念図、図13は本発明の半導体集積回路装置の製造方法におけるモールド時のキャビティの減圧状態の一例を示す拡大部分断面図であり、(a)は減圧前の状態、(b)は減圧開始状態、図14は本発明の半導体集積回路装置の製造方法におけるモールド時のキャビティへの樹脂注入状態の一例を示す部分断面図、図15は図2に示すモールド金型における上型のキャビティに対する吸引通路の構造を示す拡大部分平面図、図16は図1に示すモールド装置においてその下型にチップ組み立て体を配置した状態の一例を示す部分平面図、図17は本発明の半導体集積回路装置の製造方法における製造プロセスの実施の形態の一例を示す製造プロセスフローである。 FIG. 1 is a schematic configuration diagram showing an example of an embodiment of the structure of a mold apparatus used in the method for manufacturing a semiconductor integrated circuit device of the present invention. FIG. 2 is an example of the structure of a mold mold in the mold apparatus shown in FIG. FIG. 3 is a plan view showing the structure of the upper mold in the mold shown in FIG. 2, FIG. 4 is a plan view showing the structure of the lower mold in the mold shown in FIG. 2, and FIG. FIG. 6 is a diagram showing the structure of a BGA that is an example of a semiconductor integrated circuit device assembled by using the method for manufacturing a semiconductor integrated circuit device of the present invention, (A) is a plan view, (b) is a cross-sectional view, FIG. 7 is a bottom view showing the structure of the BGA shown in FIG. 6, and FIGS. Conceptual diagram showing an example of ion blow, FIG. 9 (a), b), (c), (d) are mold operation diagrams showing an example of the operation of the mold in the method of manufacturing a semiconductor integrated circuit device of the present invention, and FIGS. 10 (a), (b) are semiconductors of the present invention. FIGS. 11A, 11B, and 11C are partial cross-sectional views showing an example of a state of a primary clamp in a two-stage clamp of a mold of a manufacturing method of an integrated circuit device. FIGS. FIGS. 12 (a), (b), (c), (d), (e), (f) are partial cross-sectional views showing an example of the state of the secondary clamp in the two-stage clamp of the mold of the manufacturing method. FIG. 13 is a conceptual diagram showing an example of a state of resin injection into a cavity at the time of molding in the method for manufacturing a semiconductor integrated circuit device of the present invention. FIG. (A) is the state before decompression, (b) FIG. 14 is a partial sectional view showing an example of a state of resin injection into the cavity at the time of molding in the manufacturing method of the semiconductor integrated circuit device of the present invention. FIG. 15 is an upper mold cavity in the mold shown in FIG. FIG. 16 is a partial plan view showing an example of a state in which a chip assembly is arranged in the lower mold of the molding apparatus shown in FIG. 1, and FIG. 17 is a semiconductor integrated circuit according to the present invention. It is a manufacturing process flow which shows an example of embodiment of the manufacturing process in the manufacturing method of an apparatus.
図1に示す本実施の形態の半導体集積回路装置の製造方法で用いられるモールド装置は、樹脂封止形の半導体集積回路装置の組み立て工程のモールド工程において、モールド金型10の上型(第1の金型)11側と下型(第2の金型)12側とで一対を成すフィルムである上側(第1側)フィルム8(第2のフィルム)および下側(第2側)フィルム9(第1のフィルム)を用いて図6(b)に示す半導体チップ1のモールドを行うものであり、トランスファータイプのモールド装置である。
The molding apparatus used in the method of manufacturing a semiconductor integrated circuit device according to the present embodiment shown in FIG. 1 is an upper mold (first mold mold 10) in the molding process of the assembly process of the resin-encapsulated semiconductor integrated circuit device. The upper (first side) film 8 (second film) and the lower (second side)
なお、このモールド装置は、ラミネートモールド装置とも呼ばれ、本実施の形態では、このモールド装置によってモールドされる半導体集積回路装置の一例として図6に示すBGA(Ball Grid Array)30を取り上げて説明する。 This mold apparatus is also called a laminate mold apparatus. In this embodiment, a BGA (Ball Grid Array) 30 shown in FIG. 6 will be described as an example of a semiconductor integrated circuit apparatus molded by the mold apparatus. .
図1に示すモールド装置の構成について説明すると、モールドが行われ、かつ一対を成してモールド金型10を構成する上型11および下型12と、ダイボンディングとワイヤボンディングとを終えて形成されたチップ組み立て体7(チップリード複合体ともいう)をフレーム整列部16にセットするローダ部13と、チップ組み立て体7の整列・位置決めを行うフレーム整列部16と、タブレット(図11に示すモールド樹脂29を固めた材料)およびチップ組み立て体7を保持し、かつ両者をモールド金型10まで搬送するフレーム搬送体15と、モールド樹脂29の充填後の型開き完了後、チップ組み立て体7を把持して下型12上の下側フィルム9からチップ組み立て体7を剥離させるフレームチャックを備え、かつチップ組み立て体7をフレーム収納部14まで搬送するフレーム取り出し部17と、取り出されたチップ組み立て体7のカルブレークを行うゲートブレーク部18と、図2に示すポット12c内のレジンバリを吸引してポット12c内の清掃を行う移動自在なポットクリーナ部24(図5参照)と、モールドを終えたチップ組み立て体7を収納するフレーム収納部14とからなる。
The structure of the molding apparatus shown in FIG. 1 will be described. Molding is performed, and the
さらに、本実施の形態のモールド装置には、上側フィルム8および下側フィルム9の搬送系として、上側フィルム8を送り出す上側フィルム供給ローラ19と、上側フィルム8を巻き取る上側フィルム巻取りローラ20(リール)と、下側フィルム9を送り出す下側フィルム供給ローラ21と、下側フィルム9を巻き取る下側フィルム巻取りローラ22(リール)と、上側フィルム8および下側フィルム9の搬送を案内する複数のガイドローラ23とが設けられている。
Further, the molding apparatus of the present embodiment includes an upper
また、前記モールド装置には、静電気を除電する除電部が4箇所に設けられている。 Further, the molding apparatus is provided with four static elimination sections for eliminating static electricity.
すなわち、樹脂系のフィルムである上側フィルム8および下側フィルム9を搬送させるため、モールド金型10やチップ組み立て体7などで静電気が発生し易く、これを除電しなければならないため、前記除電部が4箇所に設けられている。
That is, since the
まず、使用前すなわちモールド金型10上に搬送される前に上側フィルム8および下側フィルム9に対して除電を行うフィルム除電部25である上側フィルム除電部25aおよび下側フィルム除電部25bが設けられ、さらに、図5に示すように、モールド金型10の除電を行う金型除電部26である上型除電部26aおよび下型除電部26bが設けられている。
First, before use, that is, before being transported onto the
なお、図5に示すように、上型除電部26aと下型除電部26bは、モールド装置の正面側に配置されている。
In addition, as shown in FIG. 5, the upper mold | type
また、製品となるモールド後のチップ組み立て体7をフレーム収納部14に収納する前に除電する製品除電部27が、ゲートブレーク部18とフレーム収納部14との間に配置されて設けられている。
In addition, a product
さらに、モールドによって使用された使用済み(モールド済み)の上側フィルム8および下側フィルム9を除電する使用済み上側フィルム除電部41aと使用済み下側フィルム除電部41bとが、それぞれのフィルム巻き取り部である上側フィルム巻取りローラ20(リール)および下側フィルム巻取りローラ22(リール)の近傍に設けられており、それぞれのフィルムを巻き取る際に除電が行われる。
Furthermore, the used upper film
なお、前記フィルム巻き取り部では、非常に高い電位の静電気が発生するため、使用済み上側フィルム除電部41aと使用済み下側フィルム除電部41bは、この静電気を除去するのに非常に有効である。
In addition, since the static electricity of a very high electric potential generate | occur | produces in the said film winding part, the used upper film
ここで、本実施の形態の半導体集積回路装置の製造方法で行われる前記除電方法について説明すると、前記除電方法は、図8に示すようなイオンブローであり、それぞれの除電部(上側フィルム除電部25a、下側フィルム除電部25b、上型除電部26a、下型除電部26b、製品除電部27、使用済み上側フィルム除電部41aおよび使用済み下側フィルム除電部41b)には、イオンブロー用のガスを吐出するノズル28と、高電圧が印加される除電用電極(電極)32とが設置されている。
Here, the static elimination method performed in the manufacturing method of the semiconductor integrated circuit device of the present embodiment will be described. The static elimination method is an ion blow as shown in FIG. 8, and each static elimination part (upper film static elimination part) 25a, lower film
すなわち、図8(a)に示すように、除電用電極32に高電圧を印加し、この状態の除電用電極32間にノズル28から吐出させた前記ガスを通して前記ガスをイオン化させ、さらに、このイオン化された前記ガス(図8では正のイオン)を対象物(図8では上側フィルム8を用いて説明しているが、下側フィルム9やモールド金型10およびチップ組み立て体7、さらにはモールド済みの上側フィルム8や下側フィルム9についても同様)上に帯電した負の電荷33に吹き付け、これにより、図8(b)に示すように、負の電荷33(静電気)を中和する(ただし、電荷33の正負は反対であってもよい)。
That is, as shown in FIG. 8A, a high voltage is applied to the
その結果、静電気の発生を防ぐものである。 As a result, generation of static electricity is prevented.
なお、本実施の形態では、イオンブロー用の前記ガスとして、ドライエアー31を用いる場合を説明するが、ドライエアー31を用いることにより、不活性ガスなどの場合とは異なり、ドライエアー31の供給ユニットを簡易的なユニットとすることができるため、前記ドライエアー31の供給ユニットを備えた前記各除電部を比較的簡単な構造のものとすることができる。
In this embodiment, the case where
その結果、除電機能を兼ね備えたモールド装置のコストを抑えることができる。 As a result, it is possible to reduce the cost of the molding apparatus having a charge eliminating function.
また、図1に示すモールド装置のモールド金型10における上型11には、図6に示すBGA30の基板支持リード3aおよびBGA基板2の上側の封止部6の形状に対応したキャビティ11aが形成され、同様にして下型12には、基板支持リード3aの下側の封止部6(BGA基板2の側面に形成された封止部6)の形状に対応したキャビティ12aが形成されており、これらキャビティ11a,12aが合わさるとBGA基板2を含む封止部6の形状を成す。
Further, a
なお、本実施の形態で説明するBGA30は、図6に示すように、BGA基板2の裏面(第1の主面であるチップ支持面2bと反対側の面すなわち第2の主面のこと)2cに外部端子である複数のバンプ電極5(突起状電極)が取り付けられるため、BGA基板2の裏面2cをモールドすることはできない。
In addition, as shown in FIG. 6, BGA30 demonstrated in this Embodiment is the back surface of the BGA board | substrate 2 (The surface on the opposite side to the chip |
そこで、図1に示すモールド装置では、モールド樹脂29の注入時に、BGA基板2の裏面2c(第2の主面)に下側フィルム9を密着させ、これにより、BGA基板2の側面から裏面2c側へのモールド樹脂29の侵入を阻止することができる。
Therefore, in the molding apparatus shown in FIG. 1, when the
ただし、モールド樹脂29の注入の際には、基板支持リード3aのBGA基板2側にモールド樹脂29を周り込ませて、BGA基板2の側面周辺部をモールドすることができる。
However, when the
つまり、BGA30では、基板支持リード3aの表側だけでなく、基板支持リード3aのBGA基板2側すなわち下側のBGA基板2の側面周辺部にも封止部6が形成されている。
That is, in the
したがって、前記モールド装置に設けられたモールド金型10は、両面モールドタイプのものである。
Therefore, the
また、図3に示すように、上型11には、モールド樹脂29がキャビティ11aに流れ込む際の流路の分岐点となるカル11bや、これに連通するランナ11cおよびゲート11d、さらにガス抜きとなるエアベント11eが形成されている。
Further, as shown in FIG. 3, the
一方、図4に示すように、下型12には、カル11bにモールド樹脂29を押し出すプランジャ12bや、このプランジャ12bと一対を成すモールド樹脂29の供給口であるポット12cが形成されている。
On the other hand, as shown in FIG. 4, the
なお、図1に示すモールド装置は、マルチポット形のトランスファー方式のものであり、1台のモールド金型10に対して2つのポット12cが設けられ、かつそれぞれのポット12cに対して4つのキャビティ11a,12aが形成されている。
The molding apparatus shown in FIG. 1 is of a multi-pot type transfer system, and is provided with two
したがって、前記モールド装置は、1台のモールド金型10で同時に8つのBGA30の封止部6を形成することができる。
Therefore, the molding apparatus can simultaneously form eight sealing
また、前記モールド装置は、マルチポット形のものであるため、下型12には、2つのシリンダ状のポット12cが貫通して形成され、モールド時には、このポット12cに、溶融されてモールド樹脂29となる円筒形のタブレットがセットされる。
Further, since the molding apparatus is of a multi-pot type, the
つまり、前記モールド装置は、下型12が稼動側であり、上型11と下型12のクランプおよびモールド金型10を開く際には、この下型12が上下動(昇降)する構造になっている。
That is, in the molding apparatus, the
また、図3に示す上型11には、そのキャビティ11aに開口する吸引口11fが設けられており、図2に示すように、モールドの際に上側フィルム8がキャビティ11aおよびカル11bに密着するように吸引口11fを介して上側フィルム8を吸引する上側フィルム第1吸引部11gと、同じく、モールドの際に、上側フィルム8がキャビティ11aの周囲に密着するように吸引口11fを介して上側フィルム8を吸引する上側フィルム第2吸引部11hとが設置されている。
Further, the
なお、キャビティ11aおよびカル11bに設けられた吸引口11fと上側フィルム第1吸引部11gとは上型第1排気通路11iによって連通し、キャビティ11aの周囲に設けられた吸引口11fと上側フィルム第2吸引部11hとは上型第2排気通路11jによって連通している。
The
さらに、上側フィルム第1吸引部11gおよび上側フィルム第2吸引部11hは、モールド終了後、吸引口11fからキャビティ11a、カル11bおよびキャビティ11aの周囲に対して剥離用エアー39(図9(d)参照)を吐出して上型11から上側フィルム8を分離させる機能も兼ね備えている。
Furthermore, the upper film
なお、上型11において、それぞれのキャビティ11aには、図15に示すように、その側面周囲に合計12個の減圧用吸引通路11pが形成されており、これらの減圧用吸引通路11pが、減圧用吸引口11kと連通している。
In the
また、上型11には、モールド時にキャビティ11a内を真空引き(真空排気)して減圧する機構も設けられており、これにより、ボイド35(図19参照)が形成されることを防止できる。
The
すなわち、エアベント11eと連通する減圧用吸引口11kが形成され、モールドの際の樹脂注入時に、減圧吸引部11lによりエアベント11eと減圧用吸引口11kとを介してキャビティ11a内を真空引き(真空排気)し、これにより、封止部6に前記ボイド35が形成されることを防ぐものである。
That is, a
なお、減圧用吸引口11kと減圧吸引部11lとは減圧用排気通路11mを介して連通しており、この減圧用排気通路11mには、シールド部材としてOリング34(図14参照)が設けられている。
The
一方、図4に示す下型12においても、そのキャビティ12aに開口する吸引口12dが設けられており、図2に示すように、モールドの際に下側フィルム9がキャビティ12aに密着するように吸引口12dを介して下側フィルム9を吸引する下側フィルム第1吸引部12eと、同じく、モールドの際に、下側フィルム9がキャビティ12aの周囲に密着するように吸引口12dを介して下側フィルム9を吸引する下側フィルム第2吸引部12fとが設置されている。
On the other hand, the
なお、キャビティ12aに設けられた吸引口12dと下側フィルム第1吸引部12eとは下型第1排気通路12gによって連通し、キャビティ12aの周囲に設けられた吸引口12dと下側フィルム第2吸引部12fとは下型第2排気通路12hによって連通している。
The
さらに、上型11の場合と同様に、下側フィルム第1吸引部12eおよび下側フィルム第2吸引部12fは、モールド終了後、吸引口12dからキャビティ12aおよびキャビティ12aの周囲に対して剥離用エアー39を吐出して下型12から下側フィルム9を分離させる機能も兼ね備えている。
Further, as in the case of the
また、本実施の形態の半導体集積回路装置の製造方法のモールド工程で用いる上側フィルム8および下側フィルム9は、表裏両面に微細な凹凸が形成されている(両フィルムの前記微細な凹凸は、モールド金型10内でモールド樹脂29と接触する少なくとも一方の面に形成されていればよいが、表裏両面に形成されている方が好ましいため、本実施の形態では、両面に形成されている場合を説明する)ものである。
Further, the
前記微細な凹凸は、その凹凸における凹部の凹量または凸部の凸量が、モールドによって封止部6が形成された際に、その封止部6の表面に文字や記号などのインクを付すことが可能な程度の凹凸として形成されたものであり、梨地加工によって形成される。その凹凸量は、例えば、1μm以上であるが、実際のフィルムなどにおける梨地加工技術を考慮した場合、最大6から20μm、好ましくは10から15μm、最適には10μm程度である。
The minute unevenness is such that when the sealing
そこで、上側フィルム8と下側フィルム9とをモールド金型10の上型11と下型12のそれぞれの金型面11n,12iに配置する際には、相互のフィルムの前記微細な凹凸が形成された面を対向させて配置し(ただし、本実施の形態では、両フィルムの表裏両面に前記微細な凹凸が形成されている場合であるため、上側フィルム8および下側フィルム9において何れの面を対向させて配置してもよい)、この状態でモールドを行う。
Therefore, when the
さらに、上型11と下型12とで上側フィルム8および下側フィルム9を一対にしてモールド金型10に配置するが、図1に示すモールド装置のモールド金型10では、下型12のほぼ中央にポット12cとプランジャ12bとが配置されているため、図5に示すように、下側フィルム9を、下型12の金型面12iにおけるポット12c上を避けた両側に2列で配置している。
Further, the
すなわち、図1に示すモールド装置で用いる一対のフィルムのうち、図5に示すように、上側フィルム8は、上型11の金型面11nとほぼ同程度の幅を有する1枚のものであり、一方、下側フィルム9は、BGA基板2より大きい幅を有する2枚のフィルムである。
That is, among the pair of films used in the molding apparatus shown in FIG. 1, as shown in FIG. 5, the
なお、上側フィルム8および下側フィルム9を形成する材料としては、例えば、メチルペンテン樹脂を用いることが好ましく、このメチルペンテン樹脂を用いることにより、モールド工程で使用済みとなった上側フィルム8および下側フィルム9を焼却処分することが可能になる。
In addition, as a material which forms the
その結果、上側フィルム8および下側フィルム9を用いたモールドにおいても環境に悪影響を及ぼすことなくモールドすることがてきる。
As a result, the mold using the
次に、図6,図7を用いて、本実施の形態の半導体集積回路装置の製造方法によって組み立てられる半導体集積回路装置の一例であるBGA30の構造を説明する。
Next, the structure of the
前記BGA30は、図1に示すモールド装置を用いて樹脂封止(モールド)が行われて組み立てられた低コストタイプのものである。
The
BGA30の構成は、主面1aに半導体集積回路が形成され、かつアルミニウムなどからなるパッド1b(表面電極)が設けられた半導体チップ1(半導体集積回路チップともいう)と、半導体チップ1を支持し、かつこの半導体チップ1のパッド1bに応じて配置されて設けられた基板電極2a(リード)を備えたBGA基板2(チップ支持基板)と、BGA30の外部端子としてBGA基板2の裏面2c(第2の主面)に取り付けられた複数のバンプ電極5(突起状電極)と、半導体チップ1のパッド1bとこれに対応する基板電極2aとを電気的に接続する金線などのボンディングワイヤ4(接続部材)と、半導体チップ1およびボンディングワイヤ4を図1に示すモールド装置によってモールドして形成した封止部6とからなる。
The
ここで、BGA30の封止部6は、図1に示すモールド装置によってモールドされて形成されたものであるため、モールド金型10に配置された上側フィルム8および下側フィルム9の梨地加工によって封止部6の表面が粗面に形成されている。
Here, since the sealing
したがって、BGA30の組み立て完了後、封止部6に製品番号などの記号や文字を付す際に、印刷によるマーキングを行った場合でもインクを付すことが可能になるため、封止部6に記号や文字を容易に付すことができる。
Accordingly, after the assembly of the
また、BGA基板2は、例えば、3層配線構造のものである。
The
さらに、複数のバンプ電極5は、図7に示すように、BGA基板2の裏面2cにおいてそのほぼ中央付近のチップエリアを除く周囲に格子状に配列され、例えば、半田によって形成されたものである。
Further, as shown in FIG. 7, the plurality of
なお、半導体チップ1は、ペースト材などによってBGA基板2にマウントされている。
The
さらに、封止部6を形成するモールド樹脂29は、例えば、エポキシ系の熱硬化性樹脂などである。
Further, the
なお、モールドの際にはBGA基板2の裏面2cに下側フィルム9を密着させてモールドを行うため、BGA基板2の裏面2cにモールド樹脂29が付着することを阻止できる。
Since the
これにより、BGA基板2の裏面2cに薄いモールド樹脂29の膜が形成されることを防止でき、その結果、信頼性の高いバンプ接続が可能なBGA30を実現できる。
Thereby, it can prevent that the film | membrane of the
また、BGA基板2の裏面2cに薄いモールド樹脂29の膜が形成されることを防止できるため、モールド後にモールド樹脂29の前記薄い膜を除去する工程を省くことができる。
Further, since it is possible to prevent the thin film of the
その結果、BGA基板2に対してのバンプ形成または転写をスムーズに行うことができる。
As a result, bump formation or transfer to the
また、BGA30では、モールド時に、基板支持リード3aのBGA基板2側にもモールド樹脂29を周り込ませて、BGA基板2の側面周辺部をモールドしているため、基板支持リード3aの表側だけでなく、基板支持リード3aのBGA基板2側すなわち下側のBGA基板2の側面周辺部にも封止部6が形成されている。
Further, in the
これにより、封止部6とBGA基板2との接触面積が増えるため、両者の接合力を向上できるとともに、下型12のキャビティ12aの大きさを基準にした場合、BGA基板2の大きさを小さくすることができ、その結果、BGA30の低コスト化を図ることができる。
As a result, the contact area between the sealing
なお、基板支持リード3aは、例えば、銅などからなる薄板状のフレーム部材3に形成されているものである。
The
ここで、図1に示すモールド装置におけるモールド金型10は、BGA4個取りの1枚のフレーム部材3を用い、このフレーム部材3を2枚同時にモールドするものである。
Here, the
したがって、前記モールド装置では、1回のモールド動作で8個のBGA30の封止部6を形成できる。
Therefore, in the molding apparatus, eight sealing
つまり、複数個取りのために複数の半導体チップ1を搭載可能な多連のフレーム部材3を用いたものであり、基板支持リード3aは、モールド後に、フレーム部材3を個々のBGA30に切断された際にBGA30側に残留した部材である。
That is, a plurality of
これにより、1枚のフレーム部材3は、4つのBGA基板2を支持可能な基板支持リード3aと、この基板支持リード3aを支持する枠部3b(図14参照)とから構成される薄板状の部材である。
Thereby, one
次に、本実施の形態の半導体集積回路装置の製造方法を図17に示す製造プロセスフローにしたがって説明する。 Next, a method for manufacturing the semiconductor integrated circuit device of the present embodiment will be described according to a manufacturing process flow shown in FIG.
なお、前記半導体集積回路装置の製造方法は、図6および図7に示すBGA30の製造方法である。
The method for manufacturing the semiconductor integrated circuit device is a method for manufacturing the
まず、主面1aに半導体集積回路が形成された半導体チップ1(半導体集積回路チップともいう)を準備する。 First, a semiconductor chip 1 (also referred to as a semiconductor integrated circuit chip) having a semiconductor integrated circuit formed on the main surface 1a is prepared.
一方、半導体チップ1を搭載可能な配線基板であるBGA基板2(チップ支持基板)が取り付けられた図10に示すフレーム部材3を準備する。
On the other hand, a
ここで、フレーム部材3は、例えば、銅などからなる薄板状の部材であり、1枚のフレーム部材3から4個のBGA30が製造可能なように4枚のBGA基板2が各BGA領域に一列にほぼ等間隔に並んで取り付けられたものである。
Here, the
続いて、図17に示すステップS1によるフレーム部材供給とステップS2による半導体チップ供給とを行った後、半導体チップ1とBGA基板2とを接合するチップマウント(ダイボンドともいう)を行う(ステップS3)。
Subsequently, after the frame member supply in step S1 and the semiconductor chip supply in step S2 shown in FIG. 17 are performed, chip mounting (also referred to as die bonding) for bonding the
すなわち、各BGA基板2のチップ支持面2b(第1の主面)上にペースト材を介して半導体チップ1をマウントする(固定する)。
That is, the
その後、半導体チップ1の複数の端子であるパッド1b(表面電極)とこれに対応するBGA基板2の複数の基板電極2a(リード)とをワイヤボンディングによって電気的に接続する(ステップS4)。
Thereafter, the
これによって、半導体チップ1の複数のパッド1bとそれぞれに対応するBGA基板2の複数の基板電極2aとがボンディングワイヤ4(接続部材)によって電気的に接続される。
Thus, the plurality of
なお、チップマウントとワイヤボンディングとを終えたフレーム部材3がチップ組み立て体7(図9(b)参照)となる。
The
その後、モールド工程を行う。まず、図1に示す前記モールド装置のローダ部13にモールドが行われるチップ組み立て体7を搬入する。
Thereafter, a molding process is performed. First, the
続いて、ローダ部13からフレーム整列部16にチップ組み立て体7をセットし、フレーム整列部16においてチップ組み立て体7の位置決めと整列とを行う。
Subsequently, the
さらに、フレーム搬送体15に円筒形のタブレットをセットするとともに、フレーム搬送体15によってフレーム整列部16から所望のチップ組み立て体7を吸着支持する。
Further, a cylindrical tablet is set on the
続いて、前記モールド装置のモールド金型10におけるポット12c(図2参照)を図5に示すポットクリーナ部24によってクリーニングする。
Subsequently, the
その後、表裏両面に微細な凹凸が形成された上側フィルム8すなわち表裏両面が梨地加工された上側フィルム8を上側フィルム供給ローラ19にセットし、この上側フィルム8の先端側を上型11と下型12との間を通して上側フィルム巻取りローラ20に巻き取り可能にセットする。
After that, the
同様に、表裏両面に微細な凹凸が形成された下側フィルム9すなわち表裏両面が梨地加工された下側フィルム9を下側フィルム供給ローラ21にセットし、上側フィルム8の場合と同様に下側フィルム9の先端側を上型11と下型12との間を通して、かつ上側フィルム8と対向させて下側フィルム巻取りローラ22に巻き取り可能にセットする。
Similarly, the
これにより、上型11と下型12との間に一対を成すフィルムである上側フィルム8と下側フィルム9とが対向した状態で配置される。
Thereby, the
ここで、図1に示すモールド装置のモールド金型10では、下型12のほぼ中央にポット12cとプランジャ12bとが配置されているため、図5に示すように、下側フィルム9を、下型12の金型面12iにおけるポット12c上を避けた両側に2列で配置している。
Here, in the molding die 10 of the molding apparatus shown in FIG. 1, since the
すなわち、上側フィルム8は、上型11の金型面11nとほぼ同程度の幅を有する1枚のシートであり、一方、下側フィルム9は、BGA基板2より大きい幅を有する2枚のシートである。
That is, the
その後、ステップS5によるフィルム除電を行う。 Then, the film static elimination by step S5 is performed.
ここでは、図1に示すフィルム除電部25において、図8(a)に示すように、高電圧、例えば、10kVの高電圧が印加された除電用電極32間に第1のガスであるドライエアー31を通してこのドライエアー31をイオン化する。
Here, in the film
さらに、フィルム除電部25において、イオン化されたドライエアー31を一対のフィルムすなわち上側フィルム8と下側フィルム9とに供給して上側フィルム8および下側フィルム9上に帯電する電荷33を図8(b)に示すように中和する。
Further, in the film
なお、図8は、一対のフィルムのうち、上側フィルム8のみの除電(イオンブロー)を説明した図であるが、下側フィルム9についても全く同様である。
FIG. 8 is a diagram for explaining the static elimination (ion blow) of only the
これにより、モールド前の未使用の上側フィルム8および下側フィルム9をイオンブローすることができ、その結果、上側フィルム8および下側フィルム9での静電気の発生を防ぐことができる。
Thereby, the unused
その後、図9(a)に示すように、上側フィルム巻取りローラ20および下側フィルム巻取りローラ22によって各フィルムを所定量巻き取り、これにより、図5に示すモールド金型10の上型11の金型面11nと下型12の金型面12iとに前記電荷中和済み、すなわちイオンブロー済みの上側フィルム8および下側フィルム9を配置するフィルム送り(ステップS6)を行う。
Thereafter, as shown in FIG. 9A, a predetermined amount of each film is taken up by the upper film take-up
続いて、モールド金型10上で上側フィルム8および下側フィルム9を予備加熱するとともに、適正なテンションを両フィルムに付与する。
Subsequently, the
その後、ステップS7による金型除電を行う。 Then, the mold charge removal by step S7 is performed.
ここでは、図5に示す上型除電部26aおよび下型除電部26bを備えた金型除電部26において、図8(a)に示すように、高電圧、例えば、10kVの高電圧が印加された除電用電極32間に第2のガスであるドライエアー31を通してこのドライエアー31をイオン化する。
Here, as shown in FIG. 8A, a high voltage, for example, a high voltage of 10 kV, is applied to the mold
さらに、金型除電部26において、図5に示すように、イオン化されたドライエアー31を上型11と下型12のそれぞれの金型面11n,12iに供給してそれぞれの金型面領域に帯電する電荷33(図8(b)参照)を中和する。
Furthermore, as shown in FIG. 5, in the mold
これにより、モールド後のモールド金型10をイオンブローすることができ、その結果、次ショットのモールドを行う際に、モールド金型10に静電気が発生していない状態でモールドを行うことができる。
As a result, the
したがって、モールド金型10上での静電気によるBGA30への静電破壊などの悪影響を防止できる。
Therefore, adverse effects such as electrostatic breakdown on the
さらに、ステップS8によるフィルム吸引を行う。 Further, film suction is performed in step S8.
ここでは、図3に示す上側フィルム第1吸引部11gから、上型第1排気通路11iおよび吸引口11fを介して上側フィルム8を吸引し、上型11のキャビティ11a内面に沿うように上側フィルム8をキャビティ11a内面に密着させる。
Here, the
同様に、図4に示す下側フィルム第1吸引部12eから、下型第1排気通路12gおよび吸引口12dを介して下側フィルム9を吸引し、下型12のキャビティ12a内面に沿うように下側フィルム9をキャビティ12a内面に密着させる。
Similarly, the
その後、タブレットがセットされ、かつチップ組み立て体7を吸着支持したフレーム搬送体15をモールド金型10上に移動させ、下型12のポット12c内に前記タブレットをセットするとともに、図10(a)に示すように、キャビティ11a,12a上に配置した一対のフィルムである上側フィルム8と下側フィルム9との間に2組のチップ組み立て体7を配置する。
Thereafter, the
なお、2組のチップ組み立て体7は、下型12の金型面12iにおいて、ポット12cの両側にそれぞれ分けて2列に配置する。
The two sets of
したがって、1つのチップ組み立て体7のフレーム部材3上には4つの半導体チップ1が搭載されているため、このモールド金型10においては、1回のモールド動作で8つの半導体チップ1のモールドを行うことができる。
Therefore, since four
なお、下型12上にチップ組み立て体7を配置させた状態を図16に示す。
A state in which the
図16は、下型12上における基板支持リード3a(基板支持治具)とBGA基板2とキャビティ12aの位置関係を示したものであり、ここでは、BGA基板2上に固定された半導体チップ1とボンディングワイヤ4とを省略して示すとともに、BGA基板2を透過してその下側に見えるキャビティ12aを示したものである。
FIG. 16 shows the positional relationship among the
図16に示すように、チップ組み立て体7においてフレーム部材3の基板支持リード3aによって支持されたBGA基板2は、下型12のキャビティ12a上に配置されている。
As shown in FIG. 16, the
続いて、フレーム搬送体15を待機位置に戻す。
Subsequently, the
その後、フレーム搬送体15が待機位置に戻ったことを確認し、続いて、プレスによって下型12を上昇させて一対のモールド金型10である上型11と下型12とを図9(c)に示すようにクランプする。
Thereafter, it is confirmed that the
なお、この段階で行う上型11と下型12のクランプは、図10(b)に示すように、例えば、面圧1から5kg/mm2 程度の1次(初期)クランプである。
The clamp of the
その後、この1次クランプの状態で、ステップS9により、モールドを行う。ここでは、上側フィルム8と下側フィルム9との間に図11(a)に示すように溶融されたモールド樹脂29(レジン)を供給して、モールド樹脂29の注入圧によりキャビティ11aと上側フィルム8、かつキャビティ12aと下側フィルム9の間で一部隙間36が形成される状態になるまで(キャビティ11a,12a内の上側フィルム8と下側フィルム9との間がモールド樹脂29によってほぼ充填された状態になるまで)キャビティ11a,12aにモールド樹脂29を注入する第1樹脂注入工程を行う。
Thereafter, molding is performed in the state of the primary clamp in step S9. Here, molten mold resin 29 (resin) is supplied between the
つまり、図11(a)に示すように、キャビティ11aおよびキャビティ12aの隙間36が、それぞれキャビティ11a,12aの隅部のみに形成される程度になるまで樹脂注入を行う。
That is, as shown in FIG. 11A, resin injection is performed until the
その際、図13(a)に示すように、下側フィルム9とチップ組み立て体7のBGA基板2の裏面2c(第2の主面)とをモールド樹脂29が入り込まない程度に密着させ、図14に示すように、上側フィルム8と下側フィルム9の間にモールド樹脂29を供給して、キャビティ11a,12a内面に上側フィルム8および下側フィルム9がそれぞれ沿うようにキャビティ11a,12aにモールド樹脂29を充填する。
At that time, as shown in FIG. 13A, the
なお、モールド樹脂29を注入する際には、図12(a),(b),(c)に示すように、図13(a)に示すゲート11dから順次モールド樹脂29を注入していき、図13(b)に示すように、図13(a)に示すチップ組み立て体7におけるフレーム部材3の基板支持リード3aの表裏両面側にモールド樹脂29を周り込ませてBGA基板2のチップ支持面2b(第1の主面)側と側面周辺部とに図6(b)に示すように封止部6を形成する。
When injecting the
その際、図13(b)に示すように、キャビティ11a,12a内でモールド樹脂29がチップ組み立て体7のボンディングワイヤ4を覆った後、キャビティ11a,12aの真空引き37を行って上側フィルム8がキャビティ11a内面に沿うように、かつ下側フィルム9がキャビティ12a内面に沿うようにキャビティ11a,12aにモールド樹脂29を充填させる。
At this time, as shown in FIG. 13B, after the
すなわち、キャビティ11a,12a内を十分にモールド樹脂29によって充填し、図19に示すボイド35が形成される直前に真空引き37を行う。
That is, the
これにより、図20(a),(b)に示す比較例の真空引き38のように、上側フィルム8が減圧によって引っ張られてキャビティ11aから剥がれ、その結果、上側フィルム8の脱落によるワイヤ曲がりを防止できる。
Thereby, like the vacuuming 38 of the comparative example shown in FIGS. 20A and 20B, the
なお、図13(b)に示す真空引き37は、図3に示す上型11の減圧吸引部11lによって減圧用吸引口11k、エアベント11eおよび減圧用排気通路11mを介して行う。
Note that the
続いて、キャビティ11a,12a内を真空引き37の状態すなわち減圧状態にしつつ、図14および図12(d),(e),(f)に示すように、順次キャビティ11a,12a内にモールド樹脂29を充填させていく。
Subsequently, while the
これにより、キャビティ11a,12a内のガス抜きを行いながらモールド樹脂29の
充填が行えるため、図19の比較例に示すようなボイド35の発生を防ぐことができる。
Thereby, since the
その結果、BGA30の耐吸湿性を向上でき、これにより、BGA30の品質および信頼性を向上できる。
As a result, the moisture absorption resistance of the
また、図11(a)に示すように、モールド樹脂29の注入過程において、キャビティ11aと上側フィルム8との隙間36およびキャビティ12aと下側フィルム9との隙間36が、それぞれキャビティ11a,12aの隅部のみに形成される程度になるまで(キャビティ11a,12a内におけるモールド樹脂29の充填割合が90%程度に到達するまで)樹脂注入を行った後(第1樹脂注入工程後)、面圧1から5kg/mm2 程度の前記1次クランプより大きな圧力(例えば、面圧10kg/mm2 以上)で上型11と下型12とを2次(本)クランプし、図11(b)に示すように、この状態でモールド樹脂29の注入圧により上側フィルム8および下側フィルム9が、キャビティ11a,12a内面のそれぞれの隅部まで密着してキャビティ11a,12aに沿うようにモールド樹脂29を充填させる。
Further, as shown in FIG. 11A, in the injection process of the
すなわち、前記2次クランプによってモールド金型10を閉じた状態で、モールド樹脂29の注入圧により、キャビティ11a,12aの隅々まで上側フィルム8、下側フィルム9が密着するまで樹脂注入を行う第2樹脂注入工程を行う。
That is, in the state where the
その結果、図11(c)に示すように、チップ組み立て体7にキャビティ11a,12aのそれぞれの形状に対応したBGA30の封止部6を形成できる。
As a result, as shown in FIG. 11C, the sealing
したがって、モールド樹脂の注入時の前記モールド金型のクランプ状態を前記1次クランプと前記2次クランプとの2段階に分けて行うことにより、比較的クランプ力の弱い前記1次クランプ時にキャビティ11a,12a内面の形状にほぼ完全に沿うように上側フィルム8および下側フィルム9を微移動させることができ、その結果、キャビティ11a,12a内における上側フィルム8および下側フィルム9の弛みを取り除くことができる。
Therefore, by performing the clamping state of the mold at the time of injection of the mold resin in two stages of the primary clamp and the secondary clamp, the
これにより、BGA30の封止部6の外観形状の品質を低下させることなくモールドでき、その結果、BGA30の封止部6の外観品質を向上できる。
Thereby, it can mold, without reducing the quality of the external shape of the sealing
モールド樹脂29の充填完了後、図2に示す減圧吸引部11lによるキャビティ11a,12a内の真空引き37(図13(b)参照)すなわち減圧を停止し、モールド樹脂29を硬化させる。
After the filling of the
モールド完了後、プレスによって下型12を下降させ、モールド金型10を開き、これにより、チップ組み立て体7をキャビティ11a,12aから離型させる。
After completion of the molding, the
ここでは、まず、上側フィルム8からチップ組み立て体7を剥離し、その後、チップ組み立て体7をフレーム取り出し部17のフレームチャックによって把持し、上方に引き上げて下側フィルム9からチップ組み立て体7を剥離する。
Here, first, the
続いて、上側フィルム第1吸引部11gによる上側フィルム8の上型11への吸引を停止し、その後、吸引から吐出に切り換えて、図9(d)に示すように、図3に示す上側フィルム第1吸引部11gによって吸引口11fから剥離用エアー39を突出させ、上型11のキャビティ11aから上側フィルム8を剥離させる。
Subsequently, the suction to the
同様にして、下側フィルム第1吸引部12eによる下側フィルム9の下型12への吸引を停止し、その後、吸引から吐出に切り換えて、図4に示す下側フィルム第1吸引部12eによって吸引口12dから剥離用エアー39を突出させ、下型12のキャビティ12aから下側フィルム9を剥離させる。
Similarly, suction to the
続いて、ステップS10により、フィルム巻き取りを行う。 Then, film winding is performed by step S10.
ここでは、上側フィルム巻取りローラ20および下側フィルム巻取りローラ22を回転
させて、上側フィルム8および下側フィルム9のモールドに使用された部分を巻き取る。
Here, the upper film take-up
これにより、上側フィルム8および下側フィルム9が順送りされ、その結果、図2に示すモールド金型10の上型11の金型面11nおよび下型12の金型面12iには、未使用の上側フィルム8および下側フィルム9がそれぞれ配置される。
As a result, the
また、フィルム巻き取りの際には、使用済み上側フィルム除電部41aと使用済み下側フィルム除電部41bとにより、それぞれ使用済みの上側フィルム8および下側フィルム9を除電する使用済みフィルム除電(ステップS11)を行う。
Further, when the film is wound, the used upper
すなわち、上側フィルム8および下側フィルム9のそれぞれのモールドに使用された部分にイオン化されたドライエアー31(ガス)を供給してそれぞれのフィルム上に帯電する電荷33(図8(a)参照)を中和する。
That is, the
これにより、上側フィルム巻取りローラ20や下側フィルム巻取りローラ22などのフィルム巻き取り部では、非常に高い電位の静電気が発生するため、使用済み上側フィルム除電部41aと使用済み下側フィルム除電部41bのイオンブローにより、それぞれのフィルム上の静電気を確実に除去することができる。
As a result, in the film winding portions such as the upper
その後、ステップS12により、製品取り出しを行う。 Thereafter, the product is taken out in step S12.
ここでは、フレーム取り出し部17によってモールド済みのチップ組み立て体7を取り出し、図5に示すポットクリーナ部24によってポット12c内のレジンバリを吸引する。
Here, the molded
続いて、取り出したモールド済みのチップ組み立て体7を図1に示すゲートブレーク部18によってカルブレークし、これにより、フレーム部材3に付着した残留樹脂とチップ組み立て体7とを分離する。
Subsequently, the molded
ブレーク完了後、フレーム取り出し部17によってモールド済みのチップ組み立て体7をフレーム収納部14まで搬送し、フレーム収納部14にチップ組み立て体7を順次収容していく。
After the break is completed, the molded
その際、チップ組み立て体7をフレーム収納部14に収容する直前に、ステップS13に示す製品除電を行う。
At that time, immediately before the
ここでは、図1に示す製品除電部27において、図8(a)に示すように、高電圧、例えば、10kVの高電圧が印加された除電用電極32間に第3のガスであるドライエアー31を通してこのドライエアー31をイオン化する。
Here, in the product
さらに、製品除電部27において、図1に示すように、イオン化されたドライエアー31をチップ組み立て体7に供給してチップ組み立て体7上に帯電する前記電荷33(図8(a)参照)を中和する。
Further, as shown in FIG. 1, the product
これにより、モールド済みのチップ組み立て体7をイオンブローすることができ、その結果、チップ組み立て体7に静電気が発生していない状態でこれらを次工程に送ることができる。
Thereby, the molded
したがって、次工程で組み立てるBGA30への悪影響を防止できる。
Accordingly, adverse effects on the
モールドによる封止部6の形成後、チップ組み立て体7のフレーム部材3からBGA基板2を含む個々のBGA領域を切断して分離する。
After formation of the sealing
すなわち、型切断によって、フレーム部材3の枠部3bから基板支持リード3aを切断・分離(ステップS14)し、これにより、モールド済みの個々のBGA基板2を取得する。
That is, the
その後、BGA基板2の裏面2c(第2の主面)に外部端子として複数の突起状電極であるバンプ電極5を半田転写または半田印刷などによって形成するバンプ電極形成(ステップS15)を行い、かつ溶融して取り付け、これにより、BGA30を組み立てることができる。
Thereafter, bump electrode formation (step S15) is performed in which bump
続いて、BGA30の所定の検査を行い、図6および図7に示すBGA30の製造を完了する(ステップS16)。
Subsequently, a predetermined inspection of the
なお、BGA30においては、モールド時に、チップ組み立て体7のBGA基板2の裏面2cに下側フィルム9を密着させてモールドすることにより、BGA基板2の裏面2c(第2の主面つまりバンプ電極5を取り付ける側の面)にモールド樹脂29を付着させずにモールドすることができる。
In the
すなわち、モールド時のBGA基板2の側面から裏面2cへのモールド樹脂29の侵入を阻止できるため、BGA基板2の裏面2cに薄いモールド樹脂29の膜が形成されることを防止できる。
That is, since the
その結果、信頼性の高いバンプ接続が可能なBGAを実現できる。 As a result, a BGA capable of highly reliable bump connection can be realized.
さらに、BGA基板2の裏面2cに薄いモールド樹脂29の膜が形成されることを防止できるため、モールド後にモールド樹脂29の前記薄い膜を除去する工程を省くことができる。
Furthermore, since it is possible to prevent the thin film of the
その結果、BGA基板2に対してのバンプ形成または転写をスムーズに行うことができる。
As a result, bump formation or transfer to the
なお、モールド樹脂29をBGA基板2の裏面2cに付着させることなく、BGA基板2の側面にも封止部6を形成することができるため、BGA30において封止部6とBGA基板2との接合力の向上を図ることができる。
Since the sealing
また、BGA30においては、モールド金型10に配置された上側フィルム8および下側フィルム9の梨地加工によって封止部6の表面が粗面に形成されている。
Moreover, in BGA30, the surface of the sealing
その結果、組み立て完了後のBGA基板2の封止部6に製品番号などの記号や文字を付す際に、印刷によるマーキングを行った場合でもインクを付すことが可能になるため、封止部6に記号や文字を容易に付すことができる。
As a result, it is possible to apply ink even when marking is performed by printing when a symbol or character such as a product number is attached to the sealing
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiments of the invention. However, the present invention is not limited to the embodiments of the invention, and various modifications can be made without departing from the scope of the invention. It goes without saying that it is possible.
例えば、前記実施の形態のBGA30(半導体集積回路装置)の製造方法のモールド工程においては、円筒形のタブレットを用いる場合を説明したが、前記タブレットの変形例として棒状タブレットを用いてもよく、その際のモールド後の樹脂ランナ部40の形状を図18に示す。
For example, in the molding process of the manufacturing method of the BGA 30 (semiconductor integrated circuit device) according to the above-described embodiment, a case where a cylindrical tablet is used has been described, but a bar-shaped tablet may be used as a modified example of the tablet. The shape of the
つまり、前記棒状タブレットを用いることにより、図18(a),(b)に示すように、樹脂ランナ部40の長さを短くできるとともに、隣接する封止部6の間隔も短くできるため、その結果、モールド樹脂29の使用量を低減することができる。
That is, by using the bar-shaped tablet, as shown in FIGS. 18 (a) and 18 (b), the length of the
また、前記実施の形態においては、上型11を第1の金型とし、下型12を第2の金型としたが、両者の関係は、その反対であってもよい。
Moreover, in the said embodiment, although the upper mold |
つまり、上型11を第2の金型とし、下型12を第1の金型としてもよい。
That is, the
同様に、フィルムについても、上側フィルム8を第1のフィルム、下側フィルム9を第2のフィルムとしてもよい。
Similarly, the
また、前記実施の形態では、第1および第2のフィルムを用いる場合について説明したが、前記フィルムは、何れか一方のみを用いてもよい。 Moreover, although the said embodiment demonstrated the case where the 1st and 2nd film was used, the said film may use only any one.
例えば、第1のフィルムのみを用いて、半導体集積回路装置の封止部を形成する金型の金型面領域にのみ前記第1のフィルムを配置し、これによってモールドを行うものである。 For example, only the first film is used, and the first film is disposed only in the mold surface area of the mold that forms the sealing portion of the semiconductor integrated circuit device, thereby performing molding.
また、各除電部で用いられる第1のガス、第2のガスまたは第3のガスについても、何れのガスをどの除電部で用いてもよい。 Further, any of the first gas, the second gas, and the third gas used in each static elimination unit may be used in any static elimination unit.
なお、前記実施の形態においては、モールド金型10において下型12を稼動側としたが、これに限らず上型11を稼動側としてもよい。
In the above-described embodiment, the
また、前記実施の形態のBGA30の製造方法のモールド工程において、梨地加工フィルムを用いたモールド技術、モールド金型10やチップ組み立て体7およびフィルムの除電(イオンブロー)技術、モールド時のキャビティ真空引き(減圧)技術およびモールド金型の金型2段クランプ技術の4つの技術については、個々に何れか1つの技術のみを用いてもよく、あるいは、任意の2つ、3つまたは4つの技術の組み合わせであってもよい。
Further, in the molding process of the manufacturing method of the
また、前記実施の形態では、半導体集積回路装置の一例としてBGA30を取り上げて説明したが、前記半導体集積回路装置は、BGA30に限定されるものではなく、樹脂封止が行われる半導体集積回路装置であれば、例えば、CSP(Chip Scale Package) やQFN(Quad Flat Non-leaded package)などであってもよい。
In the above embodiment, the
本発明は、モールド工程を含む半導体集積回路装置の製造技術に好適である。 The present invention is suitable for a manufacturing technique of a semiconductor integrated circuit device including a molding process.
1 半導体チップ
1a 主面
1b パッド(表面電極)
2 BGA基板(チップ支持基板)
2a 基板電極(リード)
2b チップ支持面(第1の主面)
2c 裏面(第2の主面)
3 フレーム部材
3a 基板支持リード
3b 枠部
4 ボンディングワイヤ(接続部材)
5 バンプ電極(突起状電極)
6 封止部
7 チップ組み立て体
8 上側フィルム(第2のフィルム)
9 下側フィルム(第1のフィルム)
10 モールド金型
11 上型(第1の金型)
11a キャビティ
11b カル
11c ランナ
11d ゲート
11e エアベント
11f 吸引口
11g 上側フィルム第1吸引部
11h 上側フィルム第2吸引部
11i 上型第1排気通路
11j 上型第2排気通路
11k 減圧用吸引口
11l 減圧吸引部
11m 減圧用排気通路
11n 金型面
11p 減圧用吸引通路
12 下型(第2の金型)
12a キャビティ
12b プランジャ
12c ポット
12d 吸引口
12e 下側フィルム第1吸引部
12f 下側フィルム第2吸引部
12g 下型第1排気通路
12h 下型第2排気通路
12i 金型面
13 ローダ部
14 フレーム収納部
15 フレーム搬送体
16 フレーム整列部
17 フレーム取り出し部
18 ゲートブレーク部
19 上側フィルム供給ローラ
20 上側フィルム巻取りローラ(リール)
21 下側フィルム供給ローラ
22 下側フィルム巻取りローラ(リール)
23 ガイドローラ
24 ポットクリーナ部
25 フィルム除電部
25a 上側フィルム除電部
25b 下側フィルム除電部
26 金型除電部
26a 上型除電部
26b 下型除電部
27 製品除電部
28 ノズル
29 モールド樹脂
30 BGA(半導体集積回路装置)
31 ドライエアー(ガス)
32 除電用電極(電極)
33 電荷
34 Oリング
35 ボイド
36 隙間
37,38 真空引き
39 剥離用エアー
40 樹脂ランナ部
41a 使用済み上側フィルム除電部
41b 使用済み下側フィルム除電部
DESCRIPTION OF
2 BGA substrate (chip support substrate)
2a Substrate electrode (lead)
2b Chip support surface (first main surface)
2c Back surface (second main surface)
3
5 Bump electrode (projection electrode)
6 Sealing
9 Lower film (first film)
10
21 Lower
23
31 Dry air (gas)
32 Electrostatic discharge (electrode)
33 Electric charge 34 O-
Claims (12)
(b)凹凸量が1μm以上からなる凹凸が形成された第1表面、および前記第1表面とは反対側の第1裏面を有する樹脂系の第1フィルムと、凹凸が形成された第2表面、および前記第2表面とは反対側の第2裏面を有する樹脂系の第2フィルムと、組み立て体とを、前記第1金型の前記第1キャビティと前記第2金型の前記第2キャビティとの間に配置する工程、
(c)前記第1金型および前記第2金型を閉じ、前記第1キャビティおよび前記第2キャビティ内にモールド樹脂を充填し、前記組み立て体に封止部を形成する工程、
(d)前記(c)工程の後、前記第1金型と前記第2金型を開いて、前記封止部が形成された前記組み立て体を前記モールド金型から離型する工程、
を含み、
前記(b)工程では、前記第1フィルムの前記第1表面が前記第1キャビティと対向し、前記第2フィルムの前記第2表面が前記第2キャビティと対向するように、前記第1キャビティと前記第2キャビティとの間に前記第1フィルム及び前記第2フィルムをそれぞれ配置し、前記第1吸引口及び前記第2吸引口を介して前記第1フィルム及び前記第2フィルムをそれぞれ吸引することで前記第1フィルム及び前記第2フィルムを前記第1キャビティ及び前記第2キャビティのそれぞれの内面に密着させてから、前記第1フィルムと前記第2フィルムとの間に前記組み立て体を配置し、
前記(c)工程では、前記第1フィルムと前記第2フィルムとの間に前記モールド樹脂を供給することを特徴とする半導体集積回路装置の製造方法。 (A) a first mold surface, a first mold having a first cavity formed in the first mold surface, and a first suction port opening in the first cavity; and the first mold surface. A mold mold comprising a second mold surface facing each other, a second cavity formed on the second mold surface, and a second mold having a second suction port opened to the second cavity is prepared. The process of
(B) A first surface on which irregularities having an irregularity amount of 1 μm or more are formed, a resin-based first film having a first back surface opposite to the first surface, and a second surface on which irregularities are formed. And a resin-based second film having a second back surface opposite to the second surface, and an assembly, the first cavity of the first mold and the second cavity of the second mold The step of arranging between
(C) closing the first mold and the second mold, filling the first cavity and the second cavity with mold resin, and forming a sealing portion in the assembly;
(D) After the step (c), the first mold and the second mold are opened, and the assembly in which the sealing portion is formed is released from the mold.
Including
In the step (b), the first cavity of the first film is opposed to the first cavity, and the second surface of the second film is opposed to the second cavity. Disposing the first film and the second film between the second cavity and sucking the first film and the second film through the first suction port and the second suction port, respectively. The first film and the second film are brought into close contact with the inner surfaces of the first cavity and the second cavity, and then the assembly is disposed between the first film and the second film.
In the step (c), the mold resin is supplied between the first film and the second film.
前記第1金型の前記第1キャビティと前記第2金型の前記第2金型面との間に前記フィルムを配置する前に、前記フィルムにイオン化されたドライエアーを供給することを特徴とする半導体集積回路装置の製造方法。 In claim 1,
Before the film is disposed between the first cavity of the first mold and the second mold surface of the second mold, ionized dry air is supplied to the film. A method for manufacturing a semiconductor integrated circuit device.
前記フィルムは、フィルム供給ローラにより前記第1金型の前記第1キャビティと前記第2金型の前記第2金型面との間に供給され、
前記封止部を形成し、前記第1金型と前記第2金型を開いた後、フィルム巻取りローラにより前記第1金型の前記第1キャビティと前記第2金型の前記第2金型面との間から前記フィルムを巻き取ることを特徴とする半導体集積回路装置の製造方法。 In claim 2,
The film is supplied by the film supply roller between the first cavity of the first mold and the second mold surface of the second mold.
After forming the sealing portion and opening the first mold and the second mold, the first cavity of the first mold and the second mold of the second mold by a film winding roller. A method of manufacturing a semiconductor integrated circuit device, wherein the film is wound from between mold surfaces.
前記組み立て体は、チップ支持部材と、前記チップ支持部材上に搭載された半導体チップとで構成され、
前記(b)工程では、前記第1キャビティと前記半導体チップとの間に前記フィルムを配置することを特徴とする半導体集積回路装置の製造方法。 In either claim 1 or 3,
The assembly is composed of a chip support member and a semiconductor chip mounted on the chip support member,
In the step (b), the film is disposed between the first cavity and the semiconductor chip. A method of manufacturing a semiconductor integrated circuit device, comprising:
前記チップ支持部材は、基板電極が形成されたチップ支持面、および前記チップ支持面とは反対側の裏面を有し、
前記半導体チップは、パッドが形成された主面を有し、
前記組み立て体は、前記チップ支持部材と、前記半導体チップと、前記チップ支持部材の前記基板電極と前記半導体チップの前記パッドとを電気的に接続する接続部材とで構成されることを特徴とする半導体集積回路装置の製造方法。 In claim 4,
The chip support member has a chip support surface on which a substrate electrode is formed, and a back surface opposite to the chip support surface,
The semiconductor chip has a main surface on which pads are formed,
The assembly includes the chip support member, the semiconductor chip, and a connection member that electrically connects the substrate electrode of the chip support member and the pad of the semiconductor chip. A method of manufacturing a semiconductor integrated circuit device.
前記接続部材はボンディングワイヤであることを特徴とする半導体集積回路装置の製造方法。 In claim 5,
The method for manufacturing a semiconductor integrated circuit device, wherein the connecting member is a bonding wire.
前記チップ支持部材は、基板電極がそれぞれに形成された複数のチップ支持面、および前記複数のチップ支持面とは反対側の裏面を有し、
前記半導体チップは、パッドが形成された主面を有し、
前記組み立て体は、前記チップ支持部材の前記複数のチップ支持面上のそれぞれに搭載された複数の前記半導体チップと、前記チップ支持部材の前記基板電極と複数の前記半導体チップのそれぞれの前記パッドとを電気的に接続する接続部材とで構成されることを特徴とする半導体集積回路装置の製造方法。 In claim 4,
The chip support member has a plurality of chip support surfaces each having a substrate electrode formed thereon, and a back surface opposite to the plurality of chip support surfaces.
The semiconductor chip has a main surface on which pads are formed,
The assembly includes a plurality of the semiconductor chips mounted on each of the plurality of chip support surfaces of the chip support member, the substrate electrode of the chip support member, and the pads of the plurality of semiconductor chips. And a connecting member for electrically connecting the semiconductor integrated circuit device.
前記接続部材はボンディングワイヤであることを特徴とする半導体集積回路装置の製造方法。 In claim 7,
The method for manufacturing a semiconductor integrated circuit device, wherein the connecting member is a bonding wire.
前記(c)工程では、トランスファー方式により前記モールド樹脂を充填することを特徴とする半導体集積回路装置の製造方法。 In any of claims 1, 3, or 4,
In the step (c), the mold resin is filled by a transfer method.
前記モールド金型から離型された前記封止部の表面は、粗面に形成されていることを特徴とする半導体集積回路装置の製造方法。 In any of claims 1, 3, 4, or 9
The method of manufacturing a semiconductor integrated circuit device, wherein a surface of the sealing part released from the mold is formed into a rough surface.
前記凹凸の凹凸量は、1μm以上、かつ20μm以下からなることを特徴とする半導体集積回路装置の製造方法。 In claim 1,
The manufacturing method of a semiconductor integrated circuit device, wherein the unevenness amount of the unevenness is 1 μm or more and 20 μm or less.
前記凹凸の凹凸量は、1μm以上、かつ10μm以下からなることを特徴とする半導体集積回路装置の製造方法。 In claim 11,
The manufacturing method of a semiconductor integrated circuit device, wherein the unevenness amount of the unevenness is 1 μm or more and 10 μm or less.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009199137A JP5119221B2 (en) | 2009-08-31 | 2009-08-31 | Manufacturing method of semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009199137A JP5119221B2 (en) | 2009-08-31 | 2009-08-31 | Manufacturing method of semiconductor integrated circuit device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007196840A Division JP4397942B2 (en) | 2007-07-30 | 2007-07-30 | Manufacturing method of semiconductor integrated circuit device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012207763A Division JP5634467B2 (en) | 2012-09-21 | 2012-09-21 | Manufacturing method of semiconductor integrated circuit device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009283981A true JP2009283981A (en) | 2009-12-03 |
JP5119221B2 JP5119221B2 (en) | 2013-01-16 |
Family
ID=41454023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009199137A Expired - Fee Related JP5119221B2 (en) | 2009-08-31 | 2009-08-31 | Manufacturing method of semiconductor integrated circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5119221B2 (en) |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03214597A (en) * | 1990-01-16 | 1991-09-19 | Miyoshi Denki Kk | Jet ionizer |
JPH0494144A (en) * | 1990-08-09 | 1992-03-26 | Hitachi Cable Ltd | Press facility for tab tape |
JPH04367423A (en) * | 1991-06-05 | 1992-12-18 | Sharp Corp | Packaging method |
JPH07283260A (en) * | 1994-01-27 | 1995-10-27 | “ドリー・ペー”ライセンシング・ベー・ベー | Method of putting electric parts into case made of hardeningplastic and electronic parts put in case by its method and die for executing its method |
JPH0878184A (en) * | 1994-09-05 | 1996-03-22 | Yokogawa Denshi Kiki Kk | Static eliminator |
JPH08156014A (en) * | 1994-11-29 | 1996-06-18 | Apic Yamada Kk | Resin molding device and resin molding method |
JPH08197567A (en) * | 1995-01-24 | 1996-08-06 | Apic Yamada Kk | Resin molding method and resin molding device |
JPH0957785A (en) * | 1995-08-23 | 1997-03-04 | Apic Yamada Kk | Automatic molding device using release film |
JPH1092856A (en) * | 1996-07-23 | 1998-04-10 | Apic Yamada Kk | Method for resin-sealing chip size package and resin-sealing device |
JPH1140593A (en) * | 1997-07-16 | 1999-02-12 | Towa Kk | Resin seal molding method of electronic component and metal die |
JP2000252309A (en) * | 1999-02-26 | 2000-09-14 | Hitachi Ltd | Manufacture of semiconductor integrated circuit device |
JP2001176903A (en) * | 1999-12-17 | 2001-06-29 | Hitachi Ltd | Manufacturing method semiconductor device |
JP2005294853A (en) * | 2005-04-14 | 2005-10-20 | Renesas Technology Corp | Manufacturing method of semiconductor integrated circuit device |
JP2007329493A (en) * | 2007-07-30 | 2007-12-20 | Renesas Technology Corp | Method of fabricating semiconductor integrated circuit device |
-
2009
- 2009-08-31 JP JP2009199137A patent/JP5119221B2/en not_active Expired - Fee Related
Patent Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03214597A (en) * | 1990-01-16 | 1991-09-19 | Miyoshi Denki Kk | Jet ionizer |
JPH0494144A (en) * | 1990-08-09 | 1992-03-26 | Hitachi Cable Ltd | Press facility for tab tape |
JPH04367423A (en) * | 1991-06-05 | 1992-12-18 | Sharp Corp | Packaging method |
JPH07283260A (en) * | 1994-01-27 | 1995-10-27 | “ドリー・ペー”ライセンシング・ベー・ベー | Method of putting electric parts into case made of hardeningplastic and electronic parts put in case by its method and die for executing its method |
JPH0878184A (en) * | 1994-09-05 | 1996-03-22 | Yokogawa Denshi Kiki Kk | Static eliminator |
JPH08156014A (en) * | 1994-11-29 | 1996-06-18 | Apic Yamada Kk | Resin molding device and resin molding method |
JPH08197567A (en) * | 1995-01-24 | 1996-08-06 | Apic Yamada Kk | Resin molding method and resin molding device |
JPH0957785A (en) * | 1995-08-23 | 1997-03-04 | Apic Yamada Kk | Automatic molding device using release film |
JPH1092856A (en) * | 1996-07-23 | 1998-04-10 | Apic Yamada Kk | Method for resin-sealing chip size package and resin-sealing device |
JPH1140593A (en) * | 1997-07-16 | 1999-02-12 | Towa Kk | Resin seal molding method of electronic component and metal die |
JP2000252309A (en) * | 1999-02-26 | 2000-09-14 | Hitachi Ltd | Manufacture of semiconductor integrated circuit device |
JP3970464B2 (en) * | 1999-02-26 | 2007-09-05 | 株式会社ルネサステクノロジ | Manufacturing method of semiconductor integrated circuit device |
JP2001176903A (en) * | 1999-12-17 | 2001-06-29 | Hitachi Ltd | Manufacturing method semiconductor device |
JP2005294853A (en) * | 2005-04-14 | 2005-10-20 | Renesas Technology Corp | Manufacturing method of semiconductor integrated circuit device |
JP4012210B2 (en) * | 2005-04-14 | 2007-11-21 | 株式会社ルネサステクノロジ | Manufacturing method of semiconductor integrated circuit device |
JP2007329493A (en) * | 2007-07-30 | 2007-12-20 | Renesas Technology Corp | Method of fabricating semiconductor integrated circuit device |
JP4397942B2 (en) * | 2007-07-30 | 2010-01-13 | 株式会社ルネサステクノロジ | Manufacturing method of semiconductor integrated circuit device |
Also Published As
Publication number | Publication date |
---|---|
JP5119221B2 (en) | 2013-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW511260B (en) | Semiconductor device and its manufacture method | |
JP3970464B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
JP4397942B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
TW200524062A (en) | Semiconductor device and manufacturing method thereof | |
WO2005077633A1 (en) | Resin sealing method for electronic part and mold used for the method | |
CN110815707B (en) | Resin molding device and resin molding method | |
JP2007251094A (en) | Resin sealing molding device of semiconductor chip | |
KR101718605B1 (en) | Method for providing resin sheet and method and device for encapsulating semiconductor | |
JP2007287944A (en) | Method for manufacturing semiconductor device for pop | |
JP4012210B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
JP2002036270A (en) | Method and apparatus for sealing resin | |
JP3658258B2 (en) | Manufacturing method of semiconductor device | |
JP5634467B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
JP5119221B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
JP2004193582A (en) | Equipment for sealing with resin | |
JP4778494B2 (en) | Manufacturing method of semiconductor device | |
JP2005136440A (en) | Manufacturing method of semiconductor device | |
JP5947331B2 (en) | Resin molding apparatus and chip-on-tape semiconductor device manufacturing apparatus using the same | |
JP3139981B2 (en) | Resin sealing method and resin sealing device for chip size package | |
JP3793679B2 (en) | Electronic component manufacturing method and manufacturing apparatus | |
JP2005085832A (en) | Resin molding apparatus | |
JP4326788B2 (en) | Semiconductor manufacturing equipment | |
JP2005276987A (en) | Ultra-thin chip manufacturing process and manufacturing apparatus therefor | |
JP5159595B2 (en) | Semiconductor device manufacturing equipment | |
JP2001217269A (en) | Apparatus and method for resin sealing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090831 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121022 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |