JP2005276987A - Ultra-thin chip manufacturing process and manufacturing apparatus therefor - Google Patents

Ultra-thin chip manufacturing process and manufacturing apparatus therefor Download PDF

Info

Publication number
JP2005276987A
JP2005276987A JP2004086330A JP2004086330A JP2005276987A JP 2005276987 A JP2005276987 A JP 2005276987A JP 2004086330 A JP2004086330 A JP 2004086330A JP 2004086330 A JP2004086330 A JP 2004086330A JP 2005276987 A JP2005276987 A JP 2005276987A
Authority
JP
Japan
Prior art keywords
wafer
dicing
tape
ultra
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004086330A
Other languages
Japanese (ja)
Inventor
Kinya Mochida
欣也 持田
Mikio Komiyama
幹夫 小宮山
Kenichi Watanabe
健一 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corp filed Critical Lintec Corp
Priority to JP2004086330A priority Critical patent/JP2005276987A/en
Priority to TW094108976A priority patent/TW200601443A/en
Priority to DE102005013545A priority patent/DE102005013545A1/en
Priority to KR1020050024385A priority patent/KR20060044663A/en
Publication of JP2005276987A publication Critical patent/JP2005276987A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an ultra-thin chip manufacturing process capable of simplifying production facilities, reducing production cost, and processing an ultra-thin wafer without damaging it. <P>SOLUTION: The ultra-thin chip is manufactured by sequentially undergoing a wafer alignment step of taking out a wafer 2, to which a surface protection tape is adhered on the side thereof facing the surface of a circuit for positioning it; a wafer transfer step of transferring the positioned wafer 2 to supply it on a table 10 with the side, with the circuit surface facing downward; a dicing step of laser-dicing the wafer 2 which is chucked and held on the table 10, from the back of the side facing the circuit surface; a wafer-mounting step of adhering the laser-diced wafer 2 and a dicing frame 11 on the same table 10 to integrate both into a work W; a tape-stripping step of stripping the surface protection tape adhered to the surface of the wafer 2 facing the circuit surface; and a wafer storage step of storing the wafer 2 of which surface protection tape has been stripped. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、ウェハダイシング工程とウェハマウント工程とを含む極薄チップの製造プロセスとこの製造プロセスを実施するための製造装置に関するものである。   The present invention relates to a manufacturing process of an ultra-thin chip including a wafer dicing process and a wafer mounting process, and a manufacturing apparatus for performing the manufacturing process.

例えば、電子産業や光学産業における半導体デバイスの製造工程においては、半導体ウェハ（以下、単に「ウェハ」と称する）の表面に所定の回路パターンを形成した後、ウェハの厚みを薄く均一にするため、或は回路形成時に生成された酸化膜を除去するためにウェハの裏面を研磨（バックグラインド）し、その後、ウェハを回路毎にダイシング（個片化）することによって所望の半導体チップ（以下、単に「チップ」と称する）を製造している。そして、その後のピックアップ工程にてチップをピックアップし、このピックアップしたチップを次のダイボンディング工程にて基台（リードフレーム）上にダイボンディングし、その後のモールディング等の工程を経て所望の半導体デバイスを製造するようにしている。   For example, in the manufacturing process of semiconductor devices in the electronics industry and the optical industry, after forming a predetermined circuit pattern on the surface of a semiconductor wafer (hereinafter simply referred to as “wafer”), the thickness of the wafer is made thin and uniform. Alternatively, the back surface of the wafer is polished (back grind) in order to remove the oxide film generated at the time of circuit formation, and then the wafer is diced into individual circuits (hereinafter simply referred to as a “semiconductor chip”). (Referred to as “chips”). Then, the chip is picked up in the subsequent pick-up process, the picked-up chip is die-bonded on the base (lead frame) in the next die-bonding process, and the desired semiconductor device is obtained through the subsequent molding and other processes. I try to manufacture.

ところで、回路面に表面保護テープが貼着された状態で裏面が研磨されたウェハは、以下の２つのプロセスを経て個片化されていた。   By the way, a wafer whose back surface is polished in a state where a surface protection tape is adhered to a circuit surface has been singulated through the following two processes.

プロセス１）：ウェハ供給→（表面保護テープへのエネルギー線照射）→ウェハマウント→表面保護テープ剥離→マウント済ウェハ収納
プロセス２）：マウント済ウェハ供給→ウェハダイシング→ダイシング済ウェハ収納
ここで、上記プロセス１）を図６に沿って説明する。 Process 1): Wafer supply → (energy beam irradiation to surface protection tape) → Wafer mounting → Surface protection tape peeling → Mounted wafer storage Process 2): Mounted wafer supply → Wafer dicing → Dicing wafer storage Process 1) will be described with reference to FIG.

即ち、プロセス１）においては、図６（ａ）に示すウェハ１０２が供給されるが、このウェハ１０２は、その回路面（同図中上面）が表面保護テープ１０１で貼着され、裏面（同図中下面）は研磨（バックグラインド）されている。ここで、表面保護テープ１０１はエネルギー線硬化型テープで構成されている。   That is, in the process 1), the wafer 102 shown in FIG. 6A is supplied, and this wafer 102 has its circuit surface (upper surface in FIG. The lower surface in the figure is polished (back grind). Here, the surface protection tape 101 is composed of an energy ray curable tape.

次に、図６（ｂ）に示すように、ウェハ１０２の回路面に貼着された表面保護テープ１０１にエネルギー線が照射され、該表面保護テープ１０１の粘着力が弱められる。尚、表面保護テープ１０１がエネルギー線硬化型テープでない場合には、エネルギー線を照射する工程は省略される。   Next, as shown in FIG. 6B, the surface protective tape 101 attached to the circuit surface of the wafer 102 is irradiated with energy rays, and the adhesive strength of the surface protective tape 101 is weakened. When the surface protection tape 101 is not an energy ray curable tape, the step of irradiating energy rays is omitted.

その後、図６（ｃ）に示すように、ウェハ１０２がダイシングテープ１１５を介してリング状のダイシングフレーム１１１と一体化されることによってマウントされ、図６（ｄ）に示すように、マウントされたウェハ１０２の回路面から表面保護テープ１０１が剥される。そして、表面保護テープ１０１が剥された図６（ｅ）に示すウェハ１０２は、図６（ｆ）に示すカセット１３０に収納される。   Thereafter, as shown in FIG. 6C, the wafer 102 was mounted by being integrated with the ring-shaped dicing frame 111 via the dicing tape 115, and mounted as shown in FIG. 6D. The surface protection tape 101 is peeled off from the circuit surface of the wafer 102. Then, the wafer 102 shown in FIG. 6E from which the surface protection tape 101 has been peeled is stored in a cassette 130 shown in FIG. 6F.

而して、以上のプロセス１）は、専用機であるウェハマウンターによって実施されている。   Thus, the above process 1) is performed by a wafer mounter which is a dedicated machine.

次に、前記プロセス２）を図７に沿って説明する。   Next, the process 2) will be described with reference to FIG.

プロセス２）においては、プロセス１）において得られたマウント済ウェハ１０２がカセット１３０（図６（ｆ）参照）から供給され（図７（ａ）参照）、このウェハ１０２は、図７（ｂ）に示すように、例えばダイサー１４０によってダイシングされて複数のチップ１０２ａに個片化される。そして、ダイシング済ウェハ１０２（個片化された複数のチップ１０２ａ）は、再び図７（ｃ）に示すカセット１３０に収納される。   In the process 2), the mounted wafer 102 obtained in the process 1) is supplied from the cassette 130 (see FIG. 6 (f)) (see FIG. 7 (a)). As shown in FIG. 2, the wafer is diced by, for example, a dicer 140 and separated into a plurality of chips 102a. Then, the diced wafer 102 (a plurality of diced chips 102a) is stored again in the cassette 130 shown in FIG.

而して、以上のプロセス２）は、専用機であるダイシング装置によって実施されている。   Thus, the above process 2) is performed by a dicing apparatus which is a dedicated machine.

ところで、従来は上述のように、ウェハを回路面側からダイシングしていたため、脆弱な回路面を破壊する可能性があった。   Conventionally, as described above, since the wafer is diced from the circuit surface side, the fragile circuit surface may be destroyed.

そこで、ウェハの裏面側からダイシングを行ってウェハの脆弱な回路面の破壊を防止する裏面ダイシングが近年注目されつつある（特許文献１参照）。この裏面ダイシングは、極薄ウェハの製造に有効であって、ウェハの脆弱な回路面の破壊を防止するためにウェハの裏面側からダイシングを行うものであって、近年、レーザーを用いたステルスダイシング（例えば、特許文献２参照）が注目されつつある。   Therefore, in recent years, backside dicing has been attracting attention in which dicing is performed from the backside of the wafer to prevent breakage of a fragile circuit surface of the wafer (see Patent Document 1). This backside dicing is effective in the manufacture of ultra-thin wafers, and dicing is performed from the backside of the wafer in order to prevent breakage of the fragile circuit surface of the wafer. In recent years, stealth dicing using a laser is used. (For example, see Patent Document 2) is drawing attention.

特開２００３−２７３０４２号公報JP 2003-273042 A 特許第３４０８８０５号公報Japanese Patent No. 3408805

ところで、回路パターンが形成されたウェハを個片化するまでのプロセスとして、従来は前記２つのプロセス（ウェハマウント（プロセス１）とウェハダイシング（プロセス２））を別々に行っていたため、工程が複雑化して効率が悪いばかりか、生産設備としてウェハマウンターとダイシング装置の２機種が必要となり、コストアップを招く原因となっていた。   By the way, as the process until the wafer on which the circuit pattern is formed is separated, conventionally, the above two processes (wafer mounting (process 1) and wafer dicing (process 2)) are performed separately, so the process is complicated. Not only is the efficiency low, but also two types of production equipment, a wafer mounter and a dicing machine, are required, leading to an increase in cost.

本発明は上記問題に鑑みてなされたもので、その目的とする処は、従来の２プロセスを１プロセスに集約することによってプロセスを簡略化するとともに、従来２機種であった生産設備を１機種としてコストダウンを図ることができ、ウェハの破損による歩留まり低下を防止することができる極薄チップの製造プロセス及び製造装置を提供することにある。   The present invention has been made in view of the above problems, and the object process is to simplify the process by consolidating the conventional two processes into one process, and to provide one type of production equipment that was previously two models. Therefore, an object of the present invention is to provide an ultra-thin chip manufacturing process and a manufacturing apparatus capable of reducing the cost and preventing a decrease in yield due to wafer breakage.

上記目的を達成するため、請求項１記載の発明は、半導体ウェハを移送してこれを回路面側を下にしてテーブル上に供給するウェハ移載工程と、前記テーブル上に吸着保持された半導体ウェハをその回路面の反対側から個片化するウェハダイシング工程と、個片化された半導体ウェハとダイシングフレームとを同じテーブル上でテープで貼り付けて両者をワークとして一体化するウェハマウント工程を順次経て極薄チップを得ることを特徴とする。   In order to achieve the above object, a first aspect of the present invention provides a wafer transfer step of transferring a semiconductor wafer and supplying it on a table with the circuit surface side down, and a semiconductor held by suction on the table Wafer dicing process to separate the wafer from the opposite side of the circuit surface, and wafer mounting process to attach the separated semiconductor wafer and dicing frame on the same table with tape and integrate them as a workpiece It is characterized by obtaining ultra-thin chips sequentially.

請求項２記載の発明は、請求項１記載の発明において、前記ウェハダイシング工程における半導体ウェハの個片化は、レーザーダイシングによって行われることを特徴とする。   According to a second aspect of the present invention, in the first aspect of the invention, the semiconductor wafer is singulated in the wafer dicing step by laser dicing.

請求項３記載の発明は、請求項１又は２記載の発明において、前記半導体ウェハは、回路面側に表面保護テープが貼着されていることを特徴とする。   According to a third aspect of the present invention, in the first or second aspect of the present invention, the semiconductor wafer has a surface protective tape attached to the circuit surface side.

請求項４記載の発明は、請求項３記載の発明において、前記表面保護テープを剥すテープ剥離工程と、表面保護テープが剥された半導体ウェハを収納するウェハ収納工程を有することを特徴とする。   According to a fourth aspect of the invention, there is provided the method according to the third aspect, further comprising a tape peeling step of peeling the surface protective tape and a wafer storing step of storing the semiconductor wafer from which the surface protective tape has been peeled off.

請求項５記載の発明は、請求項３又は４記載の発明において、エネルギー線硬化型テープから成る前記表面保護テープにエネルギー線を照射してその粘着力を弱めるエネルギー線照射工程を有することを特徴とする。   The invention according to claim 5 is the invention according to claim 3 or 4, further comprising an energy ray irradiating step of irradiating the surface protective tape made of an energy ray curable tape with an energy ray to weaken its adhesive strength. And

請求項６記載の発明は、半導体ウェハを移送してこれを回路面側を下にしてテーブル上に供給するウェハ移載手段と、前記テーブル上に吸着保持された半導体ウェハをその回路面の反対側から個片化するウェハダイシング手段と、個片化された半導体ウェハとダイシングフレームとを同じテーブル上でテープで貼り付けて両者をワークとして一体化するウェハマウント手段を含んで極薄チップの製造装置を構成したことを特徴とする。   According to a sixth aspect of the present invention, there is provided wafer transfer means for transferring a semiconductor wafer and supplying the semiconductor wafer onto a table with the circuit surface facing down, and the semiconductor wafer attracted and held on the table opposite to the circuit surface. Production of ultra-thin chips including wafer dicing means that separates from the side, and wafer mounting means that attaches the separated semiconductor wafer and dicing frame to the same table with tape and integrates them as a workpiece The apparatus is constituted.

請求項７記載の発明は、請求項６記載の発明において、前記ウェハダイシング手段は、レーザーダイシングによって半導体ウェハを個片化することを特徴とする。   The invention described in claim 7 is the invention described in claim 6, wherein the wafer dicing means divides the semiconductor wafer into pieces by laser dicing.

請求項８記載の発明は、請求項６又は７記載の発明において、極薄チップの製造装置は、前記半導体ウェハの回路面側に貼着された表面保護テープを剥すテープ剥離手段と、表面保護テープが剥された半導体ウェハを収納するウェハ収納部を有することを特徴とする。   The invention according to claim 8 is the invention according to claim 6 or 7, wherein the ultra-thin chip manufacturing apparatus includes a tape peeling means for peeling off the surface protection tape attached to the circuit surface side of the semiconductor wafer, and surface protection. It has a wafer storage part for storing the semiconductor wafer from which the tape has been peeled off.

請求項９記載の発明は、請求項８記載の発明において、極薄チップの製造装置は、エネルギー線硬化型テープから成る前記表面保護テープにエネルギー線を照射してその粘着力を弱めるエネルギー線照射手段を有することを特徴とする。   According to a ninth aspect of the present invention, in the eighth aspect of the invention, the ultra-thin chip manufacturing apparatus irradiates the surface protective tape made of an energy beam curable tape with an energy beam to weaken its adhesive strength. It has the means.

請求項６記載の製造装置を用いて実施される請求項１記載の製造プロセスによれば、ウェハダイシング工程とウェハマウント工程が同じテーブル上で１プロセスとしてなされるため、従来別々に行われていたダイシング工程とウェハマウント工程の２プロセスを１プロセスに集約することができ、製造プロセスを簡略化することができるとともに、従来２機種であった生産設備を１機種とすることができ、これによって製造コストを低減することができる。   According to the manufacturing process according to claim 1, which is performed using the manufacturing apparatus according to claim 6, since the wafer dicing step and the wafer mounting step are performed as one process on the same table, they have been conventionally performed separately. The dicing process and wafer mounting process can be integrated into one process, the manufacturing process can be simplified, and the production facilities that were two models in the past can be reduced to one model. Cost can be reduced.

又、ウェハダイシング工程とウェハマウント工程が同じテーブル上で実施されるため、極薄で脆弱なウェハの工程間での移載作業が不要となり、ウェハの破損を防ぐことができる。そして、ウェハがダイシングされた後はウェハマウント工程にてウェハはテープによってワークとしてダイシングフレームと一体化され、その後の工程ではダイシングフレームをハンドリングしてワークを搬送することができるため、ダイシングされた極薄のウェハの搬送時の衝撃による破損を防ぐことができる。   In addition, since the wafer dicing process and the wafer mounting process are performed on the same table, transfer work between processes of extremely thin and fragile wafers becomes unnecessary, and damage to the wafer can be prevented. After the wafer is diced, the wafer is integrated with the dicing frame as a workpiece by tape in the wafer mounting process, and the workpiece can be transported by handling the dicing frame in the subsequent process. It is possible to prevent damage due to an impact during the conveyance of a thin wafer.

更に、ダイシングによって個片化されたチップをその状態のままダイシングフレームと一体化するため、チップがバラバラになることがない。又、ダイシングをウェハの裏面側から行うようにしたため、脆弱なウェハの回路面の破壊を防ぐことができるとともに、回路印刷によるレーザーの屈折を防止することができる。   Furthermore, since the chips separated by dicing are integrated with the dicing frame as they are, the chips do not fall apart. Further, since dicing is performed from the back side of the wafer, it is possible to prevent breakage of the circuit surface of the fragile wafer and to prevent laser refraction due to circuit printing.

請求項２及び請求項７記載の発明によれば、レーザーダイシングによってウェハを個片化するようにしたため、極薄ウェハに対してもこれを破損することなく個片化することができる。   According to the second and seventh aspects of the present invention, since the wafer is separated into pieces by laser dicing, even an extremely thin wafer can be separated into pieces without being damaged.

請求項３記載の発明によれば、ウェハに貼着された表面保護テープによって回路面が保護されるとともに、極薄ウェハをテーブル上に載置するまでにこれに割れが発生するのを防ぐことができる。   According to the invention described in claim 3, the circuit surface is protected by the surface protection tape attached to the wafer, and cracks are prevented from occurring before the ultrathin wafer is placed on the table. Can do.

請求項４及び８記載の発明によれば、当該製造プロセス及び製造装置において、ウェハに貼着された表面保護テープを剥し、表面保護テープが剥されたウェハを収納するようにしたため、以後のプロセスが簡略化される。   According to the inventions of claims 4 and 8, in the manufacturing process and the manufacturing apparatus, the surface protective tape attached to the wafer is peeled off, and the wafer from which the surface protective tape has been peeled is stored. Is simplified.

請求項５及び９記載の発明によれば、ウェハの回路面に貼着されたエネルギー線硬化型テープから成る表面保護テープにエネルギー線を照射してその粘着力を弱めるようにしたため、テープ剥離工程において表面保護テープをウェハの回路面から容易に剥してこれを除去することができる。   According to the inventions of claims 5 and 9, since the surface protective tape made of the energy ray curable tape adhered to the circuit surface of the wafer is irradiated with the energy rays to weaken the adhesive force, the tape peeling step The surface protective tape can be easily peeled off from the circuit surface of the wafer.

以下に本発明の実施の形態を添付図面に基づいて説明する。   Embodiments of the present invention will be described below with reference to the accompanying drawings.

図１は本発明に係る極薄チップの製造装置の基本構成を示す平面図、図２は同製造装置のウェハダイシング部とウェハマウント部の構成を示す側断面図、図３は最初に供給されるウェハの側断面図、図４はダイシング及びマウント済ウェハを示すワークの側断面図、図５は表面保護テープが剥されたウェハを示すワークの側断面図である。   FIG. 1 is a plan view showing the basic configuration of an ultra-thin chip manufacturing apparatus according to the present invention, FIG. 2 is a side sectional view showing the configurations of a wafer dicing section and a wafer mounting section of the manufacturing apparatus, and FIG. 4 is a side sectional view of the workpiece showing the dicing and mounted wafer, and FIG. 5 is a side sectional view of the workpiece showing the wafer from which the surface protection tape has been peeled off.

本発明に係る極薄チップの製造プロセスは、
エネルギー線照射工程→ウェハアライメント工程→ウェハ移載工程→ウェハダイシング工程→ウェハマウント工程→テープ剥離工程→ウェハ収納工程
を順次経てチップを製造するプロセスであって、以下、各工程を図１〜図５に基づいて説明する。 The manufacturing process of the ultra-thin chip according to the present invention is as follows:
Energy beam irradiation process-> wafer alignment process-> wafer transfer process-> wafer dicing process-> wafer mounting process-> tape peeling process-> process for manufacturing chips through the wafer storage process in sequence, each process is shown in FIGS. 5 will be described.

尚、本実施の形態では、表面保護テープとして紫外線硬化型テープを用い、エネルギー線照射工程では、該紫外線硬化型テープにエネルギー線として紫外線（ＵＶ）を照射するようにしたため、以下の説明ではエネルギー線を「ＵＶ」、紫外線硬化型テープを「ＵＶ硬化型テープ」、エネルギー線照射工程を「ＵＶ照射工程」と称する。   In the present embodiment, an ultraviolet curable tape is used as the surface protection tape, and in the energy ray irradiation process, ultraviolet rays (UV) are irradiated as energy rays in the energy ray irradiation step. The line is referred to as “UV”, the ultraviolet curable tape is referred to as “UV curable tape”, and the energy ray irradiation process is referred to as “UV irradiation process”.

１）ＵＶ照射工程：
図１に示すウェハ収納部としてのカセットＡには、図３に示すように、回路面側（同図中上面）に表面保護テープ１が貼着された複数枚（本実施の形態では、２５枚）のウェハ２が表面保護テープ１側を上にした状態で積層収納されており、ＵＶ照射工程へは、前記カセットＡからウェハ２がハンドリングロボットＢによって１枚ずつ取り出されて供給される。ここで、ハンドリングロボットＢは、回動及び上下動が可能なアーム３を備え、該アーム３の先端には円板状の真空吸着部４とウェハ２の表裏を反転する不図示の反転機構が設けられている。尚、ウェハ２は、前工程である研磨（バックグラインド）工程においてその裏面側（図３において下面）が研磨され、その厚さは例えば５０μｍと極薄に加工されている。又、本実施の形態においては、表面保護テープ１はＵＶ硬化型テープで構成されている。 1) UV irradiation process:
As shown in FIG. 3, the cassette A as a wafer storage unit shown in FIG. 1 has a plurality of sheets (in this embodiment, 25 in which the surface protection tape 1 is adhered to the circuit surface side (upper surface in the figure)). Wafers 2 are stacked and stored with the surface protection tape 1 side up, and the wafers 2 are taken out from the cassette A one by one by the handling robot B and supplied to the UV irradiation process. Here, the handling robot B includes an arm 3 that can rotate and move up and down, and a disc-like vacuum suction portion 4 and a reversing mechanism (not shown) that reverses the front and back of the wafer 2 are provided at the tip of the arm 3. Is provided. The wafer 2 is polished on the back side (lower surface in FIG. 3) in a polishing (back grinding) process, which is a previous process, and the thickness thereof is processed to be as thin as 50 μm, for example. In the present embodiment, the surface protection tape 1 is composed of a UV curable tape.

而して、このＵＶ照射工程においては、カセットＡ内のウェハ２は、ハンドリングロボットＢの前記真空吸着部４によって表面保護テープ１側が真空吸着され、平行に敷設された左右一対のレール５上を図１の矢印ａ方向に移動可能なテーブル６上に表面保護テープ１側を上にしてセットされ、テーブル６がレール５に沿ってＵＶ照射部Ｃまで移動し、ウェハ２の回路面に貼着された表面保護テープ１にＵＶ（紫外線）が照射される。すると、表面保護テープ１の粘着力が弱められ、該表面保護テープ１がウェハ２の回路面から剥れ易くなる。   Thus, in this UV irradiation process, the wafer 2 in the cassette A is vacuum-sucked on the surface protection tape 1 side by the vacuum suction part 4 of the handling robot B, and is placed on a pair of left and right rails 5 laid in parallel. 1 is set on the table 6 movable in the direction of arrow a in FIG. 1 with the surface protection tape 1 side up, and the table 6 moves along the rail 5 to the UV irradiation section C and sticks to the circuit surface of the wafer 2. The surface protection tape 1 is irradiated with UV (ultraviolet rays). Then, the adhesive strength of the surface protection tape 1 is weakened, and the surface protection tape 1 is easily peeled off from the circuit surface of the wafer 2.

２）ウェハアライメント工程：
前記ＵＶ照射工程において、ＵＶ照射が完了すると、再びテーブル６がレール５に沿ってウェハアライメント部Ｄまで移動し、所定の位置決め（アライメント）がなされる。尚、テーブル６には、不図示のＸ−Ｙ（図１において矢印ａ−ｂ方向）移動ユニットと回転位置決めユニットが設けられており、上部に設けられた吸着反転ユニット２７にウェハ２を受け渡しするための位置決めを行うことができるようになっている。本実施の形態では、不図示のカメラによってウェハ２に形成されたＶノッチの方向を基準にして位置決めが行われる。 2) Wafer alignment process:
In the UV irradiation step, when the UV irradiation is completed, the table 6 is moved again to the wafer alignment portion D along the rail 5 and predetermined positioning (alignment) is performed. The table 6 is provided with an XY (in the direction of arrows ab in FIG. 1) movement unit and a rotation positioning unit (not shown), and delivers the wafer 2 to the suction inversion unit 27 provided at the upper part. It is possible to perform positioning for this purpose. In the present embodiment, positioning is performed with reference to the direction of the V notch formed in the wafer 2 by a camera (not shown).

尚、本実施の形態では、アライメント工程をＵＶ照射工程の後に実施するようにしたが、ＵＶ照射工程の前に実施するようにしても良い。   In this embodiment, the alignment process is performed after the UV irradiation process. However, the alignment process may be performed before the UV irradiation process.

３）ウェハ移載工程：
前記ウェハアライメント工程において、所定の位置決めがなされ、吸着反転ユニット２７により表裏が反転されたウェハ２は、ウェハ移載部Ｅによって真空吸着される。ここで、ウェハ移載部Ｅは、ガイドレール７に沿って図１の矢印ｂ方向に移動可能であって、そのアーム８の先部には真空吸着部９が設けられている。 3) Wafer transfer process:
In the wafer alignment process, the wafer 2 that has been subjected to predetermined positioning and whose front and back are reversed by the suction reversing unit 27 is vacuum-sucked by the wafer transfer unit E. Here, the wafer transfer section E is movable along the guide rail 7 in the direction of arrow b in FIG. 1, and a vacuum suction section 9 is provided at the tip of the arm 8.

而して、ウェハ移載部Ｅの前記真空吸着部９によってその回路面の反対側が真空吸着されたウェハ２は、ウェハ移載部Ｅによってガイドレール７に沿ってダイシング・マウントテーブル部Ｆまで搬送され、その回路面側（表面保護テープ１側）を下にしてダイシング・マウントテーブル１０上に吸着保持せしめられる（図２参照）。このとき、ダイシング・マウントテーブル１０上にはリング状のダイシングフレーム１１が先にセットされており、このダイシングフレーム１１内にウェハ２が位置決めされることとなる。尚、ダイシング・マウントテーブル１０には、ウェハ２とリング状のダイシングフレーム１１とを真空吸着するための不図示の真空吸着手段が設けられている。   Thus, the wafer 2 on which the opposite side of the circuit surface is vacuum-sucked by the vacuum suction part 9 of the wafer transfer part E is transported by the wafer transfer part E along the guide rail 7 to the dicing / mount table part F. Then, it is sucked and held on the dicing / mounting table 10 with its circuit surface side (surface protective tape 1 side) facing down (see FIG. 2). At this time, the ring-shaped dicing frame 11 is set on the dicing mount table 10 in advance, and the wafer 2 is positioned in the dicing frame 11. The dicing / mounting table 10 is provided with vacuum suction means (not shown) for vacuum suction of the wafer 2 and the ring-shaped dicing frame 11.

４）ウェハダイシング工程：
前記ダイシング・マウントテーブル１０は、平行に敷設された左右一対のレール１２に沿って図１の矢印ｃ方向（左右方向）に往復移動可能であって、このウェハダイシング工程においては、ダイシング・マウントテーブル１０はウェハダイシング部Ｇまで移動し、ダイシング・マウントテーブル１０上に吸着保持されたウェハ２がその回路面の反対側からダイシングされる。 4) Wafer dicing process:
The dicing / mounting table 10 can reciprocate in the direction of arrow c (left / right) in FIG. 1 along a pair of left and right rails 12 laid in parallel. In this wafer dicing step, the dicing / mounting table 10 10 moves to the wafer dicing section G, and the wafer 2 sucked and held on the dicing / mounting table 10 is diced from the opposite side of the circuit surface.

即ち、図２に示すように、ウェハダイシング部Ｇにおいては、レーザーダイシング装置１３から出射されるレーザー光によってウェハ２がその回路面の反対側からダイシングされて個片化される。   That is, as shown in FIG. 2, in the wafer dicing unit G, the wafer 2 is diced from the opposite side of the circuit surface by the laser light emitted from the laser dicing apparatus 13 and separated into individual pieces.

このようにしてウェハ２のレーザーダイシングが終了すると、ダイシング・マウントテーブル１０がレール１２上を図２の矢印方向（左方向）に移動し、ウェハ２は図１に示すウェハマウント部Ｈに供給される。   When the laser dicing of the wafer 2 is completed in this way, the dicing / mounting table 10 moves on the rail 12 in the arrow direction (left direction) in FIG. 2, and the wafer 2 is supplied to the wafer mount portion H shown in FIG. The

５）ウェハマウント工程：
ウェハマウント部Ｈにおいては、図２に示すように、ダイシング・マウントテーブル１０上に吸着保持されたウェハ２（個片化された複数のチップ２ａ）の回路面の反対側に、剥離シート１４に仮着されたマウント用テープ１５が供給される。即ち、ピールプレート１７の先端で剥離シート１４を急激に折り返すことによってマウント用テープ１５が繰り出され、その上から貼付ローラ１６がマウント用テープ１５をウェハ２に押圧しながら図示矢印方向に転動することによって、マウント用テープ１５がウェハ２とダイシングフレーム１１に貼り付けられ、ダイシングされたウェハ２（個片化された複数のチップ２ａ）とダイシングブレーム１１とが１つのワークＷとして一体化される。 5) Wafer mounting process:
In the wafer mount portion H, as shown in FIG. 2, the release sheet 14 is disposed on the opposite side of the circuit surface of the wafer 2 (a plurality of chips 2 a singulated) held on the dicing / mount table 10. The temporarily mounted mounting tape 15 is supplied. That is, the mounting tape 15 is fed out by abruptly folding the release sheet 14 at the tip of the peel plate 17, and the sticking roller 16 rolls in the direction indicated by the arrow while pressing the mounting tape 15 against the wafer 2. As a result, the mounting tape 15 is affixed to the wafer 2 and the dicing frame 11, and the diced wafer 2 (a plurality of diced chips 2a) and the dicing frame 11 are integrated as one work W. .

以上のようにして、ダイシングされたウェハ２（個片化された複数のチップ２ａ）がマウント用テープ１５によってマウントされてダイシングフレーム１１と一体化されワークＷとされると、ダイシング・マウントテーブル１０がレール１２上を図１に示す位置まで移動する。すると、ダイシング・マウントテーブル１０上のワークＷが第１のワーク搬送部Ｉによって真空吸着される。尚、このとき、ダイシング・マウントテーブル１０側の真空吸着手段はＯＦＦされ、ダイシング・マウントテーブル１０によるワークＷの真空吸着は解除されている。   When the wafer 2 diced as described above (a plurality of diced chips 2a) is mounted by the mounting tape 15 and integrated with the dicing frame 11, the dicing / mounting table 10 is obtained. Moves on the rail 12 to the position shown in FIG. Then, the work W on the dicing / mounting table 10 is vacuum-sucked by the first work transfer unit I. At this time, the vacuum suction means on the dicing / mount table 10 side is turned off, and the vacuum suction of the workpiece W by the dicing / mount table 10 is released.

ここで、第１のワーク搬送部Ｉは、ガイドレール１８に沿って図１の矢印ｄ方向に移動可能であって、又、そのアーム１９の先部には真空吸着部２０が設けられており、ダイシングフレーム１１を吸着することによって、レーザーダイシングによって脆弱となったウェハ２（個片化された複数のチップ２ａ）とは接触しないように設定されている。尚、図示しないが、この第１のワーク搬送部Ｉには、ワークＷを次工程のテープ剥離部Ｊのテーブル２１に載置する前に表裏を反転させる反転機構が設けられている。   Here, the first workpiece transfer section I can move along the guide rail 18 in the direction of the arrow d in FIG. 1, and a vacuum suction section 20 is provided at the tip of the arm 19. By adsorbing the dicing frame 11, it is set so as not to come into contact with the wafer 2 (a plurality of singulated chips 2a) that has become fragile by laser dicing. Although not shown, the first work transporting part I is provided with a reversing mechanism that reverses the front and back before placing the work W on the table 21 of the tape peeling part J in the next process.

而して、第１のワーク搬送部Ｉの前記真空吸着部２０によってそのダイシングフレーム１１が真空吸着されたワークＷは、ガイドバレール１８に沿って表裏を反転させた状態でテープ剥離部Ｊまで搬送され、図４に示すように、ウェハ２の回路面側（表面保護テープ１側）を上にしてテーブル２１上にセットされる。   Thus, the work W, on which the dicing frame 11 has been vacuum-sucked by the vacuum suction part 20 of the first work transport part I, is transported to the tape peeling part J with the front and back being reversed along the guide bar rail 18. Then, as shown in FIG. 4, the wafer 2 is set on the table 21 with the circuit surface side (surface protection tape 1 side) facing upward.

６）テープ剥離工程：
テープ剥離工程においては、図４に示すように、ウェハ２の回路面側（表面保護テープ１側）を上にしてテーブル２１上にセットされたウェハ２は、その回路面側に貼着された表面保護テープ１が剥されるが、前述のように、ＵＶ硬化型テープから成る表面保護テープ１は、前記ＵＶ照射工程にてＵＶが照射されることによって粘着力が弱められているため、ウェハ２の回路面から容易に剥される。ここで、ウェハ２から表面保護テープ１が剥された状態のワークＷを図５に示す。 6) Tape peeling process:
In the tape peeling process, as shown in FIG. 4, the wafer 2 set on the table 21 with the circuit surface side (surface protection tape 1 side) of the wafer 2 facing up was adhered to the circuit surface side. Although the surface protection tape 1 is peeled off, as described above, the surface protection tape 1 made of a UV curable tape is weakened in adhesive strength by being irradiated with UV in the UV irradiation step, and thus the wafer. 2 is easily peeled off from the circuit surface. Here, the work W in a state where the surface protection tape 1 is peeled off from the wafer 2 is shown in FIG.

７）ウェハ収納工程：
上記テープ剥離工程において表面保護テープ１がウェハ２の回路面から剥されると、テーブル２１上のワークＷが第２のワーク搬送部Ｋによって真空吸着されるが、第２のワーク搬送部Ｋもダイシングフレーム１１を吸着することによって、脆弱なウェハ２（個片化された複数のチップ２ａ）とは接触しないようにワークＷを保持する。 7) Wafer storage process:
When the surface protection tape 1 is peeled off from the circuit surface of the wafer 2 in the tape peeling step, the work W on the table 21 is vacuum-sucked by the second work transfer unit K. By adsorbing the dicing frame 11, the workpiece W is held so as not to come into contact with the fragile wafer 2 (a plurality of diced chips 2a).

ここで、第２のワーク搬送部Ｋは、ガイドレール２２に沿って図１の矢印ｅ方向に移動可能であって、そのアーム２３の先部には真空吸着部２４が設けられている。   Here, the second workpiece transfer section K is movable along the guide rail 22 in the direction of arrow e in FIG. 1, and a vacuum suction section 24 is provided at the tip of the arm 23.

而して、真空吸着部２４によってワークＷを吸着保持した第２のワーク搬送部Ｋがガイドーレール２２に沿って移動することによってワークＷがシュータレール２５上に搬送され、不図示の駆動装置によってシュータアーム２６が移動することによってワークＷがワーク収納部としての収納カセットＬ内に収納される。   Thus, the work W is transported onto the shooter rail 25 by moving the second work transport section K, which attracts and holds the work W by the vacuum suction section 24, along the guide rail 22, and is driven by a driving device (not shown). As the shooter arm 26 moves, the workpiece W is stored in a storage cassette L as a workpiece storage portion.

以上が図１及び図２に示す本発明に係る製造装置によって実施される本発明に係る製造プロセスであるが、収納カセットＬに収納されたワークＷは、図示しないダイボンディング装置に搬送される。そして、ダイボンディング装置においては、ダイシングされたウェハ２からチップ２ａがピックアップされて不図示の基台（リードフレーム）上にダイボンディングされ、ダイボンディングされたチップ２ａに対してモールディング等の処理が施されて製品としての半導体デバイスが得られる。   The above is the manufacturing process according to the present invention performed by the manufacturing apparatus according to the present invention shown in FIGS. 1 and 2, and the workpiece W stored in the storage cassette L is conveyed to a die bonding apparatus (not shown). In the die bonding apparatus, the chip 2a is picked up from the diced wafer 2 and die-bonded on a base (not shown) (lead frame), and the die-bonded chip 2a is subjected to processing such as molding. Thus, a semiconductor device as a product is obtained.

而して、本発明によれば、ウェハダイシング工程とウェハマウント工程が同じダイシング・マウントテーブル１０上で１プロセスとしてなされるため、従来別々に行われていたウェハダイシング工程とウェハマウント工程の２プロセスを１プロセスに集約することができ、製造プロセスを簡略化することができるとともに、従来２機種であった生産設備を１機種とすることができ、これによって製造コストを低減することができる。   Thus, according to the present invention, since the wafer dicing step and the wafer mounting step are performed as one process on the same dicing / mounting table 10, two processes of the wafer dicing step and the wafer mounting step which have been conventionally performed separately are performed. Can be integrated into one process, the manufacturing process can be simplified, and the production equipment that has conventionally been two models can be reduced to one model, thereby reducing the manufacturing cost.

又、本発明によれば、ウェハダイシング工程とウェハマウント工程が同じダイシング・マウントテーブル１０上で実施されるため、極薄で脆弱なウェハ２の工程間での移載作業が不要となり、ウェハ２の破損を防ぐことができる。そして、ウェハ２がダイシングされた後はウェハマウント工程にてウェハ２はマウント用テープ１５によってワークＷとしてダイシングフレーム１１と一体化されるため、その後の工程ではダイシングフレーム１１をハンドリングしてワークＷを搬送することができ、ダイシングされた極薄で脆弱なウェハ２が搬送時の衝撃で破損することがなくなる。   Further, according to the present invention, since the wafer dicing process and the wafer mounting process are performed on the same dicing / mounting table 10, transfer work between processes of the extremely thin and fragile wafer 2 becomes unnecessary, and the wafer 2 Can prevent damage. After the wafer 2 is diced, the wafer 2 is integrated with the dicing frame 11 as the work W by the mounting tape 15 in the wafer mounting process. Therefore, in the subsequent process, the dicing frame 11 is handled to remove the work W. The wafer 2 that can be transported and is diced and is extremely thin and fragile is not damaged by an impact during transportation.

更に、本発明によれば、ウェハ移載工程にてウェハ２が供給された後、該ウェハ２の回路面側に貼着されたＵＶ硬化型テープから成る表面保護テープ１にＵＶを照射してその粘着力を弱めるようにしたため、テープ剥離工程において表面保護テープ１をウェハ２の回路面から容易に剥してこれを除去することができる。   Further, according to the present invention, after the wafer 2 is supplied in the wafer transfer process, the surface protective tape 1 made of a UV curable tape attached to the circuit surface side of the wafer 2 is irradiated with UV. Since the adhesive strength is weakened, the surface protection tape 1 can be easily peeled off from the circuit surface of the wafer 2 and removed in the tape peeling step.

尚、ここで言う個片化とは、レーザーダイシングによる潜在的な個片化を含むものとする。   In addition, the individualization mentioned here shall include the potential individualization by laser dicing.

本発明は、電子産業や光学産業における半導体デバイスの製造プロセス及び製造装置において、特に極薄チップを製造するためのダイシング工程とウェハマウント工程を含むプロセス及び装置に対して有用である。   INDUSTRIAL APPLICABILITY The present invention is useful in a semiconductor device manufacturing process and manufacturing apparatus in the electronic industry and the optical industry, particularly for a process and apparatus including a dicing process and a wafer mounting process for manufacturing an ultrathin chip.

本発明に係る極薄チップの製造装置の基本構成を示す平面図である。It is a top view which shows the basic composition of the manufacturing apparatus of the ultra-thin chip | tip concerning this invention. 本発明に係る極薄チップの製造装置のウェハマウント部とウェハダイシング部の構成を示す側断面図である。It is a sectional side view which shows the structure of the wafer mount part and wafer dicing part of the manufacturing apparatus of the ultra-thin chip which concerns on this invention. 最初に供給されるウェハの側断面図である。It is side sectional drawing of the wafer supplied initially. ダイシング及びマウント済ウェハを示すワークの側断面図である。It is a sectional side view of the workpiece | work which shows dicing and the mounted wafer. 表面保護テープが剥されたウェハを示すワークの側断面図である。It is a sectional side view of the workpiece | work which shows the wafer from which the surface protection tape was peeled. 従来の製造プロセスにおけるウェハマウント工程を説明する図である。It is a figure explaining the wafer mounting process in the conventional manufacturing process. 従来の製造プロセスにおけるダイシング工程を説明する図である。It is a figure explaining the dicing process in the conventional manufacturing process.

符号の説明Explanation of symbols

Ａ カセット（ウェハ収納部）
Ｂ ハンドリングロボット
Ｃ ＵＶ照射部（エネルギー線照射手段）
Ｄ ウェハアライメント部（アライメント手段）
Ｅ ウェハ移載部（ウェハ供給手段）
Ｆ ダイシング・マウントテーブル部
Ｇ ウェハダイシング部（ウェハダイシング手段）
Ｈ ウェハマウント部（ウェハマウント手段）
Ｉ 第１のワーク搬送部（第１のワーク搬送手段）
Ｊ テープ剥離部（テープ剥離手段）
Ｋ 第２のワーク搬送部（第２のワーク搬送手段）
Ｌ 収納カセット（ワーク収納部）
Ｗ ワーク
１ 表面保護テープ
２ ウェハ
３ アーム
４ 真空吸着部
５ レール
６ テーブル
７ ガイドレール
８ アーム
９ 真空吸着部
１０ ダイシング・マウントテーブル（テーブル）
１１ ダイシングフレーム
１２ レール
１３ レーザーダイシング装置
１４ 剥離シート
１５ マウント用テープ
１６ 貼付ローラ
１７ ピールプレート
１８ ガイドレール
１９ アーム
２０ 真空吸着部
２１ テーブル
２２ ガイドレール
２３ アーム
２４ 真空吸着部
２５ シュータレール
２６ シュータアーム
２７ 吸着反転ユニット A cassette (wafer storage)
B Handling robot C UV irradiation part (energy ray irradiation means)
D Wafer alignment part (alignment means)
E Wafer transfer part (wafer supply means)
F Dicing / Mount Table part G Wafer Dicing part (Wafer dicing means)
H Wafer mounting part (wafer mounting means)
I 1st work conveyance part (1st work conveyance means)
J Tape peeling part (tape peeling means)
K second workpiece transfer section (second workpiece transfer means)
L Storage cassette (work storage section)
W Work 1 Surface protective tape 2 Wafer 3 Arm 4 Vacuum suction part 5 Rail 6 Table 7 Guide rail 8 Arm 9 Vacuum suction part 10 Dicing and mounting table (table)
DESCRIPTION OF SYMBOLS 11 Dicing frame 12 Rail 13 Laser dicing apparatus 14 Release sheet 15 Tape for mounting 16 Sticking roller 17 Peel plate 18 Guide rail 19 Arm 20 Vacuum suction part 21 Table 22 Guide rail 23 Arm 24 Vacuum suction part 25 Starter rail 26 Starter arm 27 Suction Inversion unit

Claims (9)

半導体ウェハを移送してこれを回路面側を下にしてテーブル上に供給するウェハ移載工程と、前記テーブル上に吸着保持された半導体ウェハをその回路面の反対側から個片化するウェハダイシング工程と、個片化された半導体ウェハとダイシングフレームとを同じテーブル上でテープで貼り付けて両者をワークとして一体化するウェハマウント工程を順次経て極薄チップを得ることを特徴とする極薄チップの製造プロセス。   Wafer transfer process for transferring a semiconductor wafer and supplying it on a table with the circuit surface side down, and wafer dicing for separating the semiconductor wafer sucked and held on the table from the opposite side of the circuit surface An ultra-thin chip characterized by obtaining an ultra-thin chip through a process and a wafer mounting process in which the separated semiconductor wafer and the dicing frame are attached to the same table with tape and integrated as a workpiece. Manufacturing process. 前記ウェハダイシング工程における半導体ウェハの個片化は、レーザーダイシングによって行われることを特徴とする請求項１記載の極薄チップの製造プロセス。   2. The process of manufacturing an ultra-thin chip according to claim 1, wherein the semiconductor wafer is singulated by laser dicing in the wafer dicing step. 前記半導体ウェハは、回路面側に表面保護テープが貼着されていることを特徴とする請求項１又は２記載の極薄チップの製造プロセス。   The ultra-thin chip manufacturing process according to claim 1, wherein the semiconductor wafer has a surface protection tape attached to a circuit surface side. 前記表面保護テープを剥すテープ剥離工程と、表面保護テープが剥された半導体ウェハを収納するウェハ収納工程を有することを特徴とする請求項３記載の極薄チップの製造プロセス。   4. The ultra-thin chip manufacturing process according to claim 3, further comprising: a tape peeling step for peeling the surface protective tape; and a wafer storing step for storing the semiconductor wafer from which the surface protective tape is peeled. エネルギー線硬化型テープから成る前記表面保護テープにエネルギー線を照射してその粘着力を弱めるエネルギー線照射工程を有することを特徴とする請求項３又は４記載の極薄チップの製造プロセス。   5. The process for producing an ultra-thin chip according to claim 3, further comprising an energy ray irradiating step of irradiating the surface protective tape made of an energy ray curable tape with an energy ray to weaken its adhesive strength. 半導体ウェハを移送してこれを回路面側を下にしてテーブル上に供給するウェハ移載手段と、前記テーブル上に吸着保持された半導体ウェハをその回路面の反対側から個片化するウェハダイシング手段と、個片化された半導体ウェハとダイシングフレームとを同じテーブル上でテープで貼り付けて両者をワークとして一体化するウェハマウント手段を含んで構成されることを特徴とする極薄チップの製造装置。   Wafer transfer means for transferring a semiconductor wafer and supplying it onto the table with the circuit surface side down, and wafer dicing for separating the semiconductor wafer sucked and held on the table from the opposite side of the circuit surface And an ultra-thin chip comprising a wafer mounting means for affixing a semiconductor wafer and a dicing frame separated on a single table with a tape and integrating them as a workpiece apparatus. 前記ウェハダイシング手段は、レーザーダイシングによって半導体ウェハを個片化することを特徴とする請求項６記載の極薄チップの製造装置。   7. The ultra-thin chip manufacturing apparatus according to claim 6, wherein the wafer dicing means divides the semiconductor wafer into pieces by laser dicing. 前記半導体ウェハの回路面側に貼着された表面保護テープを剥すテープ剥離手段と、表面保護テープが剥された半導体ウェハを収納するウェハ収納部を有することを特徴とする請求項６又は７記載の極薄チップの製造装置。   8. The tape peeling means for peeling off the surface protection tape attached to the circuit surface side of the semiconductor wafer, and a wafer storage portion for storing the semiconductor wafer from which the surface protection tape has been peeled off. Ultra-thin chip manufacturing equipment. エネルギー線硬化型テープから成る前記表面保護テープにエネルギー線を照射してその粘着力を弱めるエネルギー線照射手段を有することを特徴とする請求項８記載の極薄チップの製造装置。   9. The apparatus for manufacturing an ultrathin chip according to claim 8, further comprising energy beam irradiating means for irradiating the surface protection tape made of an energy beam curable tape with an energy beam to weaken its adhesive strength.
JP2004086330A 2004-03-24 2004-03-24 Ultra-thin chip manufacturing process and manufacturing apparatus therefor Pending JP2005276987A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004086330A JP2005276987A (en) 2004-03-24 2004-03-24 Ultra-thin chip manufacturing process and manufacturing apparatus therefor
TW094108976A TW200601443A (en) 2004-03-24 2005-03-23 Manufacturing process and manufacturing device of ultra thin chip
DE102005013545A DE102005013545A1 (en) 2004-03-24 2005-03-23 Semiconductor chip manufacturing method for electronic and optical industry, involves palletizing wafer in wafer sawing step, and bonding pelletized wafer and sawing framework in wafer assembly step, where steps are performed on same table
KR1020050024385A KR20060044663A (en) 2004-03-24 2005-03-24 Process and equipment for manufacturing extremely thin chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004086330A JP2005276987A (en) 2004-03-24 2004-03-24 Ultra-thin chip manufacturing process and manufacturing apparatus therefor

Publications (1)

Publication Number Publication Date
JP2005276987A true JP2005276987A (en) 2005-10-06

Family

ID=35062409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004086330A Pending JP2005276987A (en) 2004-03-24 2004-03-24 Ultra-thin chip manufacturing process and manufacturing apparatus therefor

Country Status (4)

Country Link
JP (1) JP2005276987A (en)
KR (1) KR20060044663A (en)
DE (1) DE102005013545A1 (en)
TW (1) TW200601443A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214417A (en) * 2006-02-10 2007-08-23 Disco Abrasive Syst Ltd Wafer dividing method
JP2008207837A (en) * 2007-02-27 2008-09-11 Lintec Corp Adhesive removing device and its method, and label affixing apparatus
JP2008244356A (en) * 2007-03-28 2008-10-09 Furukawa Electric Co Ltd:The Chipping treatment method of semiconductor wafer
JP2014229702A (en) * 2013-05-21 2014-12-08 株式会社ディスコ Laser processing device
JP2019197869A (en) * 2018-05-11 2019-11-14 株式会社ディスコ Daf sticking equipment
CN112975148A (en) * 2021-02-07 2021-06-18 苏州镭明激光科技有限公司 Wafer laser invisible cutting equipment and cutting method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11202010428UA (en) * 2018-04-24 2020-11-27 Disco Hi Tec Europe Gmbh Device and method for attaching protective tape to semiconductor wafer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62274742A (en) * 1986-05-23 1987-11-28 Mitsubishi Electric Corp Sheet-affixing machine for wafer
JPH04356942A (en) * 1991-03-28 1992-12-10 Toshiba Corp Manufacture of semiconductor integrated circuit device
JPH08181197A (en) * 1994-12-27 1996-07-12 Hitachi Ltd Manufacture of semiconductor device and wafer mounter to be used for the same
JP2001057357A (en) * 1999-08-19 2001-02-27 Tokyo Seimitsu Co Ltd Etching device
JP2002141309A (en) * 2000-11-02 2002-05-17 Lintec Corp Dicing sheet and method of using the same
JP2004001076A (en) * 2002-03-12 2004-01-08 Hamamatsu Photonics Kk The laser beam machining method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189496A (en) * 1996-12-24 1998-07-21 Toshiba Corp Method and machine for cutting wafer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62274742A (en) * 1986-05-23 1987-11-28 Mitsubishi Electric Corp Sheet-affixing machine for wafer
JPH04356942A (en) * 1991-03-28 1992-12-10 Toshiba Corp Manufacture of semiconductor integrated circuit device
JPH08181197A (en) * 1994-12-27 1996-07-12 Hitachi Ltd Manufacture of semiconductor device and wafer mounter to be used for the same
JP2001057357A (en) * 1999-08-19 2001-02-27 Tokyo Seimitsu Co Ltd Etching device
JP2002141309A (en) * 2000-11-02 2002-05-17 Lintec Corp Dicing sheet and method of using the same
JP2004001076A (en) * 2002-03-12 2004-01-08 Hamamatsu Photonics Kk The laser beam machining method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214417A (en) * 2006-02-10 2007-08-23 Disco Abrasive Syst Ltd Wafer dividing method
JP2008207837A (en) * 2007-02-27 2008-09-11 Lintec Corp Adhesive removing device and its method, and label affixing apparatus
JP2008244356A (en) * 2007-03-28 2008-10-09 Furukawa Electric Co Ltd:The Chipping treatment method of semiconductor wafer
JP2014229702A (en) * 2013-05-21 2014-12-08 株式会社ディスコ Laser processing device
JP2019197869A (en) * 2018-05-11 2019-11-14 株式会社ディスコ Daf sticking equipment
CN112975148A (en) * 2021-02-07 2021-06-18 苏州镭明激光科技有限公司 Wafer laser invisible cutting equipment and cutting method

Also Published As

Publication number Publication date
TW200601443A (en) 2006-01-01
KR20060044663A (en) 2006-05-16
DE102005013545A1 (en) 2005-10-27

Similar Documents

Publication Publication Date Title
JP4401322B2 (en) Support plate separation apparatus and support plate separation method using the same
TW575900B (en) Wafer transfer apparatus
JP2000068293A (en) Wafer transfer apparatus
JP7042944B2 (en) Transport equipment and board processing system
JP2011029434A (en) Adhesive tape joining method and adhesive tape joining apparatus
JP2007242787A (en) Splitting method of wafer
JP2021170659A (en) Substrate processing system and substrate processing method
KR20060044663A (en) Process and equipment for manufacturing extremely thin chip
JP4324788B2 (en) Wafer mounter
KR20140136875A (en) Laser machining apparatus
WO2005083763A1 (en) Wafer transcription method
JP2005228794A (en) Method of manufacturing chip
JP2007201179A (en) Device and method for mounting wafer
JP2007134510A (en) Wafer mounter
JP2008147505A (en) Processing machine with cleaning device for chuck table
JP2014011381A (en) Wafer processing method
JP2000331963A (en) Method and device for mounting wafer to wafer frame and facing device incorporating mounting device
JP2013219245A (en) Method for manufacturing semiconductor device
JP7134564B2 (en) Wafer processing method
JP4968849B2 (en) Laser processing method
CN115910843A (en) Processing device
JP2006108280A (en) Electronic component pick up method and method and device for mounting electronic component
JP2001267402A (en) Semiconductor wafer protection sheet sticking device
JPS5839029A (en) Dividing method for wafer

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061128

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20061222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100706

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110215