JP2009278186A - レート変換装置 - Google Patents

Abstract

【課題】基準時間のリカバリ機能を維持しながら、高周波雑音を抑制すると共に消費電力を低減させる。
【解決手段】 情報パケット及びヌルパケットを含む入力が与えられ、前記情報パケットを記憶するバッファ１３と、前記バッファの読み出しクロック周波数と書き込みクロック周波数との周波数比を、１≧周波数比≧情報パケット数／（情報パケット数＋ヌルパケット数）となるように決定して、前記バッファから前記情報パケットを読み出すメモリ制御部１４と、前記情報パケットの前記バッファへの書き込みタイミングと読み出しタイミングとの差の遅延量に基づく補正値を算出する補正値算出部１７と、前記バッファから読み出された前記情報パケットに含まれる時刻情報を前記補正値によって補正する補正部１８とを具備したことを特徴とする。
【選択図】図１

Description

本発明は、デジタル放送信号のレート変換に好適なレート変換装置に関する。

近年、デジタルテレビジョン放送が開始されている。欧州と日本においては、地上波テレビジョン放送システムの伝送方式としてＯＦＤＭ（Orthogonal Frequency Division Multiplexing）変調方式が採用されている。ＯＦＤＭ方式は、広域信号を互いに直交する多数の搬送波で伝送することにより、地上波テレビジョン放送において必須の伝送条件であるマルチパス伝播路における遅延干渉特性を改善できる利点を有している。

日本のデジタル放送では、非特許文献１に詳述されたＩＳＤＢ−Ｔ方式が採用されている。ＩＳＤＢ−Ｔ方式においては、ＭＰＥＧ２規格で規定されたＴＳ（トランスポートストリーム）に、誤り訂正符号化、インタリーブ符号化、デジタル変調等の信号処理が施され、更に、ＯＦＤＭ変調されて出力される。

ＩＳＤＢ−Ｔ方式では、周波数領域ではキャリア本数１０８個のＯＦＤＭシンボルを１ブロックとし、モードに応じて１，２，４個のブロックで１セグメントを構成する。即ち、１セグメントのキャリア本数は、１０８、２１６又は４３２本である。ＩＳＤＢ−Ｔ方式では、１３セグメント分の帯域で伝送を行う。

また、ＩＳＤＢ−Ｔ方式では、伝送特性が異なる複数の階層を同時に伝送する階層伝送が可能である。各階層は、１つ又は複数のＯＦＤＭセグメントにより構成され、階層毎にキャリア変調方式、内符号の符号化率、時間インターリーブ長等のパラメータを指定することが可能である。

このように、ＩＳＤＢ−Ｔ方式では、伝送特性を考慮して、多数の変調方式、符号化方式が規定されている。送信側では、これらの方式を組み合わせることで、複数のモード、変調方式、符号化方式等（以下、モード等という）での伝送が可能であり、各モード等に応じて相互に異なる情報レートでの伝送が行われる。

一方、受信機側では、情報伝送には関与しないヌルパケット（空の情報パケット）を放送信号に挿入することで、モード等に拘わらず、一定のレートでの処理を可能にするようになっている。しかし、伝送レートが低い符号化方式等が選択された場合には、多くのヌルパケットが挿入されることになり、伝送される情報レートに比べて、高い処理レートが必要となる。即ち、この場合には、受信機側では、情報レートに比べて、必要以上に高い処理能力が要求されてしまう。このような高速処理を可能にするために、受信機において高い周波数のクロックが採用されることとなり、高周波雑音を発生しやすく、また、消費電力も大きい。

そこで、特許文献１においては、ヌルパケットを除去して、クロックレートを低下させることで、高周波雑音の発生を抑制し、消費電力を低減する技術が提案されている。

ところで、ＭＰＥＧ２規格のＴＳには、受信機のＳＴＣ（システム基準時間）のクロックリカバリ機能のために、ＰＣＲ（Program Clock Reference）パケットが挿入されている。ＰＣＲはストリームの時間基準であり、送信側のクロックと受信側のクロックとが同期していれば、ＰＣＲパケットは規定のタイミングで検出されて、ＰＣＲ値はその時点のＳＴＣに対応した値となる。検出されたＰＣＲ値と対応するようにＳＴＣを設定することで、クロックリカバリが行われる。

このようなＰＣＲパケットのＰＣＲ値は、ヌルパケットを考慮して挿入されている。ところが、ヌルパケットは、モード等に基づいて挿入方法が決定されており、ヌルパケットの挿入周期は一定ではない。

このため、クロックレートを低減させるために、ヌルパケットを除去すると、ＰＣＲ値がストリームの時間基準からずれてしまい、即ち、ＰＣＲにクロックジッタが発生して、クロックリカバリ機能が正しく動作しない。

そこで、特許文献２には、レート変換に際して、ＰＣＲパケットを抽出し、クロック再生を行った後、ＰＣＲを変更する技術が開示されている。

しかしながら、特許文献２の技術では、クロック再生を行う必要があり、装置規模が大きくなるという問題があった。
地上デジタル音声放送の伝送方式ARIB STD-B29（社団法人 電波産業会） 特開平１０−３３７３３３号公報 特開平１１−２０５７８９号公報

本発明は、簡単な構成で、ＰＣＲにクロックジッタを発生させることなく、ヌルパケットを除去してクロックレートを低減し、高周波雑音を抑制すると共に消費電力を低減させることができるレート変換装置を提供することを目的とする。

本発明の一態様のレート変換装置は、情報パケット及びヌルパケットを含む入力が与えられ、前記情報パケットを記憶するバッファと、前記バッファの読み出しクロック周波数と書き込みクロック周波数との周波数比を、１≧周波数比≧情報パケット数／（情報パケット数＋ヌルパケット数）となるように決定して、前記バッファから前記情報パケットを読み出すメモリ制御部と、前記情報パケットの前記バッファへの書き込みタイミングと読み出しタイミングとの差の遅延量に基づく補正値を算出する補正値算出部と、前記バッファから読み出された前記情報パケットに含まれる時刻情報を前記補正値によって補正する補正部とを具備したことを特徴とする。

本発明によれば、簡単な構成で、ＰＣＲにクロックジッタを発生させることなく、ヌルパケットを除去してクロックレートを低減し、高周波雑音を抑制すると共に消費電力を低減させることができるという効果を有する。

以下、図面を参照して本発明の実施の形態について詳細に説明する。

（第１の実施の形態）
図１は本発明の第１の実施の形態に係るレート変換装置を示すブロック図である。

復調回路１１には、受信信号が入力される。この受信信号は、例えばデジタル放送信号から得られたものである。例えば、図示しないアンテナで受信された放送信号をチューナで選局し、直交検波することによってＯＦＤＭベースバンド信号が得られる。このベースバンドのＯＦＤＭ信号からガードインターバルが除去され、ＦＦＴ（高速フーリエ変換）処理によって、時間領域のＯＦＤＭ信号が周波数領域のＯＦＤＭシンボルに変換される。このＯＦＤＭシンボルが受信信号として復調回路１１に供給されるのである。

復調回路１１は、入力されたＯＦＤＭシンボルから元のデータを復元する。例えば、ＯＦＤＭシンボルの各サブキャリアはＰＳＫ変調又はＱＡＭ変調等の変調方式によって変調されており、復調回路１１はこれらの変調方式に対応した復調処理によって元のデータを復元する。

復調回路１１の出力は訂正回路１２に供給される。訂正回路１２は、送信側において施された誤り訂正処理である内符号化処理及び外符号化処理の逆処理を行って、ＯＦＤＭ信号によって伝送された信号を復元する。内符号化処理及び外符号化処理としては、畳み込み符号化処理及びＲＳ符号化処理等が採用される。なお、一例としてこれらの符号化をとりあげたが、これに限定されるものではない。

訂正回路１２は、送信側のモード等の設定に応じて、情報パケット間にヌルパケットを挿入して出力する。なお、情報パケット中には、時刻情報であるＰＣＲを有するＰＣＲパケットが含まれている。訂正回路１２の出力はバッファ１３に供給される。

バッファ１３はメモリ制御回路１４によって書き込み及び読み出しが制御されており、訂正回路１２の出力を一時保持してセレクタ１５に出力する。セレクタ１５にはヌルパケットも供給されており、メモリ制御回路１４に制御されて、バッファ１３から読み出されたパケットの間にヌルパケットを挿入してＰＣＲ検出回路１６及び時刻情報補正回路１８に出力する。

メモリ制御回路１４は、訂正回路１２の出力に含まれるヌルパケットを除去して出力するように、バッファ１３の書き込み及び読み出しを制御すると共に、訂正回路１２の出力に含まれる情報パケットのバッファ１３への書き込みタイミングと読み出しタイミングとの差に基づく遅延時間を補正値算出回路１７に出力するようになっている。

メモリ制御回路１４は、訂正回路１２の出力レートに基づく書き込みクロックに対して、訂正回路１２の出力に含まれる情報パケットのレートに基づく読み出しクロックを用いて、バッファ１３から情報パケットを書き込み時よりも低速で読み出す。

図２はメモリ制御回路１４の制御及び出力を説明するためのタイミングチャートである。図２はバッファ１３への書き込み（Ｗ）及びそのクロックＣＫｗ、バッファ１３からの読み出し（Ｒ）及びそのクロックＣＫｒを示している。図２の１つの枠は１つのパケットを示しており、Ｄは情報パケット、Ｎはヌルパケットである。

図２の例では、ヌルパケットは、１区間として示す１４パケット毎に、挿入数が規定されている。ヌルパケットの挿入方法は、デジタル放送信号のモード等に応じて規定されており、ヌルパケットは一定間隔で挿入されていない。

図２のＷで示すバッファ１３への書き込みには、メモリ制御回路１４はクロックＣＫｗを用いて、高速に書き込みを行う。なお、メモリ制御回路１４は、訂正回路１２の出力のうち情報パケットのみをバッファ１３に書き込む。この書き込みに対して、読み出し時には、図２に示すように、メモリ制御回路１４は低速のクロックＣＫｒを用いて低速に読出しを行う。なお、クロックＣＫｒとクロックＣＫｗの周波数比は、図２の例では、２／７である。これにより、図２の例では、出力のレートを２／７に低減することができる。

図２に示すように、情報パケットＤ１については、書き込みタイミングから遅延量ｄ１だけ遅延して読み出しが行われ、情報パケットＤ２については、書き込みタイミングから遅延量ｄ２だけ遅延して読み出しが行われ、情報パケットＤ３については、書き込みタイミングから遅延量ｄ３だけ遅延して読み出しが行われる。各情報パケット相互間に挿入されているヌルパケットの個数が一定ではないので遅延量ｄ１〜ｄ３は同一ではない。このため、特許文献１のように、単にヌルパケットを除去しただけでは、ＰＣＲにクロックジッタが生じてしまう。

そこで、本実施の形態においては、各遅延量ｄ１〜ｄ３に基づく値を、ＰＣＲに加算することにより、ＰＣＲにクロックジッタが発生することを防止している。メモリ制御回路１４は、各情報パケットに対する書き込みタイミングと読み出しタイミングとの差の遅延量を補正値算出回路１７に出力する。なお、メモリ制御回路１４は、遅延量の情報を、対応するパケットのバッファ１３からの読み出しに合わせて出力するようになっている。

ＰＣＲ検出回路１６は、セレクタ１５を介してバッファ１３の出力が与えられ、セレクタ１５の出力に含まれるＰＣＲパケットからＰＣＲ値を検出して補正値算出回路１７に出力する。補正値算出回路１７は、ＰＣＲ検出回路１６によって検出されたＰＣＲ値にメモリ制御回路１４からの遅延量に基づく値を加算して出力する。例えば、補正値算出回路１７は、情報パケットＤ１がＰＣＲパケットである場合には、遅延量ｄ１に基づく値をこのＰＣＲパケットのＰＣＲ値に加算し、情報パケットＤ２がＰＣＲパケットである場合には、遅延量ｄ２に基づく値をこのＰＣＲパケットのＰＣＲ値に加算する。時刻情報補正回路１８は、セレクタ１５の出力のうちＰＣＲパケットについては、ＰＣＲ値を補正値算出回路１７からの値で補正する。

ＰＣＲ値を補正しない場合には、バッファ１３に書き込まれた各ＰＣＲパケットは、書き込み時と同一の時間間隔で読み出されることによって、ＳＴＣクロックのリカバリ機能を有する。ヌルパケットを除去することで、バッファ１３に書き込まれた各ＰＣＲパケットは書き込み時とは異なる時間間隔で読み出されることになる。この場合でも、時刻情報補正回路１８によって、変化した時間間隔に相当する値をＰＣＲ値に加算しており、出力信号に含まれる各ＰＣＲパケットのＰＣＲ値はＳＴＣクロックのリカバリに適した値となっている。

即ち、本実施の形態では、書き込みタイミングと読み出しタイミングとの差の遅延量に基づく補正値によって、時刻情報であるＰＣＲを補正することによって、リカバリ機能を維持しながら、ヌルパケットを除去して、レート変換が可能である。

ところで、バッファ１３の読み出しクロックと書き込みクロックとの周波数比（以下、単にクロック周波数比という）は、放送のモード等に応じた全パケット数と情報パケット数との割合に基づいて決定される。例えば、全パケットのうちの１／２が情報パケットである場合には、クロック周波数比をＣＫｒ：ＣＫｗ＝１：２に設定することができる。

更に、本実施の形態においては、クロック周波数比は、（情報パケット数/全パケット数）に一致させなくてもよく、１以下で且つバッファ１３にオーバーフローが発生しない値に設定すればよい。

即ち、１≧クロック周波数比≧（情報パケット数／全パケット数）である。

例えば、図２のように、所定区間当たりの全パケット数と情報パケット数との割合が整数倍とならない場合には、クロック周波数比を途中で変更しないものとすると、バッファ１３にオーバーフローが発生しないように、クロック周波数比＞（情報パケット数／全パケット数）とすることが考えられる。

図２の例では、情報パケット数／全パケット数＝３／１４であり、クロック周波数比はこの値よりも大きい例えば２／７に設定することができる。しかし、この場合には、バッファ１３にアンダーフローが生じる。そこで、本実施の形態においては、メモリ制御回路１４は、バッファ１３にアンダーフローが生じた場合に、バッファ１３の読出しを行わずに、セレクタ１５を制御して、ヌルパケットを挿入させるようになっている。

即ち、クロック周波数比＞（情報パケット数／全パケット数）に設定し、アンダーフロー時にヌルパケットを挿入することで、（情報パケット数／全パケット数）の値に拘わらず、所定区間毎に、レート変換処理を完結させることができる。

これにより、情報レートに依存しないで一定のクロック周波数での出力が可能である。このような読み出しクロックを用いることで、訂正回路１２の出力レートよりも低いレートで出力信号を出力することが可能となる。なお、クロック周波数比を情報パケット数/全パケット数に一致させてもよい。この場合には、ヌルパケットを挿入する必要はなく、セレクタ１５は不要である。

また、読み出しクロック周波数（クロック周波数比）は一定でなくてもよく、ヌルパケットの挿入数に応じて周波数が可変であってもよい。

次に、クロック周波数比をｎ／ｍとして、ｎ，ｍの決定方法について図３及び図４を参照して説明する。図３は放送信号の各モードにおける１多重フレーム中のトランスポートパケット（ＴＳＰ）数を、ＯＦＤＭのガードインターバル比毎に示す図表である。また、図４はキャリア変調方式及び畳み込み符号化率毎に、各モードにおける情報パケット数及び情報ビットレートを示す図表である。

図３に示すように、日本におけるＩＳＤＢ−Ｔ方式では、ガードインターバル比としては、１／４，１／８，１／１６，１／３２が採用されている。例えば、一般的に使用されることが多い、ガードインターバル比が１／８のモード３形式では、１フレーム中のトランスポートパケット数は２８８である。

図４に示すように、日本においては、運用制限によって、畳み込み符号化率に制限が設けられている。一般的に使用されることが多いＱＰＳＫ変調、畳み込み符号化率１／２のモード３の形式では、情報パケット数は４８パケットである。

即ち、日本におけるＩＳＤＢ−Ｔ方式では、キャリア数８Ｋ（モード３）、ガードインターバル比１／８、１セグメントの全てを変調方式ＱＰＳＫ、符号化率ｒ＝１／２で伝送した場合には、図３，４に示すように、１フレーム当たり出力されるパケット数は２８８パケットであるのに対し、符号化やガードインターバル等によって伝送効率が低下し、実際に伝送される情報パケット数は４８だけである。

ところで、ハードウェア構成上、フレーム単位でレート変換処理を完結させた方が、他の各種処理との整合性が良好であり、且つ、初期化時における処理が容易である。そこで、本実施の形態においては、例えば、クロック周波数比の分母ｍを、フレーム当たりの全パケット数の約数に設定することで、フレーム単位での周期的な処理を実現可能にする。即ち、上述した１フレーム当たり出力されるパケット数が２８８パケットの例では、ｍの値としてその約数の１６を採用する。

また、クロック周波数比は、（情報パケット数／全パケット数）よりも大きく、レート低減効果の点からはなるべく小さい値に設定した方がよい。受信機において種々のモード等の放送信号を受信することを考慮した場合、モード等が異なってもクロック周波数比を一定にした方が制御が容易である。そこで、クロック周波数比ｎ／ｍとしては、通常に使用されるモード等のうち情報パケット数／全パケット数の比率が最も高いものに対応させればよい。

現在、変調方式としてＱＰＳＫと１６ＱＡＭが採用されることが多く、符号化率ｒは１／２〜２／３までに制限されることが多い。符号化率１／２の場合には、１フレーム中の全パケット数２８８パケットに対して情報パケット数は９６パケットであるので（図４）、クロック周波数比ｎ／ｍとして６／１６（＞９６／２８８（５．３・・／１６））を採用することができ、同様に符号化率２／３の場合には、クロック周波数比ｎ／ｍとして８／１６＞１２８／２８８（７．１・・／１６）を採用することができる。

このようなクロック周波数比を設定することで、元のクロックよりも低い周波数での出力が可能であると共に、モード等に拘わらず、一定の読み出しクロック周波数（クロック周波数比）を採用することができる。

このように本実施の形態においては、情報パケット及びヌルパケットを含む入力が与えられて、情報パケットをバッファに書き込み、書き込みクロック周波数よりも低速の読み出しクロックを用いて情報パケットをレート変換して読み出す。この場合において、情報パケット中のＰＣＲパケットについては、遅延時間の情報を用いてＰＣＲ値を変更することで、レート変換後の時刻情報を適正な値にし、ＰＣＲにクロックジッタが発生することを防止する。これにより、基準時間のリカバリ機能を維持しながら、高周波雑音を抑制すると共に消費電力を低減させることができる。

なお、本発明は地上デジタル放送に限らず、ＢＳ放送やケーブルテレビジョン放送、蓄積メディア等にも適用することが可能であり、伝送形態には依存しないことは明らかである。

本発明の第１の実施の形態に係るレート変換装置を示すブロック図。 メモリ制御回路１４の制御及び出力を説明するためのタイミングチャート。 クロック周波数比の決定方法を説明するための説明図。 クロック周波数比の決定方法を説明するための説明図。

符号の説明

１１…復調回路、１２…訂正回路、１３…バッファ、１４…メモリ制御回路、１５…セレクタ、１６…ＰＣＲ検出回路、１７…補正値算出回路、１８…時刻情報補正回路。

Claims (5)

1. 情報パケット及びヌルパケットを含む入力が与えられ、前記情報パケットを記憶するバッファと、
   前記バッファの読み出しクロック周波数と書き込みクロック周波数との周波数比を、１≧周波数比≧情報パケット数／（情報パケット数＋ヌルパケット数）となるように決定して、前記バッファから前記情報パケットを読み出すメモリ制御部と、
   前記情報パケットの前記バッファへの書き込みタイミングと読み出しタイミングとの差の遅延量に基づく補正値を算出する補正値算出部と、
   前記バッファから読み出された前記情報パケットに含まれる時刻情報を前記補正値によって補正する補正部と
   を具備したことを特徴とするレート変換装置。
2. 前記周波数比が、周波数比＞情報パケット数／（情報パケット数＋ヌルパケット数）の場合に、前記バッファから読み出される情報パケット相互間にヌルパケットを挿入するヌルパケット挿入手段を具備したことを特徴とする請求項１に記載のレート変換装置。
3. 前記周波数比は、分母が前記情報パケット数と前記ヌルパケット数の和の数の約数であることを特徴とする請求項１又は２に記載のレート変換装置。
4. 前記周波数比は、情報パケット数／（情報パケット数＋ヌルパケット数）が最大の入力に対応させて設定することを特徴とする請求項１乃至３のいずれか１つに記載のレート変換装置。
5. デジタル放送信号を受信して復調する復調回路と、
   前記復調回路の出力を誤り訂正して、前記情報パケット及びヌルパケットを含む出力を前記バッファに出力する訂正回路と
   を具備したことを特徴とする請求項１乃至４のいずれか１つに記載のレート変換装置。

Images