JP2009267380A - 軽元素の熱活性化により半導体基板を処理する方法 - Google Patents

軽元素の熱活性化により半導体基板を処理する方法 Download PDF

Info

Publication number
JP2009267380A
JP2009267380A JP2009070408A JP2009070408A JP2009267380A JP 2009267380 A JP2009267380 A JP 2009267380A JP 2009070408 A JP2009070408 A JP 2009070408A JP 2009070408 A JP2009070408 A JP 2009070408A JP 2009267380 A JP2009267380 A JP 2009267380A
Authority
JP
Japan
Prior art keywords
substrate
annealing
temperature
semiconductor
processing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009070408A
Other languages
English (en)
Other versions
JP5414320B2 (ja
Inventor
Sebastien Dubois
セバスチャン デュブイ
Nicolas Enjalbert
ニコラ アンジャルベール
Remi Monna
レミ モナ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JP2009267380A publication Critical patent/JP2009267380A/ja
Application granted granted Critical
Publication of JP5414320B2 publication Critical patent/JP5414320B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/182Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/52Alloys
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3242Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for the formation of PN junctions without addition of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/1812Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table including only AIVBIV alloys, e.g. SiGe
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864Annealing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H01L31/03682Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic Table
    • H01L31/03685Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic Table including microcrystalline silicon, uc-Si
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/546Polycrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Photovoltaic Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】Siタイプの少なくとも1つの半導体を含有し、少なくとも4タイプの軽元素を有する基板を処理する基板処理方法を提供する。
【解決手段】4タイプの軽元素のうち第1の軽元素の熱活性化温度に対応する温度T1にて基板の第1のアニールを実行する工程と、4タイプの軽元素のうち第2の軽元素の熱活性化温度に対応する温度T2にて基板の第2のアニールを実行する工程と、4タイプの軽元素のうち第3の軽元素の熱活性化温度に対応する温度T3にて基板の第3のアニールを実行する工程と、4タイプの軽元素のうち第4の軽元素の熱活性化温度に対応する温度T4にて基板の第4のアニールを実行する工程と、を少なくとも有し、各アニールは、所定期間にわたって温度T1、T2、T3またはT4を保持または維持する工程を有し、温度T1、T2、T3およびT4は、T1>T2>T3>T4である。
【選択図】なし

Description

本発明は、半導体ベースの基板内に存在する軽元素の熱活性化により半導体ベースの基板を処理する方法に関する。また、本発明は、熱活性化された軽元素を有する基板から半導体装置を製造する方法に関する。本発明は特に、太陽電池の製造に適用可能である。
特に太陽光発電用途の分野における相当量の研究は、冶金的方法または化学的分解により精製されたシリコンから基板を製造するための、結晶シリコン(単結晶または多結晶)の製造に関するものである。これらの新しいソースから得られるシリコンは一般に、様々な濃度の金属不純物(例えば、鉄、クロム、銅など)、ドープ不純物(例えば、ホウ素、リン、アルミニウムなど)および軽元素(例えば、酸素、窒素、炭素、水素など)を含有し、これらはエレクトロニクス用シリコンよりも各段に高い。
このタイプのシリコン内に存在する金属不純物は一般に、分離によるシリコンインゴットの方向性凝固中に、また、このシリコンが太陽電池基板の製造に用いられる場合には、余剰金属不純物をゲッター効果で抽出するのを可能にする電池製造処理中に、あるいは使用された水素によるパッシベーションによる電池製造処理中に、大部分が除去される。文献"Electrical parameter changes in silicon solar cells induced by thermal donor formation"(J.M. Ruiz et al., Proceedings of the 21st IEEE Photovoltaic Specialists Conference, Kissimmee, FL, from May 21-25, 1990, Conference Record, Vol.1, 1990, pages 284-288)には、約450℃の温度でのアニール工程によりゲッター効果で金属不純物を捕捉することが記載されている。
金属不純物のこのような抽出によりこのタイプのシリコンが部分的に精製されるが、このような太陽電池の効率は、ドープ不純物の存在のため、エレクトロニクス用シリコンで形成された太陽電池の効率よりも低い。
ドープ不純物は、半導体に導電性の型pまたはnを与える。それらは、半導体における自由電荷(電子または正孔)の輸送特性に影響する。また、それらは、拡散距離Lだけでなく自由電荷の寿命τにも直接的に影響する。したがって、冶金的方法または化学的分解により精製されたシリコンのような半導体から製造された太陽電池のエネルギ変換効率は一般に、このような過剰な量のドープ不純物により制限される。
さらに、特にチョクラルスキー(Cz)成長法により製造された単結晶シリコン内にまたは化学的分解もしくは冶金的方法により精製された多量のシリコンから製造された多結晶シリコン内に存在する酸素のような軽元素が有意に存在すると、このシリコンから製造される太陽電池の効率は著しく劣化する(特に照明下にあるとき)。
本発明の目的は、特に基板が半導体をベースとするものであり複数タイプの軽元素を有する(例えば、冶金的方法または化学的分解により精製されたシリコン)場合に、基板の半導体の電気的品質を改良することができる、半導体をベースとする基板の処理方法を提案することである。
さらに、本発明の目的は、半導体装置、特に太陽電池の製造方法を提案することであり、本方法を実施することにより、基板の半導体の電気的品質を改良することができ、ひいては、半導体装置の性能を改良することができる(例えば、太陽電池である場合には、装置のエネルギ変換効率)。
これを実現するために、本発明は、少なくとも4タイプの軽元素を有する少なくとも1つの半導体を含有する基板の処理方法を提案する。本方法は、
− 4タイプの軽元素のうち第1の軽元素の熱活性化温度に対応する温度T1にて基板の第1のアニールを実行する工程と、
− 4タイプの軽元素のうち第2の軽元素の熱活性化温度に対応する温度T2にて基板の第2のアニールを実行する工程と、
− 4タイプの軽元素のうち第3の軽元素の熱活性化温度に対応する温度T3にて基板の第3のアニールを実行する工程と、
− 4タイプの軽元素のうち第4の軽元素の熱活性化温度に対応する温度T4にて基板の第4のアニールを実行する工程と、
を少なくとも有し、
温度T1、T2、T3およびT4は、T1>T2>T3>T4である。
さらに、本発明は、Siタイプの少なくとも1つの半導体を含有する基板の処理方法に関する。ここで、xは厳密に正の数であり、yは正の数であり、Aは、元素周期表の第14族元素または元素周期表の幾つかの第14族元素の化合物を表し、少なくとも4タイプの軽元素を有する。本方法は、
− 4タイプの軽元素のうち第1の軽元素の熱活性化温度に対応する温度T1にて基板の第1のアニールを実行する工程と、
− 4タイプの軽元素のうち第2の軽元素の熱活性化温度に対応する温度T2にて基板の第2のアニールを、第1のアニールの後に実行する工程と、
− 4タイプの軽元素のうち第3の軽元素の熱活性化温度に対応する温度T3にて基板の第3のアニールを、第2のアニールの後に実行する工程と、
− 4タイプの軽元素のうち第4の軽元素の熱活性化温度に対応する温度T4にて基板の第4のアニールを、第3のアニールの後に実行する工程と、
を少なくとも有し、
各アニールは、所定期間にわたって温度T1、T2、T3またはT4を保持または維持する工程を有し、温度T1、T2、T3およびT4は、T1>T2>T3>T4である。
「軽元素」は、18よりも低い原子番号Zを有する元素を意味するものと理解される。
さらに、「化合物」は、特定の重量比にて2つ以上の元素を結合させて成る生成物を意味すると理解される。
基板は、Siタイプの少なくとも1つの半導体を含有するものであり、すなわち、シリコンを含有するほか、結晶性組成物(crystallogens)の族における少なくとも1つの他の元素(元素周期表の第14族元素)を含有し得るものである。
このように、基板の半導体内に存在する軽元素の熱活性化により、これらの元素の電子供与性(すなわち、電子を半導体内に解放する能力)が活性化される。各アニール処理が実行される温度は、基板内に存在するいずれかのタイプの軽元素が熱的に活性化される温度に対応する。
さらに、活性化を実行するための先のアニールよりも高温にて次のアニールを実行することによりいずれかのタイプの軽元素の熱活性化が「キャンセル」され得る場合には、最高の熱活性化温度から最低の熱活性化温度までに及ぶ幾つかのアニールを実行することにより、本方法は、処理中に先の熱活性化のキャンセルが実行されることなく、半導体内に存在する様々なタイプの軽元素が連続的に活性化されるのを可能にする。
例えば、Cz成長法により製造された単結晶シリコン内に存在する主たる軽元素は酸素である。シリコンインゴットを成長させるために用いられる石英坩堝内に最初に存在するからである。450℃前後でのアニールは、この元素を熱的に活性化させることができる。約450℃でのこのようなアニールは、結合してシリコン内で電子供与体として挙動する種を形成する酸素2量体の拡散を可能にする。このように形成された供与体は大気温度では安定しているが、約700℃に近い温度または約700℃より高温でのアニールは、その解離を可能にし、これにより、先に実行された熱活性化の効果がキャンセルされることとなる。
さらに、この処理方法を施された基板から製造される太陽電池の変換効率の、照明下での劣化は、特に活性化された熱供与体の1つが酸素である場合には、軽減される。さらに、この処理方法は、基板においてゲッター効果を得ることを可能にし、これにより、基板内に存在する金属不純物の除去が促進される。
アニール処理は所定期間にわたる温度の維持または保持を必要とする。熱活性化は長いキネティクスを有することから、各段階(温度T1、T2、T3またはT4にて)が約10分以上の期間または約30分以上の期間にわたって維持される。さらに、この期間は数時間に延長され得る。
半導体はp型結晶シリコンとすることができる。
半導体内に存在する4タイプの軽元素はそれぞれ、酸素、窒素、炭素、水素、フッ化物、硫黄、塩化物、窒素および酸素の化合物、またはこれら様々な元素の化合物とすることができる。
T1は約530℃と約830℃との間とすることができ、T2は約450℃と750℃との間とすることができ、T3は約350℃と650℃との間とすることができ、T4は約300℃と600℃との間とすることができる。
T1は約680℃に等しくすることができ、T2は約600℃に等しくすることができ、T3は約500℃に等しくすることができ、T4は約450℃に等しくすることができる。
第4のアニールの完了後、この処理方法は、半導体内に存在する第5のタイプの軽元素の熱活性化温度に対応する温度T5にて第5のアニールを実行する工程をさらに有することができ、第5のタイプの軽元素は半導体内に存在する他の4タイプの軽元素と異なるものであり、T5<T4である。
第5のアニールの完了後、この処理方法は、半導体内に存在する第6のタイプの軽元素の熱活性化温度に対応する温度T6にて第6のアニールを実行する工程をさらに有することができ、第6のタイプの軽元素は半導体内に存在する他の5タイプの軽元素と異なるものであり、T6<T5である。
第6のアニールの完了後、この処理方法は、半導体内に存在する第7のタイプの軽元素の熱活性化温度に対応する温度T7にて第7のアニールを実行する工程をさらに有することができ、第7のタイプの軽元素は半導体内に存在する他の6タイプの軽元素と異なるものであり、T7<T6である。
第7のアニールの完了後、この処理方法は、半導体内に存在する第8のタイプの軽元素の熱活性化温度に対応する温度T8にて第8のアニールを実行する工程をさらに有することができ、第8のタイプの軽元素は半導体内に存在する他の7タイプの軽元素と異なるものであり、T8<T7である。
アニール処理の少なくとも1つは、半導体をベースとする基板が配置されるランプ炉において実行することができる。
さらに、アニール処理の少なくとも1つは、酸素、窒素、水素、アルゴンおよび/またはヘリウムの雰囲気下で実行することができる。
アニール処理は、半導体のインゴットに対して実行することができ、次いで、ウェハを切断することによりインゴットから基板を得ることができる。これにより、この切断工程中に用いられる熱の量を低減させることができる。
本処理方法は、約350℃と1000℃との間の温度でのアニールにより基板内に存在する塩化物元素の熱活性化を得ることができる。
本処理方法は、炭素元素の熱活性化を得ることができ、元素C、NおよびOを結合する供与体は、約500℃と700℃との間でのアニール処理中に形成される。
本処理方法は、約482℃と594℃との間の温度でのアニールにより基板内に存在する硫黄元素の熱活性化を得ることができる。
最後に、約600℃に等しい温度でのアニールにより基板内に存在するフッ化物の供与性の特に効果的な活性化を得ることができる。
さらに、本発明は、例えばSiタイプの少なくとも1つの半導体を臥入する基板から半導体装置を製造する方法に関する。ここで、xは厳密に正の数であり、yは正の数であり、Aは元素周期表の第14族元素または元素周期表の幾つかの第14族元素の化合物を表すものであり、この方法は、前述した本発明の基板処理方法を実施する工程を少なくとも有する。
この場合、半導体装置は少なくとも1つの太陽電池を有することができる。実際のところ、この処理方法は特に、太陽光発電産業で使用されるシリコンに適用可能である。なぜなら、Cz単結晶シリコンおよび多結晶シリコンは、冶金的方法により精製されていてもいなくても、高濃度の軽元素、特に酸素を含有するからである。この処理方法により、このシリコン内に存在するドープ種の再結合力を無力化して、このように処理された基板から製造されるp型単結晶シリコン太陽電池の性能を改良することができる。
基板がp型結晶シリコンを含有する場合には、半導体装置製造方法は、
− 太陽電池の前面を形成する目的で基板の少なくとも第1の面をテクスチャ化する工程と、
− N+ドープ層を基板の面に形成する工程と、
− 基板の第1の面の高さにて、N+ドープ層上にパッシベーション・反射防止層を成膜する工程と、
− 基板の第1の面の反対である第2の面の高さにて、パッシベーション・反射防止層上およびN+ドープ層上に導電性接触部を形成する工程と、
− 導電性接触部をアニールする工程と、
− 基板の第1および第2の面に実質的に垂直である基板の面の高さにて、N+ドープ層をエッチングする工程と、をさらに有し、
基板処理方法の工程は、テクスチャ化工程の前、エッチング工程の後、および/または、半導体装置製造方法における2つの工程間に、実施することができる。
よって、p型ホモ接合太陽電池の製造方法の過程において、熱供与体の活性化アニールを、電池製造方法の2つの工程間に実行することができる。アニール処理は特に、例えばリンを基板内に拡散させることにより実施されるN+ドープ層形成工程の後に、パッシベーション・反射防止層の成膜の後に、または、導電性接触部のアニールの後に、実行することができる。さらに、例えばSiNを含有するパッシベーション・反射防止層の成膜により水素を基板の表面および体積内に精製させることができ、水素が熱供与体を構成する触媒となる場合には、パッシベーション層の成膜の後、または、導電性接触部のアニールの後に、熱活性化アニール処理を実施することが特に有利である。
一代替的手法では、基板がp型結晶シリコンを含有する場合には、半導体装置製造方法は、太陽電池の前面および背面を形成する目的で、基板の2つの対向面上に非晶質シリコン層を成膜する少なくとも1つの工程をさらに有することができ、基板処理方法の各工程は、この成膜工程の前に実施することができる。
非晶質シリコン−結晶シリコンヘテロ接合を有する太陽電池の製造方法の過程において、太陽電池製造方法の各工程は、低温、例えば約400℃未満の温度にて実行することができる。よって、供与体の熱活性化アニール処理は、ヘテロ接合形成工程の前に、あるいは、太陽電池製造方法の開始前にインゴット上にまたはインゴット切断後に得られた基板上に、実施することができる。
さらに、本発明は、有意な濃度の軽元素を有する半導体基板からオプトエレクトロニクス装置を製造する場合など、太陽電池以外の分野にも適用可能である。
例示的な実施形態による、本発明の主題であるホモ接合太陽電池の製造方法の工程を示す。 例示的な実施形態による、本発明の主題であるホモ接合太陽電池の製造方法の工程を示す。 例示的な実施形態による、本発明の主題であるホモ接合太陽電池の製造方法の工程を示す。 例示的な実施形態による、本発明の主題であるホモ接合太陽電池の製造方法の工程を示す。 例示的な実施形態による、本発明の主題であるホモ接合太陽電池の製造方法の工程を示す。 例示的な実施形態による、本発明の主題であるホモ接合太陽電池の製造方法の工程を示す。 様々なシリコン抵抗値の場合で、かつ、エネルギ準位が伝導帯の0.1eVに位置する場合における、注入レベルに対する自由電荷の寿命の進化を示す。 所定濃度のホウ素の場合における、シリコン内のボロン補償度に対する拡散距離の進化を示す。 熱的に活性化された軽元素を有する基板から製造されたヘテロ接合太陽電池を示す。
本発明は、例示的な実施形態の説明を、添付の図面を参照しながら読み進めることによって、深く理解されるであろう。これらの実施形態は、単に説明を目的としており、本発明を制限するものではない。
以下に説明する様々な図において、連続する図面を容易に理解できるように、同一、類似、または同等の部分は同じ参照数字によって表されている。
図に示した様々な部分は、図を見やすくする目的で、必ずしも均一な縮尺ではない。
様々な可能な方策(代替手法および実施形態)は、相互に排他的なものではなく、互いに組み合わせることが可能であるものと理解されたい。
まず、図1Aから図1Fを参照する。これらの図は、第1の実施形態に係る太陽電池100の製造方法の工程を示す。
図1Aに示すように、太陽電池100は半導体をベースとする基板102(例えば、p型結晶シリコン)から製造される。例えば単結晶でありCz成長により得られるこのシリコンは、有意な濃度のドープ不純物、特にホウ素を有する。これらの濃度は例えば、約1015cm−3と3.1018cm−3との間とすることができる。さらに、このシリコンがCz成長により得られた場合には、このシリコンは有意な量の軽元素、特に酸素を有し、その量は、約1017cm−3と5.1018cm−3との間とすることができる。
太陽電池100を製造するために、まず、基板102の面104のテクスチャ化が実行される。この面104は、太陽電池100の前面(つまり、光を受光するための面)を形成するためのものである。このテクスチャ化は、化学的に、例えば面104に適用されるKOH溶液を用いて、実現可能である。面104のテクスチャ化により、この面104の反射性を低減させることができ、さらに、この面104を介して入射する光線の基板102における光閉じ込めを生成することができる。
次に、N+ドープ層106が、例えばPドープ基板102の周囲にリンを拡散させることにより、形成される。よって、PN接合部は、この層106と基板102の残余部分との間に形成される。
そして、図1Cに示すように、PECVD法(プラズマ化学気相成長法)により、SiN−Hをベースとする層108(すなわち、水素リッチなシリコン窒化物)が、面104上に生成される。よって、この層108は、太陽電池100の反射防止層を形成する。また、この層108により、面104の電気的パッシベーションを行うことができる。
次に、接触部110が、太陽電池100の前面上に生成される。これらの導電性接触部110は、層108上に例えば銀を含有する金属層を成膜することにより、そして、この銀層をスクリーン印刷することにより、得ることができる。ここで、例えばアルミニウムを含有する金属層により形成された背面導電性接触部112は、太陽電池100の背面上に生成される(図1D)。
接触部110、112のアニールを、例えば約700℃と900℃との間の温度にて、約1分と10分との間の期間にわたって、また、この場合には赤外線ランプ炉において行うことにより、前面の接触部110および背面の接触部112をシリコンでキュア処理することができる。この接触部キュア処理は、前面の接触部110とN+ドープ層106との間に銀およびシリコンを含有する導電部114を形成する工程と、背面の接触部112と基板102との間にアルミニウムおよびシリコンを含有する導電部114を形成する工程とに対応する。導電部114は、背面電界層(BSF層)として機能し、背面内に存在するアルミニウムシリコン合金によって不純物の捕捉を可能にする。さらに、層108がSiN−Hベースである場合には、このアニール処理はさらに、層108から基板102内に水素原子を拡散させ、これにより、基板102内の金属不純物を保護することができる(図1E)。
最後に、図1Fに示すように、基板102とN+ドープ層106とにより形成されたPN接合部において、開口部が、特に太陽電池100の前面の高さに位置しない層106の部分をエッチングすることにより形成される。この開口部は、レーザエッチング、プラズマエッチング、コーティング、あるいは他のエッチングによって、形成することができる。
太陽電池100のこの製造方法の過程にわたって(例えばこの方法の2工程間に)、基板102内に存在する軽元素を熱的に活性化させるために、基板102の処理方法が実施される。以下説明する例では、最高の活性化温度を有するのは窒素であり、それは約530℃と830℃との間である。この第1のアニールは例えば、約680℃に等しい温度T1にて実行される。
そして、軽元素を熱的に活性化させるために温度T2にて第2のアニールが実行される。その活性化温度は2番目に高く、T2<T1である。約450℃と750℃との間の温度にて熱的に活性化され得る物質はここでは、窒素および酸素の化合物である。この第2のアニールは例えば、約600℃に等しい温度T2にて実行される。
そして、軽元素を熱的に活性化させるために温度T3にて第3のアニールが実行される。その活性化温度は3番目に高く、T3<T2である。約350℃と650℃との間の温度にて熱的に活性化され得る物質はここでは、水素である。よって、この第3のアニールは例えば、約500℃に等しい温度T3にて実行される。
そして、軽元素を熱的に活性化させるために温度T4にて第4のアニールが実行される。その活性化温度は最低である。約300℃と600℃との間の温度にて熱的に活性化され得る物質はここでは、酸素である。よって、この第4のアニールは例えば、約450℃に等しい温度T4にて実行される。
したがって、基板内に存在する軽元素を熱的に活性化させる方法は、先のアニールに対して毎回アニール処理温度が低下する連続的なアニール処理から成る。したがって、この場合、T1>T2>T3>T4である。さらに、各アニールの持続時間は、基板内の軽元素の濃度に基づいて決定される。この濃度が高いほど、できるだけ軽元素を熱的に活性化させるために、時間(つまり、温度T1、T2、T3またはT4の保持時間)は長くなる。各アニールは例えば、数分と数時間との間の期間にわたって実行することができ、例えば約10分以上または約30分以上である。基板がアニール温度に保持される期間は、熱的に活性化させるべき基板内の軽元素の初期濃度に基づくだけでなく、熱活性化反応の触媒(例えば、酸素元素の熱活性化中の水素など)を構成し得る他の元素の有無にも基づいて、選択される。組織内酸素濃度は例えば、FTIR分光分析(フーリエ変換赤外分光分析)によって測定することができる。水素濃度は、SIMS分析(二次イオン質量分析)により測定することができる。C、N、OおよびSの濃度はさらに、(不活性ガス下での)IGA分析により測定することができる。
ここで提示した温度の例は指針として提示したものである。熱活性化を促進し、ひいてはアニール時間を短縮するために、これらのアニール処理をより高温にて実行することができる。しかし、アニール処理を実行する温度は、熱活性化により所定の閾値を超えて元素の供与性を不活性化させることのないよう、所定の範囲内を維持する必要がある。ここでの例では、窒素についての第1の熱活性化アニールは、約830℃に等しい温度T1にて実行することができ、窒素と酸素との化合物についての第2の熱活性化アニールは約750℃に等しい温度T2にて実行することができ、水素についての第3の熱活性化アニールは約650℃に等しい温度T3にて実行することができ、最後に、酸素についての第4の熱活性化アニールは約600℃に等しい温度T4にて実行することができる。さらに、酸素が、他の元素に比べて基板内に多数存在する種である場合には、第4のアニールの持続時間は、他のアニール処理の持続時間よりも長くすることができる。
水素が酸素の熱活性化の触媒として機能する場合には、熱活性化処理は、SiN−Hの層108の成膜工程の後に、特に、接触部110、112のアニール中に層108から拡散される基板内の水素(この水素も熱活性化可能である)の存在を考慮して、接触部110、112のアニール工程の後に、実施することが有利である。
一代替的手法では、熱活性化アニール処理は、基板102の面104のテクスチャ化工程の前に実行することができ、つまり、太陽電池100の製造に関する他の全工程の前に基板102に対して実行することができる。他の代替的手法では、アニール処理は、基板102を製造するのに用いられる半導体インゴットに対して実行することができ、つまり、ウェハを切断することによりインゴットから基板102が製造される前であっても実行することができる。
最後に、他の代替的手法では、アニール処理は、太陽電池が完成した後に、例えば電池100の接合部を開く工程の後に、実行することができる。
以下、軽元素の供与性を熱的に活性化させることによる電荷担体の寿命τに対する効果について、詳細に説明する。
ホウ素およびリンのように基板内に存在するドープ不純物は、エネルギ準位を、価電子帯(ホウ素の場合)および伝導帯(リンの場合)の近傍に位置するシリコンの禁制帯内に導く。これらのエネルギ準位は、自由電荷の再結合を可能にすることができ、したがって、自由電荷の寿命τを、ひいてはその拡散距離Lを短くする。そのような場合、価電子帯または伝導帯の近傍に位置するエネルギ準位の再結合力は、フェルミ準位の位置にまたは抵抗に依存する。エネルギ準位の再結合力は、フェルミ準位が禁制帯の中央に近づくとき、したがって抵抗が増大するときに、低下する。
図2は、エネルギ準位が伝導帯の0.1eVに位置する場合において、ショックレー−リード−ホール統計(SRH)から算出された、注入レベルに対する自由電荷の寿命の進化に対する抵抗の効果を示す。再結合の中心の濃度は1013cm−3であり、その電子・正孔捕獲断面積は10−14cmである。
このように、所与のホウ素濃度に対して、基板内に存在するホウ素が供与性を有する他のドープ不純物により補償されるときに、拡散距離が増大する。図3は、所与のホウ素濃度(この場合は3.1017cm−3)の場合に、ホウ素の補償度が増大するときに拡散距離が増大することを実証するシミュレーション結果を示す。補償度はN/(N−N)である。ここで、Nは受容体の中心の濃度であり、Nは電子供与体の中心の濃度である。
よって、ホウ素が高濃度で存在する場合には、拡散距離を増大させて電池の変換効率を増大させるために、材料の補償度を増大させるとよい。ホウ素が、シリコンにおいて受容体としての挙動をする他の不純物(例えば、アルミニウム、ガリウムまたはインジウム)に置き換えられても同様である。
この補償度は、シリコン内の軽元素の供与性を熱的に活性化させることにより、増大させることができる。
したがって、供与体元素の熱活性化は、半導体材料の抵抗を測定することにより、確認される。
活性化アニール処理は、管状炉、炉、通過窯において実行することができ、あるいは、ランプ炉における高速アニール処理により実行することができる。また、アニール中にシリコンウェハを照明すると、熱供与体の形成を促進することができる。これは特に、酸素を結合する熱供与体の場合である。実際のところ、これらの錯体の形成は、酸素2量体の拡散を伴う。このような場合には、酸素2量体の拡散は、ウェハが照明される場合はより高速となる(Bourgoin-Corbettメカニズムによる拡散)。
また、例えば図4に示す電池200のようなヘテロ接合太陽電池の製造に、熱的に活性化された軽元素を有する基板を用いることができる。
この電池200は、この場合は冶金的方法または化学的分解により精製された(すなわち、有意な濃度のドープ不純物および軽元素を有する)p型シリコンのような結晶シリコン(単結晶または多結晶)を含有する基板から、製造される。
太陽電池200を製造するために、まず、基板202の表面のテクスチャ化が実行され、その後、それらの表面の特定の洗浄およびフッ酸処理が実行される。そして、非晶質シリコン層204、206の成膜(例えばPECVDタイプの成膜)が、基板202の前面および背面のそれぞれに対して実行される。非晶質シリコン層204、206はそれぞれn型、p型である。このように、非晶質シリコン層206、結晶シリコン基板202および非晶質シリコン層206の間に、PN接合部が形成される。
次いで、例えばITO(インジウムスズ酸化物)を含有する透明導電性酸化物層208、210が、噴霧、真空蒸着、LPCVD(減圧化学気相成長)またはPECVD(プラズマ化学気相成長)により、非晶質シリコン層204、206のそれぞれに成膜される。最後に、太陽電池200の前面の高さにて(すなわち、透明導電性酸化物層208上に)、また、太陽電池200の背面の高さにて(すなわち、透明導電性酸化物層210上に)、例えば、導電性ペーストを用いたスクリーン印刷および低温アニール(例えば約200℃)により、金属接触部212、214が形成される。
ヘテロ接合太陽電池200を製造するこれらの工程は、低温(約400℃未満)にて実行される。前述した基板処理は、基板202内に存在する軽元素の熱活性化を可能にし、約400℃より高温を利用することができる。したがって、この処理は、基板202の製造に用いられるシリコンインゴットに対する処理の開始時に、または、基板202に対して直接的に、テクスチャ化工程の前に、テクスチャ化工程と洗浄工程との間に、洗浄工程とフッ酸処理工程との間に、もしくは、フッ酸処理工程と非晶質シリコン層204、206の成膜工程との間に、実施することができる。
以下、単結晶シリコンをベースとする基板についての処理方法の実施について説明する。この基板は最初に、約9.1016cm−3に等しいホウ素濃度と、約8.1016cm−3に等しいリン濃度とを有する。すなわち、この場合は、正孔濃度が約1.1016cm−3に等しいp型シリコンである。酸素の初期濃度は約1018cm−3に等しく、水素、フッ化物および窒素の初期濃度はいずれも約1016cm−3に等しい。
第1のアニールは約700℃に等しい温度にて実行される。この温度は約30分に等しい期間にわたって実質的に均一に保持される。この第1のアニールにより、フッ化物をベースとする約1015cm−3の供与体要素を生成することができる。第2のアニールは約680℃に等しい温度にて実行される。この温度は約90分に等しい期間にわたって実質的に均一に保持される。この第2のアニールにより、窒素をベースとする約1015cm−3の供与体要素を生成することができる。第3のアニールは約450℃に等しい温度にて実行される。この温度は約5時間に等しい期間にわたって実質的に均一に保持される。この第3のアニールにより、酸素をベースとする約1015cm−3の供与体要素を生成することができる。最後に、第4のアニールは約300℃に等しい温度にて実行される。この温度は約20分に等しい期間にわたって実質的に均一に保持される。この第4のアニールにより、水素をベースとする約1015cm−3の電子供与体要素を生成することができる。
よって、これら4つのアニール処理により、約4.1015cm−3に等しい合計濃度の電子供与体要素を基板内に生成することができる。よって、4つのアニール処理の完了時における基板内の正孔濃度は、約6.1015cm−3に等しい。

Claims (16)

  1. Siタイプ(xは厳密に正の数、yは正の数、Aは元素周期表の第14族元素または元素周期表の幾つかの第14族元素の化合物)の少なくとも1つの半導体を含有し、少なくとも4タイプの軽元素を有する基板(102、202)を処理する基板処理方法であって、
    − 前記4タイプの軽元素のうち第1の軽元素の熱活性化温度に対応する温度T1にて前記基板(102、202)の第1のアニールを実行する工程と、
    − 前記4タイプの軽元素のうち第2の軽元素の熱活性化温度に対応する温度T2にて前記基板(102、202)の第2のアニールを、前記第1のアニールの後に実行する工程と、
    − 前記4タイプの軽元素のうち第3の軽元素の熱活性化温度に対応する温度T3にて前記基板(102、202)の第3のアニールを、前記第2のアニールの後に実行する工程と、
    − 前記4タイプの軽元素のうち第4の軽元素の熱活性化温度に対応する温度T4にて前記基板(102、202)の第4のアニールを、前記第3のアニールの後に実行する工程と、
    を少なくとも有し、
    各アニールは、所定期間にわたって温度T1、T2、T3またはT4を保持または維持する工程を有し、温度T1、T2、T3およびT4は、T1>T2>T3>T4である、
    基板処理方法。
  2. 前記半導体はp型結晶シリコンである、
    請求項1記載の基板処理方法。
  3. 前記半導体内に存在する前記4タイプの軽元素はそれぞれ、酸素、窒素、炭素、水素、フッ化物、硫黄、窒素と酸素との化合物、またはこれら様々な元素の化合物である、
    請求項1または請求項2記載の基板処理方法。
  4. T1は約530℃と約830℃との間であり、T2は約450℃と750℃との間であり、T3は約350℃と650℃との間であり、T4は約300℃と600℃との間である、
    請求項1から請求項3のいずれかに記載の基板処理方法。
  5. T1は約680℃であり、T2は約600℃であり、T3は約500℃であり、T4は約450℃である、
    請求項1から請求項4のいずれかに記載の基板処理方法。
  6. 前記半導体内に存在する第5のタイプの軽元素の熱活性化温度に対応する温度T5にて第5のアニールを、前記第4のアニールの実行後に実行する工程をさらに有し、
    前記第5の軽元素は、前記半導体内に存在する他の4タイプの軽元素と異なり、
    T5<T4である、
    請求項1から請求項5のいずれかに記載の基板処理方法。
  7. 前記半導体内に存在する第6のタイプの軽元素の熱活性化温度に対応する温度T6にて第6のアニールを、前記第5のアニールの実行後に実行する工程をさらに有し、
    前記第6の軽元素は、前記半導体内に存在する他の5タイプの軽元素と異なり、
    T6<T5である、
    請求項6記載の基板処理方法。
  8. 前記半導体内に存在する第7のタイプの軽元素の熱活性化温度に対応する温度T7にて第7のアニールを、前記第6のアニールの実行後に実行する工程をさらに有し、
    前記第7の軽元素は、前記半導体内に存在する他の6タイプの軽元素と異なり、
    T7<T6である、
    請求項7記載の基板処理方法。
  9. 前記半導体内に存在する第8のタイプの軽元素の熱活性化温度に対応する温度T8にて第8のアニールを、前記第7のアニールの実行後に実行する工程をさらに有し、
    前記第8の軽元素は、前記半導体内に存在する他の7タイプの軽元素と異なり、
    T8<T7である、
    請求項8記載の基板処理方法。
  10. 前記アニールの少なくとも1つは、前記半導体をベースとする前記基板(102、202)が配置されるランプ炉において実行される、
    請求項1から請求項9のいずれかに記載の基板処理方法。
  11. 前記アニールの少なくとも1つは、酸素、窒素、水素、アルゴンおよび/またはヘリウムの雰囲気下で実行される、
    請求項1から請求項10のいずれかに記載の基板処理方法。
  12. 前記アニールは、前記半導体のインゴットに対して実行され、その後、ウェハを切断することにより前記基板(102、202)を前記インゴットから取得可能である、
    請求項1から請求項11のいずれかに記載の基板処理方法。
  13. Siタイプ(xは厳密に正の数、yは正の数、Aは元素周期表の第14族元素または元素周期表の幾つかの第14族元素の化合物)の少なくとも1つの半導体を含有し、少なくとも4タイプの軽元素を有する基板(102、202)から、半導体装置(100、200)を製造する半導体装置製造方法であって、
    請求項1から請求項12のいずれかに記載の基板処理方法を実施する工程を少なくとも有する、
    半導体装置製造方法。
  14. 前記半導体装置(100、200)は少なくとも1つの太陽電池を有する、
    請求項13記載の半導体装置製造方法。
  15. 前記基板(102)はp型結晶シリコンを含有し、
    − 前記太陽電池の前面を形成するために前記基板(102)の少なくとも第1の面(104)をテクスチャ化する工程と、
    − 前記基板(102)の面にN+ドープ層を形成する工程と、
    − 前記基板(102)の前記第1の面(104)の高さにて、前記N+ドープ層上にパッシベーション・反射防止層(108)を成膜する工程と、
    − 前記基板(102)の前記第1の面(104)の反対である第2の面の高さにて、前記パッシベーション・反射防止層(108)上および前記N+ドープ層上に導電性接触部(110、112)を形成する工程と、
    − 前記導電性接触部(110、112)をアニールする工程と、
    − 前記基板(102)の前記第1および第2の面に実質的に垂直である前記基板の面の高さにて、前記N+ドープ層をエッチングする工程と、
    をさらに有し、
    前記基板(102)処理方法の工程は、前記テクスチャ化工程の前、前記エッチング工程の後、および/または前記半導体(100)装置製造方法における2つの工程の間に、実施される、
    請求項14記載の半導体装置製造方法。
  16. 前記基板(102)はp型結晶シリコンを含有し、
    前記太陽電池の前記前面および背面を形成するために前記基板(200)における2つの対向面上に非晶質シリコン層(204、206)を成膜する少なくとも1つの工程をさらに有し、
    前記基板(202)処理方法は、前記成膜工程の前に実施される、
    請求項14記載の半導体装置製造方法。
JP2009070408A 2008-04-03 2009-03-23 軽元素の熱活性化により半導体基板を処理する方法 Expired - Fee Related JP5414320B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0852217 2008-04-03
FR0852217A FR2929755B1 (fr) 2008-04-03 2008-04-03 Procede de traitement d'un substrat semi-conducteur par activation thermique d'elements legers

Publications (2)

Publication Number Publication Date
JP2009267380A true JP2009267380A (ja) 2009-11-12
JP5414320B2 JP5414320B2 (ja) 2014-02-12

Family

ID=40011297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009070408A Expired - Fee Related JP5414320B2 (ja) 2008-04-03 2009-03-23 軽元素の熱活性化により半導体基板を処理する方法

Country Status (4)

Country Link
US (1) US7670966B2 (ja)
EP (1) EP2107619A3 (ja)
JP (1) JP5414320B2 (ja)
FR (1) FR2929755B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227414A (ja) * 2011-04-21 2012-11-15 Toshiba Corp 半導体材料を用いた太陽電池
JP2014526135A (ja) * 2011-06-03 2014-10-02 エムイーエムシー・シンガポール・プライベイト・リミテッド シリコンウェハにおいて少数キャリア寿命劣化を抑制する方法
JP2016525276A (ja) * 2013-06-26 2016-08-22 ユニバシテート コンスタンツ 効率が安定した光起電力素子の製造方法および製造装置
JP2018026574A (ja) * 2014-06-09 2018-02-15 エルジー エレクトロニクス インコーポレイティド 太陽電池の製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2467329A4 (en) * 2009-04-29 2014-06-25 Silicor Materials Inc CONTROL OF PROCESS FOR PURIFYING IMPROVED METALLURGICAL SILICON MATERIAL (SI-UMG)
US8557688B2 (en) 2009-12-07 2013-10-15 National Yunlin University Of Science And Technology Method for fabricating P-type polycrystalline silicon-germanium structure
US20110132456A1 (en) * 2009-12-07 2011-06-09 Lin Jian-Yang Solar cell integrating monocrystalline silicon and silicon-germanium film
FR2954001B1 (fr) * 2009-12-10 2012-10-12 Commissariat Energie Atomique Procede de traitement d'un substrat en silicium pour la fabrication de cellules photovoltaiques, et procede de fabrication de cellules photovoltaiques
KR101902887B1 (ko) * 2011-12-23 2018-10-01 엘지전자 주식회사 태양 전지의 제조 방법
CN103077927A (zh) * 2013-01-11 2013-05-01 无锡华润上华科技有限公司 一种nor闪存器件的退火工艺及nor闪存器件
CN103560155A (zh) * 2013-11-08 2014-02-05 南开大学 一种基于晶体硅材料的化合物半导体异质结太阳电池
CN105161416A (zh) * 2015-09-24 2015-12-16 株洲南车时代电气股份有限公司 一种半导体结构的掺杂方法
US10461212B2 (en) 2016-06-06 2019-10-29 Newsouth Innovations Pty Limited Method for processing silicon material
DE202019000072U1 (de) * 2019-01-10 2019-04-11 H2GEMlNl Technology Consulting GmbH Vorrichtung zur Behandlung von Silizium-Substraten
CN117153950A (zh) * 2023-10-19 2023-12-01 无锡松煜科技有限公司 一种低温硼激活方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6390140A (ja) * 1986-10-02 1988-04-21 Sony Corp 半導体装置の製法
JPH04233231A (ja) * 1990-12-28 1992-08-21 Fujitsu Ltd ドナー形成方法
JPH07301592A (ja) * 1994-05-09 1995-11-14 Fujitsu Ltd 半導体装置の製造方法及び気体中の水素濃度測定方法
JP2002100631A (ja) * 2000-09-20 2002-04-05 Shin Etsu Handotai Co Ltd シリコンウエーハおよびシリコンエピタキシャルウエーハならびにこれらの製造方法
JP2002261102A (ja) * 2001-03-02 2002-09-13 Mitsubishi Electric Corp 熱処理装置およびこれを用いた熱処理方法並びに半導体装置の製造方法
JP2004537161A (ja) * 2001-04-11 2004-12-09 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 高抵抗率czシリコンにおけるサーマルドナー生成の制御
JP2005123351A (ja) * 2003-10-16 2005-05-12 Sumitomo Mitsubishi Silicon Corp 高抵抗シリコンウェーハおよびその製造方法
JP2007161505A (ja) * 2005-12-12 2007-06-28 Sanyo Electric Co Ltd 半導体シリコン材料の再生方法
EP1903615A1 (fr) * 2006-09-21 2008-03-26 Commissariat A L'energie Atomique Procédé de métallisation de cellules photovoltaïques à multiples recuits

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4320247A (en) * 1980-08-06 1982-03-16 Massachusetts Institute Of Technology Solar cell having multiple p-n junctions and process for producing same
US4851358A (en) * 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
US6013872A (en) 1997-04-25 2000-01-11 Bayer Ag Directionally solidified, multicrystalline silicon, a process for the production thereof and its use, and solar cells containing this silicon and a process for the production thereof
DE19810019A1 (de) * 1997-04-25 1998-10-29 Bayer Ag Gerichtet erstarrtes multikristallines Silicium, ein Verfahren zu dessen Herstellung und dessen Verwendung sowie Solarzellen, enthaltend dieses Silicium und ein Verfahren zu deren Herstellung
FR2838865B1 (fr) 2002-04-23 2005-10-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat avec couche utile sur support de resistivite elevee
KR100653721B1 (ko) * 2005-06-30 2006-12-05 삼성전자주식회사 질소주입활성영역을 갖는 반도체소자 및 그 제조방법
FR2906403B1 (fr) * 2006-09-21 2008-12-19 Commissariat Energie Atomique Procede de recuit de cellules photovoltaiques

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6390140A (ja) * 1986-10-02 1988-04-21 Sony Corp 半導体装置の製法
JPH04233231A (ja) * 1990-12-28 1992-08-21 Fujitsu Ltd ドナー形成方法
JPH07301592A (ja) * 1994-05-09 1995-11-14 Fujitsu Ltd 半導体装置の製造方法及び気体中の水素濃度測定方法
JP2002100631A (ja) * 2000-09-20 2002-04-05 Shin Etsu Handotai Co Ltd シリコンウエーハおよびシリコンエピタキシャルウエーハならびにこれらの製造方法
JP2002261102A (ja) * 2001-03-02 2002-09-13 Mitsubishi Electric Corp 熱処理装置およびこれを用いた熱処理方法並びに半導体装置の製造方法
JP2004537161A (ja) * 2001-04-11 2004-12-09 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 高抵抗率czシリコンにおけるサーマルドナー生成の制御
JP2005123351A (ja) * 2003-10-16 2005-05-12 Sumitomo Mitsubishi Silicon Corp 高抵抗シリコンウェーハおよびその製造方法
JP2007161505A (ja) * 2005-12-12 2007-06-28 Sanyo Electric Co Ltd 半導体シリコン材料の再生方法
EP1903615A1 (fr) * 2006-09-21 2008-03-26 Commissariat A L'energie Atomique Procédé de métallisation de cellules photovoltaïques à multiples recuits
JP2008078661A (ja) * 2006-09-21 2008-04-03 Commiss Energ Atom 複数のアニール作業とともに光電池を金属化するための方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227414A (ja) * 2011-04-21 2012-11-15 Toshiba Corp 半導体材料を用いた太陽電池
JP2014526135A (ja) * 2011-06-03 2014-10-02 エムイーエムシー・シンガポール・プライベイト・リミテッド シリコンウェハにおいて少数キャリア寿命劣化を抑制する方法
JP2016525276A (ja) * 2013-06-26 2016-08-22 ユニバシテート コンスタンツ 効率が安定した光起電力素子の製造方法および製造装置
KR101807381B1 (ko) * 2013-06-26 2018-01-10 우니페르시테트 콘스탄츠 안정화된 효율을 가지는 광기전력 소자를 생산하기 위한 방법 및 디바이스
US10892376B2 (en) 2013-06-26 2021-01-12 Universität Konstanz Method and device for producing a photovoltaic element with stabilised efficiency
US11784279B2 (en) 2013-06-26 2023-10-10 Universität Konstanz Method and device for producing a photovoltaic element with stabilised efficiency
JP2018026574A (ja) * 2014-06-09 2018-02-15 エルジー エレクトロニクス インコーポレイティド 太陽電池の製造方法

Also Published As

Publication number Publication date
FR2929755A1 (fr) 2009-10-09
EP2107619A3 (fr) 2014-08-27
US7670966B2 (en) 2010-03-02
EP2107619A2 (fr) 2009-10-07
JP5414320B2 (ja) 2014-02-12
FR2929755B1 (fr) 2011-04-22
US20090253225A1 (en) 2009-10-08

Similar Documents

Publication Publication Date Title
JP5414320B2 (ja) 軽元素の熱活性化により半導体基板を処理する方法
JP6302405B2 (ja) ヘテロ接合太陽電池を処理する方法および太陽電池の製造方法
Choi et al. Formation and suppression of hydrogen blisters in tunnelling oxide passivating contact for crystalline silicon solar cells
KR102519569B1 (ko) 광 전지 장치들을 위한 웨이퍼 성능을 개선하는 방법
KR20120092184A (ko) 도핑된 영역을 세정하고 도핑된 영역 위에 음으로 대전된 패시베이션 층을 형성하는 방법
García‐Tabarés et al. Evolution of silicon bulk lifetime during III–V‐on‐Si multijunction solar cell epitaxial growth
US9412896B2 (en) Method for manufacturing solar cells, attenuating lid phenomena
US20100210060A1 (en) Double anneal process for an improved rapid thermal oxide passivated solar cell
Werner et al. Oxidation as key mechanism for efficient interface passivation in Cu (In, Ga) Se 2 thin-film solar cells
EP3496162A1 (en) Solar cell and method for producing solar cell
Basnet et al. 22.6% efficient solar cells with polysilicon passivating contacts on n‐type solar‐grade wafers
FR2933684A1 (fr) Procede de purification d'un substrat en silicium cristallin et procede d'elaboration d'une cellule photovoltaique
Zhou et al. Vapor chloride treatment of polycrystalline CdTe/CdS films
US10923618B2 (en) Method for manufacturing a photovoltaic device
JP5172993B2 (ja) テクスチャ構造の形成方法および太陽電池の製造方法
Tsuo et al. High-flux solar furnace processing of silicon solar cells
Chuchvaga et al. Optimization and Fabrication of Heterojunction Silicon Solar Cells Using an Experimental-Industrial Facility AK-1000 Inline
Scheul Metal-assisted chemically etched black silicon: morphology and light interaction
Rose et al. Effects of oxygen during close-spaced sublimation of CdTe Solar Cells
Yamaguchi et al. Characterization of tunnel oxide passivated contact fabricated by sputtering and ion implantation technique
García-Tabarés et al. Evolution of the silicon bottom cell photovoltaic behavior during III–V on Si multi-junction solar cells production
JPH0345555B2 (ja)
EP2713384A1 (en) Method for forming patterned doping regions
Das et al. Novel and effective surface passivation for high efficiency n-and p-type Silicon solar cell
Hampel et al. HCl gas gettering for crystalline silicon thin film solar cells

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131010

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131112

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees