JP2009267225A - 位置合わせ装置、位置合わせ方法及び半導体装置の製造方法 - Google Patents

位置合わせ装置、位置合わせ方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2009267225A
JP2009267225A JP2008117109A JP2008117109A JP2009267225A JP 2009267225 A JP2009267225 A JP 2009267225A JP 2008117109 A JP2008117109 A JP 2008117109A JP 2008117109 A JP2008117109 A JP 2008117109A JP 2009267225 A JP2009267225 A JP 2009267225A
Authority
JP
Japan
Prior art keywords
lot
exposure
current
pattern
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008117109A
Other languages
English (en)
Other versions
JP5037421B2 (ja
Inventor
Yoshiaki Yanagawa
吉明 柳川
Yuki Okada
有紀 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2008117109A priority Critical patent/JP5037421B2/ja
Priority to US12/385,991 priority patent/US8092961B2/en
Publication of JP2009267225A publication Critical patent/JP2009267225A/ja
Application granted granted Critical
Publication of JP5037421B2 publication Critical patent/JP5037421B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】直接合わせ工程及び間接合わせ工程のいずれにおいてもより高精度に位置合わせを行うことを可能とする。
【解決手段】位置合わせ装置は、パターン露光における現行工程のパターンの位置合わせを現行工程よりも前に形成されたパターンを用いて位置合わせを行う。現行工程において、直前ロットの現行工程の補正値Cと、直前ロットの現行工程の出来ばえ値Mと、直前ロットの現行工程の直前までの工程の出来ばえ値Mの足し合わせと、現行ロットの現行工程の直前までの工程の出来ばえ値Mの足し合わせとに基づいて、チップ内パターンの倍率ずれ及び回転ずれの各々について現行ロットの補正値を算出する補正計算部12と、補正値Cを用いて、チップ内パターンの倍率ずれ及び回転ずれを補正する補正制御部13とを具備する。
【選択図】図7

Description

本発明は、位置合わせ装置、位置合わせ方法、及び半導体装置の製造方法に関し、特にパターン露光工程におけるパターンの位置合わせに用いる位置合わせ装置、位置合わせ方法及びそれを用いた半導体装置の製造方法に関する。
半導体装置の製造方法でのフォトリソグラフィ工程において、マスクパターンを半導体ウェハ上に重ねて露光する露光工程が知られている。その露光工程では、半導体ウェハ上に設けられたパターンに、次に露光するマスクパターンを正確に重ね合わせる(位置合わせする)操作(アライメント)が必要である。位置合わせは、半導体ウェハ上に位置合わせ用として形成されたマークを用いて行われる。
図1は、半導体装置の製造時における半導体ウェハの一例を示す概略図である。半導体ウェハ50は、半導体チップが形成される領域51を有している。領域51は、複数のチップ領域53と複数のスクライブ領域54を含んでいる。複数のチップ領域53は、略行列上に配置され、それぞれ半導体チップ(半導体装置)となる。複数のスクライブ領域54は、複数のチップ領域53の各々間に設けられ、半導体チップ完成時にその位置でスクライブされる。
図2は、図1における領域52(破線で囲まれた領域)の一例を示す概略図である。領域52において、チップ領域53の周囲のスクライブ領域54は、上記位置合わせ用のマークとして、位置合わせマーク61及び位置合わせチェックマーク62、63を有している。位置合わせマーク61は、露光装置がマスクパターンを半導体ウェハ上のパターンに重ね合わせるために用いられる。位置合わせチェックマーク62は、半導体ウェハ上における下側のパターンの位置合わせチェックマーク63の概ね真上に設けられている。下側のパターンの位置合わせチェックマーク63との位置関係から、今回の位置合わせで形成されたパターンが適正な位置からどの程度ずれているかという、パターンの出来ばえをチェックするために用いられる。今回の位置合わせで形成されたパターンが適正な位置からどの程度ずれているかを示す値は例えば出来ばえ値と呼ばれる。
図3は、図2におけるスクライブ領域54の一例を示す断面図である。半導体装置では、通常複数の層70が積層されている。各層には、位置合わせマーク61及び位置合わせチェックマーク62、63が設けられている。この図では、層70−1〜70−6が積層されている。そして、層70−1は、位置合わせマーク61−1及び位置合わせチェックマーク62−1、63−1を有している。同様に、層70−2〜70−6は、それぞれ位置合わせマーク61−2〜61−6、及びそれぞれ位置合わせチェックマーク62−2〜62−6、63−2〜63−6を有している。この図の半導体装置は、すべての層70に位置合わせマーク61が形成されている。すなわち、各層70は、露光装置が一層下側の位置合わせマーク61を用いてマスクパターンを半導体ウェハ上のパターンに重ね合わせる「直接合わせ」工程で形成されている。例えば、層70−3を形成する場合、一層下側の層70−2の位置合わせマーク61−2を用いてマスクパターンを半導体ウェハ上のパターンに重ね合わせる。
図4は、図2におけるスクライブ領域54の他の一例を示す断面図である。この図では、図3と比較すると、すべての層70に位置合わせマーク61が形成されていない。例えば、層70−1、70−3、70−5において位置合わせマーク61が形成されている一方で、他の層70−2、70−4、70−6では形成されていない。すなわち、層70−2、70−4、70−6は、上記直接合わせ工程で形成されている。しかし、層70−3、70−5は、露光装置が一層下側の位置合わせマーク61以外の位置合わせマーク61を用いてマスクパターンを半導体ウェハ上のパターンに重ね合わせる「間接合わせ」工程で形成されている。例えば、層70−3を形成する場合、一層下側の層70−2の位置合わせマーク61は存在しないので、二層下側の層70−1の位置合わせパターン61−1を用いてマスクパターンを半導体ウェハ上のパターンに重ね合わせる。
マスクパターンを半導体ウェハ上のパターンに重ね合わせる上記のような位置合わせにおいて、いくつかの種類の位置ずれが発生することが知られている。図5及び図6は、位置合わせにおいて発生する位置ずれを示す概念図である。図中、チップ領域53a(破線)は下側の層、チップ領域53b(実線)は上側の層を示している。位置ずれの種類としては、図5に示されるような複数のチップ領域53全体に関する位置ずれ、及び、図6に示されるような各チップ領域53に関する位置ずれがある。すなわち、複数のチップ領域53全体に関する位置ずれとしては、図5(a)に示すようなX、Y方向の並進ずれ(ShiftX,ShiftY)、図5(b)に示すようなX、Y方向の倍率ずれ(WaferScaleX、WaferScaleY)、図5(c)及び(d)に示すようなX、Y方向の回転ずれ(WaferRotationX、WaferRotationY)がある。各チップ領域53に関する位置ずれとしては、図6(a)に示すようなX,Y方向の倍率ずれ(ShotScaleX、ShotScaleY)、図6(b)及び(c)に示すようなX,Y方向の回転ずれ(ShotRotationX、ShotRotationY)がある。
露光装置がマスクパターンを半導体ウェハ上のパターンに重ね合わせるとき、これらの位置ずれを補正し、その影響を抑えるための種々の方法が提案されている。そのような補正方法として、例えば、特開2006−73986号公報(対応米国特許:US7,220,521(B2))に半導体装置の製造方法が開示されている。この半導体装置の製造方法は、チップ重心の並進ずれ(ShiftX,ShiftY)以外の位置ずれに対して露光装置に設定される補正パラメータの予測精度を向上することを目的としている。この半導体装置の製造方法は、第1の露光により下側パターンを形成し第2の露光により上側パターンを形成する露光工程を含む。この半導体装置の製造方法は、露光工程が、現行ロットの直前に実行される直前ロットにおいて、第1の露光によって下側パターンが形成された被処理基板上に、第2の露光によって上側パターンを、下側パターンに対して位置合わせして露光する第1の露光工程と、現行ロットにおいて、第1の露光によって下側パターンが形成された被処理基板上に、第2の露光によって上側パターンを、下側パターンに対して位置合わせして露光する第2の露光工程とを含む。さらに、現行ロット(Lj)および直前ロット(Lj−1)の下側パターン露光時に下側パターンの位置合わせのためにそれぞれ使われた第1の位置ずれ補正パラメータ設定値(P0set(ChipMagX,Lj))および第2の位置ずれ補正パラメータ設定値(P0set(ChipMagX,Lj−1))の差を表す第1の補正値を求める工程と、直前ロット(Lj−1)の上側パターン露光時に使われた第3の位置ずれ補正パラメータ設定値(P1set(ChipMagX,Lj−1))に対し、上側パターンの正しい位置合わせのために必要であった最適補正量(P1result(ChipMagX,Lj−1))を、第2の補正値として求める工程と、現行ロット(Lj)において上側パターンを露光する際に使われる最適補正パラメータ予測値(Estimate(ChipMagX,Lj))を、第1の補正値と第2の補正値とより求める工程と、現行ロットにおいて上側パターンを第2の露光工程により露光する際に、最適補正パラメータ予測値を用いて露光する工程とよりなる。
また、特開2007−27429号公報(対応米国特許出願公開US2007020537(A1))に露光装置補正システム、露光装置補正方法、及び半導体装置の製造方法が開示されている。この露光装置補正システムは、ズレ算出部と、近似部と、丸め部と、逆算部と、残差算出部と、推定量記憶部と、制御装置とを備える。ズレ算出部は、転写された第1検査パターンと第1検査パターンに位置合わせして転写された第2検査パターンの合わせズレを算出する。近似部は、合わせズレと第2検査パターンを含む座標系との関係を、複数のパラメータを用いて近似する。丸め部は、複数のパラメータを、第2検査パターンを転写した露光装置が制約する有効範囲内に丸める。逆算部は、丸められた値を推定量として用いて、第1検査パターンと第2検査パターンの算出ズレを逆算する。残差算出部は、合わせズレから算出ズレを差し引く。推定量記憶部は、推定量を保存する。制御装置は、推定量記憶部に保存された推定量の総和に基づいて露光装置を補正し、合わせズレを低減させる。
特開2006−73986号公報 特開2007−27429号公報
近年、半導体集積回路の微細化に伴い、高精度に位置合わせをすることが可能な技術が望まれている。高精度に位置合わせをするためには、位置ずれの補正の精度を向上させる必要がある。一方、半導体集積回路の高集積化に伴い、搭載されるTEG(Test Element Group)の増加や多層配線化が進んでいる。TEGが増加することにより、位置合わせ用のマークが削減されるため、上述のような間接合わせ工程が導入されるようになってきている。また、多層配線化が進むと、製造工程における半導体ウェハにかかる応力が変化する。このような状況において、極めて高い精度で位置合わせを行うためには、ロット間での出来ばえのばらつきを無視することができなくなっている。しかし、既存の位置ずれを補正する方法(例示:特開2006−73986号公報)では、工程間でのばらつきは考慮していても、そのようなロット間での出来ばえのばらつきを考慮できていない。そのため、極めて高い精度で位置合わせを行うことが困難と考えられる。直接合わせ工程及び間接合わせ工程のいずれにおいてもより高精度に位置合わせを行うことが可能な技術が望まれる。
以下に、発明を実施するための最良の形態で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、特許請求の範囲の記載と発明を実施するための最良の形態との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
上記の位置合わせ装置は、パターンの露光工程における現行工程(j工程)のパターンの位置合わせを現行工程(j工程)よりも前に形成されたパターンを用いて位置合わせを行う。この位置合わせ装置は、補正計算部(12)と、補正制御部(13)とを具備する。補正計算部(12)は、現行工程(j工程)において、直前ロット(Lot.(i−1))の現行工程(j工程)の補正値(C(i−1))と、直前ロット(Lot.(i−1))の現行工程(j工程)の出来ばえ値(M(i−1))と、直前ロット(Lot(i−1))の現行工程の直前までの工程(1〜(j−1)工程)の出来ばえ値(M)の足し合わせ((M(i−1)+…+M(i−1)(j−1)))と、現行ロット(Lot.i)の現行工程の直前までの工程(1〜(j−1)工程)の出来ばえ値(M)の足し合わせ(Mi+…+Mi(j−1))とに基づいて、チップ内パターンの倍率ずれ(ShotScaleX,Y)及び回転ずれ(ShotRotationX、Y)の各々について現行ロット(Lot.i)の補正値(Ci)を算出する。補正制御部(13)は、補正値(Ci)を用いて、チップ内パターンの倍率ずれ(ShotScaleX,Y)及び回転ずれ(ShotRotationX、Y)の補正を制御する。
本発明では、ロット間での出来ばえ値のばらつき(直前ロットの直前工程までの工程の出来ばえ値の足し合わせ((M(i−1)+…+M(i−1)(j−1)))、現行ロットの現行工程の直前までの工程の出来ばえ値の足し合わせ(Mi+…+Mi(j−1)))を考慮しているので、チップ内パターンの倍率ずれ及び回転ずれの各々について、より適切な補正値を得ることが出来る。それにより、直接合わせ工程及び間接合わせ工程のいずれにおいてもより高精度に位置合わせを行うことが可能となる。
本発明の位置合わせ方法は、パターンの露光工程における現行工程(j工程)のパターンの位置合わせを現行工程(j工程)よりも前に形成されたパターンを用いて行う。この位置合わせ方法は、補正値(Ci)を算出するステップと、補正値(Ci)を用いて補正するステップとを具備する。補正値(Ci)を算出するステップは、現行工程において、直前ロット(Lot.(i−1))の現行工程(j工程)の補正値(C(i−1))と、直前ロット(Lot.(i−1))の現行工程(j工程)の出来ばえ値(M(i−1))と、直前ロット(Lot(i−1))の現行工程の直前までの工程(1〜(j−1)工程)の出来ばえ値(M)の足し合わせ((M(i−1)+…+M(i−1)(j−1)))と、現行ロット(Lot.i)の現行工程の直前までの工程(1〜(j−1)工程)の出来ばえ値(M)の足し合わせ(Mi+…+Mi(j−1))とに基づいて、チップ内パターンの倍率ずれ(ShotScaleX,Y)及び回転ずれ(ShotRotationX、Y)の各々について現行ロット(Lot.i)の補正値(Ci)を算出する。補正値(Ci)を用いて補正するステップは、補正値(Ci)を用いて、チップ内パターンの倍率ずれ(ShotScaleX,Y)及び回転ずれ(ShotRotationX、Y)の補正を制御する。
本発明では、ロット間での出来ばえ値のばらつきを考慮しているので、チップ内パターンの倍率ずれ及び回転ずれの各々について、より適切な補正値を得ることが出来る。それにより、直接合わせ工程及び間接合わせ工程のいずれにおいてもより高精度に位置合わせを行うことが可能となる。
本発明の半導体装置の製造方法は、上記各項のいずれか一項に記載の位置合わせ方法を用いて、半導体ウェハの露光工程での位置合わせを行うステップと、その位置合わせ後に、半導体ウェハに露光を行うステップとを具備する。
本発明では、より適切な補正値を得ることが可能な位置合わせ方法を用いているので、より精密なパターンを半導体ウェハ上に形成することが可能となる。
本発明のプログラムは、パターンの露光工程における現行工程(j工程)のパターンの位置合わせを現行工程(j工程)よりも前に形成されたパターンを用いて行う位置合わせ方法をコンピュータに実行させる。このプログラムは、現行工程において、直前ロット(Lot.(i−1))の現行工程(j工程)の補正値(C(i−1))と、直前ロット(Lot.(i−1))の現行工程(j工程)の出来ばえ値(M(i−1))と、直前ロット(Lot(i−1))の現行工程の直前までの工程(1〜(j−1)工程)の出来ばえ値(M)の足し合わせ((M(i−1)+…+M(i−1)(j−1)))と、現行ロット(Lot.i)の現行工程の直前までの工程(1〜(j−1)工程)の出来ばえ値(M)の足し合わせ(Mi+…+Mi(j−1))とに基づいて、チップ内パターンの倍率ずれ(ShotScaleX,Y)及び回転ずれ(ShotRotationX、Y)の各々について現行ロット(Lot.i)の補正値(Ci)を算出するステップと、補正値(Ci)を、チップ内パターンの倍率ずれ(ShotScaleX,Y)及び回転ずれ(ShotRotationX、Y)の補正を制御するステップとを具備する位置合わせ方法をコンピュータに実行させる。
本発明では、ロット間での出来ばえ値のばらつきを考慮しているので、チップ内パターンの倍率ずれ及び回転ずれの各々について、より適切な補正値を得ることが出来る。それにより、直接合わせ工程及び間接合わせ工程のいずれにおいてもより高精度に位置合わせを行うことが可能となる。
本発明により、直接合わせ工程及び間接合わせ工程のいずれにおいてもより高精度に位置合わせを行うことが可能となる。
以下、本発明の位置合わせ装置、位置合わせ方法及び半導体装置の製造方法の実施の形態に関して、添付図面を参照して説明する。
まず、本発明の実施の形態に係る位置合わせ装置を含む露光システムの構成について説明する。図7は、本発明の実施の形態に係る位置合わせ装置を含む露光システムの構成を示すブロック図である。露光システム1は、位置合わせ装置2、露光装置3−1〜3−n(nは自然数、以下同じ)、検査装置4−1〜4−nを具備する。ただし、図7では、露光装置3−1から3−3まで、検査装置4−1から4−3まで示している。
位置合わせ装置2は、半導体装置の製造工程の複数の露光工程において、露光装置3−1〜3−n及び検査装置4−1〜4−nの動作を制御する。入出力装置、中央演算処理装置及び記憶装置を有するコンピュータに例示される情報処理装置に、本発明の位置合わせプログラム(位置合わせ方法:後述)がインストールされて、本発明の位置合わせ装置2として機能する。位置合わせ装置2は、補正値計算部A11、補正値計算部B12、補正制御部13、データベース14を備える。
補正値計算部A11は、各露光工程において、データベース14を参照して、所定のデータに基づいて、各露光工程が用いる露光補正値を計算する。その露光補正値は、X、Y方向の並進ずれ(例示:図5(a))に対する露光補正値C(ShiftX)、C(ShiftY)、X、Y方向の倍率ずれ(例示:図5(b))に対する露光補正値C(WaferScaleX)、C(WaferScaleY)、X、Y方向の回転ずれ(例示:図5(c)及び(d))に対する露光補正値C(WaferRotationX)、C(WaferRotationY)である。補正値計算部A11は、直接合わせ用及び間接合わせ用の両方の露光補正値を計算する。計算方法は後述される。
補正値計算部B12は、各露光工程において、データベース14を参照して、所定のデータに基づいて、各露光工程が用いる露光補正値を計算する。その露光補正値は、X,Y方向の倍率ずれ(図6(a))に対する露光補正値C(ShotScaleX)、C(ShotScaleY)、X,Y方向の回転ずれ(図6(b)及び(c))に対する露光補正値C(ShotRotationX)、C(ShotRotationY)である。補正値計算部B12は、直接合わせ用及び間接合わせ用の両方の露光補正値を計算する。計算方法は後述される。
補正制御部13は、第j番目(1≦j≦n、jは自然数)の露光工程において、その露光工程に用いられる露光装置3−jに、補正値計算部A11及び補正値計算部B12で計算された露光補正値Cを出力する。ただし、露光補正値C(ShiftX)、C(ShiftY)、C(WaferScaleX)、C(WaferScaleY)、C(WaferRotationX)、C(WaferRotationY)、C(ShotScaleX)、C(ShotScaleY)、C(ShotRotationX)、C(ShotRotationY)をまとめて表す場合、露光補正値Cと記している。
また、補正制御部13は、第j番目の露光工程において、その露光工程に用いられる検査装置4−jで検出された出来ばえ値Mを受け取る。ただし、出来ばえ値Mは、X、Y方向の並進ずれ(例示:図5(a))に対する出来ばえ値M(ShiftX)、M(ShiftY)、X、Y方向の倍率ずれ(例示:図5(b))に対する出来ばえ値M(WaferScaleX)、M(WaferScaleY)、X、Y方向の回転ずれ(例示:図5(c)及び(d))に対する出来ばえ値M(WaferRotationX)、M(WaferRotationY)、X,Y方向の倍率ずれ(図6(a))に対する出来ばえ値M(ShotScaleX)、M(ShotScaleY)、X,Y方向の回転ずれ(図6(b)及び(c))に対する出来ばえ値M(ShotRotationX)、M(ShotRotationY)をまとめて表している。
そして、補正制御部13は、それら露光補正値C及び出来ばえ値Mを、その露光工程(第j番目の露光工程)又は露光装置(露光装置3−j)と、露光される半導体ウェハのロット番号(第i番目のロット)とに関連付けてデータベース14に格納する。
データベース14 は、露光補正値C及び出来ばえ値Mを、露光工程(第j番目の露光工程)又は露光装置(露光装置3−j)と、ロット番号(第i番目のロット)とに関連付けて格納している。また、露光工程(位置合わせ方法)に必要なデータを格納している。
露光装置3−1〜3−nは、それぞれ第1番目〜第n番目の露光工程において、位置合わせ装置2から供給される露光補正値Cに基づいて、位置ずれを補正し、半導体ウェハに対して露光を実行する。具体的には、第j番目の露光装置3−jは、第i番目のロットの半導体ウェハの露光工程において、露光補正値Ciに基づいて、マスクパターンの位置ずれを補正し、半導体ウェハに対して露光を実行する。ただし、第i番目のロットの、第j番目の露光工程(露光装置3−j)で使用される露光補正値CをCiとする。
検査装置4−1〜4−nは、それぞれ第1番目〜第n番目の露光工程において、それぞれ露光装置3−1〜3−nで露光された半導体ウェハについて、露光されたパターンを検査して出来ばえをチェックし、出来ばえ値Mを計算する。出来ばえ値Mは、位置合わせ装置2へ出力される。出来ばえ値Mは、下側のパターンの位置合わせチェックマーク63と上側のパターンの位置合わせチェックマーク62との位置関係から計算される(図2〜図4)。具体的には、第j番目の検査装置4−jは、露光装置3−jで露光された半導体ウェハについて、第(j−1)番目のパターンの位置合わせチェックマーク63−(j−1)と第j番目のパターンの位置合わせチェックマーク62−jとの位置関係から、第j番目のパターンの出来ばえ値Miを計算する。ただし、第i番目のロットの半導体ウェハにおける、第j番目のパターン(検査装置4−j)で検出される出来ばえ値MをMiとする。
次に、本実施の形態に係る位置合わせ方法(位置合わせ装置の動作)について説明する。
まず、位置合わせに用いる露光補正値の計算方法について説明する。以下では、位置合わせ方法として、直接合わせ工程の場合と、間接合わせ工程の場合とに分けて説明する。
(A)直接合わせ工程
(a)C(ShiftX)、C(ShiftY)、C(WaferScaleX)、C(WaferScaleY)、C(WaferRotationX)、C(WaferRotationY)
補正値計算部B12は、複数のチップ領域53全体に関する位置ずれ(図5)に対する直接合わせ工程での露光補正値Cを以下の式(1)で計算する。
Ci=C(i−1)+M(i−1) (1)
ただし、
現行ロット:第i番目
直前ロット:第(i−1)番目
現在工程:第j番目の露光工程
Ci:現行の第i番目のロットでの第j工程の露光補正値
C(i−1):直前の第(i−1)番目のロットでの第j番目の露光工程の露光補正値
M(i−1):直前の第(i−1)番目のロットでの第j番目の露光工程の出来ばえ値
なお、出来ばえ値は、今回の位置合わせで形成されたパターンが適正な位置からどの程度ずれているかを示す値であり、図2で説明された出来ばえ値と求め方は同じである(以下同じ)。
また、i=1の場合には、上記式には当てはまらないため、例えば、予め設定された値(例示:過去の実績に基づいて計算された値)を使用する。その予め設定された値は、例えば、データベース14に格納しておく。
すなわち、補正値計算部B12は、現行工程(第j番目)において、直前ロット(第(i−1)番目)の現行工程(第j番目)の補正値(C(i−1))と、直前ロット(第(i−1)番目)の現行工程(第j番目)の出来ばえ値(M(i−1))とに基づいて、半導体ウェハ内パターンの並進ずれ(ShiftX,ShiftY)、倍率ずれ(WaferScaleX,WaferScaleY)及び回転ずれ(WaferRotationX,WaferRotationY)の各々について現行ロット(第i番目)の補正値(Ci)を算出する。
例えば、露光補正値C3は、以下の内容になる。
C3=C2+M2
現行ロット:第3ロット
直前ロット:第2ロット
現在工程:第3番目の露光工程
C3:現行の第3ロットでの第3番目の露光工程の露光補正値
C2:直前の第2ロットでの第3番目の露光工程の露光補正値
M2:直前の第2ロットでの第3番目の露光工程の出来ばえ値
この式では、直前ロット(i−1)におけるパターニング時の露光補正値C(i−1)と出来ばえ値M(i−1)との差を現行ロット(i)における露光補正値Ciとしている。これは、直前ロットと現行ロットとの出来ばえ値の差分が概ね同じになることを仮定している。直接合わせ工程における半導体ウェハ内パターンの各位置ずれに対しては、その傾向が当てはまるため、この式による算出が適切な選択となる。
(b)C(ShotScaleX)、C(ShotScaleY)、C(ShotRotationX)、C(ShotRotationY)
補正値計算部A11は、各チップ領域53に関する位置ずれ(図6)に対する直接合わせ工程での露光補正値Cを以下の式(2)で計算する。
Ci=C(i−1)+M(i−1)
−(M(i−1)+…+M(i−1)(j−1))+(Mi+…+Mi(j−1)) (2)
ただし、
現行ロット:第i番目
直前ロット:第(i−1)番目
現在工程:第j番目の露光工程
Ci:現行の第i番目のロットでの第j工程の露光補正値
C(i−1):直前の第(i−1)番目のロットでの第j番目の露光工程の露光補正値
M(i−1):直前の第(i−1)番目のロットでの第j番目の露光工程の出来ばえ値
M(i−1)+…+M(i−1)(j−1):直前の第(i−1)番目のロットでの第1番目から第(j−1)番目の露光工程の出来ばえ値の総和
Mi+…+Mi(j−1):現行の第i番目のロットでの第1番目から第(j−1)番目の露光工程の出来はえ値の総和
なお、i=1の場合には、上記式には当てはまらないため、例えば、予め設定された値(例示:過去の実績に基づいて計算された値)を使用する。その予め設定された値は、例えば、データベース14に格納しておく。また、j=1の場合、上記式(2)中の第3項以降は無視する。
すなわち、補正値計算部A11は、現行工程(第j番目)において、直前ロット(第(i−1)番目)の現行工程(第j番目)の補正値(C(i−1))と、直前ロット(第(i−1)番目)の現行工程(第j番目)の出来ばえ値(M(i−1))と、直前ロット(第(i−1)番目)の現行工程(第j番目)の直前までの工程(第1〜(j−1)番目)の出来ばえ値(M)の足し合わせ((M(i−1)+…+M(i−1)(j−1)))と、現行ロット(第i番目)の現行工程(第j番目)の直前までの工程(第1〜(j−1)番目)の出来ばえ値(M)の足し合わせ(Mi+…+Mi(j−1))とに基づいて、チップ内パターンの倍率ずれ(ShotScaleX,ShotScaleY)及び回転ずれ(ShotRotationX、ShotRotationY)の各々について現行ロット(第i番目)の補正値(Ci)を算出する。
例えば、“C3=C2+M2−(M2+M2)+(M3+M3)”で示される式は、以下の内容になる。
現行ロット:第3ロット
直前ロット:第2ロット
現在工程:第3番目の露光工程
C3:現行の第3ロットでの第3番目の露光工程の露光補正値
C2:直前の第2ロットでの第3番目の露光工程の露光補正値
M2:直前の第2ロットでの第3番目の露光工程の出来ばえ値
M2+M2:直前の第2ロットでの第1から2番目の露光工程の出来ばえ値の総和
M3+M3:現行の第3ロットでの第1から2番目の露光工程の出来ばえ値の総和
この式では、直前ロット(i−1)におけるパターニング時の露光補正値C(i−1)と出来ばえ値M(i−1)との差に加えて、更にロットごとの出来ばえ値のばらつきを考慮する項(第3項:−(M(i−1)+…+M(i−1)(j−1))、及び、第4項:+(Mi+…+Mi(j−1)))を加えて、現行ロット(i)における露光補正値Ciとしている。すなわち、第3項により直前ロットの出来ばえ値の積み上げ(総和)を除去すると共に、第4項により現行ロットの出来ばえ値の積み上げ(総和)を追加している。これは、直接合わせ工程(後述されるように間接合わせ工程も同様)におけるチップ領域53に関する各位置ずれに対しては、直前ロットと現行ロットとの出来ばえ値の差分が無視できないためである。そのため、直前ロットの出来ばえ値による補正(第1工程から直前工程までの出来ばえ値の総和)を除去し、現行ロットの出来ばえ値による補正(第1工程から直前工程までの出来ばえ値の総和)を新たに加えている。
(B)間接合わせ工程
(a)C(ShiftX)、C(ShiftY)、C(WaferScaleX)、C(WaferScaleY)、C(WaferRotationX)、C(WaferRotationY)
補正値計算部B12は、複数のチップ領域53全体に関する位置ずれ(図5)に対する間接合わせ工程での露光補正値Cを以下の式(3)で計算する。
Ci=C(i−1)+M(i−1)−M(i−1)(j−1)+Mi(j−1) (3)
現行ロット:第i番目
直前ロット:第(i−1)番目
現在工程:第j番目の露光工程
Ci:現行の第i番目のロットでの第j工程の露光補正値
C(i−1):直前の第(i−1)番目のロットでの第j番目の露光工程の露光補正値
M(i−1):直前の第(i−1)番目のロットでの第j番目の露光工程の出来ばえ値
M(i−1)(j−1):直前の第(i−1)番目のロットでの第(j−1)番目の露光工程の出来ばえ値
Mi(j−1):現行の第i番目のロットでの第(j−1)番目の露光工程の出来ばえ値
なお、i=1の場合には、上記式には当てはまらないため、例えば、予め設定された値(例示:過去の実績に基づいて計算された値)を使用する。その予め設定された値は、例えば、データベース14に格納しておく。また、j=1の場合、上記式(3)中の右辺の第3項以降は無視する。
すなわち、補正値計算部B12は、現行工程(第j番目)において、直前ロット(第(i−1)番目)の現行工程(第j番目)の補正値(C(i−1))と、直前ロット(第(i−1)番目)の現行工程(第j番目)の出来ばえ値(M(i−1))と、直前ロット(第(i−1)番目)の直前工程(第(j−1)番目)の出来ばえ値(M(i−1)(j−1))と、現行ロット(第i番目)の直前工程(第(j−1)番目)の出来ばえ値(Mi(j−1))とに基づいて、半導体ウェハ内パターンの並進ずれ(ShiftX,ShiftY)、倍率ずれ(WaferScaleX,WaferScaleY)及び回転ずれ(WaferRotationX,WaferRotationY)の各々について現行ロット(第i番目)の補正値(Ci)を算出する。
例えば、露光補正値C3は、以下の内容になる。
C3=C2+M2−(M2)+(M3
現行ロット:第3ロット
直前ロット:第2ロット
現在工程:第3番目の露光工程
C3:現行の第3ロットでの第3番目の露光工程の露光補正値
C2:直前の第2ロットでの第3番目の露光工程の露光補正値
M2:直前の第2ロットでの第3番目の露光工程の出来ばえ値
M2:直前の第2ロットでの第2番目の露光工程の出来ばえ値
M3:現行の第3ロットでの第3番目の露光工程の出来ばえ値
この式では、直前ロット(i−1)におけるパターニング時の露光補正値C(i−1)と出来ばえ値M(i−1)との差に加えて、更にロットごとの出来ばえ値のばらつきを考慮する項(第3項:−M(i−1)(j−1)、及び、第4項:+Mi(j−1))を加えて、現行ロット(i)における露光補正値Ciとしている。すなわち、直前ロットでの直前工程パターニング時の出来ばえ値(第3項)と、現行ロットでの直前工程パターニング時の出来ばえ値(第4項)との差を追加している。これは、間接合わせ工程における半導体ウェハ内パターンの各位置ずれに対しては、直前ロットと現行ロットとの出来ばえ値の差分が無視できないためである。そのため、直前ロットの出来ばえ値による補正(直前工程のみ)を除去し、現行ロットの出来ばえ値による補正(直前工程のみ)を新たに加えている。
(b)C(ShotScaleX)、C(ShotScaleY)、C(ShotRotationX)、C(ShotRotationY)
補正値計算部A11は、各チップ領域53に関する位置ずれ(図6)に対する間接合わせ工程での露光補正値Cは、直接合わせ工程と同様の上記の式(2)で計算する。その詳細は、直接合わせ工程と同様であるのでその説明を省略する。
なお、上記各式で用いられる個々の値、(例示:C(i−1)、M(i−1)、M(i−1)、…、M(i−1)(j−1)、Mi、…、Mi(j−1))は、単独の値であっても、複数の値の平均値であっても良い。平均値の場合、平均値としてデータベース14に格納していても良いし、データベース14に格納された過去のデータを必要に応じて平均化しても良い。
次に、本実施の形態に係る位置合わせ方法(位置合わせ装置の動作)について具体的に説明する。
図8は、本実施の形態に係る位置合わせ方法(位置合わせ装置の動作)を示すフロー図である。
ただし、補正値計算部A11及び補正値計算部B12は、それぞれ露光工程において間接合わせ工程か直接合わせ工程かを判断して、適切な露光補正値Cを各露光装置3へ出力する。
補正値計算部A11及び補正値計算部B12は、露光補正値の計算対象である露光行程(又は露光補正値の出力対象である露光装置)を確認する(ステップS01)。次に、補正値計算部A11及び補正値計算部B12は、その露光工程が間接合わせ工程か直接合わせ工程かを確認する(ステップS02)。確認は、例えば、データベース14に格納された、露光行程(又は露光装置)を示す情報と間接合わせ工程か直接合わせ工程かを示す情報とを関連付けたテーブルを参照して行うことができる。
露光工程が間接合わせ工程の場合(ステップS02:Yes)、補正値計算部B12は、C(ShiftX)、C(ShiftY)、C(WaferScaleX)、C(WaferScaleY)、C(WaferRotationX)、C(WaferRotationY)を、上記式(3)で計算する。また、補正値計算部A11は、C(ShotScaleX)、C(ShotScaleY)、C(ShotRotationX)、C(ShotRotationY)を、上記式(2)で計算する(ステップS03)。
露光工程が直接合わせ工程の場合(ステップS02:No)、補正値計算部B12は、C(ShiftX)、C(ShiftY)、C(WaferScaleX)、C(WaferScaleY)、C(WaferRotationX)、C(WaferRotationY)を、上記式(1)で計算する。また、補正値計算部A11は、C(ShotScaleX)、C(ShotScaleY)、C(ShotRotationX)、C(ShotRotationY)を、上記式(2)で計算する(ステップS04)。
補正制御部13は、計算された露光補正値C(C(ShiftX)、C(ShiftY)、C(WaferScaleX)、C(WaferScaleY)、C(WaferRotationX)、C(WaferRotationY)、C(ShotScaleX)、C(ShotScaleY)、C(ShotRotationX)、C(ShotRotationY))を、露光補正値の出力対象である露光装置3へ出力する(ステップS05)。
次に、本実施の形態に係る露光システムの動作について具体的に説明する。
図9〜図11は、本実施の形態に係る露光システムの動作を示す概念図である。
まず、露光工程がすべて直接合わせ工程である場合について説明する。
図9は、直接合わせ工程のうち、上記(A)(a)に示すC(ShiftX)、C(ShiftY)、C(WaferScaleX)、C(WaferScaleY)、C(WaferRotationX)、C(WaferRotationY)に関するフローを示している。なお、図示しないが、各検査装置4で検査後、次の露光装置3へ行くまでに、必要に応じて成膜やエッチング等のプロセスが行われている。
第1番目のロット(Lot.1)では、各露光工程において、補正値計算部B12は、露光装置3−1、3−2、3−3、…へ、それぞれ露光補正値C1、C1、C1、…を出力する。露光補正値C1、C1、C1、…は、予め設定された値(例示:過去の実績に基づいて計算された値)を使用する。その予め設定された値は、データベース14に格納され、補正値計算部B12により読み出される。露光装置3−1、3−2、3−3、…は、それぞれ露光補正値C1、C1、C1を用いて位置ずれを補正した後、露光を実行する。検査装置4−1、4−2、4−3、…、は、露光後のチェックにより、それぞれ出来ばえ値M1、M1、M1、…を計算する。データベース14 は、露光補正値C(C1、C1、C1、…)及び出来ばえ値M(M1、M1、M1、…)を、露光工程(第1番目、第2番目、第3番目、…)と、ロット番号(第1番目)とに関連付けて格納する。
第2番目のロット(Lot.2)では、各露光工程において、補正値計算部B12は、露光装置3−1、3−2、3−3、…へ、それぞれ露光補正値C2、C2、C2、…を出力する。露光補正値C2、C2、C2、…は、上記式(1):Ci=C(i−1)+M(i−1)を用いて算出する。i=2であり、j=1、2、3、…であるから、具体的には、C2=C1+M1、C2=C1+M1、C2=C1+M1、…となる。ただし、式中の各値はデータベース14から補正値計算部B12により読み出される。露光装置3−1、3−2、3−3、…は、それぞれ露光補正値C2、C2、C2を用いて位置ずれを補正した後、露光を実行する。検査装置4−1、4−2、4−3、…、は、露光後のチェックにより、それぞれ出来ばえ値M2、M2、M2、…を計算する。データベース14 は、露光補正値C(C2、C2、C2、…)及び出来ばえ値M(M2、M2、M2、…)を、露光工程(第1番目、第2番目、第3番目、…)と、ロット番号(第2番目)とに関連付けて格納する。
第3番目のロット(Lot.3)では、各露光工程において、補正値計算部B12は、露光装置3−1、3−2、3−3、…へ、それぞれ露光補正値C3、C3、C3、…を出力する。露光補正値C3、C3、C3、…は、上記式(1):Ci=C(i−1)+M(i−1)を用いて算出する。i=3であり、j=1、2、3、…であるから、具体的には、C3=C2+M2、C3=C2+M2、C3=C2+M2、…となる。ただし、式中の各値はデータベース14から補正値計算部B12により読み出される。露光装置3−1、3−2、3−3、…は、それぞれ露光補正値C3、C3、C3を用いて位置ずれを補正した後、露光を実行する。検査装置4−1、4−2、4−3、…、は、露光後のチェックにより、それぞれ出来ばえ値M3、M3、M3、…を計算する。データベース14 は、露光補正値C(C3、C3、C3、…)及び出来ばえ値M(M3、M3、M3、…)を、露光工程(第1番目、第2番目、第3番目、…)と、ロット番号(第3番目)とに関連付けて格納する。
以下、第4番目以降のロットについても同様に実施することが可能である。
次に、図10は、直接合わせ工程のうち、上記(A)(b)に示すC(ShotScaleX)、C(ShotScaleY)、C(ShotRotationX)、C(ShotRotationY)に関するフローを示している。なお、図示しないが、各検査装置4で検査後、次の露光装置3へ行くまでに、必要に応じて成膜やエッチング等のプロセスが行われている。
第1番目のロット(Lot.1)では、各露光工程において、補正値計算部A11は、露光装置3−1、3−2、3−3、…へ、それぞれ露光補正値C1、C1、C1、…を出力する。は、露光補正値C1、C1、C1、…は、予め設定された値(例示:過去の実績に基づいて計算された値)を使用する。その予め設定された値は、データベース14に格納され、補正値計算部A11により読み出される。露光装置3−1、3−2、3−3、…は、それぞれ露光補正値C1、C1、C1を用いて位置ずれを補正した後、露光を実行する。検査装置4−1、4−2、4−3、…、は、露光後のチェックにより、それぞれ出来ばえ値M1、M1、M1、…を計算する。データベース14 は、露光補正値C(C1、C1、C1、…)及び出来ばえ値M(M1、M1、M1、…)を、露光工程(第1番目、第2番目、第3番目、…)と、ロット番号(第1番目)とに関連付けて格納する。
第2番目のロット(Lot.2)では、各露光工程において、補正値計算部A11は、露光装置3−1、3−2、3−3、…へ、それぞれ露光補正値C2、C2、C2、…を出力する。露光補正値C2、C2、C2、…は、上記式(2):Ci=C(i−1)+M(i−1)−(M(i−1)+…+M(i−1)(j−1))+(Mi+…+Mi(j−1))を用いて算出する。露光補正値C2に関しては、j−1=0となるので、式(2)中の第3項以降は無い。i=2であり、j=1、2、3、…であるから、具体的には、C2=C1+M1、C2=C1+M1−(M1)+(M2)、C2=C1+M1−(M1+M1)+(M2+M2)、…となる。ただし、式中の各値はデータベース14から補正値計算部A11により読み出される。露光装置3−1、3−2、3−3、…は、それぞれ露光補正値C2、C2、C2、…を用いて位置ずれを補正した後、露光を実行する。検査装置4−1、4−2、4−3、…、は、露光後のチェックにより、それぞれ出来ばえ値M2、M2、M2、…を計算する。データベース14 は、露光補正値C(C2、C2、C2、…)及び出来ばえ値M(M2、M2、M2、…)を、露光工程(第1番目、第2番目、第3番目、…)と、ロット番号(第2番目)とに関連付けて格納する。
第3番目のロット(Lot.3)では、各露光工程において、補正値計算部A11は、露光装置3−1、3−2、3−3、…へ、それぞれ露光補正値C3、C3、C3、…を出力する。露光補正値C3、C3、C3、…は、上記式(2):Ci=C(i−1)+M(i−1)−(M(i−1)+…+M(i−1)(j−1))+(Mi+…+Mi(j−1))を用いて算出する。露光補正値C3に関しては、j−1=0となるので、式(2)中の第3項以降は無い。i=3であり、j=1、2、3、…であるから、具体的には、C3=C2+M2、C3=C2+M2−(M2)+(M3)、C3=C2+M2−(M2+M2)+(M3+M3)、…となる。ただし、式中の各値はデータベース14から補正値計算部A11により読み出される。露光装置3−1、3−2、3−3、…は、それぞれ露光補正値C3、C3、C3、…を用いて位置ずれを補正した後、露光を実行する。検査装置4−1、4−2、4−3、…、は、露光後のチェックにより、それぞれ出来ばえ値M2、M2、M2、…を計算する。データベース14 は、露光補正値C(C3、C3、C3、…)及び出来ばえ値M(M3、M3、M3、…)を、露光工程(第1番目、第2番目、第3番目、…)と、ロット番号(第2番目)とに関連付けて格納する。
以下、第4番目以降のロットについても同様に実施することが可能である。
続いて、露光工程が直接合わせ工程(奇数番目の工程)と間接合わせ工程(偶数番目の工程)とを交互に行う場合について説明する。
図11は、直接合わせ工程の上記(A)(a)と、間接合わせ工程の上記(B)(a)との各々に示されるC(ShiftX)、C(ShiftY)、C(WaferScaleX)、C(WaferScaleY)、C(WaferRotationX)、C(WaferRotationY)に関するフローを示している。なお、図示しないが、各検査装置4で検査後、次の露光装置3へ行くまでに、必要に応じて成膜やエッチング等のプロセスが行われている。
第1番目のロット(Lot.1)では、各露光工程において、補正値計算部B12は、露光装置3−1、3−2、3−3、…へ、それぞれ露光補正値C1、C1、C1、…を出力する。露光補正値C1、C1、C1、…は、予め設定された値(例示:過去の実績に基づいて計算された値)を使用する。その予め設定された値は、データベース14に格納され、補正値計算部B12により読み出される。露光装置3−1、3−2、3−3、…は、それぞれ露光補正値C1、C1、C1、…を用いて位置ずれを補正した後、露光を実行する。検査装置4−1、4−2、4−3、…、は、露光後のチェックにより、それぞれ出来ばえ値M1、M1、M1、…を計算する。データベース14 は、露光補正値C(C1、C1、C1、…)及び出来ばえ値M(M1、M1、M1、…)を、露光工程(第1番目、第2番目、第3番目、…)と、ロット番号(第1番目)とに関連付けて格納する。
第2番目のロット(Lot.2)では、各露光工程において、補正値計算部B12は、直接合わせ工程を行う露光装置3−1、3−3、…へ、それぞれ露光補正値C2、C2、…を出力する。露光補正値C2、C2、…は、上記式(1):Ci=C(i−1)+M(i−1)を用いて算出する。i=2であり、j=1、3、…であるから、具体的には、C2=C1+M1、C2=C1+M1、…となる。
一方、補正値計算部B12は、間接合わせ工程を行う露光装置3−2、3−4、…へ、それぞれ露光補正値C2、C2、…を出力する。露光補正値C2、C2、…は、上記式(3):Ci=C(i−1)+M(i−1)−M(i−1)(j−1)+Mi(j−1)を用いて算出する。i=2であり、j=2、4、…であるから、具体的には、C2=C1+M1−(M1)+(M2)、C2=C1+M1−(M1)+(M2)、…となる。
ただし、式中の各値はデータベース14から補正値計算部B12により読み出される。露光装置3−1、3−2、3−3、3−4、…は、それぞれ露光補正値C2、C2、C2、C2、…を用いて位置ずれを補正した後、露光を実行する。検査装置4−1、4−2、4−3、4−4、…、は、露光後のチェックにより、それぞれ出来ばえ値M2、M2、M2、M2、…を計算する。データベース14 は、露光補正値C(C2、C2、C2、C2、…)及び出来ばえ値M(M2、M2、M2、M2、…)を、露光工程(第1番目、第2番目、第3番目、…)と、ロット番号(第2番目)とに関連付けて格納する。
第3番目のロット(Lot.3)では、各露光工程において、補正値計算部B12は、直接合わせ工程を行う露光装置3−1、3−3、…へ、それぞれ露光補正値C3、C3、…を出力する。露光補正値C3、C3、…は、上記式(1):Ci=C(i−1)+M(i−1)を用いて算出する。i=3であり、j=1、3、…であるから、具体的には、C3=C2+M2、C3=C2+M2、…となる。
一方、補正値計算部B12は、間接合わせ工程を行う露光装置3−2、3−4、…へ、それぞれ露光補正値C3、C3、…を出力する。露光補正値C3、C3、…は、上記式(3):Ci=C(i−1)+M(i−1)−M(i−1)(j−1)+Mi(j−1)を用いて算出する。i=3であり、j=2、4、…であるから、具体的には、C3=C2+M2−(M2)+(M3)、C3=C2+M2−(M2)+(M3)、…となる。
ただし、式中の各値はデータベース14から補正値計算部B12により読み出される。露光装置3−1、3−2、3−3、3−4…は、それぞれ露光補正値C3、C3、C3、C3、…を用いて位置ずれを補正した後、露光を実行する。検査装置4−1、4−2、4−3、4−4、…、は、露光後のチェックにより、それぞれ出来ばえ値M3、M3、M3、M3、…を計算する。データベース14 は、露光補正値C(C3、C3、C3、C3、…)及び出来ばえ値M(M3、M3、M3、M3、…)を、露光工程(第1番目、第2番目、第3番目、…)と、ロット番号(第3番目)とに関連付けて格納する。
以下、第4番目以降のロットについても同様に実施することが可能である。
間接合わせ工程における上記(B)(b)に示すC(ShotScaleX)、C(ShotScaleY)、C(ShotRotationX)、C(ShotRotationY)に関しては、上記(A)(a)に示す場合と同様である。したがって、露光工程が直接合わせ工程(奇数番目の工程)と間接合わせ工程(偶数番目の工程)とを交互に行う場合については、図9の直接合わせ工程と同様となるのでその説明を省略する。
次に、本発明の実施の形態により得られた露光補正値と最適補正値との関係について説明する。ただし、最適補正値(Ci0)とは、同一ロット(i)、同一工程(j)での露光補正値(Ci)と出来ばえ値(Mi)との和である。すなわち、Ci0=Ci+Miである。
図12は、露光補正値と最適補正値との関係の一例を示すグラフである。縦軸は補正値を示し、横軸は工程を示している。菱形は上記式(1)での露光補正値、三角は上記式(3)での露光補正値、四角は最適補正値を示している。楕円印の工程は間接合わせ工程を示している。この図は、C(WaferRotationX)について示している。ただし、他のC(ShiftX)、C(ShiftY)、C(WaferScaleX)、C(WaferScaleY)、C(WaferRotationY)についても同様の傾向である。
直接合わせ工程のみを用いて全工程を行った場合、全工程(線分で結ばれた菱形の集合)において菱形(式(1)の露光補正値)と四角(最適補正値)とを比較すると、その増減の傾向が極めて近く、その相違も小さいことがわかる。すなわち、直接合わせ工程における露光補正値C(WaferRotationX)を求める場合、上記(1)式を用いることで、最適補正値に極めて近づけることができる。
一方、間接合わせ工程(工程1、3、5、7、9、11)と直接合わせ工程(工程2、4、6、8、10)とを交互にして全工程を行った場合、間接合わせの工程(楕円印の箇所)において三角(式(3))と四角(最適補正値)とを比較すると、その増減の傾向がさらに極めて近く、その相違もさらに小さいことがわかる。すなわち、間接合わせ工程における露光補正値C(WaferRotationX)を求める場合、上記(1)式ではなく、上記(3)式で求めることで、最適補正値にさらに極めて近づけることができる。
図13は、露光補正値と最適補正値との関係の他の一例を示すグラフである。縦軸は補正値を示し、横軸は工程を示している。菱形は上記式(1)での露光補正値、丸は上記式(2)での露光補正値、四角は最適補正値を示している。この図は、C(ShotRotationX)について示している。ただし、他のC(ShotScaleX)、C(ShotScaleY)、C(ShotRotationY)についても同様の傾向である。
直接合わせ工程のみを用いて全工程を行った場合、全工程(線分で結ばれた丸の集合)において丸(式(2)の露光補正値)と四角(最適補正値)とを比較すると、その増減の傾向が極めて近く、その相違も小さいことがわかる。一方、比較例として記載された上記式(1)の露光補正値は、最適補正値と大きく相違することが分る。すなわち、直接合わせ工程における露光補正値C(ShotRotationX)を求める場合、上記(2)式を用いることで、最適補正値に極めて近づけることができる。
上記傾向は、間接合わせ工程(工程1、3、5、7、9、11)と直接合わせ工程(工程2、4、6、8、10)とを交互にして全工程を行った場合について同様である。すなわち、間接合わせ工程における露光補正値C(ShotRotationX)を求める場合、同様に上記(2)式で求めることで、最適補正値に極めて近づけることができる。
特開2006−73986号公報の方法では、現行ロット(Lj)での補正パラメータは、現行ロット(Lj)に関する予め設定された補正パラメータを、直前ロット(Lj−1)に関する予め設定された補正パラメータや出来ばえ値を用いて補正を行うことで算出している。すなわち、直前ロット(Lj−1)に関する数値のみで、現行ロットの補正値を補正している。そのため、直前ロットと現行ロットと間に差がある場合、その差により現行ロットの補正値が悪影響を受ける可能性がある。また、特開2006−73986号公報には、直前ロットと現行ロットとの差を考慮する記載はあるが、定期的に基準ウェハを処理して各ロット間の傾向を予め把握する等の特別な処理が必要である。
しかし、本発明では、特に、直接合わせ工程及び間接合わせ工程のC(ShotScaleX)、C(ShotScaleY)、C(ShotRotationX)、C(ShotRotationY)、及び、間接合わせ工程のC(ShiftX)、C(ShiftY)、C(WaferScaleX)、C(WaferScaleY)、C(WaferRotationX)、C(WaferRotationY)の各々を、直前ロットと現行ロットとの差(ロットごとの出来ばえのばらつき)を考慮して算出している(式(2)、(3))。そのため、極めて高い精度で位置合わせを行うことが可能となる。
本発明により、露光工程において、直接合わせ工程及び間接合わせ工程の各々の場合に対して、露光時に加味・補正すべき要素を特定することができ、パターンの位置合わせの精度を著しく向上させることが可能となる。
本発明のプログラム、データ構造は、コンピュータ読取可能な記憶媒体に記録され、その記憶媒体から情報処理装置に読み込まれても良い。
本発明は上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変形又は変更され得ることは明らかである。
図1は、半導体装置の製造時における半導体ウェハの一例を示す概略図である。 図2は、図1における領域52(破線で囲まれた領域)の一例を示す概略図である。 図3は、図2におけるスクライブ領域54の一例を示す断面図である。 図4は、図2におけるスクライブ領域54の他の一例を示す断面図である。 図5は、位置合わせにおいて発生する位置ずれを示す概念図である。 図6は、位置合わせにおいて発生する位置ずれを示す概念図である。 図7は、本発明の実施の形態に係る位置合わせ装置を含む露光システムの構成を示すブロック図である。 図8は、本実施の形態に係る位置合わせ方法(位置合わせ装置の動作)を示すフロー図である。 図9は、本実施の形態に係る露光システムの動作を示す概念図である。 図10は、本実施の形態に係る露光システムの動作を示す概念図である。 図11は、本実施の形態に係る露光システムの動作を示す概念図である。 図12は、露光補正値と最適補正値との関係の一例を示すグラフである。 図13は、露光補正値と最適補正値との関係の他の一例を示すグラフである。
符号の説明
1 露光システム
2 位置合わせ装置
3、3−1〜3−n(nは自然数) 露光装置
4、4−1〜4−n 検査装置
11 補正値計算部A
12 補正値計算部B
13 補正制御部
14 データベース
50 半導体ウェハ
51、52 領域
53 チップ領域
54 スクライブ領域
61、61−1〜61−6 位置合わせマーク
62、62−1〜62−6、63、63−1〜63−6 位置合わせチェックマーク
70、70−1〜70−6 層

Claims (11)

  1. パターンの露光工程における現行工程のパターンの位置合わせを前記現行工程よりも前に形成されたパターンを用いて位置合わせを行う位置合わせ装置であって、
    前記現行工程において、直前ロットの前記現行工程の補正値と、前記直前ロットの前記現行工程の出来ばえ値と、前記直前ロットの前記現行工程の直前までの工程の出来ばえ値の足し合わせと、前記現行ロットの前記現行工程の直前までの工程の出来ばえ値の足し合わせとに基づいて、チップ内パターンの倍率ずれ及び回転ずれの各々について前記現行ロットの補正値を算出する補正計算部と、
    前記補正値を用いて、前記チップ内パターンの前記倍率ずれ及び前記回転ずれの補正を制御する補正制御部と
    を具備する
    位置合わせ装置。
  2. 請求項1に記載の位置合わせ装置において、
    前記現行工程のパターンの位置合わせは、前記現行工程の直前の工程に形成されたパターンを用いて行われる
    位置合わせ装置。
  3. 請求項2に記載の位置合わせ装置において、
    前記現行工程において、前記直前ロットの前記現行工程の補正値と、前記直前ロットの前記現行工程の出来ばえ値とに基づいて、ウェハ内パターンの並進ずれ、倍率ずれ及び回転ずれの各々について前記現行ロットの他の補正値を算出する他の補正計算部を更に具備し、
    前記補正制御部は、更に、前記他の補正値を用いて、前記ウェハ内パターンの並進ずれ、前記倍率ずれ及び前記回転ずれの補正を制御する
    位置合わせ装置。
  4. 請求項1乃至3のいずれか一項に記載の位置合わせ装置において、
    前記露光工程内の各工程の補正値及び出来ばえ値を、当該工程又は当該工程の露光装置と、当該工程のロット番号とに関連付けて格納するデータベースを更に具備する
    位置合わせ装置。
  5. パターンの露光工程における現行工程のパターンの位置合わせを前記現行工程よりも前に形成されたパターンを用いて行う位置合わせ方法であって、
    前記現行工程において、直前ロットの前記現行工程の補正値と、前記直前ロットの前記現行工程の出来ばえ値と、前記直前ロットの前記現行工程の直前までの工程の出来ばえ値の足し合わせと、前記現行ロットの前記現行工程の直前までの工程の出来ばえ値の足し合わせとに基づいて、チップ内パターンの倍率ずれ及び回転ずれの各々について前記現行ロットの補正値を算出するステップと、
    前記補正値を、前記チップ内パターンの前記倍率ずれ及び前記回転ずれの補正を制御するステップと
    を具備する
    位置合わせ方法。
  6. 請求項5に記載の位置合わせ方法において、
    前記現行工程のパターンの位置合わせは、前記現行工程の直前の工程に形成されたパターンを用いて行われ、
    前記現行工程において、前記直前ロットの前記現行工程の補正値と、前記直前ロットの前記現行工程の出来ばえ値とに基づいて、ウェハ内パターンの並進ずれ、倍率ずれ及び回転ずれの各々について前記現行ロットの他の補正値を算出する算出するステップと、
    前記他の補正値を用いて、前記ウェハ内パターンの並進ずれ、前記倍率ずれ及び前記回転ずれの補正を制御するステップと
    を更に具備する
    位置合わせ方法。
  7. 請求項5又は6に記載の位置合わせ方法において、
    前記露光工程内の各工程の補正値及び出来ばえ値を、当該工程又は当該工程の露光装置と、当該工程のロット番号とに関連付けてデータベースに格納するステップを更に具備する
    位置合わせ方法。
  8. 請求項5乃至7のいずれか一項に記載の位置合わせ方法を用いて、半導体ウェハの露光工程での位置合わせを行うステップと、
    前記位置合わせ後に、前記半導体ウェハに露光を行うステップと
    を具備する
    半導体装置の製造方法。
  9. パターンの露光工程における現行工程のパターンの位置合わせを前記現行工程よりも前に形成されたパターンを用いて行う位置合わせ方法をコンピュータに実行させるプログラムであって、
    前記現行工程において、直前ロットの前記現行工程の補正値と、前記直前ロットの前記現行工程の出来ばえ値と、前記直前ロットの前記現行工程の直前までの工程の出来ばえ値の足し合わせと、前記現行ロットの前記現行工程の直前までの工程の出来ばえ値の足し合わせとに基づいて、チップ内パターンの倍率ずれ及び回転ずれの各々について前記現行ロットの補正値を算出するステップと、
    前記補正値を、前記チップ内パターンの前記倍率ずれ及び前記回転ずれの補正を制御するステップと
    を具備する位置合わせ方法をコンピュータに実行させるプログラム。
  10. 請求項9に記載のプログラムにおいて、
    前記現行工程のパターンの位置合わせは、前記現行工程の直前の工程に形成されたパターンを用いて行われ、
    前記現行工程において、前記直前ロットの前記現行工程の補正値と、前記直前ロットの前記現行工程の出来ばえ値とに基づいて、ウェハ内パターンの並進ずれ、倍率ずれ及び回転ずれの各々について前記現行ロットの他の補正値を算出する算出するステップと、
    前記他の補正値を用いて、前記ウェハ内パターンの並進ずれ、前記倍率ずれ及び前記回転ずれの補正を制御するステップと
    を更に具備する位置合わせ方法をコンピュータに実行させるプログラム。
  11. 請求項9又は10に記載のプログラムにおいて、
    前記露光工程内の各工程の補正値及び出来ばえ値を、当該工程又は当該工程の露光装置と、当該工程のロット番号とに関連付けてデータベースに格納するステップを更に具備する位置合わせ方法をコンピュータに実行させるプログラム。
JP2008117109A 2008-04-28 2008-04-28 位置合わせ装置、位置合わせ方法及び半導体装置の製造方法 Active JP5037421B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008117109A JP5037421B2 (ja) 2008-04-28 2008-04-28 位置合わせ装置、位置合わせ方法及び半導体装置の製造方法
US12/385,991 US8092961B2 (en) 2008-04-28 2009-04-27 Position aligning apparatus, position aligning method, and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008117109A JP5037421B2 (ja) 2008-04-28 2008-04-28 位置合わせ装置、位置合わせ方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009267225A true JP2009267225A (ja) 2009-11-12
JP5037421B2 JP5037421B2 (ja) 2012-09-26

Family

ID=41392671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008117109A Active JP5037421B2 (ja) 2008-04-28 2008-04-28 位置合わせ装置、位置合わせ方法及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5037421B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101346744B1 (ko) 2010-09-08 2014-01-02 에이에스엠엘 네델란즈 비.브이. 리소그래피 장치, 디바이스 제조 방법, 및 기판에 패턴을 가하는 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002064046A (ja) * 2000-08-21 2002-02-28 Hitachi Ltd 露光方法およびそのシステム
JP2003282395A (ja) * 2002-03-20 2003-10-03 Matsushita Electric Ind Co Ltd フォトリソグラフィーの露光方法
JP2006073986A (ja) * 2004-08-06 2006-03-16 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002064046A (ja) * 2000-08-21 2002-02-28 Hitachi Ltd 露光方法およびそのシステム
JP2003282395A (ja) * 2002-03-20 2003-10-03 Matsushita Electric Ind Co Ltd フォトリソグラフィーの露光方法
JP2006073986A (ja) * 2004-08-06 2006-03-16 Fujitsu Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101346744B1 (ko) 2010-09-08 2014-01-02 에이에스엠엘 네델란즈 비.브이. 리소그래피 장치, 디바이스 제조 방법, 및 기판에 패턴을 가하는 방법

Also Published As

Publication number Publication date
JP5037421B2 (ja) 2012-09-26

Similar Documents

Publication Publication Date Title
TWI477929B (zh) 用於藉由先進製程控制之控制策略來減少曝光場內之疊置誤差的方法及系統
JP5194800B2 (ja) 重ね合わせ管理方法及び装置、処理装置、測定装置及び露光装置、デバイス製造システム及びデバイス製造方法、並びにプログラム及び情報記録媒体
US6841321B2 (en) Method and system for processing a semi-conductor device
US9082661B2 (en) Scanner overlay correction system and method
JP5840584B2 (ja) 露光装置、露光方法および半導体装置の製造方法
JP2004063905A (ja) ディストーション計測方法と露光装置
US8039181B2 (en) Method and system for reducing overlay errors in semiconductor volume production using a mixed tool scenario
JP2009231564A (ja) スキャン露光装置の補正方法
JP2011066323A (ja) 露光処理の補正方法
JP5037421B2 (ja) 位置合わせ装置、位置合わせ方法及び半導体装置の製造方法
JP5261017B2 (ja) 位置合わせ装置、位置合わせ方法及び半導体装置の製造方法
US8092961B2 (en) Position aligning apparatus, position aligning method, and semiconductor device manufacturing method
JP4612412B2 (ja) 半導体装置の製造方法
JP5229790B2 (ja) 基板製造方法及び製造システム
JP2009098467A (ja) 露光装置
JP5259380B2 (ja) 半導体装置の製造方法
JP2009283600A (ja) 露光アライメント調整方法、露光アライメント調整プログラム、及び露光装置
JP2010118404A (ja) プロセス制御システム
JP2011035009A (ja) ディストーション及び基板ステージの移動特性の計測方法、露光装置並びにデバイス製造方法
JP2013055306A (ja) 半導体装置の製造方法および露光補正方法
JP5632810B2 (ja) 露光装置、ショット補正パラメータの決定方法、プログラム、コンピュータ可読媒体、デバイス製造方法および位置合わせ装置
KR100842496B1 (ko) 반도체 노광 공정에서의 오버레이 매칭 방법
JP2012164811A (ja) 半導体装置の製造方法、露光マスクの出荷判定方法及び作製方法
JP2002280286A (ja) 電子装置の製造方法、露光制御システム並びに電子部品及びその製造方法
JP5703910B2 (ja) マスクパターンデータ生成方法、マスクの製造方法、マスク及びマスクパターンデータ生成プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120702

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120704

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5037421

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350