JP2009267225A - 位置合わせ装置、位置合わせ方法及び半導体装置の製造方法 - Google Patents
位置合わせ装置、位置合わせ方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009267225A JP2009267225A JP2008117109A JP2008117109A JP2009267225A JP 2009267225 A JP2009267225 A JP 2009267225A JP 2008117109 A JP2008117109 A JP 2008117109A JP 2008117109 A JP2008117109 A JP 2008117109A JP 2009267225 A JP2009267225 A JP 2009267225A
- Authority
- JP
- Japan
- Prior art keywords
- lot
- exposure
- current
- pattern
- alignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【解決手段】位置合わせ装置は、パターン露光における現行工程のパターンの位置合わせを現行工程よりも前に形成されたパターンを用いて位置合わせを行う。現行工程において、直前ロットの現行工程の補正値Cと、直前ロットの現行工程の出来ばえ値Mと、直前ロットの現行工程の直前までの工程の出来ばえ値Mの足し合わせと、現行ロットの現行工程の直前までの工程の出来ばえ値Mの足し合わせとに基づいて、チップ内パターンの倍率ずれ及び回転ずれの各々について現行ロットの補正値を算出する補正計算部12と、補正値Cを用いて、チップ内パターンの倍率ずれ及び回転ずれを補正する補正制御部13とを具備する。
【選択図】図7
Description
本発明では、ロット間での出来ばえ値のばらつき(直前ロットの直前工程までの工程の出来ばえ値の足し合わせ((M(i−1)1+…+M(i−1)(j−1)))、現行ロットの現行工程の直前までの工程の出来ばえ値の足し合わせ(Mi1+…+Mi(j−1)))を考慮しているので、チップ内パターンの倍率ずれ及び回転ずれの各々について、より適切な補正値を得ることが出来る。それにより、直接合わせ工程及び間接合わせ工程のいずれにおいてもより高精度に位置合わせを行うことが可能となる。
本発明では、ロット間での出来ばえ値のばらつきを考慮しているので、チップ内パターンの倍率ずれ及び回転ずれの各々について、より適切な補正値を得ることが出来る。それにより、直接合わせ工程及び間接合わせ工程のいずれにおいてもより高精度に位置合わせを行うことが可能となる。
本発明では、より適切な補正値を得ることが可能な位置合わせ方法を用いているので、より精密なパターンを半導体ウェハ上に形成することが可能となる。
本発明では、ロット間での出来ばえ値のばらつきを考慮しているので、チップ内パターンの倍率ずれ及び回転ずれの各々について、より適切な補正値を得ることが出来る。それにより、直接合わせ工程及び間接合わせ工程のいずれにおいてもより高精度に位置合わせを行うことが可能となる。
まず、位置合わせに用いる露光補正値の計算方法について説明する。以下では、位置合わせ方法として、直接合わせ工程の場合と、間接合わせ工程の場合とに分けて説明する。
(a)C(ShiftX)、C(ShiftY)、C(WaferScaleX)、C(WaferScaleY)、C(WaferRotationX)、C(WaferRotationY)
補正値計算部B12は、複数のチップ領域53全体に関する位置ずれ(図5)に対する直接合わせ工程での露光補正値Cを以下の式(1)で計算する。
Cij=C(i−1)j+M(i−1)j (1)
ただし、
現行ロット:第i番目
直前ロット:第(i−1)番目
現在工程:第j番目の露光工程
Cij:現行の第i番目のロットでの第j工程の露光補正値
C(i−1)j:直前の第(i−1)番目のロットでの第j番目の露光工程の露光補正値
M(i−1)j:直前の第(i−1)番目のロットでの第j番目の露光工程の出来ばえ値
また、i=1の場合には、上記式には当てはまらないため、例えば、予め設定された値(例示:過去の実績に基づいて計算された値)を使用する。その予め設定された値は、例えば、データベース14に格納しておく。
C33=C23+M23
現行ロット:第3ロット
直前ロット:第2ロット
現在工程:第3番目の露光工程
C33:現行の第3ロットでの第3番目の露光工程の露光補正値
C23:直前の第2ロットでの第3番目の露光工程の露光補正値
M23:直前の第2ロットでの第3番目の露光工程の出来ばえ値
補正値計算部A11は、各チップ領域53に関する位置ずれ(図6)に対する直接合わせ工程での露光補正値Cを以下の式(2)で計算する。
Cij=C(i−1)j+M(i−1)j
−(M(i−1)1+…+M(i−1)(j−1))+(Mi1+…+Mi(j−1)) (2)
ただし、
現行ロット:第i番目
直前ロット:第(i−1)番目
現在工程:第j番目の露光工程
Cij:現行の第i番目のロットでの第j工程の露光補正値
C(i−1)j:直前の第(i−1)番目のロットでの第j番目の露光工程の露光補正値
M(i−1)j:直前の第(i−1)番目のロットでの第j番目の露光工程の出来ばえ値
M(i−1)1+…+M(i−1)(j−1):直前の第(i−1)番目のロットでの第1番目から第(j−1)番目の露光工程の出来ばえ値の総和
Mi1+…+Mi(j−1):現行の第i番目のロットでの第1番目から第(j−1)番目の露光工程の出来はえ値の総和
現行ロット:第3ロット
直前ロット:第2ロット
現在工程:第3番目の露光工程
C33:現行の第3ロットでの第3番目の露光工程の露光補正値
C23:直前の第2ロットでの第3番目の露光工程の露光補正値
M23:直前の第2ロットでの第3番目の露光工程の出来ばえ値
M21+M22:直前の第2ロットでの第1から2番目の露光工程の出来ばえ値の総和
M31+M32:現行の第3ロットでの第1から2番目の露光工程の出来ばえ値の総和
(a)C(ShiftX)、C(ShiftY)、C(WaferScaleX)、C(WaferScaleY)、C(WaferRotationX)、C(WaferRotationY)
補正値計算部B12は、複数のチップ領域53全体に関する位置ずれ(図5)に対する間接合わせ工程での露光補正値Cを以下の式(3)で計算する。
Cij=C(i−1)j+M(i−1)j−M(i−1)(j−1)+Mi(j−1) (3)
現行ロット:第i番目
直前ロット:第(i−1)番目
現在工程:第j番目の露光工程
Cij:現行の第i番目のロットでの第j工程の露光補正値
C(i−1)j:直前の第(i−1)番目のロットでの第j番目の露光工程の露光補正値
M(i−1)j:直前の第(i−1)番目のロットでの第j番目の露光工程の出来ばえ値
M(i−1)(j−1):直前の第(i−1)番目のロットでの第(j−1)番目の露光工程の出来ばえ値
Mi(j−1):現行の第i番目のロットでの第(j−1)番目の露光工程の出来ばえ値
C33=C23+M23−(M22)+(M32)
現行ロット:第3ロット
直前ロット:第2ロット
現在工程:第3番目の露光工程
C33:現行の第3ロットでの第3番目の露光工程の露光補正値
C23:直前の第2ロットでの第3番目の露光工程の露光補正値
M23:直前の第2ロットでの第3番目の露光工程の出来ばえ値
M22:直前の第2ロットでの第2番目の露光工程の出来ばえ値
M32:現行の第3ロットでの第3番目の露光工程の出来ばえ値
補正値計算部A11は、各チップ領域53に関する位置ずれ(図6)に対する間接合わせ工程での露光補正値Cは、直接合わせ工程と同様の上記の式(2)で計算する。その詳細は、直接合わせ工程と同様であるのでその説明を省略する。
図8は、本実施の形態に係る位置合わせ方法(位置合わせ装置の動作)を示すフロー図である。
図9〜図11は、本実施の形態に係る露光システムの動作を示す概念図である。
図9は、直接合わせ工程のうち、上記(A)(a)に示すC(ShiftX)、C(ShiftY)、C(WaferScaleX)、C(WaferScaleY)、C(WaferRotationX)、C(WaferRotationY)に関するフローを示している。なお、図示しないが、各検査装置4で検査後、次の露光装置3へ行くまでに、必要に応じて成膜やエッチング等のプロセスが行われている。
図11は、直接合わせ工程の上記(A)(a)と、間接合わせ工程の上記(B)(a)との各々に示されるC(ShiftX)、C(ShiftY)、C(WaferScaleX)、C(WaferScaleY)、C(WaferRotationX)、C(WaferRotationY)に関するフローを示している。なお、図示しないが、各検査装置4で検査後、次の露光装置3へ行くまでに、必要に応じて成膜やエッチング等のプロセスが行われている。
一方、補正値計算部B12は、間接合わせ工程を行う露光装置3−2、3−4、…へ、それぞれ露光補正値C22、C24、…を出力する。露光補正値C22、C24、…は、上記式(3):Cij=C(i−1)j+M(i−1)j−M(i−1)(j−1)+Mi(j−1)を用いて算出する。i=2であり、j=2、4、…であるから、具体的には、C22=C12+M12−(M11)+(M21)、C24=C14+M14−(M13)+(M23)、…となる。
ただし、式中の各値はデータベース14から補正値計算部B12により読み出される。露光装置3−1、3−2、3−3、3−4、…は、それぞれ露光補正値C21、C22、C23、C24、…を用いて位置ずれを補正した後、露光を実行する。検査装置4−1、4−2、4−3、4−4、…、は、露光後のチェックにより、それぞれ出来ばえ値M21、M22、M23、M24、…を計算する。データベース14 は、露光補正値C(C21、C22、C23、C24、…)及び出来ばえ値M(M21、M22、M23、M24、…)を、露光工程(第1番目、第2番目、第3番目、…)と、ロット番号(第2番目)とに関連付けて格納する。
一方、補正値計算部B12は、間接合わせ工程を行う露光装置3−2、3−4、…へ、それぞれ露光補正値C32、C34、…を出力する。露光補正値C32、C34、…は、上記式(3):Cij=C(i−1)j+M(i−1)j−M(i−1)(j−1)+Mi(j−1)を用いて算出する。i=3であり、j=2、4、…であるから、具体的には、C32=C22+M22−(M21)+(M31)、C34=C24+M24−(M23)+(M33)、…となる。
ただし、式中の各値はデータベース14から補正値計算部B12により読み出される。露光装置3−1、3−2、3−3、3−4…は、それぞれ露光補正値C31、C32、C33、C34、…を用いて位置ずれを補正した後、露光を実行する。検査装置4−1、4−2、4−3、4−4、…、は、露光後のチェックにより、それぞれ出来ばえ値M31、M32、M33、M34、…を計算する。データベース14 は、露光補正値C(C31、C32、C33、C34、…)及び出来ばえ値M(M31、M32、M33、M34、…)を、露光工程(第1番目、第2番目、第3番目、…)と、ロット番号(第3番目)とに関連付けて格納する。
2 位置合わせ装置
3、3−1〜3−n(nは自然数) 露光装置
4、4−1〜4−n 検査装置
11 補正値計算部A
12 補正値計算部B
13 補正制御部
14 データベース
50 半導体ウェハ
51、52 領域
53 チップ領域
54 スクライブ領域
61、61−1〜61−6 位置合わせマーク
62、62−1〜62−6、63、63−1〜63−6 位置合わせチェックマーク
70、70−1〜70−6 層
Claims (11)
- パターンの露光工程における現行工程のパターンの位置合わせを前記現行工程よりも前に形成されたパターンを用いて位置合わせを行う位置合わせ装置であって、
前記現行工程において、直前ロットの前記現行工程の補正値と、前記直前ロットの前記現行工程の出来ばえ値と、前記直前ロットの前記現行工程の直前までの工程の出来ばえ値の足し合わせと、前記現行ロットの前記現行工程の直前までの工程の出来ばえ値の足し合わせとに基づいて、チップ内パターンの倍率ずれ及び回転ずれの各々について前記現行ロットの補正値を算出する補正計算部と、
前記補正値を用いて、前記チップ内パターンの前記倍率ずれ及び前記回転ずれの補正を制御する補正制御部と
を具備する
位置合わせ装置。 - 請求項1に記載の位置合わせ装置において、
前記現行工程のパターンの位置合わせは、前記現行工程の直前の工程に形成されたパターンを用いて行われる
位置合わせ装置。 - 請求項2に記載の位置合わせ装置において、
前記現行工程において、前記直前ロットの前記現行工程の補正値と、前記直前ロットの前記現行工程の出来ばえ値とに基づいて、ウェハ内パターンの並進ずれ、倍率ずれ及び回転ずれの各々について前記現行ロットの他の補正値を算出する他の補正計算部を更に具備し、
前記補正制御部は、更に、前記他の補正値を用いて、前記ウェハ内パターンの並進ずれ、前記倍率ずれ及び前記回転ずれの補正を制御する
位置合わせ装置。 - 請求項1乃至3のいずれか一項に記載の位置合わせ装置において、
前記露光工程内の各工程の補正値及び出来ばえ値を、当該工程又は当該工程の露光装置と、当該工程のロット番号とに関連付けて格納するデータベースを更に具備する
位置合わせ装置。 - パターンの露光工程における現行工程のパターンの位置合わせを前記現行工程よりも前に形成されたパターンを用いて行う位置合わせ方法であって、
前記現行工程において、直前ロットの前記現行工程の補正値と、前記直前ロットの前記現行工程の出来ばえ値と、前記直前ロットの前記現行工程の直前までの工程の出来ばえ値の足し合わせと、前記現行ロットの前記現行工程の直前までの工程の出来ばえ値の足し合わせとに基づいて、チップ内パターンの倍率ずれ及び回転ずれの各々について前記現行ロットの補正値を算出するステップと、
前記補正値を、前記チップ内パターンの前記倍率ずれ及び前記回転ずれの補正を制御するステップと
を具備する
位置合わせ方法。 - 請求項5に記載の位置合わせ方法において、
前記現行工程のパターンの位置合わせは、前記現行工程の直前の工程に形成されたパターンを用いて行われ、
前記現行工程において、前記直前ロットの前記現行工程の補正値と、前記直前ロットの前記現行工程の出来ばえ値とに基づいて、ウェハ内パターンの並進ずれ、倍率ずれ及び回転ずれの各々について前記現行ロットの他の補正値を算出する算出するステップと、
前記他の補正値を用いて、前記ウェハ内パターンの並進ずれ、前記倍率ずれ及び前記回転ずれの補正を制御するステップと
を更に具備する
位置合わせ方法。 - 請求項5又は6に記載の位置合わせ方法において、
前記露光工程内の各工程の補正値及び出来ばえ値を、当該工程又は当該工程の露光装置と、当該工程のロット番号とに関連付けてデータベースに格納するステップを更に具備する
位置合わせ方法。 - 請求項5乃至7のいずれか一項に記載の位置合わせ方法を用いて、半導体ウェハの露光工程での位置合わせを行うステップと、
前記位置合わせ後に、前記半導体ウェハに露光を行うステップと
を具備する
半導体装置の製造方法。 - パターンの露光工程における現行工程のパターンの位置合わせを前記現行工程よりも前に形成されたパターンを用いて行う位置合わせ方法をコンピュータに実行させるプログラムであって、
前記現行工程において、直前ロットの前記現行工程の補正値と、前記直前ロットの前記現行工程の出来ばえ値と、前記直前ロットの前記現行工程の直前までの工程の出来ばえ値の足し合わせと、前記現行ロットの前記現行工程の直前までの工程の出来ばえ値の足し合わせとに基づいて、チップ内パターンの倍率ずれ及び回転ずれの各々について前記現行ロットの補正値を算出するステップと、
前記補正値を、前記チップ内パターンの前記倍率ずれ及び前記回転ずれの補正を制御するステップと
を具備する位置合わせ方法をコンピュータに実行させるプログラム。 - 請求項9に記載のプログラムにおいて、
前記現行工程のパターンの位置合わせは、前記現行工程の直前の工程に形成されたパターンを用いて行われ、
前記現行工程において、前記直前ロットの前記現行工程の補正値と、前記直前ロットの前記現行工程の出来ばえ値とに基づいて、ウェハ内パターンの並進ずれ、倍率ずれ及び回転ずれの各々について前記現行ロットの他の補正値を算出する算出するステップと、
前記他の補正値を用いて、前記ウェハ内パターンの並進ずれ、前記倍率ずれ及び前記回転ずれの補正を制御するステップと
を更に具備する位置合わせ方法をコンピュータに実行させるプログラム。 - 請求項9又は10に記載のプログラムにおいて、
前記露光工程内の各工程の補正値及び出来ばえ値を、当該工程又は当該工程の露光装置と、当該工程のロット番号とに関連付けてデータベースに格納するステップを更に具備する位置合わせ方法をコンピュータに実行させるプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008117109A JP5037421B2 (ja) | 2008-04-28 | 2008-04-28 | 位置合わせ装置、位置合わせ方法及び半導体装置の製造方法 |
US12/385,991 US8092961B2 (en) | 2008-04-28 | 2009-04-27 | Position aligning apparatus, position aligning method, and semiconductor device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008117109A JP5037421B2 (ja) | 2008-04-28 | 2008-04-28 | 位置合わせ装置、位置合わせ方法及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009267225A true JP2009267225A (ja) | 2009-11-12 |
JP5037421B2 JP5037421B2 (ja) | 2012-09-26 |
Family
ID=41392671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008117109A Active JP5037421B2 (ja) | 2008-04-28 | 2008-04-28 | 位置合わせ装置、位置合わせ方法及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5037421B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101346744B1 (ko) | 2010-09-08 | 2014-01-02 | 에이에스엠엘 네델란즈 비.브이. | 리소그래피 장치, 디바이스 제조 방법, 및 기판에 패턴을 가하는 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002064046A (ja) * | 2000-08-21 | 2002-02-28 | Hitachi Ltd | 露光方法およびそのシステム |
JP2003282395A (ja) * | 2002-03-20 | 2003-10-03 | Matsushita Electric Ind Co Ltd | フォトリソグラフィーの露光方法 |
JP2006073986A (ja) * | 2004-08-06 | 2006-03-16 | Fujitsu Ltd | 半導体装置の製造方法 |
-
2008
- 2008-04-28 JP JP2008117109A patent/JP5037421B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002064046A (ja) * | 2000-08-21 | 2002-02-28 | Hitachi Ltd | 露光方法およびそのシステム |
JP2003282395A (ja) * | 2002-03-20 | 2003-10-03 | Matsushita Electric Ind Co Ltd | フォトリソグラフィーの露光方法 |
JP2006073986A (ja) * | 2004-08-06 | 2006-03-16 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101346744B1 (ko) | 2010-09-08 | 2014-01-02 | 에이에스엠엘 네델란즈 비.브이. | 리소그래피 장치, 디바이스 제조 방법, 및 기판에 패턴을 가하는 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP5037421B2 (ja) | 2012-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI477929B (zh) | 用於藉由先進製程控制之控制策略來減少曝光場內之疊置誤差的方法及系統 | |
JP5194800B2 (ja) | 重ね合わせ管理方法及び装置、処理装置、測定装置及び露光装置、デバイス製造システム及びデバイス製造方法、並びにプログラム及び情報記録媒体 | |
US6841321B2 (en) | Method and system for processing a semi-conductor device | |
US9082661B2 (en) | Scanner overlay correction system and method | |
JP5840584B2 (ja) | 露光装置、露光方法および半導体装置の製造方法 | |
JP2004063905A (ja) | ディストーション計測方法と露光装置 | |
US8039181B2 (en) | Method and system for reducing overlay errors in semiconductor volume production using a mixed tool scenario | |
JP2009231564A (ja) | スキャン露光装置の補正方法 | |
JP2011066323A (ja) | 露光処理の補正方法 | |
JP5037421B2 (ja) | 位置合わせ装置、位置合わせ方法及び半導体装置の製造方法 | |
JP5261017B2 (ja) | 位置合わせ装置、位置合わせ方法及び半導体装置の製造方法 | |
US8092961B2 (en) | Position aligning apparatus, position aligning method, and semiconductor device manufacturing method | |
JP4612412B2 (ja) | 半導体装置の製造方法 | |
JP5229790B2 (ja) | 基板製造方法及び製造システム | |
JP2009098467A (ja) | 露光装置 | |
JP5259380B2 (ja) | 半導体装置の製造方法 | |
JP2009283600A (ja) | 露光アライメント調整方法、露光アライメント調整プログラム、及び露光装置 | |
JP2010118404A (ja) | プロセス制御システム | |
JP2011035009A (ja) | ディストーション及び基板ステージの移動特性の計測方法、露光装置並びにデバイス製造方法 | |
JP2013055306A (ja) | 半導体装置の製造方法および露光補正方法 | |
JP5632810B2 (ja) | 露光装置、ショット補正パラメータの決定方法、プログラム、コンピュータ可読媒体、デバイス製造方法および位置合わせ装置 | |
KR100842496B1 (ko) | 반도체 노광 공정에서의 오버레이 매칭 방법 | |
JP2012164811A (ja) | 半導体装置の製造方法、露光マスクの出荷判定方法及び作製方法 | |
JP2002280286A (ja) | 電子装置の製造方法、露光制御システム並びに電子部品及びその製造方法 | |
JP5703910B2 (ja) | マスクパターンデータ生成方法、マスクの製造方法、マスク及びマスクパターンデータ生成プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120702 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120704 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5037421 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |