JP2009267027A - Semiconductor device, and method for manufacturing thereof - Google Patents

Semiconductor device, and method for manufacturing thereof Download PDF

Info

Publication number
JP2009267027A
JP2009267027A JP2008113928A JP2008113928A JP2009267027A JP 2009267027 A JP2009267027 A JP 2009267027A JP 2008113928 A JP2008113928 A JP 2008113928A JP 2008113928 A JP2008113928 A JP 2008113928A JP 2009267027 A JP2009267027 A JP 2009267027A
Authority
JP
Japan
Prior art keywords
active region
region
semiconductor device
type impurity
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008113928A
Other languages
Japanese (ja)
Inventor
Norimoto Nakamura
紀元 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008113928A priority Critical patent/JP2009267027A/en
Publication of JP2009267027A publication Critical patent/JP2009267027A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device which can suppress the generation of anomalous leak caused by a parasitic transistor and obtain a normal electrical property, and to provide a method for manufacturing thereof. <P>SOLUTION: The method of manufacturing a semiconductor device includes the steps of forming a LOCOS oxide film 2 on a silicon substrate into which boron ions are introduced, forming a P-type impurity diffusion layer 3 on the end of an active region 1a by implanting boron ions into the end including a channel forming region of the active region 1a located inside the oxide film 2, forming a gate insulating film on the active region 1a of the silicon substrate, forming a gate electrode 6 on the P-type impurity diffusion layer 3 and the active region 1a via the gate insulating film, and forming a diffusion layer 7 of a source-drain region on the active region by ion-implanting impurities using the LOCOS oxide film 2 and the gate electrode 6 as masks. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、寄生トランジスタによる異常リークの発生を抑制できる半導体装置及びその製造方法に関する。   The present invention relates to a semiconductor device capable of suppressing the occurrence of abnormal leakage due to a parasitic transistor and a method for manufacturing the same.

LOCOS酸化膜又はSTIによって素子分離されたアクティブ領域の端部のゲート電極には寄生トランジスタが形成されることがある。これは、アクティブ領域に注入されているボロンイオンが、LOCOS酸化又はSTI形成によってLOCOS酸化膜等に吸い込まれ、その結果、アクティブ領域の端部のゲート電極下のボロンイオン濃度が低下することが原因である(例えば特許文献1参照)。この原因による寄生トランジスタが形成される従来の半導体装置には、P型シリコン基板やSOI(Silicon on Insulator)基板に形成されたLOCOS分離タイプ又はSTI分離タイプのNMOSトランジスタがある。   A parasitic transistor may be formed on the gate electrode at the end of the active region isolated by the LOCOS oxide film or STI. This is because boron ions implanted in the active region are sucked into the LOCOS oxide film or the like by LOCOS oxidation or STI formation, and as a result, the boron ion concentration under the gate electrode at the end of the active region is reduced. (For example, see Patent Document 1). A conventional semiconductor device in which a parasitic transistor due to this cause is formed includes a LOCOS isolation type or STI isolation type NMOS transistor formed on a P-type silicon substrate or an SOI (Silicon on Insulator) substrate.

特許第3184348号公報(段落0016〜0018)Japanese Patent No. 3184348 (paragraphs 0016 to 0018)

上述したように従来の半導体装置では、アクティブ領域の端部に存在するボロンイオンが熱酸化によってLOCOS酸化膜等に吸い込まれ、不純物再分布により、アクティブ領域の端部におけるゲート電極下のチャネル領域のボロン濃度が異常に低下することがある。その結果、アクティブ領域の端部で寄生MOSトランジスタが形成され、その寄生MOSトランジスタの閾値電圧がアクティブ領域のトランジスタの閾値電圧よりも低下し、アクティブ領域のトランジスタのオフ領域において寄生MOSトランジスタがオンしてしまうことがある。このことが原因となり、トランジスタのオフ領域で、ソース・ドレイン間において異常リークが発生することがある。   As described above, in the conventional semiconductor device, boron ions existing at the end of the active region are sucked into the LOCOS oxide film or the like by thermal oxidation, and due to impurity redistribution, in the channel region under the gate electrode at the end of the active region. Boron concentration may decrease abnormally. As a result, a parasitic MOS transistor is formed at the end of the active region, the threshold voltage of the parasitic MOS transistor is lower than the threshold voltage of the transistor in the active region, and the parasitic MOS transistor is turned on in the off region of the transistor in the active region. May end up. This can cause abnormal leakage between the source and drain in the off region of the transistor.

本発明は上記のような事情を考慮してなされたものであり、その目的は、寄生トランジスタによる異常リークの発生を抑制し、正常な電気特性を得ることが可能な半導体装置及びその製造方法を提供することにある。   The present invention has been made in consideration of the above circumstances, and an object of the present invention is to provide a semiconductor device capable of suppressing the occurrence of abnormal leakage due to a parasitic transistor and obtaining normal electrical characteristics, and a method for manufacturing the same. It is to provide.

上記課題を解決するため、本発明に係る半導体装置の製造方法は、ボロンイオンが導入された半導体基板に素子分離膜を形成する工程と、
前記素子分離膜の内側に位置するアクティブ領域におけるチャネル形成領域を含む端部にボロンイオンを注入することにより、前記アクティブ領域における前記端部にP型不純物領域を形成する工程と、
前記半導体基板の前記アクティブ領域上にゲート絶縁膜を形成する工程と、
前記P型不純物領域及び前記アクティブ領域の上に前記ゲート絶縁膜を介してゲート電極を形成する工程と、
前記素子分離膜及び前記ゲート電極をマスクとして不純物をイオン注入することにより、前記アクティブ領域にソース・ドレイン領域の拡散層を形成する工程と、
を具備することを特徴とする。
In order to solve the above problems, a method of manufacturing a semiconductor device according to the present invention includes a step of forming an element isolation film on a semiconductor substrate into which boron ions are introduced,
Forming a P-type impurity region at the end portion of the active region by implanting boron ions into the end portion including the channel formation region in the active region located inside the element isolation film;
Forming a gate insulating film on the active region of the semiconductor substrate;
Forming a gate electrode on the P-type impurity region and the active region via the gate insulating film;
Forming a diffusion layer of a source / drain region in the active region by ion-implanting impurities using the device isolation film and the gate electrode as a mask;
It is characterized by comprising.

上記半導体装置の製造方法によれば、アクティブ領域におけるチャネル形成領域を含む端部にボロンイオンを注入することにより、前記アクティブ領域における前記端部にP型不純物領域を形成している。それにより、素子分離膜を形成する熱酸化によってボロン濃度が低下したアクティブ領域の端部のボロン濃度を、素子分離膜を形成する前の濃度まで高めることができる。従って、アクティブ領域の端部で発生する素子分離膜へのボロン吸い込みによるボロン濃度低下を抑制することが可能となる。その結果、アクティブ領域の端部で閾値電圧の低下した寄生MOSトランジスタが形成され、この寄生MOSトランジスタがオンしてしまうことに起因するトランジスタのオフ領域でのソース・ドレイン間の異常リークの発生を抑制することができる。   According to the method for manufacturing a semiconductor device, boron ions are implanted into an end portion of the active region including the channel formation region, thereby forming a P-type impurity region at the end portion of the active region. Thereby, the boron concentration at the end of the active region where the boron concentration is lowered by the thermal oxidation for forming the element isolation film can be increased to the concentration before the element isolation film is formed. Therefore, it is possible to suppress a decrease in boron concentration due to boron absorption into the element isolation film generated at the end of the active region. As a result, a parasitic MOS transistor having a lowered threshold voltage is formed at the end of the active region, and abnormal leakage between the source and drain in the off region of the transistor due to the parasitic MOS transistor being turned on is generated. Can be suppressed.

また、本発明に係る半導体装置の製造方法において、前記アクティブ領域の平面形状が長方形の角部を切り欠いた形状であることも可能である。これにより、P型不純物領域の面積を縮小することができる。このため、実効チャネル部へのボロンイオンの拡散を抑制することができ、その結果、アクティブ領域のトランジスタの閾値電圧の増加や実効チャネル幅の減少を抑制することができる。   Moreover, in the method for manufacturing a semiconductor device according to the present invention, the planar shape of the active region may be a shape in which a rectangular corner is notched. Thereby, the area of the P-type impurity region can be reduced. For this reason, it is possible to suppress the diffusion of boron ions to the effective channel portion, and as a result, it is possible to suppress an increase in the threshold voltage of the transistor in the active region and a decrease in the effective channel width.

また、本発明に係る半導体装置の製造方法において、前記P型不純物領域は前記ゲート電極によって完全に覆われていることも可能である。これにより、ソースとドレイン間の電流経路を制限することができ、実効チャネル幅Wをほぼ確定させることができる。   In the method of manufacturing a semiconductor device according to the present invention, the P-type impurity region can be completely covered with the gate electrode. Thereby, the current path between the source and the drain can be limited, and the effective channel width W can be almost determined.

また、本発明に係る半導体装置の製造方法において、前記アクティブ領域の平面形状が長方形であり、前記P型不純物領域は前記アクティブ領域の角部より内側に形成されていることも可能である。これにより、P型不純物領域の面積を縮小することができる。このため、実効チャネル部へのボロンイオンの拡散を抑制することができ、その結果、アクティブ領域のトランジスタの閾値電圧の増加や実効チャネル幅の減少を抑制することができる。   In the semiconductor device manufacturing method according to the present invention, the active region may have a rectangular planar shape, and the P-type impurity region may be formed inside a corner of the active region. Thereby, the area of the P-type impurity region can be reduced. Therefore, diffusion of boron ions to the effective channel portion can be suppressed, and as a result, an increase in the threshold voltage of the transistor in the active region and a decrease in the effective channel width can be suppressed.

また、本発明に係る半導体装置の製造方法において、前記半導体基板がSOI型半導体基板であることも可能である。
また、本発明に係る半導体装置の製造方法において、前記素子分離膜はLOCOS酸化膜又はSTIであることも可能である。
In the method for manufacturing a semiconductor device according to the present invention, the semiconductor substrate may be an SOI type semiconductor substrate.
In the method for manufacturing a semiconductor device according to the present invention, the element isolation film may be a LOCOS oxide film or an STI.

本発明に係る半導体装置は、ボロンイオンが導入された半導体基板に形成された素子分離膜と、
前記素子分離膜の内側に形成されたアクティブ領域と、
前記アクティブ領域におけるチャネル形成領域を含む端部にボロンイオンを注入することにより形成されたP型不純物領域と、
前記半導体基板の前記アクティブ領域上に形成されたゲート絶縁膜と、
前記P型不純物領域及び前記アクティブ領域の上に前記ゲート絶縁膜を介して形成されたゲート電極と、
前記アクティブ領域に形成されたソース・ドレイン領域の拡散層と、
を具備することを特徴とする。
A semiconductor device according to the present invention includes an element isolation film formed on a semiconductor substrate into which boron ions are introduced,
An active region formed inside the device isolation film;
A P-type impurity region formed by implanting boron ions into an end portion including a channel formation region in the active region;
A gate insulating film formed on the active region of the semiconductor substrate;
A gate electrode formed on the P-type impurity region and the active region via the gate insulating film;
A diffusion layer of a source / drain region formed in the active region;
It is characterized by comprising.

以下、図面を参照して本発明の実施形態について説明する。
図1(a)〜(d)は本発明の第1の実施形態に係る半導体装置の製造方法を説明する為の平面図である。図2(a)〜(d)それぞれは図1(a)〜(d)に示すA−A'部の断面図である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIGS. 1A to 1D are plan views for explaining a method for manufacturing a semiconductor device according to the first embodiment of the present invention. 2A to 2D are cross-sectional views taken along the line AA ′ shown in FIGS.

まず、図1(a)及び図2(a)に示すように、シリコン基板1にボロンイオンを注入することにより、シリコン基板1にP型ウェル領域11を形成する。その後、シリコン基板1にLOCOS法により素子分離膜としてのLOCOS酸化膜2を形成する。それにより、シリコン基板1にはLOCOS酸化膜2の内側に位置するアクティブ領域1aが形成される。ここで、LOCOS酸化膜2を形成するためにシリコン基板1を熱酸化した際に、この熱酸化によってアクティブ領域1aの端部に存在するボロンイオンがLOCOS酸化膜2中へ吸い込まれ、その結果、アクティブ領域1aの端部のボロン濃度が低下する。   First, as shown in FIGS. 1A and 2A, boron ions are implanted into the silicon substrate 1 to form a P-type well region 11 in the silicon substrate 1. Thereafter, a LOCOS oxide film 2 as an element isolation film is formed on the silicon substrate 1 by the LOCOS method. As a result, an active region 1 a located inside the LOCOS oxide film 2 is formed in the silicon substrate 1. Here, when the silicon substrate 1 is thermally oxidized to form the LOCOS oxide film 2, boron ions existing at the end of the active region 1a are sucked into the LOCOS oxide film 2 by this thermal oxidation, and as a result, The boron concentration at the end of the active region 1a decreases.

その後、図1(b)及び図2(b)に示すように、フォトリソグラフィー法によりシリコン基板1上にアクティブ領域1aの端部が開口するようにレジストパターン4を形成する。   Thereafter, as shown in FIGS. 1B and 2B, a resist pattern 4 is formed on the silicon substrate 1 by photolithography so that the end of the active region 1a is opened.

次いで、レジストパターン4及びLOCOS酸化膜2をマスクとして、シリコン基板1にボロンイオンを注入し、その後、レジストパターン4を剥離する。次いで、シリコン基板1に注入されたボロンイオンを熱処理によって拡散させる。これにより、チャネル形成領域を含むアクティブ領域1aの端部にはP型不純物拡散層3が形成される。つまり、前述したLOCOS酸化膜2を形成する熱酸化によってボロン濃度が低下したアクティブ領域1aの端部に、図2(b)に示す工程でボロンイオンを注入したため、アクティブ領域1aの端部のボロン濃度を、LOCOS酸化膜2を形成する前の濃度まで高めることができる。なお、P型不純物拡散層3のボロン濃度は、LOCOS酸化膜2を形成する前の濃度以上であれば良い。   Next, boron ions are implanted into the silicon substrate 1 using the resist pattern 4 and the LOCOS oxide film 2 as a mask, and then the resist pattern 4 is peeled off. Next, boron ions implanted into the silicon substrate 1 are diffused by heat treatment. As a result, the P-type impurity diffusion layer 3 is formed at the end of the active region 1a including the channel formation region. That is, since boron ions are implanted into the end portion of the active region 1a whose boron concentration has been lowered by the thermal oxidation for forming the LOCOS oxide film 2 described above in the process shown in FIG. 2B, boron at the end portion of the active region 1a is formed. The concentration can be increased to a concentration before the LOCOS oxide film 2 is formed. Note that the boron concentration of the P-type impurity diffusion layer 3 may be equal to or higher than the concentration before the LOCOS oxide film 2 is formed.

次いで、図1(c)及び図2(c)に示すように、シリコン基板1のアクティブ領域1aにゲート絶縁膜5となるゲート酸化膜を熱酸化法にて形成する。次いで、ゲート絶縁膜5及びLOCOS酸化膜2の上にCVD(Chemical Vapor Deposition)法にてポリシリコン膜を成膜し、このポリシリコン膜をフォトリソグラフィー法及びドライエッチング法を用いて加工する。これにより、ゲート絶縁膜5上にはゲート電極6が形成される。   Next, as shown in FIGS. 1C and 2C, a gate oxide film to be the gate insulating film 5 is formed in the active region 1a of the silicon substrate 1 by a thermal oxidation method. Next, a polysilicon film is formed on the gate insulating film 5 and the LOCOS oxide film 2 by a CVD (Chemical Vapor Deposition) method, and this polysilicon film is processed using a photolithography method and a dry etching method. Thereby, the gate electrode 6 is formed on the gate insulating film 5.

その後、図1(d)及び図2(d)に示すように、ゲート電極6及びLOCOS酸化膜2をマスクとして不純物イオンをイオン注入し、シリコン基板1に熱処理を施す。これにより、図2(d)に示すシリコン基板1にはソース・ドレイン領域の拡散層7が形成される。   Thereafter, as shown in FIGS. 1D and 2D, impurity ions are ion-implanted using the gate electrode 6 and the LOCOS oxide film 2 as a mask, and the silicon substrate 1 is heat-treated. Thereby, the diffusion layer 7 of the source / drain region is formed in the silicon substrate 1 shown in FIG.

以上、本発明の第1の実施形態によれば、図1(b)及び図2(b)に示す工程で、ゲート電極6下のチャネル領域を含むアクティブ領域1aの端部にボロンイオンを注入することにより、アクティブ領域1aの端部にP型不純物拡散層3を形成している。それにより、LOCOS酸化膜2を形成する熱酸化によってボロン濃度が低下したアクティブ領域1aの端部のボロン濃度を、LOCOS酸化膜2を形成する前の濃度まで高めることができる。従って、アクティブ領域1aの端部で発生するLOCOS酸化膜2へのボロン吸い込みによるボロン濃度低下を抑制することが可能となる。その結果、アクティブ領域の端部で閾値電圧の低下した寄生MOSトランジスタが形成され、この寄生MOSトランジスタがオンしてしまうことに起因するトランジスタのオフ領域でのソース・ドレイン間の異常リークの発生を抑制することができる。   As described above, according to the first embodiment of the present invention, boron ions are implanted into the end portion of the active region 1a including the channel region under the gate electrode 6 in the steps shown in FIGS. 1B and 2B. As a result, the P-type impurity diffusion layer 3 is formed at the end of the active region 1a. As a result, the boron concentration at the end of the active region 1a where the boron concentration is reduced by the thermal oxidation for forming the LOCOS oxide film 2 can be increased to the concentration before the LOCOS oxide film 2 is formed. Therefore, it is possible to suppress a decrease in boron concentration due to boron suction into the LOCOS oxide film 2 generated at the end of the active region 1a. As a result, a parasitic MOS transistor having a lowered threshold voltage is formed at the end of the active region, and abnormal leakage between the source and drain in the off region of the transistor due to the parasitic MOS transistor being turned on is generated. Can be suppressed.

次に、本発明の第2の実施形態に係る半導体装置の製造方法について図3(a)〜(c)を参照しつつ説明する。   Next, a method for manufacturing a semiconductor device according to the second embodiment of the present invention will be described with reference to FIGS.

まず、図3(a)に示すように、シリコン基板にボロンイオンを注入することにより、シリコン基板にP型ウェル領域を形成する。その後、シリコン基板にLOCOS法により素子分離膜としてのLOCOS酸化膜2aを形成する。それにより、シリコン基板にはLOCOS酸化膜2aの内側に位置するアクティブ領域が形成される。この際、LOCOS酸化膜2aの内側に位置するアクティブ領域は、図1(a)に示すアクティブ領域1aの4角を切り欠いた形状となるように形成される。その後、フォトリソグラフィー法によりシリコン基板上にアクティブ領域の端部が開口するようにレジストパターン4aを形成する。   First, as shown in FIG. 3A, boron ions are implanted into a silicon substrate to form a P-type well region in the silicon substrate. Thereafter, a LOCOS oxide film 2a as an element isolation film is formed on the silicon substrate by the LOCOS method. Thereby, an active region located inside the LOCOS oxide film 2a is formed on the silicon substrate. At this time, the active region located inside the LOCOS oxide film 2a is formed to have a shape in which four corners of the active region 1a shown in FIG. Thereafter, a resist pattern 4a is formed on the silicon substrate by photolithography so that the end of the active region is opened.

次いで、レジストパターン4a及びLOCOS酸化膜2aをマスクとして、シリコン基板にボロンイオンを注入し、その後、レジストパターン4aを剥離する。次いで、シリコン基板に注入されたボロンイオンを熱処理によって拡散させる。これにより、チャネル形成領域を含むアクティブ領域の端部にはP型不純物拡散層3aが形成され、このP型不純物拡散層3aは、図1(b)に示すP型不純物拡散層3に比べて面積が縮小されている。なお、P型不純物拡散層3aのボロン濃度は、LOCOS酸化膜2を形成する前の濃度以上であれば良い。   Next, boron ions are implanted into the silicon substrate using the resist pattern 4a and the LOCOS oxide film 2a as a mask, and then the resist pattern 4a is peeled off. Next, boron ions implanted into the silicon substrate are diffused by heat treatment. As a result, a P-type impurity diffusion layer 3a is formed at the end of the active region including the channel formation region. This P-type impurity diffusion layer 3a is compared with the P-type impurity diffusion layer 3 shown in FIG. The area has been reduced. It should be noted that the boron concentration of the P-type impurity diffusion layer 3a may be higher than the concentration before the LOCOS oxide film 2 is formed.

次いで、図3(b)に示すように、シリコン基板のアクティブ領域にゲート絶縁膜5aとなるゲート酸化膜を熱酸化法にて形成する。次いで、ゲート絶縁膜5a及びLOCOS酸化膜2aの上にCVD法にてポリシリコン膜を成膜し、このポリシリコン膜をフォトリソグラフィー法及びドライエッチング法を用いて加工する。これにより、ゲート絶縁膜5a上にはゲート電極6aが形成される。   Next, as shown in FIG. 3B, a gate oxide film to be the gate insulating film 5a is formed in the active region of the silicon substrate by a thermal oxidation method. Next, a polysilicon film is formed on the gate insulating film 5a and the LOCOS oxide film 2a by a CVD method, and this polysilicon film is processed using a photolithography method and a dry etching method. Thereby, the gate electrode 6a is formed on the gate insulating film 5a.

その後、図3(c)に示すように、ゲート電極6a及びLOCOS酸化膜2aをマスクとして不純物イオンをイオン注入し、シリコン基板に熱処理を施す。これにより、シリコン基板にはソース・ドレイン領域の拡散層7aが形成される。   Thereafter, as shown in FIG. 3C, impurity ions are ion-implanted using the gate electrode 6a and the LOCOS oxide film 2a as a mask, and the silicon substrate is heat-treated. Thereby, the diffusion layer 7a of the source / drain region is formed in the silicon substrate.

以上、本発明の第2の実施形態においても第1の実施形態と同様の効果を得ることができる。さらに、図3(a)に示すアクティブ領域を、図1(a)に示すアクティブ領域1aの4角を切り欠いた形状とし、この形状のアクティブ領域にボロンイオンの追加注入を行っているため、P型不純物拡散層3aの面積を縮小することができる。これにより、図1(c)に示すP型不純物拡散層3に比べて実効チャネル部へのボロンイオンの拡散を抑制することができる。その結果、アクティブ領域のトランジスタの閾値電圧の増加や実効チャネル幅の減少を抑制することができる。   As described above, also in the second embodiment of the present invention, the same effect as that of the first embodiment can be obtained. Further, since the active region shown in FIG. 3A has a shape in which four corners of the active region 1a shown in FIG. 1A are cut out, boron ions are additionally implanted into the active region of this shape. The area of the P-type impurity diffusion layer 3a can be reduced. Thereby, the diffusion of boron ions to the effective channel portion can be suppressed as compared with the P-type impurity diffusion layer 3 shown in FIG. As a result, an increase in threshold voltage and a decrease in effective channel width of the transistors in the active region can be suppressed.

次に、本発明の第3の実施形態に係る半導体装置の製造方法について図4(a)〜(c)を参照しつつ説明する。   Next, a method for manufacturing a semiconductor device according to the third embodiment of the present invention will be described with reference to FIGS.

まず、図4(a)に示すように、シリコン基板にボロンイオンを注入することにより、シリコン基板にP型ウェル領域を形成する。その後、シリコン基板にLOCOS法により素子分離膜としてのLOCOS酸化膜2bを形成する。それにより、シリコン基板にはLOCOS酸化膜2bの内側に位置するアクティブ領域が形成される。この際、LOCOS酸化膜2bの内側に位置するアクティブ領域は、図1(a)に示すアクティブ領域の4角を図3(a)よりさらに大きく切り欠いた形状となるように形成される。その後、フォトリソグラフィー法によりシリコン基板上にアクティブ領域の端部が開口するようにレジストパターン4bを形成する。   First, as shown in FIG. 4A, boron ions are implanted into a silicon substrate to form a P-type well region in the silicon substrate. Thereafter, a LOCOS oxide film 2b as an element isolation film is formed on the silicon substrate by the LOCOS method. Thereby, an active region located inside the LOCOS oxide film 2b is formed on the silicon substrate. At this time, the active region located inside the LOCOS oxide film 2b is formed to have a shape in which the four corners of the active region shown in FIG. Thereafter, a resist pattern 4b is formed on the silicon substrate by photolithography so that the end of the active region is opened.

次いで、レジストパターン4b及びLOCOS酸化膜2bをマスクとして、シリコン基板にボロンイオンを注入し、その後、レジストパターン4bを剥離する。次いで、シリコン基板に注入されたボロンイオンを熱処理によって拡散させる。これにより、チャネル形成領域のゲート長Lより狭いアクティブ領域の端部にP型不純物拡散層3bが形成される。P型不純物拡散層3bの長さlはゲート長Lよりも小さく形成される(図4(b)参照)。なお、P型不純物拡散層3bのボロン濃度は、LOCOS酸化膜2を形成する前の濃度以上であれば良い。   Next, using the resist pattern 4b and the LOCOS oxide film 2b as a mask, boron ions are implanted into the silicon substrate, and then the resist pattern 4b is peeled off. Next, boron ions implanted into the silicon substrate are diffused by heat treatment. As a result, the P-type impurity diffusion layer 3b is formed at the end of the active region that is narrower than the gate length L of the channel formation region. The length l of the P-type impurity diffusion layer 3b is formed smaller than the gate length L (see FIG. 4B). Note that the boron concentration of the P-type impurity diffusion layer 3b may be equal to or higher than the concentration before the LOCOS oxide film 2 is formed.

次いで、図4(b)に示すように、シリコン基板のアクティブ領域にゲート絶縁膜5bとなるゲート酸化膜を熱酸化法にて形成する。次いで、ゲート絶縁膜5b及びLOCOS酸化膜2bの上にCVD法にてポリシリコン膜を成膜し、このポリシリコン膜をフォトリソグラフィー法及びドライエッチング法を用いて加工する。これにより、ゲート絶縁膜5b上にはゲート電極6bが形成される。このとき、ゲート電極6bはアクティブ領域の端部のP型不純物領域3bを覆うように形成される。   Next, as shown in FIG. 4B, a gate oxide film to be the gate insulating film 5b is formed in the active region of the silicon substrate by a thermal oxidation method. Next, a polysilicon film is formed on the gate insulating film 5b and the LOCOS oxide film 2b by a CVD method, and this polysilicon film is processed using a photolithography method and a dry etching method. Thereby, the gate electrode 6b is formed on the gate insulating film 5b. At this time, the gate electrode 6b is formed so as to cover the P-type impurity region 3b at the end of the active region.

その後、図4(c)に示すように、ゲート電極6b及びLOCOS酸化膜2bをマスクとして不純物イオンをイオン注入し、シリコン基板に熱処理を施す。これにより、シリコン基板にはソース・ドレイン領域の拡散層7bが形成される。   Thereafter, as shown in FIG. 4C, impurity ions are ion-implanted using the gate electrode 6b and the LOCOS oxide film 2b as a mask, and the silicon substrate is heat-treated. Thereby, the diffusion layer 7b of the source / drain region is formed in the silicon substrate.

以上、本発明の第3の実施形態においても第2の実施形態と同様の効果を得ることができる。さらに、図4(a)に示すアクティブ領域の4角を、図3(a)よりさらに大きく切り欠いた形状とし、この形状のアクティブ領域にボロンイオンの追加注入を行い、この追加注入したP型不純物拡散層3bをゲート電極6bの内部に位置させ、P型不純物拡散層3bをゲート電極6bによって完全に覆っている。つまりP型不純物拡散層3bの長さlをゲート長Lよりも小さくしている。それにより、ソースとドレイン間の電流経路を制限することができ、実効チャネル幅Wをほぼ確定させることができる。   As described above, also in the third embodiment of the present invention, the same effect as in the second embodiment can be obtained. Further, the four corners of the active region shown in FIG. 4 (a) are cut out to be larger than those in FIG. 3 (a), and boron ions are additionally implanted into the active region having this shape. Impurity diffusion layer 3b is positioned inside gate electrode 6b, and P-type impurity diffusion layer 3b is completely covered by gate electrode 6b. That is, the length 1 of the P-type impurity diffusion layer 3b is made smaller than the gate length L. Thereby, the current path between the source and the drain can be limited, and the effective channel width W can be almost determined.

次に、本発明の第4の実施形態に係る半導体装置の製造について図5(a)〜(c)を参照しつつ説明する。   Next, the manufacture of the semiconductor device according to the fourth embodiment of the present invention will be described with reference to FIGS.

まず、図5(a)に示すように、シリコン基板にボロンイオンを注入することにより、シリコン基板にP型ウェル領域を形成する。その後、シリコン基板にLOCOS法により素子分離膜としてのLOCOS酸化膜2cを形成する。それにより、シリコン基板にはLOCOS酸化膜2cの内側に位置するアクティブ領域が形成される。その後、フォトリソグラフィー法によりシリコン基板にアクティブ領域の端部が開口するようにレジストパターン4cを形成する。   First, as shown in FIG. 5A, boron ions are implanted into a silicon substrate to form a P-type well region in the silicon substrate. Thereafter, a LOCOS oxide film 2c as an element isolation film is formed on the silicon substrate by the LOCOS method. Thereby, an active region located inside the LOCOS oxide film 2c is formed on the silicon substrate. Thereafter, a resist pattern 4c is formed by photolithography so that the end of the active region is opened in the silicon substrate.

次いで、レジストパターン4c及びLOCOS酸化膜2cをマスクとして、シリコン基板にボロンイオンを注入し、その後、レジストパターン4cを剥離する。次いで、シリコン基板に注入されたボロンイオンを熱処理によって拡散させる。これにより、チャネル形成領域を含むアクティブ領域の端部にはP型不純物拡散層3cが形成され、このP型不純物拡散層3cは、図1(b)に示すP型不純物拡散層3に比べて面積が縮小されている。なお、P型不純物拡散層3cのボロン濃度は、LOCOS酸化膜2を形成する前の濃度以上であれば良い。   Next, using the resist pattern 4c and the LOCOS oxide film 2c as a mask, boron ions are implanted into the silicon substrate, and then the resist pattern 4c is peeled off. Next, boron ions implanted into the silicon substrate are diffused by heat treatment. As a result, a P-type impurity diffusion layer 3c is formed at the end of the active region including the channel formation region, and this P-type impurity diffusion layer 3c is compared with the P-type impurity diffusion layer 3 shown in FIG. The area has been reduced. Note that the boron concentration of the P-type impurity diffusion layer 3c may be equal to or higher than the concentration before the LOCOS oxide film 2 is formed.

次いで、図5(b)に示すように、シリコン基板1のアクティブ領域にゲート絶縁膜5cとなるゲート酸化膜を熱酸化法にて形成する。次いで、ゲート絶縁膜5c及びLOCOS酸化膜2cの上にCVD法にてポリシリコン膜を成膜し、このポリシリコン膜をフォトリソグラフィー法及びドライエッチング法を用いて加工する。これにより、ゲート絶縁膜5c上にはゲート電極6cが形成される。このとき、ゲート電極6cはアクティブ領域の端部のP型不純物拡散層3c上に位置される。   Next, as shown in FIG. 5B, a gate oxide film to be the gate insulating film 5c is formed in the active region of the silicon substrate 1 by a thermal oxidation method. Next, a polysilicon film is formed on the gate insulating film 5c and the LOCOS oxide film 2c by a CVD method, and this polysilicon film is processed using a photolithography method and a dry etching method. Thereby, the gate electrode 6c is formed on the gate insulating film 5c. At this time, the gate electrode 6c is located on the P-type impurity diffusion layer 3c at the end of the active region.

その後、図5(c)に示すように、ゲート電極6c及びLOCOS酸化膜2cをマスクとして不純物イオンをイオン注入し、シリコン基板1に熱処理を施す。これにより、シリコン基板1にはソース・ドレイン領域の拡散層7cが形成される。   Thereafter, as shown in FIG. 5C, impurity ions are ion-implanted using the gate electrode 6c and the LOCOS oxide film 2c as a mask, and the silicon substrate 1 is subjected to heat treatment. As a result, the diffusion layer 7 c of the source / drain region is formed in the silicon substrate 1.

以上、本発明の第4の実施形態においても第1の実施形態と同様の効果を得ることができる。さらに、P型不純物拡散層3cの面積を縮小することにより、図1(c)に示すP型不純物拡散層3に比べて実効チャネル部へのボロンイオンの拡散を抑制することができる。その結果、アクティブ領域のトランジスタの閾値電圧の増加や実効チャネル幅の減少を抑制することができる。   As described above, also in the fourth embodiment of the present invention, the same effect as that of the first embodiment can be obtained. Furthermore, by reducing the area of the P-type impurity diffusion layer 3c, the diffusion of boron ions to the effective channel portion can be suppressed as compared with the P-type impurity diffusion layer 3 shown in FIG. As a result, an increase in threshold voltage and a decrease in effective channel width of the transistors in the active region can be suppressed.

次に、本発明の第5の実施形態に係る半導体装置の製造方法について図6を参照しつつ説明する。   Next, a method for manufacturing a semiconductor device according to the fifth embodiment of the present invention will be described with reference to FIG.

図6に示すように、支持基板10、BOX層9及びSOI層8が順に積層されたSOI型半導体基板のSOI層8上にLOCOS酸化膜2d、アクティブ領域の端部のP型不純物領域3d、ゲート絶縁膜5d、ゲート電極6d及びソース・ドレイン領域の拡散層を、第1乃至第4の実施形態のいずれかの方法で形成する。   As shown in FIG. 6, the LOCOS oxide film 2d, the P-type impurity region 3d at the end of the active region, on the SOI layer 8 of the SOI type semiconductor substrate in which the support substrate 10, the BOX layer 9, and the SOI layer 8 are sequentially stacked. The gate insulating film 5d, the gate electrode 6d, and the diffusion layers of the source / drain regions are formed by any of the methods of the first to fourth embodiments.

以上、本発明の第5の実施形態においても第1乃至第4の実施形態のいずれかの効果と同様の効果を得ることができる。   As described above, also in the fifth embodiment of the present invention, the same effect as any one of the first to fourth embodiments can be obtained.

また、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば、上記第1乃至第5の実施形態では、素子分離領域の形態をLOCOS型分離としているが、素子分離領域の形態をSTI(Shallow Trench Isolation)型分離としても良い。   The present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention. For example, in the first to fifth embodiments, the element isolation region is LOCOS type isolation, but the element isolation region may be STI (Shallow Trench Isolation) type isolation.

各図は第1の実施形態に係る半導体装置の製造方法を説明する為の平面図。Each figure is a plan view for explaining the method for manufacturing the semiconductor device according to the first embodiment. 各図は第1の実施形態に係る半導体装置の製造方法を説明する為の断面図。Each drawing is a sectional view for explaining the method for manufacturing the semiconductor device according to the first embodiment. 各図は第2の実施形態に係る半導体装置の製造方法を説明する為の平面図。Each drawing is a plan view for explaining the method for manufacturing the semiconductor device according to the second embodiment. 各図は第3の実施形態に係る半導体装置の製造方法を説明する為の平面図。Each figure is a plan view for explaining the method for manufacturing a semiconductor device according to the third embodiment. 各図は第4の実施形態に係る半導体装置の製造方法を説明する為の平面図。Each drawing is a plan view for explaining the method for manufacturing a semiconductor device according to the fourth embodiment. 第5の実施形態に係る半導体装置の製造方法を説明する為の断面図。Sectional drawing for demonstrating the manufacturing method of the semiconductor device which concerns on 5th Embodiment.

符号の説明Explanation of symbols

1・・・シリコン基板、2,2a,2b,2c,2d・・・LOCOS酸化膜、3,3a,3b,3c,3d・・・P型不純物拡散層、4,4a,4b,4c,4d・・・レジストパターン、5,5a,5b,5c,5d・・・ゲート絶縁膜、6,6a,6b,6c,6d・・・ゲート電極、7,7a,7b,7c,7d・・・ソース・ドレイン領域、8・・・SOI層、9・・・BOX層、10・・・支持基板、11・・・ウェル領域 DESCRIPTION OF SYMBOLS 1 ... Silicon substrate, 2, 2a, 2b, 2c, 2d ... LOCOS oxide film, 3, 3a, 3b, 3c, 3d ... P-type impurity diffusion layer, 4, 4a, 4b, 4c, 4d ... Resist pattern, 5, 5a, 5b, 5c, 5d ... Gate insulating film, 6, 6a, 6b, 6c, 6d ... Gate electrode, 7, 7a, 7b, 7c, 7d ... Source Drain region, 8 ... SOI layer, 9 ... BOX layer, 10 ... support substrate, 11 ... well region

Claims (7)

ボロンイオンが導入された半導体基板に素子分離膜を形成する工程と、
前記素子分離膜の内側に位置するアクティブ領域におけるチャネル形成領域を含む端部にボロンイオンを注入することにより、前記アクティブ領域における前記端部にP型不純物領域を形成する工程と、
前記半導体基板の前記アクティブ領域上にゲート絶縁膜を形成する工程と、
前記P型不純物領域及び前記アクティブ領域の上に前記ゲート絶縁膜を介してゲート電極を形成する工程と、
前記素子分離膜及び前記ゲート電極をマスクとして不純物をイオン注入することにより、前記アクティブ領域にソース・ドレイン領域の拡散層を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。
Forming an element isolation film on a semiconductor substrate into which boron ions have been introduced;
Forming a P-type impurity region at the end portion of the active region by implanting boron ions into the end portion including the channel formation region in the active region located inside the element isolation film;
Forming a gate insulating film on the active region of the semiconductor substrate;
Forming a gate electrode on the P-type impurity region and the active region via the gate insulating film;
Forming a diffusion layer of a source / drain region in the active region by ion-implanting impurities using the element isolation film and the gate electrode as a mask;
A method for manufacturing a semiconductor device, comprising:
請求項1において、前記アクティブ領域の平面形状が長方形の角部を切り欠いた形状であることを特徴とする半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein the planar shape of the active region is a shape in which a rectangular corner is cut out. 請求項1又は2において、前記P型不純物領域は前記ゲート電極によって完全に覆われていることを特徴とする半導体装置の製造方法。   3. The method of manufacturing a semiconductor device according to claim 1, wherein the P-type impurity region is completely covered with the gate electrode. 請求項1において、前記アクティブ領域の平面形状が長方形であり、前記P型不純物領域は前記アクティブ領域の角部より内側に形成されていることを特徴とした半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein the planar shape of the active region is a rectangle, and the P-type impurity region is formed inside a corner of the active region. 請求項1乃至4のいずれか一項において、前記半導体基板がSOI型半導体基板であることを特徴とした半導体装置の製造方法。   5. The method for manufacturing a semiconductor device according to claim 1, wherein the semiconductor substrate is an SOI type semiconductor substrate. 請求項1乃至5のいずれか一項において、前記素子分離膜はLOCOS酸化膜又はSTIであることを特徴とする半導体装置の製造方法。   6. The method of manufacturing a semiconductor device according to claim 1, wherein the element isolation film is a LOCOS oxide film or an STI. ボロンイオンが導入された半導体基板に形成された素子分離膜と、
前記素子分離膜の内側に形成されたアクティブ領域と、
前記アクティブ領域におけるチャネル形成領域を含む端部にボロンイオンを注入することにより形成されたP型不純物領域と、
前記半導体基板の前記アクティブ領域上に形成されたゲート絶縁膜と、
前記P型不純物領域及び前記アクティブ領域の上に前記ゲート絶縁膜を介して形成されたゲート電極と、
前記アクティブ領域に形成されたソース・ドレイン領域の拡散層と、
を具備することを特徴とする半導体装置。
An element isolation film formed on a semiconductor substrate into which boron ions have been introduced;
An active region formed inside the device isolation film;
A P-type impurity region formed by implanting boron ions into an end portion including a channel formation region in the active region;
A gate insulating film formed on the active region of the semiconductor substrate;
A gate electrode formed on the P-type impurity region and the active region via the gate insulating film;
A diffusion layer of a source / drain region formed in the active region;
A semiconductor device comprising:
JP2008113928A 2008-04-24 2008-04-24 Semiconductor device, and method for manufacturing thereof Withdrawn JP2009267027A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008113928A JP2009267027A (en) 2008-04-24 2008-04-24 Semiconductor device, and method for manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008113928A JP2009267027A (en) 2008-04-24 2008-04-24 Semiconductor device, and method for manufacturing thereof

Publications (1)

Publication Number Publication Date
JP2009267027A true JP2009267027A (en) 2009-11-12

Family

ID=41392509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008113928A Withdrawn JP2009267027A (en) 2008-04-24 2008-04-24 Semiconductor device, and method for manufacturing thereof

Country Status (1)

Country Link
JP (1) JP2009267027A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011176115A (en) * 2010-02-24 2011-09-08 Oki Semiconductor Co Ltd Semiconductor device and manufacturing method of the same
JP2013168639A (en) * 2012-01-20 2013-08-29 Semiconductor Energy Lab Co Ltd Semiconductor device
CN109075165A (en) * 2016-03-04 2018-12-21 德克萨斯仪器股份有限公司 Mosfet transistor with steady subthreshold Value Operations
WO2022014152A1 (en) * 2020-07-13 2022-01-20 ソニーセミコンダクタソリューションズ株式会社 Semiconductor device and method for manufacturing semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5928379A (en) * 1982-08-10 1984-02-15 Toshiba Corp Manufacture of semiconductor device
JPH0786582A (en) * 1993-09-13 1995-03-31 Toshiba Corp Semiconductor device
JPH1070272A (en) * 1996-06-29 1998-03-10 Hyundai Electron Ind Co Ltd Semiconductor device and fabrication thereof
JP2001144189A (en) * 1999-11-17 2001-05-25 Nec Ic Microcomput Syst Ltd Semiconductor integrated circuit device and manufacturing method therefor
JP2003046088A (en) * 2001-07-31 2003-02-14 Sony Corp Semiconductor device and method of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5928379A (en) * 1982-08-10 1984-02-15 Toshiba Corp Manufacture of semiconductor device
JPH0786582A (en) * 1993-09-13 1995-03-31 Toshiba Corp Semiconductor device
JPH1070272A (en) * 1996-06-29 1998-03-10 Hyundai Electron Ind Co Ltd Semiconductor device and fabrication thereof
JP2001144189A (en) * 1999-11-17 2001-05-25 Nec Ic Microcomput Syst Ltd Semiconductor integrated circuit device and manufacturing method therefor
JP2003046088A (en) * 2001-07-31 2003-02-14 Sony Corp Semiconductor device and method of manufacturing the same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011176115A (en) * 2010-02-24 2011-09-08 Oki Semiconductor Co Ltd Semiconductor device and manufacturing method of the same
US8951874B2 (en) 2010-02-24 2015-02-10 Lapis Semiconductor Co., Ltd. Semiconductor device and manufacturing method thereof
US9287261B2 (en) 2010-02-24 2016-03-15 Lapis Semiconductor Co., Ltd. Semiconductor device and manufacturing method thereof
JP2013168639A (en) * 2012-01-20 2013-08-29 Semiconductor Energy Lab Co Ltd Semiconductor device
US9608124B2 (en) 2012-01-20 2017-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10326026B2 (en) 2012-01-20 2019-06-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN109075165A (en) * 2016-03-04 2018-12-21 德克萨斯仪器股份有限公司 Mosfet transistor with steady subthreshold Value Operations
JP2019507507A (en) * 2016-03-04 2019-03-14 日本テキサス・インスツルメンツ合同会社 MOSFET transistor with robust subthreshold operation
JP7116275B2 (en) 2016-03-04 2022-08-10 テキサス インスツルメンツ インコーポレイテッド MOSFET transistor with robust subthreshold operation
CN109075165B (en) * 2016-03-04 2023-09-05 德克萨斯仪器股份有限公司 MOSFET transistor with robust subthreshold operation
WO2022014152A1 (en) * 2020-07-13 2022-01-20 ソニーセミコンダクタソリューションズ株式会社 Semiconductor device and method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
JP5605134B2 (en) Semiconductor device and manufacturing method thereof
TWI624059B (en) Semiconductor device and method of manufacturing the same
JP5125036B2 (en) Manufacturing method of semiconductor device
JP2007189224A (en) Semiconductor integrated circuit element capable of improving integration degree, and manufacturing method therefor
JP5772068B2 (en) Semiconductor device and manufacturing method thereof
JP4305610B2 (en) Manufacturing method of semiconductor device
KR101762080B1 (en) Semiconductor device
JP5821174B2 (en) Manufacturing method of semiconductor device
JP2009267027A (en) Semiconductor device, and method for manufacturing thereof
JP2009158621A (en) Semiconductor device
JP4005055B2 (en) Semiconductor device and manufacturing method thereof
JP2007335704A (en) Field-effect transistor and method of manufacturing the same
US20090114957A1 (en) Semiconductor device and method of manufacturing the same
JP4656854B2 (en) Manufacturing method of semiconductor device
JP2005327902A (en) Semiconductor device and manufacturing method therefor
JP5205779B2 (en) Semiconductor device manufacturing method and semiconductor device
JP5434489B2 (en) Manufacturing method of semiconductor device
KR100632043B1 (en) Method for manufacturing mos transistor
JP2007287791A (en) Semiconductor device and manufacturing method thereof
JP4989076B2 (en) Manufacturing method of semiconductor device
JP2005209836A (en) Method for manufacturing semiconductor device
US8435844B2 (en) Semiconductor device manufacturing method
JP2011181582A (en) Method for manufacturing semiconductor device
JP2010016282A (en) Semiconductor device and method of manufacturing the same
JP2005217061A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20110401

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130131

A131 Notification of reasons for refusal

Effective date: 20130205

Free format text: JAPANESE INTERMEDIATE CODE: A131

A761 Written withdrawal of application

Effective date: 20130325

Free format text: JAPANESE INTERMEDIATE CODE: A761