JP2009260857A - 信号伝送系内での自動終端処理方式およびこの方式を備えた信号伝送端末 - Google Patents

Abstract

【課題】信号伝送系内で最終段の信号伝送端末に対する終端処理を失念するおそれが全くない終端処理方式を提供する。
【解決手段】複数の信号伝送端末１１，１２，１３をシリアル接続した信号伝送系１４内で最終段の信号伝送端末１３に信号反射防止の終端処理を行う方式であり、各信号伝送端末１１，１２，１３内部のＣＰＵ１５に、後段側に向け応答を要求する機能と、該後段側から応答を受信する機能と、上記要求に対する応答を受信しないときに、当該自己の端末出力部を自動終端処理する機能を設け、信号伝送端末１３は上記応答を受信できないことで信号伝送系１４内では最終段の信号伝送端末であると判断でき、該自己の端末出力部１６ａを終端抵抗１８，１９にて自動終端処理する。
【選択図】図１

Description

本発明は、複数の信号伝送端末をシリアル接続した信号伝送系内において最終段のデータ信号伝送端末を終端抵抗により終端処理する方式およびこの方式を備えた信号伝送端末に関するものである。

信号伝送系として例えばＲＳ−４８５インターフェースによる高速型のデジタル信号伝送系がある。このインターフェースについては、ＥＩＡ（Electronics Industries Association)により規格化されたＲＳ−２３２、ＲＳ−４２２、ＲＳ−４２３、ＲＳ−４４９及びＲＳ−４８５等が知られている。そしてＲＳ−４８５は、ＲＳ−４２２の改良版とされている。このＲＳ−４８５によるデジタル信号伝送系にあっては、高速でデータが伝送される為に、インピーダンス不整合があると、伝送信号の多重反射が発生し、伝送信号の波形歪が生じ、伝送エラー（信号誤り等）が発生する。

以下、図３を参照して従来の終端処理方式を説明すると、各信号伝送端末１，２，３は、シリアルに接続されて１つの信号伝送系４を構築している。このような信号伝送系４においては、一般的に、最終段の信号伝送端末３はインピーダンス整合のため終端抵抗７で終端処理すなわちその端末出力部３ａと信号伝送系４内のアース６とを終端抵抗７で接続するようになっている。この終端処理は、最終段の信号伝送端末３から前段側へ信号等がインピーダンス不整合により反射して信号伝送系４内にデータ誤り等のある信号が伝送されてしまうことを防止したものである。

しかしながら、終端抵抗は往々にしてその接続を失念することがあり、終端処理がされてなくて信号伝送系における通信が不安定化してしていることがよく経験される。この終端抵抗の接続を失念しないよう技術者が万全を期するとしてもその失念を完全に防止することも困難であるのが現状となっている。

なお、終端抵抗に関して例えば特許文献１等を参照することができる。
特開平０６−１０４７９５号公報 特開２０００−７８２０９号公報

本発明は、上記した信号伝送系内で最終段の信号伝送端末に対する終端処理を失念するおそれが全くない終端処理方式を提供するものである。

本発明による終端処理方式は、複数の信号伝送端末をシリーズ接続した信号伝送系内において最終段の信号伝送端末を信号反射防止の終端処理を行う方式であって、各信号伝送端末に、後段側に向け応答を要求する機能と、該後段側から応答を受信する機能と、上記要求に対する応答を受信しないときに、当該自己の端末出力部を自動終端処理する機能とを設けた、ことを特徴とするものである。

上記信号伝送端末は、その名称に限定されるものでない。端末は装置とも、ユニットとも、その他に適宜に言い換えることができるものである。

本発明では、各信号伝送端末には、後段側に向け応答を要求すると共に、該後段側から応答を受信しないときは、当該自身の端末出力部を自動終端処理する機能を設けたので、ユーザ自身が信号伝送系内で最終段の信号伝送端末に対しての終端処理を失念するようなおそれがない。

本発明において、好ましい態様は、各信号伝送端末は、信号反射防止のターミネータとして終端抵抗を内蔵し、上記終端抵抗を用いて自動終端処理することが可能になっていることである。この終端処理に終端抵抗を用いる。この抵抗は、厚膜、薄膜の抵抗を問わない。また、半導体材料からなる抵抗でもよい。

本発明において、好ましい態様は、各信号伝送端末に、端末出力部を、上記応答を受信するときは後段側に、また、上記応答を受信しないときは終端抵抗側に接続切り換えする手段を備えることである。

本発明において、好ましい態様は、上記手段を、他の信号伝送端末と通信インターフェースを介して信号伝送処理を行うＣＰＵと、このＣＰＵにより制御されるリレー回路とで構成することである。

本発明において、好ましい態様は、抵抗値が異なる複数の終端抵抗を含み、上記ＣＰＵは、上記終端処理に際しては複数の終端抵抗の中からインピーダンス整合に適合する終端抵抗を選択することができるようになっていることである。

本発明による信号伝送端末は、他の信号伝送端末にシリアル接続されて信号伝送系を構築する信号伝送端末であって、信号伝送処理を行うＣＰＵと、このＣＰＵを他の信号伝送端末のＣＰＵとのインターフェースをする通信インターフェースと、信号伝送端末の出力部を終端する終端抵抗と、を備え、上記ＣＰＵは、後段の信号伝送端末のＣＰＵに応答を要求する信号の送信と、この要求信号に対する該後段の信号伝送端末からの応答信号の受信とを行う一方、前段の信号伝送端末のＣＰＵからの要求信号の受信と、この要求信号に応答して前段側への応答信号の送信とを行い、かつ、後段側から要求信号の送信に対する応答信号の受信が無いときは自身が信号伝送系内で最終段の信号伝送端末であると判断して上記終端抵抗で終端処理する、ことを特徴とするものである。

本発明によれば、信号伝送系内で最終段の信号伝送端末に対する終端処理を失念するおそれが全くない終端処理方式を提供することができる。

以下、添付した図面を参照して、本発明の実施の形態に係る信号伝送系内の最終段の信号伝送端末に対する終端処理方式を詳細に説明する。

図１に実施の形態の終端処理方式を実施する信号伝送系を示す。同図を参照して、複数の、この実施の形態では３つの信号伝送端末１１，１２，１３が、シリアルに接続されて１つの信号伝送系１４を構築している。信号伝送端末１１，１２，１３は、それぞれ、ＣＰＵ１５と、通信インターフェース１６と、リレー回路１７と、複数の終端抵抗１８，１９と、を内蔵し、各信号伝送端末１１，１２，１３それぞれの通信インターフェース１６はＲＳ４８５等の信号伝送ケーブル２２で接続されている。各信号伝送端末１１，１２，１３のＣＰＵ１５は、互いの通信インターフェース１６を介して信号を相互に伝送処理するようになっている。そして、上記実施の形態では、信号伝送端末１３がこの信号伝送系１４内では最終段の信号伝送端末となっている。

リレー回路１７は、駆動回路１７１と、リレーコイル１７２と、リレー接点１７３とを備える。駆動回路１７１は、ＣＰＵ１５からの制御信号に応答してリレーコイル１７２を通電制御する。リレーコイル１７２は、通電されると、リレー接点１７３を駆動する。

リレー接点１７３は、通信インターフェース１６の出力部１６ａに接続された可動接点ｍｃと、後段側の信号伝送端末１１，１２，１３の通信インターフェース１６に接続される固定接点ｓｃ１と、第１終端抵抗１８に接続された固定接点ｓｃ２と、第２終端抵抗１９に接続された固定接点ｓｃ３を含む。

可動接点ｍｃは、リレーコイル１７２に通電されていないときは、固定接点ｓｃ１−ｓｃ３のうち、固定接点ｓｃ１に接続していて、リレーコイル１７２に通電されると、固定接点ｓｃ２，ｓｃ３に接続されるようになっている。この場合、リレーコイル１７２の通電制御で、可動接点ｍｃは、固定接点ｓｃ２，ｓｃ３のいずれか一方に選択接続される。この選択接続は、ＣＰＵ１５がインピーダンス整合に必要な抵抗値を備えた終端抵抗１８，１９に関する内部データを有しており、このデータに従い、リレー駆動回路１７１にリレー制御信号を与え、リレー駆動回路１７１は、その制御信号に対応した通電で上記選択接続のための駆動を行うことができるようになっている。

以上の構成において、実施の形態では、上記した信号伝送系１４内において最終段の信号伝送端末１３において自動的に信号反射防止のための終端処理を行うようにしたことを特徴とする。

以下、説明すると、まず、各信号伝送端末１１，１２，１３それぞれのＣＰＵ１５は、自身からみて、後段側となる信号伝送端末に向け応答を要求する要求信号を通信ポートＯＵＴから送信出力する機能と、該後段側からの応答信号ＩＮを通信ポートＩＮに受信入力する機能と、上記要求信号ＯＵＴに対する応答信号ＩＮを受信しないときに、当該自己の端末出力部１６ａを自動終端処理する機能とを有するようにそのプログラムが組み込まれている。

そして、例えば、信号伝送端末１２の場合、そのＣＰＵ１５は、通信ポートＯＵＴから後段側の信号伝送端末１３のＣＰＵ１５の通信ポートＩＮに要求信号を送信出力すると、信号伝送端末１３のＣＰＵ１５は自身からみて前段側である信号伝送端末１２のＣＰＵの通信ポートＩＮに応答信号を送信する。信号伝送端末１２においては、後段側の信号伝送端末１３から応答信号ＩＮを受信入力することができるので、自身は、信号伝送系１４内で最終段の信号伝送端末ではないと判断することができる。

この場合、信号伝送端末１２のＣＰＵ１５は、図２（ａ）で示すように、自身のリレー回路１７に対してそれに対応した制御信号を出力する。リレー回路１７は、この制御信号に応答して、駆動回路１７１によりリレーコイル１７２に通電することで、リレー接点１７３における可動接点ｍｃを固定接点ｓｃ１に接続する。これにより、当該信号伝送端末１２においては、信号伝送端末１２の通信インターフェース１６の出力部１６ａは、後段の信号伝送端末１３の通信インターフェース１６に接続され、信号伝送が行われる。

次に、信号伝送端末１３の場合、そのＣＰＵ１５は、その通信ポートＯＵＴから後段側に存在しない信号伝送端末に要求信号を送信出力するために、後段側からは応答信号を受信入力することができないので、当該自身は、信号伝送系１４内で最終段の信号伝送端末であると判断することができる。

この場合、信号伝送端末１３のＣＰＵ１５は、図２（ｂ）で示すように、リレー回路１７に対してそれに対応した制御信号を出力する。リレー回路１７は、この制御信号に応答して、駆動回路１７１によりリレーコイル１７２を通電してリレー接点１７３における可動接点ｍｃを固定接点ｓｃ２またはｓｃ３に接続する。

これにより、当該信号伝送端末１３においては、通信インターフェース１６の出力部１６ａが終端抵抗１８または１９を介してアース側に接続されるので、信号伝送端末１３の通信インターフェース１６の出力部１６ａは、終端処理されることとなる。なお、信号伝送端末１３のＣＰＵ１５は、いずれの終端抵抗１８，１９に接続するかの選択は、予め、その接続に必要なデータに従い、行うこととなる。

以上説明したように実施の形態では、各信号伝送端末１１，１２，１３それぞれのＣＰＵ１５に、後段側に向け応答を要求する機能と、該後段側から応答を受信する機能と、上記要求に対する応答を受信しないときに、通信インタフェース１６の出力部を終端抵抗１８，１９で自動終端処理する機能とを設けたので、従来のように信号伝送端末１３の出力部を終端処理し忘れるようなことがなくなる。

図１は本発明の実施の形態に係る終端処理方式を実施する信号伝送系の回路図である。 図２（ａ）は図１の信号伝送端末１２の要部を拡大して示す図、図２（ｂ）は図１の信号伝送端末１３の要部を拡大して示す図である。 図３は従来の信号伝送系の回路図である。

符号の説明

１１，１２，１３ 信号伝送端末
１４ 信号伝送系
１５ ＣＰＵ
ＯＵＴ 要求信号送信用の通信ポート
ＩＮ 応答信号受信用の通信ポート
１６ 通信インターフェース
１７ リレー回路
１７１ 駆動回路
１７２ リレーコイル
１７３ リレー接点
ｍｃ 可動接点
ｓｃ１−ｓｃ３ 固定接点
１８，１９ 終端抵抗
２２ 信号伝送ケーブル

Claims (6)

1. 複数の信号伝送端末をシリアル接続した信号伝送系内において最終段の信号伝送端末に信号反射防止の終端処理を行う方式において、
   各信号伝送端末に、後段側に向け応答を要求する機能と、該後段側から応答を受信する機能と、上記要求に対する応答を受信しないときに、当該自己の端末出力部を自動終端処理する機能とを設けた、終端処理方式。
2. 各信号伝送端末は、終端抵抗を内蔵し、上記終端抵抗を用いて自動終端処理することが可能になっている、請求項１に記載の終端処理方式。
3. 各信号伝送端末に、端末出力部を、上記応答を受信するときは後段側に、また、上記応答を受信しないときは終端抵抗側に、接続切り換えする手段、を備えた、請求項２に記載の終端処理方式。
4. 上記接続切り換えする手段を、内蔵する通信インターフェースを介して他の信号伝送端末と信号伝送を行うＣＰＵと、このＣＰＵにより制御されるリレー回路とで構成した、請求項３に記載の終端処理方式。
5. 抵抗値が異なる複数の終端抵抗を含み、上記ＣＰＵは、上記終端処理に際しては複数の終端抵抗の中からインピーダンス整合に適合する終端抵抗を選択することができるようになっている、請求項４に記載の終端処理方式。
6. 他の信号伝送端末にシリアル接続されて信号伝送系を構築する信号伝送端末であって、
   当該信号伝送端末は、
   信号伝送処理を行うＣＰＵと、
   このＣＰＵを他の信号伝送端末のＣＰＵとのインタフェースをする通信インタフェースと、
   信号伝送端末の出力部を終端する終端抵抗と、を備え、
   上記ＣＰＵは、
   後段の信号伝送端末のＣＰＵに応答を要求する信号の送信とこの要求信号に対する該後段の信号伝送端末からの応答信号の受信とを行う一方、
   前段の信号伝送端末のＣＰＵからの要求信号の受信とこの要求信号に応答して前段側への応答信号の送信とを行い、かつ、
   後段側から要求信号の送信に対する応答信号の受信が無いときは自身が信号伝送系内で最終段の信号伝送端末であると判断して上記終端抵抗で終端処理する、信号伝送端末。

Images