JP2009258992A - 不揮発性メモリ装置及びlsi装置 - Google Patents
不揮発性メモリ装置及びlsi装置 Download PDFInfo
- Publication number
- JP2009258992A JP2009258992A JP2008107205A JP2008107205A JP2009258992A JP 2009258992 A JP2009258992 A JP 2009258992A JP 2008107205 A JP2008107205 A JP 2008107205A JP 2008107205 A JP2008107205 A JP 2008107205A JP 2009258992 A JP2009258992 A JP 2009258992A
- Authority
- JP
- Japan
- Prior art keywords
- address
- security code
- input
- physical
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Storage Device Security (AREA)
Abstract
【解決手段】入力されたセキュリティコード****とセキュリティコード保存メモリ22内のセキュリティコード****とが一致した場合、CPU1から入力された論理アドレス○○○○とアドレスメモリ21内の物理先頭アドレス****とに基づいて、正しい物理アドレス※※※※(=****+○○○○)を算出し、この正しい物理アドレス※※※※及び入力された読出/書込命令に基づいて、正しい物理アドレス※※※※に対応するデータ△△△△をフラッシュメモリ部10から読出/書込みする。このように、セキュリティコードが一致した場合にアドレスメモリ21から物理先頭アドレスを読み出すので、不正コピーを阻止できる。また、入力される論理アドレスと、メモリ部10の物理アドレスとが異なるため、メモリ部全体の書き換え頻度を均等にでき、長寿命化を図り得る。
【選択図】 図2
Description
第1〜第4の局面によれば、セキュリティコードが一致した場合にアドレス記憶手段から物理先頭アドレス又は物理アドレスを読み出した後に、得られた正しい物理アドレスでメモリ部にアクセスする構成により、不正コピーを阻止することができる。
(第1の実施形態)
図1は本発明の第1の実施形態に係るLSI装置の構成を示す模式図であり、図2はこのLSI装置が有する不揮発性メモリ装置の構成を示す模式図である。このLSI装置は、CPU1がアドレスバス2、データバス3及びコントロールバス4を個別に介して不揮発性メモリ装置100に接続されており、各バス2〜4を介して不揮発性メモリ装置100にデータを読出/書込する機能と、通常のプログラム処理機能とをもっている。
CPU1は、バス4,3を介してコード設定命令及びセキュリティコードを不揮発性メモリ装置100に入力する。
CPU1は、バス3,2,4を介してセキュリティコード****、論理アドレス○○○○及び読出/書込命令を不揮発性メモリ装置100に入力する。なお、読出命令又は書込命令のうち、書込命令の場合には、この後、後述するステップST14に合わせたタイミングでCPU1は書込みデータをデータバス3に送出する。
図7は本発明の第2の実施形態に係るLSI装置の構成を示す模式図であり、図8はこのLSI装置が有する不揮発性メモリ装置の構成を示す模式図であって、前述した図面とほぼ同一部分には同一符号を付してその詳しい説明を省略し、ここでは異なる部分について主に述べる。なお、以下の各実施形態も同様にして重複した説明を省略する。
CPU1は、バス4,3を介してコード設定命令及びセキュリティコードを不揮発性メモリ装置100に入力する。
CPU1は、バス3,2,4を介してセキュリティコード****、論理アドレス○○○○及び読出/書込命令を不揮発性メモリ装置100に入力する。なお、読出命令又は書込命令のうち、書込命令の場合には、この後、後述するステップST37に合わせたタイミングでCPU1は書込みデータをデータバス3に送出する。また、CPU1は、専用線5を介してシステムコード####を不揮発性メモリ装置100に入力する。
図11は本発明の第3の実施形態に係る不揮発性メモリ装置の構成を示す模式図であり、この不揮発性メモリ装置は図1に示したようにLSI装置に設けられている。
CPU1は、バス4,3を介してコード設定命令及びセキュリティコードを不揮発性メモリ装置100に入力する。
CPU1は、バス3,2,4を介してセキュリティコード****、論理アドレス○○○○及び読出/書込命令を不揮発性メモリ装置100に入力する。なお、読出命令又は書込命令のうち、書込命令の場合には、この後、後述するステップST54又はST55に合わせたタイミングでCPU1は書込みデータをデータバス3に送出する。
図14は本発明の第4の実施形態に係る不揮発性メモリ装置の構成を示す模式図であり、この不揮発性メモリ装置は図7に示したようにLSI装置に設けられている。
CPU1は、バス4,3を介してコード設定命令及びセキュリティコードを不揮発性メモリ装置100に入力する。
CPU1は、バス3,2,4を介してセキュリティコード****、論理アドレス○○○○及び読出/書込命令を不揮発性メモリ装置100に入力する。なお、読出命令又は書込命令のうち、書込命令の場合には、この後、後述するステップST75に合わせたタイミングでCPU1は書込みデータをデータバス3に送出する。また、CPU1は、専用線5を介してシステムコード####を不揮発性メモリ装置100に入力する。
Claims (5)
- 物理アドレスに対応してデータを保持する読出/書込可能なメモリ部を備えた不揮発性メモリ装置であって、
物理先頭アドレスを記憶するためのアドレス記憶手段と、
セキュリティコードを記憶するためのセキュリティコード記憶手段と、
コード設定命令及びセキュリティコードが入力されると、当該セキュリティコードを前記セキュリティコード記憶手段に書き込む手段と、
前記セキュリティコード記憶手段内のセキュリティコードに基づいて前記物理先頭アドレスを決定し、当該決定した物理先頭アドレスを前記アドレス記憶手段に書き込む手段と、
入力されたセキュリティコード、論理アドレス及び読出/書込命令を受け付ける手段と、
前記入力されたセキュリティコードと前記セキュリティコード記憶手段内のセキュリティコードとを比較する手段と、
この比較の結果、両者が一致した場合、前記入力された論理アドレスと前記アドレス記憶手段内の物理先頭アドレスとに基づいて、物理アドレスを算出する手段と、
この算出した物理アドレス及び前記入力された読出/書込命令を前記メモリ部に送出する手段と、
前記比較の結果、両者が不一致の場合、前記入力された論理アドレス又は偽のアドレスと、前記読出/書込命令とを前記メモリ部に送出する手段と、
を備えたことを特徴とする不揮発性メモリ装置。 - 物理アドレスに対応してデータを保持する読出/書込可能なメモリ部を備えた不揮発性メモリ装置であって、
物理先頭アドレスの各部分が置換されてなる被置換物理先頭アドレスを記憶するためのアドレス記憶手段と、
システムコード毎に、配線パターン情報が記憶された配線パターン記憶手段と、
入力される切替信号に基づいて配線パターンを切替可能な切替部を有し、当該配線パターン上に送出された物理先頭アドレスの各部分が前記切替部により置換されてなる被置換物理先頭アドレスを前記アドレス記憶手段に伝送するための配線手段と、
セキュリティコードを記憶するためのセキュリティコード記憶手段と、
コード設定命令及びセキュリティコードが入力されると、当該セキュリティコードを前記セキュリティコード記憶手段に書き込む手段と、
システムコードが入力されると、前記入力されたシステムコードに基づいて、前記配線パターン記憶手段から読み出した配線パターン情報に対応する切替信号を前記切替部に入力すると共に、前記セキュリティコード記憶手段内のセキュリティコードに基づいて物理先頭アドレスを決定し、当該決定した物理先頭アドレスを、前記切替信号が入力された配線手段を介して前記被置換物理先頭アドレスとして前記アドレス記憶手段に書き込む手段と、
入力されたセキュリティコード、システムコード、論理アドレス及び読出/書込命令を受け付ける手段と、
前記入力されたセキュリティコードと前記セキュリティコード記憶手段内のセキュリティコードとを比較する手段と、
この比較の結果、両者が一致した場合、前記入力されたシステムコードに基づいて、前記配線パターン記憶手段から読み出した配線パターン情報に対応する切替信号を前記切替部に入力すると共に、前記切替信号が入力された配線手段を介して前記アドレス記憶手段内の被置換物理先頭アドレスを物理先頭アドレスとして読み出す第1の物理アドレス読出手段と、
前記第1の物理アドレス読出手段により読み出された物理アドレスと前記入力された論理アドレスとに基づいて、物理アドレスを算出する第1の物理アドレス算出手段と、
前記比較の結果、両者が不一致の場合、前記切替信号を入力せずに、前記配線手段を介して前記アドレス記憶手段から被置換物理先頭アドレスを読み出す第2の物理アドレス読出手段と、
前記第2の物理アドレス読出手段により読み出された被置換物理先頭アドレスと前記入力された論理アドレスとに基づいて、物理アドレスを算出する第2の物理アドレス算出手段と、
前記第1又は第2の物理アドレス算出手段により算出された物理アドレス及び前記入力された読出/書込命令を前記メモリ部に送出する手段と、
を備えたことを特徴とする不揮発性メモリ装置。 - 物理アドレスに対応してデータを保持する読出/書込可能なメモリ部を備えた不揮発性メモリ装置であって、
論理アドレスに関連付けて物理アドレスを記憶するためのアドレス記憶手段と、
セキュリティコードを記憶するためのセキュリティコード記憶手段と、
コード設定命令及びセキュリティコードが入力されると、当該セキュリティコードを前記セキュリティコード記憶手段に書き込む手段と、
前記セキュリティコード記憶手段内のセキュリティコードに基づいて物理アドレスを決定し、当該決定した物理アドレスを当該物理アドレスとは異なる値の論理アドレスに関連付けるように前記アドレス記憶手段に書き込む手段と、
入力されたセキュリティコード、論理アドレス及び読出/書込命令を受け付ける手段と、
前記入力されたセキュリティコードと前記セキュリティコード記憶手段内のセキュリティコードとを比較する手段と、
この比較の結果、両者が一致した場合、前記入力された論理アドレスを前記アドレス記憶手段に送出して当該アドレス記憶手段から物理アドレスを読み出す手段と、
この読み出した物理アドレス及び前記入力された読出/書込命令を前記メモリ部に送出する手段と、
前記比較の結果、両者が不一致の場合、前記入力された論理アドレス又は偽のアドレスと、前記読出/書込命令とを前記メモリ部に送出する手段と、
を備えたことを特徴とする不揮発性メモリ装置。 - 物理アドレスに対応してデータを保持する読出/書込可能なメモリ部を備えた不揮発性メモリ装置であって、
論理アドレスの各部分が置換されてなる被置換論理アドレスに物理アドレスを関連付けて記憶するためのアドレス記憶手段と、
システムコード毎に、配線パターン情報が記憶された配線パターン記憶手段と、
入力される切替信号に基づいて配線パターンを切替可能な切替部を有し、当該配線パターン上に送出された論理アドレスの各部分が前記切替部により置換されてなる被置換論理アドレスを前記アドレス記憶手段に伝送するための配線手段と、
セキュリティコードを記憶するためのセキュリティコード記憶手段と、
コード設定命令及びセキュリティコードが入力されると、当該セキュリティコードを前記セキュリティコード記憶手段に書き込む手段と、
前記セキュリティコード記憶手段内のセキュリティコードに基づいて物理アドレスを決定し、当該決定した物理アドレスを被置換論理アドレスに関連付けるように前記アドレス記憶手段に書き込む手段と、
入力されたセキュリティコード、システムコード、論理アドレス及び読出/書込命令を受け付ける手段と、
前記入力されたセキュリティコードと前記セキュリティコード記憶手段内のセキュリティコードとを比較する手段と、
この比較の結果、両者が一致した場合、前記入力されたシステムコードに基づいて、前記配線パターン記憶手段から読み出した配線パターン情報に対応する切替信号を前記切替部に入力すると共に、前記入力された論理アドレスを、前記切替信号が入力された配線手段を介して被置換論理アドレスとしてアドレス記憶手段に送出して当該アドレス記憶手段から物理アドレスを読み出す第1の物理アドレス読出手段と、
前記比較の結果、両者が不一致の場合、前記切替信号を入力せずに、前記入力された論理アドレスを前記配線手段からアドレス記憶手段に送出して当該アドレス記憶手段から物理アドレスを読み出す第2の物理アドレス読出手段と、
前記第1又は第2の物理アドレス読出手段により読み出された物理アドレス及び前記入力された読出/書込命令を前記メモリ部に送出する手段と、
を備えたことを特徴とする不揮発性メモリ装置。 - 請求項1乃至請求項4のいずれか1項に記載の不揮発性メモリ装置を備えたことを特徴とするLSI装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008107205A JP5083010B2 (ja) | 2008-04-16 | 2008-04-16 | 不揮発性メモリ装置及びlsi装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008107205A JP5083010B2 (ja) | 2008-04-16 | 2008-04-16 | 不揮発性メモリ装置及びlsi装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009258992A true JP2009258992A (ja) | 2009-11-05 |
JP5083010B2 JP5083010B2 (ja) | 2012-11-28 |
Family
ID=41386331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008107205A Expired - Fee Related JP5083010B2 (ja) | 2008-04-16 | 2008-04-16 | 不揮発性メモリ装置及びlsi装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5083010B2 (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6486393A (en) * | 1987-09-28 | 1989-03-31 | Nec Corp | Memory card |
JPH05130252A (ja) * | 1991-11-05 | 1993-05-25 | Hitachi Ltd | デイジタル信号受け渡しシステムとデイジタル音声信号処理回路及び信号変換回路 |
JPH06195268A (ja) * | 1992-12-25 | 1994-07-15 | Fujitsu Ltd | Icメモリカード及びそのデータ保護方法及び装置 |
JPH0869357A (ja) * | 1994-08-26 | 1996-03-12 | Teac Corp | ディスク記録再生装置 |
JPH1097468A (ja) * | 1996-09-19 | 1998-04-14 | Toshiba Corp | データ記録再生装置及びセキュリティ管理方法 |
JP2001117821A (ja) * | 1999-10-22 | 2001-04-27 | Sony Corp | 記録媒体、編集装置、記録システム |
JP2001211162A (ja) * | 2000-01-26 | 2001-08-03 | Sony Corp | データ処理システム、記録デバイス、およびデータ処理方法、並びにプログラム提供媒体 |
JP2002351742A (ja) * | 2001-03-28 | 2002-12-06 | Shansun Technology Co | データ保護装置 |
JP2005149262A (ja) * | 2003-11-18 | 2005-06-09 | Renesas Technology Corp | 情報処理装置 |
-
2008
- 2008-04-16 JP JP2008107205A patent/JP5083010B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6486393A (en) * | 1987-09-28 | 1989-03-31 | Nec Corp | Memory card |
JPH05130252A (ja) * | 1991-11-05 | 1993-05-25 | Hitachi Ltd | デイジタル信号受け渡しシステムとデイジタル音声信号処理回路及び信号変換回路 |
JPH06195268A (ja) * | 1992-12-25 | 1994-07-15 | Fujitsu Ltd | Icメモリカード及びそのデータ保護方法及び装置 |
JPH0869357A (ja) * | 1994-08-26 | 1996-03-12 | Teac Corp | ディスク記録再生装置 |
JPH1097468A (ja) * | 1996-09-19 | 1998-04-14 | Toshiba Corp | データ記録再生装置及びセキュリティ管理方法 |
JP2001117821A (ja) * | 1999-10-22 | 2001-04-27 | Sony Corp | 記録媒体、編集装置、記録システム |
JP2001211162A (ja) * | 2000-01-26 | 2001-08-03 | Sony Corp | データ処理システム、記録デバイス、およびデータ処理方法、並びにプログラム提供媒体 |
JP2002351742A (ja) * | 2001-03-28 | 2002-12-06 | Shansun Technology Co | データ保護装置 |
JP2005149262A (ja) * | 2003-11-18 | 2005-06-09 | Renesas Technology Corp | 情報処理装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5083010B2 (ja) | 2012-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7461268B2 (en) | E-fuses for storing security version data | |
JP4489030B2 (ja) | プロセッサ内にセキュアな起動シーケンスを提供する方法および装置 | |
US8719595B2 (en) | Semiconductor device including encryption section, semiconductor device including external interface, and content reproduction method | |
JP4160625B1 (ja) | 誤り検出制御システム | |
JP4568196B2 (ja) | プロセッサ、コンピュータシステムおよび認証方法 | |
TW449688B (en) | Microcomputer provided with flash memory and method of storing program into flash memory | |
JP5204997B2 (ja) | 遊技機用チップ | |
US6408387B1 (en) | Preventing unauthorized updates to a non-volatile memory | |
JP2006164273A (ja) | 保安ブート装置及び方法 | |
JP2008065430A (ja) | 半導体装置およびicカード | |
JP2008152549A (ja) | メモリ装置、およびメモリ装置のパスワード記憶方法 | |
JP4537003B2 (ja) | レジスタ内容の不正操作からコンピュータを保護するための方法及びこの方法を実施するためのコンピュータ | |
JP2004259385A (ja) | 半導体記憶装置 | |
JP2005332221A (ja) | 記憶装置 | |
JP5083010B2 (ja) | 不揮発性メモリ装置及びlsi装置 | |
JP2009146008A (ja) | メモリ装置、メモリ書込み装置、メモリシステムおよびメモリ書込み方法 | |
JP2000235523A (ja) | 電子式データ処理用回路装置 | |
JP4828996B2 (ja) | 情報処理装置及びそれを用いたセキュリティ解除プログラムの不正実行禁止方法 | |
JP2005266952A (ja) | メモリカード制御装置、半導体メモリカード、カードインターフェースコントローラ、及び半導体メモリカードの認証方法 | |
JP7210238B2 (ja) | 情報処理装置、情報処理装置の制御方法、及び、プログラム | |
JP2008181375A (ja) | 半導体記憶装置 | |
JP2008226442A (ja) | 半導体記憶装置 | |
JP2007064762A (ja) | 半導体装置、テストモード制御回路 | |
JP2011150495A (ja) | 記憶装置 | |
JP2008299930A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110322 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120315 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120820 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5083010 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |