JP2009253699A - Driver circuit for semiconductor device - Google Patents

Driver circuit for semiconductor device Download PDF

Info

Publication number
JP2009253699A
JP2009253699A JP2008099789A JP2008099789A JP2009253699A JP 2009253699 A JP2009253699 A JP 2009253699A JP 2008099789 A JP2008099789 A JP 2008099789A JP 2008099789 A JP2008099789 A JP 2008099789A JP 2009253699 A JP2009253699 A JP 2009253699A
Authority
JP
Japan
Prior art keywords
semiconductor element
drive circuit
diode
gate
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008099789A
Other languages
Japanese (ja)
Inventor
Masaki Ishigaki
将紀 石垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2008099789A priority Critical patent/JP2009253699A/en
Publication of JP2009253699A publication Critical patent/JP2009253699A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a driver circuit for a semiconductor device which surely reduces switching noise that is caused accompanied with high-speed current cutoff of a switching element capable of high-speed turning-off, and is capable of stably operating the driver circuit system of the switching element. <P>SOLUTION: The driver circuit for a semiconductor device includes a feedback circuit 10 wherein the cathode of a diode Dr is connected to the gate of a semiconductor device Q, the anode of the diode is connected to the source of the semiconductor device, and a resistor Rr is inserted and connected between the gate and the cathode or between the source and the anode. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、半導体素子の駆動回路に関する。   The present invention relates to a drive circuit for a semiconductor element.

従来から、半導体素子としてドレイン、ゲート、ソースを備えたMOS電界効果型トランジスタと、ソースとソース端子間に接続されている浮遊インダクタンスと、ソース端子とゲート間に接続され、ゲート側にカソードが接続された単方向ダイオードとを有し、浮遊インダクタンスに高電圧高速サージが印加されたとき、単方向ダイオードを介して、MOS電界効果トランジスタをオン状態にすることができるように調整し、高電圧高速サージに対してもラッチアップを抑制することができるようにした絶縁ゲート型半導体装置が知られている(例えば、特許文献1参照)。
特開2004−79892号公報
Conventionally, a MOS field effect transistor having a drain, a gate and a source as a semiconductor element, a floating inductance connected between the source and the source terminal, a connection between the source terminal and the gate, and a cathode connected to the gate side The high-voltage high-speed is adjusted so that the MOS field-effect transistor can be turned on via the unidirectional diode when a high-voltage high-speed surge is applied to the stray inductance. 2. Description of the Related Art An insulated gate semiconductor device that can suppress latch-up against a surge is also known (see, for example, Patent Document 1).
JP-A-2004-78992

しかしながら、上述の特許文献1に記載の構成では、高電圧高速サージが印加されたときに、素子のオン状態が長く継続してしまい、スイッチング素子のオン・オフ状態を変化させる駆動回路系を不安定にしてしまう場合があるという問題があった。また、逆に、浮遊インダクタンスの値が小さい場合には、素子がオン状態になりにくく、その調整が困難であるという問題があった。   However, in the configuration described in Patent Document 1 described above, when a high-voltage and high-speed surge is applied, the on-state of the element continues for a long time, and a drive circuit system that changes the on / off state of the switching element is not used. There was a problem that it might become stable. On the other hand, when the value of the floating inductance is small, there is a problem that the element is difficult to be turned on and its adjustment is difficult.

そこで、本発明は、高速ターンオフが可能なスイッチング素子の高速な電流遮断に伴い発生するスイッチングノイズを確実に低減するとともに、スイッチング素子の駆動回路系を安定に動作させることができる半導体素子の駆動回路を提供することを目的とする。   SUMMARY OF THE INVENTION Therefore, the present invention provides a semiconductor element drive circuit capable of reliably reducing switching noise generated due to high-speed current interruption of a switching element capable of high-speed turn-off and stably operating a drive circuit system of the switching element. The purpose is to provide.

上記目的を達成するため、第1の発明に係る半導体素子の駆動回路は、
前記半導体素子のゲートにダイオードのカソードを接続し、前記半導体素子のソースに前記ダイオードのアノードを接続するとともに、
前記ゲートと前記カソードとの間又は前記ソースと前記アノードとの間に抵抗が挿入接続されたフィードバック回路を有することを特徴とする。
In order to achieve the above object, a drive circuit for a semiconductor device according to a first aspect of the present invention includes:
A cathode of a diode is connected to the gate of the semiconductor element, and an anode of the diode is connected to a source of the semiconductor element;
And a feedback circuit in which a resistor is inserted and connected between the gate and the cathode or between the source and the anode.

これにより、半導体素子のターンオフ時に発生するスイッチングノイズに同期させてゲートにオン信号を与え、半導体素子を減衰抵抗として用いることでスイッチングノイズを低減することができるとともに、抵抗により半導体素子がオンとなる期間が一瞬となるように調整することができ、半導体素子の駆動回路系を安定に動作させることができる。   Accordingly, an on signal is given to the gate in synchronization with switching noise generated when the semiconductor element is turned off, and the switching noise can be reduced by using the semiconductor element as an attenuation resistor, and the semiconductor element is turned on by the resistance. The period can be adjusted to be instantaneous, and the drive circuit system of the semiconductor element can be stably operated.

第2の発明は、第1の発明に係る半導体素子の駆動回路において、
前記半導体素子は、ユニポーラ構造の半導体素子であることを特徴とする。
A second invention is a drive circuit for a semiconductor device according to the first invention.
The semiconductor element is a semiconductor element having a unipolar structure.

これにより、高速動作が可能なユニポーラ構造の半導体素子についても素子のターンオフ時のスイッチングノイズを抑制することができ、アクティブゲート制御回路を高速の半導体素子にも適用することができる。   As a result, even in a unipolar semiconductor element capable of high-speed operation, switching noise when the element is turned off can be suppressed, and the active gate control circuit can be applied to a high-speed semiconductor element.

第3の発明は、第1又は第2の発明に係る半導体素子の駆動回路において、
前記半導体素子は、MOSFETであることを特徴とする。
A third invention is a drive circuit for a semiconductor device according to the first or second invention.
The semiconductor element is a MOSFET.

これにより、高速動作が可能なMOSFETを用いて、スイッチング損失が少なく安定な動作の駆動回路を実現させることができる。   As a result, a driving circuit having a stable operation with little switching loss can be realized by using a MOSFET capable of high-speed operation.

第4の発明は、第1〜3のいずれかの発明に係る半導体素子の駆動回路において、
前記ダイオードは、ショットキーバリアダイオード又はショットキーバリアダイオード以上の動作速度を有する高速ダイオードであることを特徴とする。
A fourth invention is a drive circuit for a semiconductor device according to any one of the first to third inventions,
The diode is a Schottky barrier diode or a high-speed diode having an operation speed higher than that of a Schottky barrier diode.

これにより、半導体素子のターンオフ時に発生するスイッチングノイズに確実に同期させてゲートにオン信号を与えることができ、アクティブゲート制御を確実に実行することができる。   As a result, an ON signal can be given to the gate in synchronization with switching noise generated when the semiconductor element is turned off, and active gate control can be reliably performed.

第5の発明は、第1〜4のいずれかの発明に係る半導体素子の駆動回路において、
前記抵抗は、前記半導体素子のスイッチングオフ時に、前記フィードバック回路により前記ゲートに供給される電流が、発振を起こさない大きさに設定されたことを特徴とする。
A fifth invention is a drive circuit for a semiconductor device according to any one of the first to fourth inventions,
The resistor is set such that the current supplied to the gate by the feedback circuit is not oscillated when the semiconductor element is switched off.

これにより、半導体素子が一瞬だけオンとなり、半導体素子の駆動回路系のスイッチング動作を確実に安定化させることができる。   As a result, the semiconductor element is turned on for a moment, and the switching operation of the drive circuit system of the semiconductor element can be reliably stabilized.

第6の発明は、第1〜5のいずれかの発明に係る半導体素子の駆動回路において、
前記半導体素子のドレインと前記ソースとの間には、スナバコンデンサが接続されていることを特徴とする。
A sixth invention is a drive circuit for a semiconductor element according to any one of the first to fifth inventions,
A snubber capacitor is connected between the drain of the semiconductor element and the source.

これにより、高周波のスイッチングノイズを抑制しつつ、サージ電圧の発生も抑制することができる。   Thereby, generation | occurrence | production of a surge voltage can also be suppressed, suppressing high frequency switching noise.

第7の発明は、第6の発明に係る半導体素子の駆動回路において、
前記半導体素子及び前記ダイオードは、モジュールに収容され、
前記抵抗及び前記スナバコンデンサは、前記モジュールの外部に設けられたことを特徴とする。
A seventh invention is a drive circuit for a semiconductor element according to the sixth invention,
The semiconductor element and the diode are accommodated in a module,
The resistor and the snubber capacitor are provided outside the module.

これにより、後付けでモジュール内の駆動回路が適切に動作するように設定を行うことができる。   Thereby, it is possible to perform setting so that the drive circuit in the module operates properly later.

第8の発明に係る半導体素子の駆動回路は、モジュール内に収容された半導体装置の駆動回路であって、
前記半導体素子のゲートにダイオードのカソードを接続し、前記半導体素子のソースに前記ダイオードのアノードを接続したフィードバック回路を有し、
前記ダイオードのオン抵抗は、前記半導体素子のスイッチングオフ時に、前記フィードバック回路により前記ゲートに供給される電流が、発振を起こさない大きさに設定されたことを特徴とする。
A drive circuit for a semiconductor element according to an eighth invention is a drive circuit for a semiconductor device housed in a module,
A feedback circuit in which a cathode of a diode is connected to a gate of the semiconductor element, and an anode of the diode is connected to a source of the semiconductor element;
The on-resistance of the diode is set such that the current supplied to the gate by the feedback circuit does not oscillate when the semiconductor element is switched off.

これにより、回路構成を簡素にし、部品点数を減らすことができる。   Thereby, the circuit configuration can be simplified and the number of parts can be reduced.

本発明によれば、半導体素子のターンオフ時に発生するスイッチングノイズを低減することができるとともに、半導体素子の駆動回路系を安定動作させることができる。   According to the present invention, it is possible to reduce the switching noise generated when the semiconductor element is turned off and to stably operate the drive circuit system of the semiconductor element.

以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。   The best mode for carrying out the present invention will be described below with reference to the drawings.

図1は、本発明を適用した実施例1に係る半導体素子の駆動回路50の全体構成図である。図1において、実施例1に係る半導体素子の駆動回路50は、半導体素子Qと、フィードバック回路10とを備える。半導体素子Qには、必要に応じて、スナバコンデンサCsが接続されてよい。実施例1においては、スナバコンデンサCsが接続された例について説明する。フィードバック回路10は、ダイオードDrと、抵抗Rrとを含む。   FIG. 1 is an overall configuration diagram of a semiconductor element drive circuit 50 according to a first embodiment to which the present invention is applied. In FIG. 1, the semiconductor element drive circuit 50 according to the first embodiment includes a semiconductor element Q and a feedback circuit 10. A snubber capacitor Cs may be connected to the semiconductor element Q as necessary. In the first embodiment, an example in which a snubber capacitor Cs is connected will be described. The feedback circuit 10 includes a diode Dr and a resistor Rr.

また、本実施例に係る半導体素子Qの駆動回路50は、関連構成要素として、ゲートドライブ回路20を備えてよい。更に、本実施例に係る半導体素子Qの駆動回路50においては、半導体素子Q内に寄生的に存在する入力容量Cissと、出力容量Cossが等価回路的に示されている。同様に、配線に寄生的に存在するインダクタンスとして、ドレイン側配線インダクタンスLsd、ソース側配線インダクタンスLssが等価回路として示されている。また、ドレイン側配線インダクタンスLsdの上方には配線インダクタンスLs1、ソース側配線インダクタンスLssの下方には配線インダクタンスLs2が同様に示されている。また、半導体素子Qの端子として、ドレイン端子drainと、ゲート端子gateと、信号用ソース端子source(sig)と、主回路ソース端子source(power)が示されている。   Further, the drive circuit 50 of the semiconductor element Q according to the present embodiment may include the gate drive circuit 20 as a related component. Furthermore, in the drive circuit 50 for the semiconductor element Q according to the present embodiment, the input capacitance Ciss and the output capacitance Coss that exist parasitically in the semiconductor element Q are shown in an equivalent circuit. Similarly, a drain side wiring inductance Lsd and a source side wiring inductance Lss are shown as equivalent circuits as inductances parasitic on the wiring. Similarly, the wiring inductance Ls1 is shown above the drain side wiring inductance Lsd, and the wiring inductance Ls2 is shown below the source side wiring inductance Lss. As terminals of the semiconductor element Q, a drain terminal drain, a gate terminal gate, a signal source terminal source (sig), and a main circuit source terminal source (power) are shown.

半導体素子Qは、ゲートに電圧が印加されることにより、オン・オフ動作を行うスイッチング素子である。半導体素子Qは、IGBTよりも高速に動作するスイッチング素子が適用されてよく、例えば、電流遮断が高速なユニポーラ構造の半導体素子が適用されてもよい。本実施例に係る半導体素子Qの駆動回路においては、半導体素子Qは、電流を急峻に遮断でき、IGBTよりも高速動作が可能なユニポーラ構造のn型パワーMOSFETが適用されており、IGBTよりも高速にスイッチング動作を行うことができる。また、半導体素子Qは、実施例1においてはn型MOSFETが適用されているので、ゲートに所定電圧以上の正電圧が印加されることにより、半導体素子Qはオンとなり導通するように構成されている。   The semiconductor element Q is a switching element that performs an on / off operation when a voltage is applied to a gate. As the semiconductor element Q, a switching element that operates at a higher speed than the IGBT may be applied. For example, a semiconductor element having a unipolar structure in which current interruption is fast may be applied. In the drive circuit of the semiconductor element Q according to the present embodiment, the semiconductor element Q is applied with an n-type power MOSFET having a unipolar structure capable of cutting off current sharply and capable of operating at a higher speed than the IGBT. Switching operation can be performed at high speed. Further, since the n-type MOSFET is applied to the semiconductor element Q in the first embodiment, the semiconductor element Q is turned on and becomes conductive when a positive voltage higher than a predetermined voltage is applied to the gate. Yes.

半導体素子Qは、寄生的な入力容量Cissと出力容量Cossを有する。これは、半導体素子Qの特性により、定められる容量である。   The semiconductor element Q has a parasitic input capacitance Ciss and an output capacitance Coss. This is a capacitance determined by the characteristics of the semiconductor element Q.

スナバコンデンサは、サージ電圧抑制用のコンデンサである。高速のサージ電圧が半導体素子Qに印加されたときに、発生する電流を吸収してこれを抑制する。   The snubber capacitor is a capacitor for suppressing a surge voltage. When a high-speed surge voltage is applied to the semiconductor element Q, the generated current is absorbed and suppressed.

ドレイン側配線インダクタンスLsd及びソース側配線インダクタンスLssは、配線に寄生的に存在するインダクタンスであるが、本実施例に係る半導体素子Qの駆動回路50においては、配線インダクタンスLssに発生する誘導起電力を有効に活用してスイッチングノイズの低減を行う。この点の詳細については、後述する。なお、配線インダクタンスLs1、Ls2も、配線に寄生的に存在するインダクタンスである。   The drain side wiring inductance Lsd and the source side wiring inductance Lss are inductances that exist parasitically in the wiring. However, in the drive circuit 50 of the semiconductor element Q according to the present embodiment, the induced electromotive force generated in the wiring inductance Lss is generated. Effectively reduce switching noise. Details of this point will be described later. The wiring inductances Ls1 and Ls2 are also inductances that exist parasitically in the wiring.

フィードバック回路10は、半導体素子Qのターンオフ時に発生する高周波振動(スイッチングノイズ)を半導体素子Qのゲートにフィードバックして、半導体素子Qにオン信号を付与するための回路である。この点、詳細については、後述する。   The feedback circuit 10 is a circuit for feeding back an on signal to the semiconductor element Q by feeding back high frequency vibration (switching noise) generated when the semiconductor element Q is turned off to the gate of the semiconductor element Q. Details of this point will be described later.

ゲート駆動回路20は、半導体素子Qをスイッチング駆動するための回路であり、図1においては、等価回路として、スイッチS1、S2が示されている。上述のように、半導体素子Qのゲートに所定のゲート電圧を印加することにより、半導体素子Qのスイッチング制御を行うが、図1においては、スイッチS1をオンかつスイッチ2をオフにして半導体素子Qをオンとし、スイッチS1をオフかつスイッチS2をオンにして半導体素子Qをオフに制御する。   The gate drive circuit 20 is a circuit for driving the semiconductor element Q to be switched. In FIG. 1, switches S1 and S2 are shown as equivalent circuits. As described above, switching control of the semiconductor element Q is performed by applying a predetermined gate voltage to the gate of the semiconductor element Q. In FIG. 1, the switch S1 is turned on and the switch 2 is turned off to turn on the semiconductor element Q. Is turned on, the switch S1 is turned off and the switch S2 is turned on to control the semiconductor element Q to be turned off.

次に、図3乃至図5を用いて、本実施例に係る半導体素子Qの駆動回路50の適用が有効である例について説明する。   Next, an example in which the application of the drive circuit 50 for the semiconductor element Q according to the present embodiment is effective will be described with reference to FIGS.

図3は、図1の本実施例に係る半導体素子Qの駆動回路50から、フィードバック回路10を取り除いた比較例に係る半導体素子Qの駆動回路150を示した図である。個々の構成要素は、図1について説明済みであるので、その説明は省略する。   FIG. 3 is a diagram showing a driving circuit 150 for a semiconductor element Q according to a comparative example in which the feedback circuit 10 is removed from the driving circuit 50 for the semiconductor element Q according to the present embodiment shown in FIG. The individual components have already been described with reference to FIG.

図4は、図3に係る半導体素子Qの駆動回路150の動作波形を示した図である。図4(a)は、スナバコンンデンサCsがない場合の動作波形図であり、図4(b)は、スナバコンデンサCsがある場合の動作波形図である。また、図4において、横軸は総て時間t〔s〕であり、縦軸は、Vgがゲート電圧、ichが半導体素子Qを流れるチャネル電流、idがドレイン電流、Vdsがドレイン−ソース間電圧、issがソース電流を示している。   FIG. 4 is a diagram showing operation waveforms of the drive circuit 150 of the semiconductor element Q according to FIG. FIG. 4A is an operation waveform diagram when the snubber capacitor Cs is not provided, and FIG. 4B is an operation waveform diagram when the snubber capacitor Cs is provided. In FIG. 4, the horizontal axis represents time t [s], and the vertical axis represents Vg as the gate voltage, ich as the channel current flowing through the semiconductor element Q, id as the drain current, and Vds as the drain-source voltage. , Iss indicates the source current.

図3及び図4(a)において、半導体素子Qがオン状態(t<t1)のとき、周囲の配線インダクタンスLs1、Ls2、ドレイン側配線インダクタンスLsd及びソース側配線インダクタンスLssに電流が流れている。図4(a)のスナバコンデンサCsが無い場合には、半導体素子Qがターンオフすると(t=t1)、半導体素子Qを流れるチャネル電流ichが遮断されて、半導体素子Qの出力容量Cossと、配線インダクタンスLs1、Ls2、ドレイン側配線インダクタンスLsd及びソース側配線インダクタンスLssによる共振が発生する。このとき、出力容量Cossに発生する共振電圧(サージ電圧)が大きくなると、半導体素子Qが破壊するおそれがある。   3 and 4A, when the semiconductor element Q is in the ON state (t <t1), current flows through the surrounding wiring inductances Ls1, Ls2, the drain side wiring inductance Lsd, and the source side wiring inductance Lss. In the case where the snubber capacitor Cs in FIG. 4A is not provided, when the semiconductor element Q is turned off (t = t1), the channel current ich flowing through the semiconductor element Q is cut off, and the output capacitance Coss of the semiconductor element Q and the wiring Resonance is generated by the inductances Ls1, Ls2, the drain side wiring inductance Lsd, and the source side wiring inductance Lss. At this time, if the resonance voltage (surge voltage) generated in the output capacitance Coss increases, the semiconductor element Q may be destroyed.

そこで、図4(b)のように、出力容量Cossより大きな静電容量を有するスナバコンデンサCsを接続すると、id及びVdsを見ると分かるように、サージ電圧を抑制することができる。しかしながら、ターンオフ時(t=t1)にichが遮断されたとき、出力容量Coss、ドレイン側配線インダクタンスLsd、ソース側配線インダクタンスLss、スナバコンデンサCsを介した新たな共振回路が形成されているので、issに示されるように、図4(a)と異なる共振が発生する。   Therefore, as shown in FIG. 4B, when a snubber capacitor Cs having a capacitance larger than the output capacitance Coss is connected, the surge voltage can be suppressed as can be seen from id and Vds. However, when ich is cut off at the time of turn-off (t = t1), a new resonance circuit is formed via the output capacitance Coss, drain side wiring inductance Lsd, source side wiring inductance Lss, and snubber capacitor Cs. As shown by iss, resonance different from that in FIG.

ここで、半導体素子Qには、パワーMOSFETが適用されており、IGBTと比較して小型であり、ソース側配線インダクタンスLss、ドレイン側配線インダクタンスLsd及び出力容量Cossを小さく設計するので、IGBTのスイッチングで発生するスイッチングノイズよりも高い周波数を有するスイッチングノイズを発生し易いという性質を有する。   Here, a power MOSFET is applied to the semiconductor element Q, which is smaller than the IGBT and designed to have a small source-side wiring inductance Lss, drain-side wiring inductance Lsd, and output capacitance Coss. It is easy to generate switching noise having a higher frequency than the switching noise generated in the above.

図5は、図4(b)で発生する高周波共振(スイッチングノイズ)ihfを説明するための、図3に係る半導体素子Qの駆動回路150の高周波等価回路図である。図5において、Ronは、半導体素子Q(パワーMOSFET)のオン抵抗を模擬しており、ゲート電圧Vgによって変化する。また、スイッチングノイズihfは、半導体素子Qが完全にターンオフすると、オン抵抗Ron=∞となり、スイッチングノイズihfは、スナバコンデンサCs−ドレイン側配線インダクタンスLsd−出力容量Coss−ソース側配線インダクタンスLssを還流する。ここで、スナバコンデンサCs≫出力容量Cossのとき、スイッチングノイズihfは、ドレイン側配線インダクタンスLsd、ソース側配線インダクタンスLss−出力抵抗Coss−オン抵抗Ronの並列共振とみなせる。よって、半導体素子Qを再度ターンオンしてオン抵抗Ronを小さくすることができれば、スイッチングノイズを減衰させることができる。   FIG. 5 is a high-frequency equivalent circuit diagram of the drive circuit 150 of the semiconductor element Q according to FIG. 3 for explaining the high-frequency resonance (switching noise) ihf generated in FIG. In FIG. 5, Ron simulates the on-resistance of the semiconductor element Q (power MOSFET), and changes depending on the gate voltage Vg. Further, the switching noise ihf becomes ON resistance Ron = ∞ when the semiconductor element Q is completely turned off, and the switching noise ihf circulates the snubber capacitor Cs−the drain side wiring inductance Lsd−the output capacitance Coss−the source side wiring inductance Lss. . Here, when snubber capacitor Cs >> output capacitance Coss, switching noise ihf can be regarded as parallel resonance of drain side wiring inductance Lsd, source side wiring inductance Lss−output resistance Coss−on resistance Ron. Therefore, switching noise can be attenuated if the semiconductor element Q is turned on again to reduce the on-resistance Ron.

図5で説明した点を踏まえて、図1に戻るとともに図2を用いて、本実施例に係る半導体素子Qの駆動回路50について説明する。図2は、図1の本実施例に係る半導体素子Qの駆動回路50の動作波形を示した図である。図5において説明したように、スイッチングノイズihfが発生したときに、半導体素子Qを再度ターンオンすることができれば、発生した並列共振を小さくし、スイッチングノイズihfを減衰させることができる。半導体素子Qに、このような動作を行わせるべく、図1の本実施例に係る半導体素子Qの駆動回路50においては、フィードバック回路10が設けられている。   Based on the points described in FIG. 5, the driving circuit 50 for the semiconductor element Q according to the present embodiment will be described with reference to FIG. FIG. 2 is a diagram showing operation waveforms of the drive circuit 50 of the semiconductor element Q according to the present embodiment of FIG. As described with reference to FIG. 5, if the semiconductor element Q can be turned on again when the switching noise ihf is generated, the generated parallel resonance can be reduced and the switching noise ihf can be attenuated. In order to cause the semiconductor element Q to perform such an operation, the feedback circuit 10 is provided in the drive circuit 50 of the semiconductor element Q according to the present embodiment of FIG.

図1において、フィードバック回路10を形成するダイオードDrと、抵抗Rrが半導体素子Qのゲートとソースとの間に接続されている。ソースは、信号用ソース端子source(sig)と主回路ソース端子source(power)の2種類があるが、ダイオードDrは、主回路ソース端子source(power)側に接続されている。また、ダイオードDrは、カソードが半導体素子Qのゲートに接続され、アノードがソースに接続されている。ダイオードDrと抵抗Rrは、直列接続されており、図1においては、ダイオードDrのカソードと半導体素子Qのゲートとの間に挿入接続されているが、これは、アノードと半導体素子Qのソースとの間に挿入接続されていてもよい。   In FIG. 1, a diode Dr forming a feedback circuit 10 and a resistor Rr are connected between a gate and a source of a semiconductor element Q. There are two types of sources: a signal source terminal source (sig) and a main circuit source terminal source (power). The diode Dr is connected to the main circuit source terminal source (power) side. The diode Dr has a cathode connected to the gate of the semiconductor element Q and an anode connected to the source. The diode Dr and the resistor Rr are connected in series. In FIG. 1, the diode Dr and the resistor Rr are inserted and connected between the cathode of the diode Dr and the gate of the semiconductor element Q. May be inserted and connected.

次に、図1及び図2を用いて、本実施例に係る半導体素子Qの駆動回路50の動作について説明する。図2は、実施例1に係る半導体素子Qの駆動回路50の動作波形を示した図である。図2において、Vgはゲート電圧、ichはチャネル電流、idはドレインに流れ込む電流、Vdsはドレイン−ソース間電圧、ihfはスイッチングノイズ(電流)、irは共振電流を示す。   Next, the operation of the drive circuit 50 for the semiconductor element Q according to the present embodiment will be described with reference to FIGS. FIG. 2 is a diagram illustrating operation waveforms of the drive circuit 50 of the semiconductor element Q according to the first embodiment. 2, Vg is a gate voltage, ich is a channel current, id is a current flowing into the drain, Vds is a drain-source voltage, ihf is switching noise (current), and ir is a resonance current.

図2(a)は、比較対象となる従来の動作波形を示した図である。図1及び図2(a)において、ゲート電圧Vgがターンオフされると、チャネル電流ichが流れなくなり、ドレインにも電流idが流れ込まなくなる。しかしながら、図1において示されるように、電磁誘導作用により、出力容量Cossを電流が流れてドレイン−ソース間電圧Vdsが発生し、これはスナバコンデンサCsにより抑制されるが、このときドレイン側配線インダクタンスLsd、ソース側配線インダクタンスLss、出力容量Coss及びスナバコンデンサCs間で別の共振が発生し、スイッチングノイズihfが発生してしまう。   FIG. 2A is a diagram showing a conventional operation waveform to be compared. 1 and 2A, when the gate voltage Vg is turned off, the channel current ich does not flow, and the current id does not flow into the drain. However, as shown in FIG. 1, due to electromagnetic induction action, current flows through the output capacitance Coss to generate the drain-source voltage Vds, which is suppressed by the snubber capacitor Cs. At this time, the drain side wiring inductance Another resonance occurs among Lsd, source-side wiring inductance Lss, output capacitance Coss, and snubber capacitor Cs, and switching noise ihf is generated.

ここで、フィードバック回路10が存在しなければ、スイッチングノイズihfが図2(a)のように残ってしまうが、本実施例に係る半導体素子Qの駆動回路においては、スイッチングノイズihfが発生したときに、電磁誘導作用により、配線インダクタンスLssの両端に下側が高電位となる誘導起電力が発生し、この誘導起電力により発生した電圧による電流が、ダイオードDr及び抵抗Rrを介して半導体素子Qのゲートに流れ込むフィードバック回路10を形成している。ソース側配線インダクタンスLssから半導体素子Qのゲートに向かって電流が流れると、半導体素子Qの入力容量Cissに電荷が蓄積され、ゲート電圧Vgが上昇する。そして、ゲート電圧Vgの上昇により、半導体素子Qがオンすると、スイッチングノイズihfは、半導体素子Qのオン抵抗Ronにより電力消費され、スイッチングノイズihfを抑制することができる。   Here, if the feedback circuit 10 does not exist, the switching noise ihf remains as shown in FIG. 2A. However, when the switching noise ihf occurs in the driving circuit of the semiconductor element Q according to the present embodiment. In addition, due to electromagnetic induction, an induced electromotive force having a high potential at the lower side is generated at both ends of the wiring inductance Lss, and a current due to the voltage generated by the induced electromotive force is applied to the semiconductor element Q via the diode Dr and the resistor Rr. A feedback circuit 10 that flows into the gate is formed. When a current flows from the source-side wiring inductance Lss toward the gate of the semiconductor element Q, charges are accumulated in the input capacitance Ciss of the semiconductor element Q, and the gate voltage Vg increases. When the semiconductor element Q is turned on due to an increase in the gate voltage Vg, the switching noise ihf is consumed by the on-resistance Ron of the semiconductor element Q, and the switching noise ihf can be suppressed.

図2(b)は、実施例1に係る半導体素子Qの駆動回路50の動作波形を示した図である。つまり、本実施例に係る半導体素子Qの駆動回路50のフィードバック回路10により、スイッチングノイズにより発生した誘導起電力が、半導体素子Qのゲートにフィードバックされた場合の動作波形を示した図である。図2(b)において、ゲート電圧Vgが下降中に、半導体素子Qがオンした間だけ高くなり、同じタイミングでチャネル電流ichが流れていることが示されている。また、同じタイミングで共振電流irが流れ、それにより、スイッチングノイズihfが抑制されていることが示されている。このように、本実施例に係る半導体素子Qの駆動回路50によれば、スイッチングノイズihfが発生したときに、これを配線インダクタンスLssにより発生する誘導起電力により検出し、この検出信号に同期させてゲート電圧にオン信号を与えることにより半導体素子Qをオンさせ、半導体素子Qのオン抵抗Ronによりスイッチングノイズihfを減衰させることができる。つまり、半導体素子Qが高速にターンオフし、高周波のスイッチングノイズihfが発生しても、これに同期させてスイッチングノイズihfを減衰させるフィードバック制御を自動的に行うことができるので、高速かつ低損失なターンオフ動作を行うことが可能となる。なお、ソース側配線インダクタンスLssで発生した誘導起電力による電流を迅速に半導体素子Qのゲートにフィードバックする観点から、ダイオードDrは、周波数特性の良好な高速なダイオードDrが適用されることが好ましく、例えば、ショットキーバリアダイオード等が適用されてもよい。その他、通常のPINダイオードよりも高速であり、ショットキーバリアダイオードに近いレベル又はそれ以上の高速のダイオードDrであれば、種々のダイオードDrを適用することができる。   FIG. 2B is a diagram illustrating operation waveforms of the drive circuit 50 for the semiconductor element Q according to the first embodiment. That is, it is an illustration showing an operation waveform when the induced electromotive force generated by the switching noise is fed back to the gate of the semiconductor element Q by the feedback circuit 10 of the driving circuit 50 of the semiconductor element Q according to the present embodiment. FIG. 2B shows that the channel current ich flows at the same timing when the gate voltage Vg is decreasing and increases only while the semiconductor element Q is turned on. In addition, it is shown that the resonance current ir flows at the same timing, thereby suppressing the switching noise ihf. As described above, according to the driving circuit 50 for the semiconductor element Q according to the present embodiment, when the switching noise ihf is generated, it is detected by the induced electromotive force generated by the wiring inductance Lss and is synchronized with this detection signal. By applying an ON signal to the gate voltage, the semiconductor element Q can be turned on, and the switching noise ihf can be attenuated by the ON resistance Ron of the semiconductor element Q. That is, even when the semiconductor element Q is turned off at high speed and high-frequency switching noise ihf is generated, feedback control for attenuating the switching noise ihf can be automatically performed in synchronization with this, so that high speed and low loss can be achieved. A turn-off operation can be performed. From the viewpoint of quickly feeding back the current due to the induced electromotive force generated in the source side wiring inductance Lss to the gate of the semiconductor element Q, it is preferable that the diode Dr is a high-speed diode Dr with good frequency characteristics. For example, a Schottky barrier diode or the like may be applied. In addition, various diodes Dr can be applied as long as the diode Dr is faster than a normal PIN diode and is at a level close to or higher than that of a Schottky barrier diode.

図6は、実施例1に係る半導体素子Qの駆動回路50のフィードバック時の動作を説明するための等価回路図である。図6において、図1で示された半導体素子Qは、可変抵抗Ronで置き換えられている。また、Zgは、図1におけるゲート駆動回路20のスイッチS2の出力インピーダンスであり、ターンオフ時の入力容量Cissに対する放電抵抗となる。他の構成要素は、図1に示した半導体素子Qの駆動回路50と同様である。   FIG. 6 is an equivalent circuit diagram for explaining an operation at the time of feedback of the drive circuit 50 of the semiconductor element Q according to the first embodiment. In FIG. 6, the semiconductor element Q shown in FIG. 1 is replaced with a variable resistor Ron. Zg is an output impedance of the switch S2 of the gate drive circuit 20 in FIG. 1, and is a discharge resistance for the input capacitance Ciss at the time of turn-off. Other components are the same as those of the drive circuit 50 of the semiconductor element Q shown in FIG.

図6において、半導体素子Qの入力容量Cissは、寄生のソース側配線インダクタンスLss、ダイオードDr、抵抗Rr、インピーダンスZgを介して回路を形成している。半導体素子Qがターンオフしたときには、可変抵抗Ronは∞の状態である。半導体素子Qのターンオフによりスイッチングノイズihfが発生し、スイッチングノイズihf発生に伴うソース側配線インダクタンスLssの誘導起電圧によって共振電流irが入力容量Cissに流れる。共振電流irによって入力容量Cissが充電されると、半導体素子Qがオンして可変抵抗Ronが小さくなるので、図2に示したように、スイッチングノイズihfの値が急激に減少する。このように、スイッチングノイズihfが発生してから、可変抵抗Ronを小さくしてこれにスイッチングノイズihfを流すことにより、スイッチングノイズihfを急激に減少させることができる。   In FIG. 6, the input capacitance Ciss of the semiconductor element Q forms a circuit via a parasitic source side wiring inductance Lss, a diode Dr, a resistor Rr, and an impedance Zg. When the semiconductor element Q is turned off, the variable resistor Ron is in the ∞ state. Switching noise ihf is generated due to the turn-off of the semiconductor element Q, and the resonance current ir flows to the input capacitance Ciss by the induced electromotive voltage of the source side wiring inductance Lss accompanying the generation of the switching noise ihf. When the input capacitance Ciss is charged by the resonance current ir, the semiconductor element Q is turned on and the variable resistance Ron is reduced, so that the value of the switching noise ihf is rapidly reduced as shown in FIG. As described above, after the switching noise ihf is generated, the switching noise ihf can be drastically reduced by reducing the variable resistance Ron and causing the switching noise ihf to flow therethrough.

次に、図7及び図8を用いて、抵抗Rrの設定の仕方について説明する。図7は、本実施例に係る半導体素子Qの駆動回路のフィードバック時の動作を更に詳細に説明するための等価回路図である。   Next, how to set the resistance Rr will be described with reference to FIGS. FIG. 7 is an equivalent circuit diagram for explaining in more detail the operation at the time of feedback of the drive circuit of the semiconductor element Q according to the present embodiment.

図7において、ターンオフ時にスイッチングノイズihfが発生すると、入力容量Ciss、ダイオードDr、抵抗Rr、インピーダンスZgにソース側配線インダクタンスLssの誘導起電圧VLが印加される。誘導起電圧VLは、ドレイン側配線インダクタンスLsd、ソース側配線インダクタンスLss、半導体素子Qの出力容量Coss及び遮断電流の初期値で決定する。誘導起電圧VLによってフィードバック回路10に流れる共振電流irは、インピーダンスZgと抵抗Rrによって減衰する。インピーダンスZgに誘導起電圧VLから電流が流れ続けると、再オフするための放電電流が入力容量CissからインピーダンスZgに流れ難くなり、オン時間が無駄に長くなる。   In FIG. 7, when the switching noise ihf is generated at the time of turn-off, the induced electromotive voltage VL of the source side wiring inductance Lss is applied to the input capacitance Ciss, the diode Dr, the resistor Rr, and the impedance Zg. The induced electromotive voltage VL is determined by the drain side wiring inductance Lsd, the source side wiring inductance Lss, the output capacitance Coss of the semiconductor element Q, and the initial value of the cutoff current. The resonance current ir flowing in the feedback circuit 10 by the induced electromotive voltage VL is attenuated by the impedance Zg and the resistance Rr. If a current continues to flow from the induced electromotive voltage VL to the impedance Zg, it becomes difficult for a discharge current for re-off to flow from the input capacitance Ciss to the impedance Zg, and the on-time becomes unnecessarily long.

図8は、図7に係る等価回路の動作を説明するための波形図である。図8(a)は、図7のフィードバックが安定動作しているときの波形図を示しており、図8(b)は、図7のフィードバックが不安定動作しているときの波形図を示している。   FIG. 8 is a waveform diagram for explaining the operation of the equivalent circuit according to FIG. FIG. 8A shows a waveform diagram when the feedback of FIG. 7 is operating stably, and FIG. 8B shows a waveform diagram when the feedback of FIG. 7 is operating unstable. ing.

図8(b)において、オン抵抗Ronが長時間オンになって低抵抗の状態が継続した状態が示されており、このとき、共振電流irが振動していることが分かる。一方、図8(a)においては、オン抵抗Ronは、短時間だけオンとなって低抵抗の状態となり、このとき、共振電流irは、振動せず、一瞬だけ流れて収束して0となっている。   FIG. 8B shows a state in which the on-resistance Ron is on for a long time and the low-resistance state continues, and at this time, it can be seen that the resonance current ir vibrates. On the other hand, in FIG. 8A, the on-resistance Ron is turned on for a short time and is in a low resistance state. At this time, the resonance current ir does not oscillate and flows for a moment and converges to zero. ing.

このように、オン抵抗Ronが長時間オンとなっている状態になると、共振電流irはすぐには収束せず、しばらく振動してしまう。これは、図6において、フィードバック回路10内で別の共振が発生したと考えてもよい。図8から分かるように、半導体素子Qがオンとなる時間は、あまり長時間継続せず、短時間に一瞬だけオンとなることが好ましい。   As described above, when the on-resistance Ron is on for a long time, the resonance current ir does not converge immediately but vibrates for a while. This may be considered that another resonance has occurred in the feedback circuit 10 in FIG. As can be seen from FIG. 8, it is preferable that the semiconductor element Q is turned on for a short period of time without being continued for a long time.

ここで、図6に戻ると、インピーダンスZgは、入力容量Cissの放電抵抗であるので、半導体素子Qを高速にターンオフする前提から、通常、極めて小さな値に設定される。また、ソース側配線インダクタンスLssの値は、不明確であったり、ばらついたりする。よって、本実施例に係る半導体素子Qの駆動回路50においては、共振電流irの減衰を確実に行うように、抵抗Rrの適切に設定し、共振電流irの振動により、半導体素子Qのオン時間が無駄に長くなり、スイッチング損失が増大することを抑制することが好ましい。つまり、共振電流irが、半導体素子Qを一瞬だけオンさせ、その後は共振電流irが流れ続けて振動しないように、抵抗Rrで適切に共振電流irを減衰させるような設定とする。   Here, returning to FIG. 6, since the impedance Zg is a discharge resistance of the input capacitance Ciss, it is normally set to an extremely small value on the assumption that the semiconductor element Q is turned off at high speed. Further, the value of the source side wiring inductance Lss is unclear or varies. Therefore, in the driving circuit 50 for the semiconductor element Q according to the present embodiment, the resistance Rr is appropriately set so as to surely attenuate the resonance current ir, and the on-time of the semiconductor element Q is determined by the vibration of the resonance current ir. However, it is preferable to prevent the switching loss from increasing unnecessarily. That is, the setting is made such that the resonance current ir appropriately attenuates the resonance current ir with the resistor Rr so that the semiconductor element Q is turned on for a moment and then the resonance current ir continues to flow and does not vibrate.

図7に戻り、誘導起電圧VLが高周波成分を含む場合、ダイオードDrの周波数特性が悪いと、フィードバック回路内で発振が起こるので、ダイオードDrには、周波数特性の良い高速ダイオードを使用することが好ましい。例えば、ダイオードDrには、ショットキーバリアダイオードを適用するようにしてもよい。   Returning to FIG. 7, when the induced electromotive voltage VL includes a high frequency component, if the frequency characteristics of the diode Dr are poor, oscillation occurs in the feedback circuit. Therefore, a high speed diode having good frequency characteristics may be used as the diode Dr. preferable. For example, a Schottky barrier diode may be applied to the diode Dr.

また、他に、抵抗Rrの代わりに、ダイオードDrの順方向電圧降下(V−I特性)を利用して、抵抗Rrを代用するようにしてもよい。逆に、配線インダクタンスLssの値が小さく、誘導起電圧VLの値が入力容量Cissを充電するのに十分なエネルギーを蓄えていない場合には、抵抗Rrの端子を、配線インダクタンスLssが大きくなるように接続してよい。   In addition, instead of the resistor Rr, the resistor Rr may be substituted by using the forward voltage drop (VI characteristic) of the diode Dr. Conversely, when the value of the wiring inductance Lss is small and the value of the induced electromotive voltage VL does not store enough energy to charge the input capacitance Ciss, the terminal of the resistor Rr is set so that the wiring inductance Lss becomes large. You may connect to.

次に、図9乃至図11を用いて、本実施例に係る半導体素子Qの駆動回路50aを実際に適用した実験結果について説明する。   Next, experimental results in which the drive circuit 50a for the semiconductor element Q according to this example is actually applied will be described with reference to FIGS.

図9は、実験の対象となった実施例1に係る半導体素子Qの駆動回路50aの適用図である。図1に示した半導体素子Qの駆動回路50とほぼ同様であるが、フィードバック回路10aにつき、ダイオードDrのアノードと半導体素子Qのソースの間に抵抗Rrが挿入接続されている点で、図1に係る半導体素子Qの駆動回路50と異なっている。また、ゲート駆動回路20は、図9に係る半導体素子Qの駆動回路50aにおいては省略されている。他の構成要素については、図1に係る半導体素子Qの駆動回路50と同様である。   FIG. 9 is an application diagram of the drive circuit 50a for the semiconductor element Q according to the first embodiment which is the subject of the experiment. 1 is substantially the same as the driving circuit 50 of the semiconductor element Q shown in FIG. 1, except that a resistor Rr is inserted and connected between the anode of the diode Dr and the source of the semiconductor element Q in the feedback circuit 10a. This is different from the driving circuit 50 of the semiconductor element Q according to FIG. Further, the gate drive circuit 20 is omitted in the drive circuit 50a of the semiconductor element Q according to FIG. Other components are the same as those of the drive circuit 50 of the semiconductor element Q according to FIG.

図9において、本実験においては、スナバコンデンサCs、出力容量Cossを介して発生する高周波スイッチングノイズによって発生する誘導起電圧Vs、ドレイン−ソース間電圧Vds、及びゲート電圧Vgsを測定対象として評価した。なお、誘導起電圧Vsは、低減のターゲットであるスイッチングノイズによって誘起されるので、誘導起電圧Vsの測定で、スイッチングノイズの周波数成分と振幅の変化を測定することができる。   9, in this experiment, the induced electromotive voltage Vs, drain-source voltage Vds, and gate voltage Vgs generated by the high frequency switching noise generated via the snubber capacitor Cs and the output capacitance Coss were evaluated as measurement objects. In addition, since the induced electromotive voltage Vs is induced by switching noise that is a target for reduction, changes in the frequency component and amplitude of the switching noise can be measured by measuring the induced electromotive voltage Vs.

図10は、図9に示した実施例1に係る半導体素子Qの駆動回路50aの誘導起電圧Vs、ドレイン−ソース間電圧Vds、及びゲート電圧Vgsについて、波形グラフを示した図である。   FIG. 10 is a diagram illustrating a waveform graph of the induced electromotive voltage Vs, the drain-source voltage Vds, and the gate voltage Vgs of the drive circuit 50a of the semiconductor element Q according to the first embodiment illustrated in FIG.

図10(a)は、実施例1に係る半導体素子Qの駆動回路50aを適用しない場合の比較用の波形グラフであり、図9のフィードバック回路10を設けない場合の波形グラフである。図10(a)に示すように、誘導起電圧Vsの振動の主成分は75〔MHz〕であり、ドレイン−ソース間電圧Vdsの振動の主成分27〔MHz〕よりも高周波になる。これは、共振周波数が経路のインダクタンスLとキャパシタンスCの積で決まるのに対して、ドレイン−ソース間電圧Vdsの共振周波数は主にスナバコンデンサCs及び配線インダクタンスLs1、Ls2で定まり、誘導起電圧Vsの共振周波数は主に出力容量Coss、ソース側配線インダクタンスLss及びドレイン側配線インダクタンスLsdで定まり、かつCs>Cossとして回路設計を行っているためである。このように、ドレイン−ソース間電圧Vdsの振動とは別にスナバコンデンサCsを接続すると、出力容量Cossと配線インダクタンスLss、Lsdを介して高周波スイッチングノイズが発生するのが分かる。   FIG. 10A is a waveform graph for comparison when the drive circuit 50a for the semiconductor element Q according to the first embodiment is not applied, and is a waveform graph when the feedback circuit 10 of FIG. 9 is not provided. As shown in FIG. 10A, the main component of vibration of the induced electromotive voltage Vs is 75 [MHz], which is higher than the main component 27 [MHz] of vibration of the drain-source voltage Vds. This is because the resonance frequency is determined by the product of the inductance L and the capacitance C of the path, whereas the resonance frequency of the drain-source voltage Vds is mainly determined by the snubber capacitor Cs and the wiring inductances Ls1 and Ls2, and the induced electromotive voltage Vs. This is because the resonance frequency is mainly determined by the output capacitance Coss, the source side wiring inductance Lss, and the drain side wiring inductance Lsd, and the circuit design is performed with Cs> Coss. Thus, it can be seen that when the snubber capacitor Cs is connected separately from the oscillation of the drain-source voltage Vds, high-frequency switching noise is generated via the output capacitance Coss and the wiring inductances Lss and Lsd.

一方、図10(b)は、実施例1に係る半導体素子Qの駆動回路50aを適用した場合の各波形である。図10(b)において、誘導起電圧Vs及びゲート電圧Vgsの波形から、高周波成分が除去されていることが分かる。   On the other hand, FIG. 10B shows respective waveforms when the drive circuit 50a for the semiconductor element Q according to the first embodiment is applied. In FIG. 10B, it can be seen that the high frequency components are removed from the waveforms of the induced electromotive voltage Vs and the gate voltage Vgs.

図11は、図10の誘導起電圧Vsを周波数解析したグラフである。図11において、本実施例に係る半導体素子Qの駆動回路50aを適用することにより、スイッチングで発生する75〔MHz〕の高周波スイッチングノイズが低減していることが分かる。また、図11において、27〔MHz〕成分に関しても、スイッチングノイズの低減を確認できる。スナバコンデンサCsと出力容量Cossは並列に接続されているので、ドレイン−ソース間電圧Vdsで確認したスナバコンデンサCs、配線インダクタンスLs1、Ls2を流れる共振電流は実際には微小に出力容量Coss側に流入しており、その電流に対する低減効果も示している。   FIG. 11 is a graph obtained by frequency analysis of the induced electromotive voltage Vs of FIG. In FIG. 11, it can be seen that the high frequency switching noise of 75 [MHz] generated by switching is reduced by applying the driving circuit 50a of the semiconductor element Q according to the present embodiment. In addition, in FIG. 11, the reduction of switching noise can also be confirmed for the 27 [MHz] component. Since the snubber capacitor Cs and the output capacitor Coss are connected in parallel, the resonance current flowing through the snubber capacitor Cs and the wiring inductances Ls1 and Ls2 confirmed by the drain-source voltage Vds actually actually flows into the output capacitor Coss side. The reduction effect on the current is also shown.

このように、実施例1に係る半導体素子Qの駆動回路によれば、半導体素子QにパワーMOSFETのような高速スイッチング素子を用いた場合でも、簡素な構成で高速でスイッチング動作させることができるとともに、スイッチングノイズを低減し、スイッチング損失を減少させることができる。   As described above, according to the drive circuit for the semiconductor element Q according to the first embodiment, even when a high-speed switching element such as a power MOSFET is used as the semiconductor element Q, the switching operation can be performed at a high speed with a simple configuration. , Switching noise can be reduced and switching loss can be reduced.

図12は、本発明を適用した実施例2に係る半導体素子Qの駆動回路50bの全体構成を示した図である。図12において、実施例2に係る半導体素子Qの駆動回路50bは、半導体素子Qのモジュール30の内部にダイオードDrを格納することで、ゲート駆動回路の誤配線や部品点数の増加を防止している。本発明に係る半導体装置の駆動回路は、構成が簡素であるため、パワーMOSFET等のモジュール内部にダイオードDrを格納することができる。   FIG. 12 is a diagram showing an overall configuration of a drive circuit 50b for a semiconductor device Q according to a second embodiment to which the present invention is applied. In FIG. 12, the drive circuit 50b for the semiconductor element Q according to the second embodiment stores the diode Dr inside the module 30 of the semiconductor element Q, thereby preventing erroneous wiring of the gate drive circuit and an increase in the number of parts. Yes. Since the drive circuit of the semiconductor device according to the present invention has a simple configuration, the diode Dr can be stored inside a module such as a power MOSFET.

図12において、本実施例に係る半導体素子Qの駆動回路50bにおいて、半導体素子Qモジュール30は、ドレイン端子drainと、ゲート端子gateと、信号用ソース端子source(sig)と、主回路ソース端子source(power)に加えて、アノード端子anodeを備えている。そして、ダイオードDrのカソードは、半導体素子Qのゲートに接続され、アノードはアノード端子anodeに接続されている。ダイオードDrは、実施例1と同様に、ショットキーバリアダイオード等の高速ダイオードが適用されてよい。   12, in the drive circuit 50b for the semiconductor element Q according to the present embodiment, the semiconductor element Q module 30 includes a drain terminal drain, a gate terminal gate, a signal source terminal source (sig), and a main circuit source terminal source. In addition to (power), an anode terminal anode is provided. The cathode of the diode Dr is connected to the gate of the semiconductor element Q, and the anode is connected to the anode terminal anode. The diode Dr may be a high-speed diode such as a Schottky barrier diode as in the first embodiment.

一方、半導体素子Qモジュール30の外部には、ドレイン端子drainと主回路ソース端子source(power)間にスナバコンデンサCsが接続されるとともに、アノード端子anodeと主回路ソース端子source(power)間に抵抗Rrが接続されている。パワーMOSFET等の半導体素子Qの遮断電流やスイッチング速度は、使用する電力変換機によって異なるので、各回路に応じたスナバコンデンサCsを選定する場合が多い。よって、本実施例に係る半導体素子Qの駆動回路50bにおいては、スナバコンデンサCsはモジュール30の外付けとして、種々の選択を可能としている。また、抵抗RrもスナバコンデンサCsに応じて適切に設計を行うので、これも外付けとし、スナバコンデンサCsの選定に応じて適切な抵抗Rrを設定して、フィードバック回路10bを構成できるようにしている。   On the other hand, a snubber capacitor Cs is connected between the drain terminal drain and the main circuit source terminal source (power) outside the semiconductor element Q module 30, and a resistance is connected between the anode terminal anode and the main circuit source terminal source (power). Rr is connected. Since the cut-off current and switching speed of the semiconductor element Q such as the power MOSFET vary depending on the power converter to be used, the snubber capacitor Cs corresponding to each circuit is often selected. Therefore, in the drive circuit 50b for the semiconductor element Q according to the present embodiment, the snubber capacitor Cs can be variously selected as an external module 30. In addition, since the resistor Rr is designed appropriately according to the snubber capacitor Cs, the resistor Rr is also externally attached, and an appropriate resistor Rr is set according to the selection of the snubber capacitor Cs so that the feedback circuit 10b can be configured. Yes.

このように、実施例2に係る半導体素子Qの駆動回路50bによれば、ダイオードDrを半導体素子Qのモジュール30内に格納してゲート回路の誤配線や部品点数の増加を防止するとともに、スナバコンデンサCs及び抵抗Rrは選定の自由度を残し、適切なサージ電圧と高周波スイッチングノイズの抑制を行うことができる。   As described above, according to the drive circuit 50b for the semiconductor element Q according to the second embodiment, the diode Dr is stored in the module 30 of the semiconductor element Q to prevent erroneous wiring of the gate circuit and an increase in the number of parts, and Capacitor Cs and resistor Rr leave the degree of freedom of selection, and can suppress an appropriate surge voltage and high-frequency switching noise.

図13は、本発明を適用した実施例3に係る半導体素子Qの駆動回路50cの全体構成を示した図である。図13において、実施例3に係る半導体素子Qの駆動回路50cは、ダイオードDrをモジュール30aに格納しており、ダイオードDrのカソードが半導体素子Qのゲートに接続されている点で、実施例2に係る半導体素子Qの駆動回路50bと共通するが、モジュール30aにアノード端子anodeは設けられておらず、ダイオードDrのアノードがモジュール30a内で主回路ソース端子source(power)に接続されている点で、異なっている。また、実施例3に係る半導体素子Qの駆動回路50cは、スナバコンデンサCsが、モジュール30aの内部に格納されている点でも、実施例2に係る半導体素子Qの駆動回路50bと異なっている。更に、実施例3に係る半導体素子Qの駆動回路50cは、フィードバック回路10cにおいて、ダイオードDrに接続されている抵抗Rrが存在しない点でも、実施例1及び実施例2に係る半導体素子Qの駆動回路50、50a、50bと異なっている。   FIG. 13 is a diagram showing an overall configuration of a drive circuit 50c for a semiconductor device Q according to a third embodiment to which the present invention is applied. In FIG. 13, the driving circuit 50c for the semiconductor device Q according to the third embodiment has the diode Dr stored in the module 30a, and the cathode of the diode Dr is connected to the gate of the semiconductor device Q in the second embodiment. However, the module 30a is not provided with the anode terminal anode, and the anode of the diode Dr is connected to the main circuit source terminal source (power) in the module 30a. It is different. Further, the drive circuit 50c for the semiconductor element Q according to the third embodiment is different from the drive circuit 50b for the semiconductor element Q according to the second embodiment in that the snubber capacitor Cs is stored inside the module 30a. Furthermore, the drive circuit 50c for the semiconductor element Q according to the third embodiment also drives the semiconductor element Q according to the first and second embodiments in that the feedback circuit 10c does not include the resistor Rr connected to the diode Dr. Different from the circuits 50, 50a, 50b.

このように、スナバコンデンサCsを半導体素子Qのモジュール30a内に格納するように構成してもよい。この場合には、ソース側配線インダクタンスLssが小さくなるように、モジュール30aを設計すればよい。これにより、フィードバック回路10cに大きな抵抗Rrを設ける必要が無くなり、ダイオードDrのオン特性(オン抵抗)を利用することで、モジュール30a内でフィードバック回路10cを完結させることが可能となる。また、ゲート駆動回路に用いる部品点数を、フィードバック回路10cを設けないゲート駆動回路と同様にすることができ、モジュール30a外部の部品点数を全く増加させることなく、サージ電圧と高周波スイッチングノイズの抑制を行うことができる。   Thus, the snubber capacitor Cs may be configured to be stored in the module 30a of the semiconductor element Q. In this case, the module 30a may be designed so that the source side wiring inductance Lss becomes small. As a result, it is not necessary to provide the feedback circuit 10c with a large resistance Rr, and the feedback circuit 10c can be completed within the module 30a by utilizing the on-characteristic (on-resistance) of the diode Dr. Further, the number of components used in the gate drive circuit can be made the same as that of the gate drive circuit without the feedback circuit 10c, and surge voltage and high frequency switching noise can be suppressed without increasing the number of components outside the module 30a. It can be carried out.

なお、実施例3に係る半導体素子Qの駆動回路50cにおいても、半導体素子Qは、MOSFET等の高速スイッチング可能な半導体素子Qが適用されてよく、ダイオードDrには、ショットキーバリアダイオード等の高速ダイオードが適用されることが好ましい。   In the drive circuit 50c for the semiconductor element Q according to the third embodiment, the semiconductor element Q may be a semiconductor element Q that can be switched at high speed such as a MOSFET, and the diode Dr may be a high-speed such as a Schottky barrier diode. A diode is preferably applied.

このように、実施例3に係る半導体素子Qの駆動回路50cによれば、スナバコンデンサCsをモジュール30a内に一体化して格納するともに、ソース側配線インダクタンスLssを小さく設定することにより、フィードバック回路10cに必要とされる抵抗RrをダイオードDrのオン抵抗で代用させ、ゲート駆動回路の部品点数を、アクティブゲートを用いないゲート駆動回路と同様にすることができる。   Thus, according to the drive circuit 50c for the semiconductor element Q according to the third embodiment, the snubber capacitor Cs is integrated and stored in the module 30a, and the feedback circuit 10c is set by setting the source-side wiring inductance Lss small. The resistor Rr required for the above can be substituted with the on-resistance of the diode Dr, and the number of parts of the gate drive circuit can be made the same as that of the gate drive circuit not using the active gate.

図14は、本発明を適用した実施例4に係る半導体素子Qの駆動回路50dの全体構成を示した図である。図14において、実施例4に係る半導体素子Qの駆動回路50dは、実施例1の図9に係る半導体素子Qの駆動回路50aから、スナバコンデンサCsを取り除いた回路構成となっている。このように、本発明は、スナバコンデンサCsを接続しない半導体素子Qの駆動回路50dにも適用することがでる。この場合にも、高速スイッチングにより、MOSFET等の半導体素子Qを高速ターンオフしたときには、電磁誘導作用によりソース側配線インダクタンスLssの両端に誘導起電圧Vsが発生する点は同様である。そして、共振電流irがフィードバック回路10aを流れて抵抗RrとダイオードDrを介して半導体素子Qのゲートに流れ込み、入力容量Cissに電荷が蓄積されたら、ゲート電圧Vgの上昇により半導体素子Qがオンすれば、スイッチングノイズを減衰させることができる。なお、個々の構成要素については、実施例1の図9に係る半導体素子Qの駆動回路50aと同様であるので、同一の参照符号を付してその説明を省略する。   FIG. 14 is a diagram illustrating an overall configuration of a drive circuit 50d for a semiconductor device Q according to a fourth embodiment to which the present invention is applied. In FIG. 14, the drive circuit 50d for the semiconductor element Q according to the fourth embodiment has a circuit configuration in which the snubber capacitor Cs is removed from the drive circuit 50a for the semiconductor element Q according to the first embodiment shown in FIG. Thus, the present invention can also be applied to the drive circuit 50d for the semiconductor element Q not connected to the snubber capacitor Cs. In this case as well, when the semiconductor element Q such as MOSFET is turned off at high speed by high speed switching, the induced electromotive voltage Vs is generated at both ends of the source side wiring inductance Lss by electromagnetic induction. Then, when the resonance current ir flows through the feedback circuit 10a and flows into the gate of the semiconductor element Q via the resistor Rr and the diode Dr, and the electric charge is accumulated in the input capacitance Ciss, the semiconductor element Q is turned on by the rise of the gate voltage Vg. For example, switching noise can be attenuated. Since the individual components are the same as those of the drive circuit 50a for the semiconductor element Q according to FIG. 9 of the first embodiment, the same reference numerals are given and description thereof is omitted.

図15は、実施例4に係る半導体素子Qの駆動回路50dのソース側配線インダクタンスLssに発生する誘導起電圧Vs及びゲート電圧Vgsの波形グラフを示した図である。図15(a)は、実施例4に係る半導体素子Qの駆動回路50dが適用されていない場合の対比用の波形図であり、図15(b)は、実施例4に係る半導体素子Qの駆動回路50dが適用された場合の波形図である。   FIG. 15 is a diagram illustrating a waveform graph of the induced electromotive voltage Vs and the gate voltage Vgs generated in the source-side wiring inductance Lss of the drive circuit 50d of the semiconductor element Q according to the fourth embodiment. FIG. 15A is a waveform diagram for comparison when the drive circuit 50d of the semiconductor element Q according to the fourth embodiment is not applied, and FIG. 15B is a waveform diagram of the semiconductor element Q according to the fourth embodiment. It is a wave form diagram in case the drive circuit 50d is applied.

図15(a)と図15(b)とを比較すると、本実施例に係る半導体素子Qの駆動回路50dを適用した図15(b)の波形図が、本実施例に係る半導体素子Qの駆動回路50dを適用しない図15(a)の波形図よりもVs、Vgsの双方において振動が抑制されており、スイッチングノイズの減衰効果が得られていることが分かる。   15A is compared with FIG. 15B, the waveform diagram of FIG. 15B to which the drive circuit 50d for the semiconductor element Q according to the present embodiment is applied is the waveform diagram of the semiconductor element Q according to the present embodiment. From the waveform diagram of FIG. 15A in which the drive circuit 50d is not applied, it can be seen that the vibration is suppressed in both Vs and Vgs, and the switching noise attenuation effect is obtained.

図16は、図15の誘導起電圧Vsを周波数解析した周波数グラフを示した図である。図16においても、本実施例に係る半導体素子Qの駆動回路50dを適用した周波数特性の方が、本実施例に係る半導体素子Qの駆動回路50dを適用しない周波数特性よりも振動が抑制されており、スイッチングノイズが抑制されていることが分かる。   FIG. 16 is a diagram showing a frequency graph obtained by frequency analysis of the induced electromotive voltage Vs shown in FIG. Also in FIG. 16, the frequency characteristic to which the drive circuit 50 d for the semiconductor element Q according to the present embodiment is applied is less suppressed than the frequency characteristic to which the drive circuit 50 d for the semiconductor element Q according to the present embodiment is not applied. It can be seen that switching noise is suppressed.

このように、実施例4に係る半導体素子Qの駆動回路50dによれば、スナバコンデンサCsを有しない半導体素子Qの駆動回路50dについても、ターンオフ時のスイッチングノイズを抑制することができ、高速かつ低損失のターンオフを行うことができる。   Thus, according to the drive circuit 50d for the semiconductor element Q according to the fourth embodiment, the switching noise at the time of turn-off can be suppressed in the drive circuit 50d for the semiconductor element Q that does not have the snubber capacitor Cs. Low loss turn-off can be performed.

以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。   The preferred embodiments of the present invention have been described in detail above. However, the present invention is not limited to the above-described embodiments, and various modifications and substitutions can be made to the above-described embodiments without departing from the scope of the present invention. Can be added.

実施例1に係る半導体素子の駆動回路50の全体構成図である。1 is an overall configuration diagram of a drive circuit 50 for a semiconductor device according to Embodiment 1. FIG. 実施例1に係る半導体素子Qの駆動回路50の動作波形を示した図である。図2(a)は、比較対象となる従来の動作波形を示した図である。図2(b)は、実施例1に係る半導体素子Qの駆動回路50の動作波形を示した図である。FIG. 6 is a diagram illustrating operation waveforms of the drive circuit 50 of the semiconductor element Q according to the first embodiment. FIG. 2A is a diagram showing a conventional operation waveform to be compared. FIG. 2B is a diagram illustrating operation waveforms of the drive circuit 50 for the semiconductor element Q according to the first embodiment. 実施例1に係る半導体素子Qの駆動回路50の比較例に係る半導体素子Qの駆動回路150を示した図である。5 is a diagram illustrating a drive circuit 150 of a semiconductor element Q according to a comparative example of the drive circuit 50 of the semiconductor element Q according to Example 1. FIG. 比較例に係る半導体素子Qの駆動回路150の動作波形を示した図である。図4(a)は、スナバコンンデンサCsがない場合の動作波形図である。図4(b)は、スナバコンデンサCsがある場合の動作波形図である。It is the figure which showed the operation | movement waveform of the drive circuit 150 of the semiconductor element Q which concerns on a comparative example. FIG. 4A is an operation waveform diagram when the snubber capacitor Cs is not provided. FIG. 4B is an operation waveform diagram when the snubber capacitor Cs is present. 比較例に係る半導体素子Qの駆動回路150の高周波等価回路図である。It is a high frequency equivalent circuit schematic of the drive circuit 150 of the semiconductor element Q concerning a comparative example. 実施例1に係る半導体素子Qの駆動回路50のフィードバック時の動作説明用等価回路図である。FIG. 6 is an equivalent circuit diagram for explaining an operation at the time of feedback of the drive circuit 50 of the semiconductor element Q according to the first embodiment. 実施例1に係る半導体素子Qの駆動回路50のフィードバック時の動作の詳細説明用等価回路図である。FIG. 5 is an equivalent circuit diagram for explaining in detail an operation at the time of feedback of the drive circuit 50 of the semiconductor element Q according to the first embodiment. 図7に係る等価回路の動作説明用波形図である。図8(a)は、フィードバック安定動作時の波形図である。図8(b)は、フィードバック不安定動作時の波形図である。FIG. 8 is a waveform diagram for explaining the operation of the equivalent circuit according to FIG. 7. FIG. 8A is a waveform diagram during the feedback stable operation. FIG. 8B is a waveform diagram during an unstable feedback operation. 実験対象の実施例1に係る半導体素子Qの駆動回路50aの適用図である。It is an application figure of the drive circuit 50a of the semiconductor element Q concerning Example 1 to be tested. 実施例1に係る半導体素子Qの駆動回路50aの波形図である。図10(a)は、実施例1に係る半導体素子Qの駆動回路50aを適用しない場合の波形図である。図10(b)は、実施例1に係る半導体素子Qの駆動回路50aを適用した場合の波形図である。4 is a waveform diagram of a drive circuit 50a for a semiconductor device Q according to Example 1. FIG. FIG. 10A is a waveform diagram when the drive circuit 50a for the semiconductor element Q according to the first embodiment is not applied. FIG. 10B is a waveform diagram when the drive circuit 50a for the semiconductor element Q according to the first embodiment is applied. 図10の誘導起電圧Vsを周波数解析したグラフ図である。It is the graph which analyzed the frequency of the induced electromotive voltage Vs of FIG. 実施例2に係る半導体素子Qの駆動回路50bの全体構成図である。FIG. 6 is an overall configuration diagram of a drive circuit 50b for a semiconductor element Q according to a second embodiment. 実施例3に係る半導体素子Qの駆動回路50cの全体構成図である。FIG. 10 is an overall configuration diagram of a drive circuit 50c for a semiconductor element Q according to Example 3. 実施例4に係る半導体素子Qの駆動回路50dの全体構成図である。FIG. 10 is an overall configuration diagram of a drive circuit 50d for a semiconductor element Q according to a fourth embodiment. 実施例4に係る半導体素子Qの駆動回路50dの波形グラフ図である。図15(a)は、実施例4に係る半導体素子Qの駆動回路50dが適用されていない場合の波形図である。図15(b)は、実施例4に係る半導体素子Qの駆動回路50dが適用された場合の波形図である。FIG. 10 is a waveform graph of a drive circuit 50d for a semiconductor element Q according to Example 4. FIG. 15A is a waveform diagram when the drive circuit 50d for the semiconductor element Q according to the fourth embodiment is not applied. FIG. 15B is a waveform diagram when the drive circuit 50d for the semiconductor element Q according to the fourth embodiment is applied. 図15の誘導起電圧Vsを周波数解析した周波数グラフ図である。FIG. 16 is a frequency graph obtained by frequency analysis of the induced electromotive voltage Vs of FIG. 15.

符号の説明Explanation of symbols

10、10a、10b、10c フィードバック回路
20 ゲート駆動回路
30、30a モジュール
50、50a、50b、50c、50d 半導体素子の駆動回路
Q 半導体素子
Dr ダイオード
Rr 抵抗
Ron オン抵抗(可変抵抗)
Cs スナバコンデンサ
Lsd ドレイン側配線インダクタンス
Lss ソース側配線インダクタンス
Ls1、Ls2 配線インダクタンス
Ciss 入力容量
Coss 出力容量
S1、S2 スイッチ
drain ドレイン端子
gate ゲート端子
source(sig) 信号用ソース端子
source(power) 主回路ソース端子
anode アノード端子
10, 10a, 10b, 10c Feedback circuit 20 Gate drive circuit 30, 30a Module 50, 50a, 50b, 50c, 50d Semiconductor element drive circuit Q Semiconductor element Dr Diode Rr Resistance Ron On resistance (variable resistance)
Cs Snubber capacitor Lsd Drain side wiring inductance Lss Source side wiring inductance Ls1, Ls2 Wiring inductance Ciss Input capacity Coss Output capacity S1, S2 Switch drain Drain terminal gate Gate terminal source (sig) Signal source terminal source (power) Main circuit source terminal anode anode terminal

Claims (8)

半導体素子の駆動回路であって、
前記半導体素子のゲートにダイオードのカソードを接続し、前記半導体素子のソースに前記ダイオードのアノードを接続するとともに、
前記ゲートと前記カソードとの間又は前記ソースと前記アノードとの間に抵抗が挿入接続されたフィードバック回路を有することを特徴とする半導体素子の駆動回路。
A drive circuit for a semiconductor element,
A cathode of a diode is connected to the gate of the semiconductor element, and an anode of the diode is connected to a source of the semiconductor element;
A drive circuit for a semiconductor element, comprising a feedback circuit in which a resistor is inserted and connected between the gate and the cathode or between the source and the anode.
前記半導体素子は、ユニポーラ構造の半導体素子であることを特徴とする請求項1に記載の半導体素子の駆動回路。   2. The semiconductor element driving circuit according to claim 1, wherein the semiconductor element is a semiconductor element having a unipolar structure. 前記半導体素子は、MOSFETであることを特徴とする請求項1又は2に記載の半導体素子の駆動回路。   3. The semiconductor element drive circuit according to claim 1, wherein the semiconductor element is a MOSFET. 前記ダイオードは、ショットキーバリアダイオード又はショットキーバリアダイオード以上の動作速度を有する高速ダイオードであることを特徴とする請求項1乃至3のいずれか一項に記載の半導体素子の駆動回路。   4. The semiconductor element driving circuit according to claim 1, wherein the diode is a Schottky barrier diode or a high-speed diode having an operation speed higher than that of the Schottky barrier diode. 前記抵抗は、前記半導体素子のスイッチングオフ時に、前記フィードバック回路により前記ゲートに供給される電流が、発振を起こさない大きさに設定されたことを特徴とする請求項1乃至4のいずれか一項に記載の半導体素子の駆動回路。   5. The resistor according to claim 1, wherein when the semiconductor element is switched off, the current supplied to the gate by the feedback circuit is set to a magnitude that does not cause oscillation. A drive circuit for a semiconductor device according to claim 1. 前記半導体素子のドレインと前記ソースとの間には、スナバコンデンサが接続されていることを特徴とする請求項1乃至5のいずれか一項に記載の半導体素子の駆動回路。   6. The semiconductor element driving circuit according to claim 1, wherein a snubber capacitor is connected between the drain and the source of the semiconductor element. 前記半導体素子及び前記ダイオードは、モジュールに収容され、
前記抵抗及び前記スナバコンデンサは、前記モジュールの外部に設けられたことを特徴とする請求項6に記載の半導体素子の駆動回路。
The semiconductor element and the diode are accommodated in a module,
7. The semiconductor element driving circuit according to claim 6, wherein the resistor and the snubber capacitor are provided outside the module.
モジュール内に収容された半導体装置の駆動回路であって、
前記半導体素子のゲートにダイオードのカソードを接続し、前記半導体素子のソースに前記ダイオードのアノードを接続したフィードバック回路を有し、
前記ダイオードのオン抵抗は、前記半導体素子のスイッチングオフ時に、前記フィードバック回路により前記ゲートに供給される電流が、発振を起こさない大きさに設定されたことを特徴とする半導体素子の駆動回路。
A drive circuit for a semiconductor device housed in a module,
A feedback circuit in which a cathode of a diode is connected to a gate of the semiconductor element, and an anode of the diode is connected to a source of the semiconductor element;
The on-resistance of the diode is set to a magnitude that does not cause oscillation of the current supplied to the gate by the feedback circuit when the semiconductor element is switched off.
JP2008099789A 2008-04-07 2008-04-07 Driver circuit for semiconductor device Pending JP2009253699A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008099789A JP2009253699A (en) 2008-04-07 2008-04-07 Driver circuit for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008099789A JP2009253699A (en) 2008-04-07 2008-04-07 Driver circuit for semiconductor device

Publications (1)

Publication Number Publication Date
JP2009253699A true JP2009253699A (en) 2009-10-29

Family

ID=41313928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008099789A Pending JP2009253699A (en) 2008-04-07 2008-04-07 Driver circuit for semiconductor device

Country Status (1)

Country Link
JP (1) JP2009253699A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011152225A1 (en) 2010-06-03 2011-12-08 株式会社日立製作所 Design support device and design support method of gate drive circuit
JP2012039457A (en) * 2010-08-09 2012-02-23 Honda Motor Co Ltd Device and method of driving semiconductor element
JP2012039458A (en) * 2010-08-09 2012-02-23 Honda Motor Co Ltd Device and method of driving semiconductor element
CN103457445A (en) * 2012-05-29 2013-12-18 英飞凌科技奥地利有限公司 Driving circuit for a transistor
US20140268447A1 (en) * 2013-03-15 2014-09-18 Qualcomm Incorporated Radio frequency integrated circuit (rfic) charged-device model (cdm) protection
JP2017070164A (en) * 2015-10-02 2017-04-06 トヨタ自動車株式会社 Gate voltage controller
US9762232B2 (en) 2013-12-27 2017-09-12 Fujitsu Limited Semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10177702A (en) * 1991-05-29 1998-06-30 Victor Co Of Japan Ltd Magnetic head driving circuit in magnetic field modulation overwriting system
JP2001024491A (en) * 1999-07-07 2001-01-26 Hitachi Ltd Capacitive load driving circuit and display device having the circuit
JP2002111463A (en) * 2000-10-04 2002-04-12 Nagano Japan Radio Co Fet driving circuit and switching device
JP2004079892A (en) * 2002-08-21 2004-03-11 Denso Corp Insulated gate type semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10177702A (en) * 1991-05-29 1998-06-30 Victor Co Of Japan Ltd Magnetic head driving circuit in magnetic field modulation overwriting system
JP2001024491A (en) * 1999-07-07 2001-01-26 Hitachi Ltd Capacitive load driving circuit and display device having the circuit
JP2002111463A (en) * 2000-10-04 2002-04-12 Nagano Japan Radio Co Fet driving circuit and switching device
JP2004079892A (en) * 2002-08-21 2004-03-11 Denso Corp Insulated gate type semiconductor device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2579172A4 (en) * 2010-06-03 2015-06-10 Hitachi Ltd Design support device and design support method of gate drive circuit
WO2011152225A1 (en) 2010-06-03 2011-12-08 株式会社日立製作所 Design support device and design support method of gate drive circuit
JP2012039457A (en) * 2010-08-09 2012-02-23 Honda Motor Co Ltd Device and method of driving semiconductor element
JP2012039458A (en) * 2010-08-09 2012-02-23 Honda Motor Co Ltd Device and method of driving semiconductor element
US8669789B2 (en) 2010-08-09 2014-03-11 Honda Motor Co., Ltd. Semiconductor device driving unit and method
CN103457445A (en) * 2012-05-29 2013-12-18 英飞凌科技奥地利有限公司 Driving circuit for a transistor
US9344006B2 (en) 2012-05-29 2016-05-17 Infineon Technologies Austria Ag Driving circuit for a transistor
US20140268447A1 (en) * 2013-03-15 2014-09-18 Qualcomm Incorporated Radio frequency integrated circuit (rfic) charged-device model (cdm) protection
CN105190886A (en) * 2013-03-15 2015-12-23 高通股份有限公司 Radio frequency integrated circuit (rfic) charged-device model (cdm) protection
JP2016513886A (en) * 2013-03-15 2016-05-16 クゥアルコム・インコーポレイテッドQualcomm Incorporated Radio frequency integrated circuit (RFIC) charging device model (CDM) protection
US9929698B2 (en) * 2013-03-15 2018-03-27 Qualcomm Incorporated Radio frequency integrated circuit (RFIC) charged-device model (CDM) protection
CN105190886B (en) * 2013-03-15 2019-09-10 高通股份有限公司 RF IC (RFIC) charging device model (CDM) protection
US9762232B2 (en) 2013-12-27 2017-09-12 Fujitsu Limited Semiconductor device
JP2017070164A (en) * 2015-10-02 2017-04-06 トヨタ自動車株式会社 Gate voltage controller
CN106849654A (en) * 2015-10-02 2017-06-13 丰田自动车株式会社 Grid voltage control device

Similar Documents

Publication Publication Date Title
JP5290354B2 (en) Semiconductor device and electronic equipment
JP2009253699A (en) Driver circuit for semiconductor device
JP5401774B2 (en) Semiconductor device gate drive circuit
CN107611177B (en) Semiconductor device and power conversion device
JP7457951B2 (en) switching circuit
US20060034114A1 (en) Gate driving circuit and gate driving method of power MOSFET
KR102091693B1 (en) Protection circuit, oscillation compensation circuit and power supply circuit in solid state pulse modulator
JP2018093681A (en) Drive circuit and semiconductor module including the same
JP5516705B2 (en) Method for driving gate of semiconductor device
EP2632048A1 (en) System and method for controlling solid state circuit breakers
JP2009201096A (en) Switch circuit
KR20150083727A (en) Driving method and driving circuit for power switching device
US9762232B2 (en) Semiconductor device
JP2014036502A (en) Pulse generation circuit
JP6458552B2 (en) Switching type step-down DC-DC converter and power conversion circuit
EP4380024A1 (en) Switching circuit and power converter
KR101058937B1 (en) Level shift circuit and its malfunction prevention method
JP2018098849A (en) Power module
JP6458826B2 (en) Gate drive circuit
JP6734007B2 (en) Power module
CN110855133A (en) Power tube driving method, driving circuit and switching circuit
JP2010193649A (en) Semiconductor switching element driving circuit
JP5369987B2 (en) Gate drive circuit
JP2014187736A (en) Semiconductor drive device
CN109889025B (en) Drive circuit, bridge circuit and switching power supply

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130219