JP2010193649A - Semiconductor switching element driving circuit - Google Patents

Semiconductor switching element driving circuit Download PDF

Info

Publication number
JP2010193649A
JP2010193649A JP2009036576A JP2009036576A JP2010193649A JP 2010193649 A JP2010193649 A JP 2010193649A JP 2009036576 A JP2009036576 A JP 2009036576A JP 2009036576 A JP2009036576 A JP 2009036576A JP 2010193649 A JP2010193649 A JP 2010193649A
Authority
JP
Japan
Prior art keywords
voltage
switching element
semiconductor switching
transformer
control terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009036576A
Other languages
Japanese (ja)
Inventor
Ryuji Yamada
隆二 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Systems Co Ltd filed Critical Fuji Electric Systems Co Ltd
Priority to JP2009036576A priority Critical patent/JP2010193649A/en
Publication of JP2010193649A publication Critical patent/JP2010193649A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Power Conversion In General (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor switching element driving circuit that can reduce the size of a transformer by making small a voltage time product to be applied to the transformer. <P>SOLUTION: In a transformer (7), a primary winding is connected to a pulse voltage source (1) via a capacitor (5), one end of a secondary winding is connected to a first on/off control terminal of a voltage-driven semiconductor switching element (13) via a diode (9) for preventing a backward current, and the other end of the secondary winding is connected to a second on/off control terminal of the voltage-driven semiconductor switching element (13). When a negative voltage of a predetermined value or above appears on the secondary winding of the transformer (7), a parasitic capacitance (13a) of the voltage-driven semiconductor switching element (13) is discharged by means of a shorting means (15 and 17). <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、スイッチング電源等に使用する半導体スイッチング素子駆動回路に関し、特に、トランスを介して電圧駆動型の半導体スイッチング素子をオン・オフ制御する半導体スイッチング素子駆動回路に関する。   The present invention relates to a semiconductor switching element driving circuit used for a switching power supply and the like, and more particularly to a semiconductor switching element driving circuit that controls on / off of a voltage driving type semiconductor switching element via a transformer.

スイッチング電源等においては、制御回路と主回路とが異なる電位に置かれることがあり、その場合、主回路内のスイッチング素子をオン・オフ制御するための制御信号を絶縁した状態で伝送することが必要となる。
オン・オフ制御信号を絶縁伝送するように構成された半導体スイッチング素子駆動回路は、例えば特許文献1によって提案されている。図4にこの従来の駆動回路を簡略化して示す。
In a switching power supply or the like, the control circuit and the main circuit may be placed at different potentials. In this case, a control signal for on / off control of the switching element in the main circuit may be transmitted in an insulated state. Necessary.
A semiconductor switching element driving circuit configured to transmit the on / off control signal in an isolated manner has been proposed by, for example, Patent Document 1. FIG. 4 shows a simplified conventional drive circuit.

この駆動回路において、パルス電圧源10の出力Vaは、トランス20によって絶縁されて伝送される。なお、図5(a)には、パルス電圧源10の出力Vaの最も簡単な例が示されている。この例に係る出力Vaは、振幅、時間幅ともに正負対称な波形を有する。
トランス20の出力Vb(パルス電圧源10の出力Vaと相似な波形を有する)は、抵抗30を介して駆動対象である半導体スイッチング素子40のゲートに入力される。なお、ここでは、半導体スイッチング素子40としてIGBT(絶縁ゲート型バイポーラ・トランジスタ)を使用するものとする。
In this drive circuit, the output Va of the pulse voltage source 10 is transmitted by being insulated by the transformer 20. FIG. 5A shows the simplest example of the output Va of the pulse voltage source 10. The output Va according to this example has a waveform that is symmetrical with respect to amplitude and time width.
The output Vb of the transformer 20 (having a waveform similar to the output Va of the pulse voltage source 10) is input to the gate of the semiconductor switching element 40 to be driven via the resistor 30. Here, an IGBT (insulated gate bipolar transistor) is used as the semiconductor switching element 40.

一般に、IGBTやMOSFET等の絶縁ゲート素子のゲートは、寄生キャパシタンス(図4では、符号40aで表されている)を持つ。一方、トランス20には、漏れインダクタンスがある。これら相互はLC共振を発生する場合があるが、この共振は半導体スイッチング素子40を安定に制御する上で望ましくない。そこで、トランス20と半導体スイッチング素子40のゲートとの間には、上記の共振を防止するための制動抵抗30が設けられている。
上記抵抗30は、寄生キャパシタンス40aと共にRCフィルタ(ローパスフィルタ)を構成する。このため、半導体スイッチング素子40のゲート電圧、つまり、寄生キャパシタンス40aの端子電圧Vcは、図5(b)に示すように、パルス電圧源10の出力Vaよりも若干遅延した波形を示すことになる。
In general, the gate of an insulated gate element such as IGBT or MOSFET has a parasitic capacitance (indicated by reference numeral 40a in FIG. 4). On the other hand, the transformer 20 has a leakage inductance. Although these may generate LC resonance with each other, this resonance is not desirable for stably controlling the semiconductor switching element 40. Therefore, a braking resistor 30 for preventing the above-described resonance is provided between the transformer 20 and the gate of the semiconductor switching element 40.
The resistor 30 forms an RC filter (low-pass filter) together with the parasitic capacitance 40a. For this reason, the gate voltage of the semiconductor switching element 40, that is, the terminal voltage Vc of the parasitic capacitance 40a, shows a waveform slightly delayed from the output Va of the pulse voltage source 10, as shown in FIG. 5B. .

半導体スイッチング素子40は、寄生キャパシタンス40aの端子電圧Vcが該半導体スイッチング素子40のスレッシュホールド電圧Vth以上になったときにオンし、また、上記端子電圧Vcが上記スレッシュホールド電圧Vthを下回ったときにオフする。それゆえ、上記端子電圧Vcは必ずしも負極性となる必要はないが、トランス20の磁気飽和を避けるためには正負電圧時間積が均等である必要があるので、端子電圧Vcに図5に示すような波形を持たせている。   The semiconductor switching element 40 is turned on when the terminal voltage Vc of the parasitic capacitance 40a becomes equal to or higher than the threshold voltage Vth of the semiconductor switching element 40, and when the terminal voltage Vc falls below the threshold voltage Vth. Turn off. Therefore, the terminal voltage Vc does not necessarily have a negative polarity. However, in order to avoid magnetic saturation of the transformer 20, the positive and negative voltage time products need to be equal, so the terminal voltage Vc is shown in FIG. Have a good waveform.

特開2008−193854号公報JP 2008-193854 A

特に小容量回路で、装置全体の大きさが限られる場合には、トランス20を極力小形化する必要がある。このため、トランス20はできるだけ小さい鉄心を用いて構成することが望ましいが、鉄心の断面積が小さくなると磁束密度が大きくなって、磁気飽和を起こしやすくなる。
上記従来の半導体スイッチング素子駆動回路において、トランス20に磁気飽和が発生すると、該トランス20の一次側が短絡状態になるためこの一次側に過電流が流れる。また、トランス20の二次側では、上記電圧V3の低下のために半導体スイッチング素子40のオン状態を維持することができなくなる。
上記磁束密度は、トランス20のコイルの巻数に反比例するので、上記巻数を増やすことによって磁束密度を下げることが考えられる。しかし、限られた体積の中で上記コイルの巻数を増やすには巻線を細くする必要があるので、巻線材料の入手性、巻線の信頼性等を考慮すると、上記の手法による磁束密度の低下には限度があり、このため、トランス20自体の小形化が制限されていた。
Especially when the size of the entire device is limited by a small capacity circuit, it is necessary to make the transformer 20 as small as possible. For this reason, it is desirable that the transformer 20 be constructed using an iron core that is as small as possible. However, if the cross-sectional area of the iron core is reduced, the magnetic flux density is increased and magnetic saturation is likely to occur.
In the conventional semiconductor switching element driving circuit, when magnetic saturation occurs in the transformer 20, the primary side of the transformer 20 is short-circuited, so an overcurrent flows through the primary side. On the secondary side of the transformer 20, the semiconductor switching element 40 cannot be kept on due to the decrease in the voltage V3.
Since the magnetic flux density is inversely proportional to the number of turns of the coil of the transformer 20, it is conceivable to decrease the magnetic flux density by increasing the number of turns. However, in order to increase the number of turns of the coil in a limited volume, it is necessary to make the winding thin. Therefore, considering the availability of the winding material, the reliability of the winding, etc., the magnetic flux density by the above method As a result, there is a limit to the reduction in the size of the transformer 20, and thus miniaturization of the transformer 20 itself is limited.

本発明は、このような状況に鑑み、トランスに印加される電圧時間積を小さくして該トランスの小形化を図ることが可能な半導体スイッチング素子駆動回路を提供することを目的とする。   In view of such circumstances, an object of the present invention is to provide a semiconductor switching element driving circuit capable of reducing the voltage time product applied to the transformer and reducing the size of the transformer.

上記の目的を達成するため、本発明は、一次巻線がコンデンサを介してパルス電圧源に接続され、二次巻線の一端が逆阻止用ダイオードを介して電圧駆動型半導体スイッチング素子の第1のオン・オフ制御端子に接続されるとともに、前記二次巻線の他端が前記電圧駆動型半導体スイッチング素子の第2のオン・オフ制御端子に接続されたトランスと、前記二次巻線に一定値以上の負電圧が発生した際に、前記第1のオン・オフ制御端子と第2のオン・オフ制御端子との間を短絡する短絡手段と、
を備える半導体スイッチング素子駆動回路を提供する。
In order to achieve the above object, according to the present invention, a primary winding is connected to a pulse voltage source via a capacitor, and one end of the secondary winding is connected to the first of the voltage-driven semiconductor switching element via a reverse blocking diode. A transformer having the other end of the secondary winding connected to the second on / off control terminal of the voltage-driven semiconductor switching element and the secondary winding. Short-circuit means for short-circuiting between the first on / off control terminal and the second on / off control terminal when a negative voltage of a certain value or more occurs;
A semiconductor switching element driving circuit is provided.

前記トランスには、前記パルス電圧源が発生するパルス電圧の電圧・時間積よりも小さい値の電圧・時間積で飽和する磁気特性を有したものを使用することが可能である。   As the transformer, it is possible to use a transformer having a magnetic characteristic that saturates at a voltage / time product having a value smaller than the voltage / time product of the pulse voltage generated by the pulse voltage source.

前記短絡手段は、前記一定値以上の負電圧を検出する電圧検出素子と、この電圧検出素子の検出信号に基づいて導通する短絡用スイッチ素子とを備えることができる。好ましい実施の形態では、前記短絡用スイッチ素子として、前記第1のオン・オフ制御端子と前記第2のオン・オフ制御端子との間にトランジスタを介在させ、前記電圧検出素子として、前記トランスの二次巻線の一端と前記トランジスタのベースとの間にツェナーダイオードを介在させている。   The short-circuit means may include a voltage detection element that detects a negative voltage equal to or greater than the predetermined value, and a short-circuit switch element that conducts based on a detection signal of the voltage detection element. In a preferred embodiment, a transistor is interposed between the first on / off control terminal and the second on / off control terminal as the shorting switch element, and the voltage detecting element A zener diode is interposed between one end of the secondary winding and the base of the transistor.

前記コンデンサには、過電流および共振を抑制するための抵抗を直列接続することが望ましい。また、前記逆阻止用ダイオードと前記電圧駆動型半導体スイッチング素子の第1のオン・オフ制御端子との間には、共振抑制用の抵抗を介在させることが望ましい。   It is desirable that a resistor for suppressing overcurrent and resonance is connected in series to the capacitor. Further, it is preferable that a resonance suppression resistor is interposed between the reverse blocking diode and the first on / off control terminal of the voltage-driven semiconductor switching element.

実施例においては、前記電圧駆動型半導体スイッチング素子としてIGBTまたはMOS−FETが使用されているが、本発明は、これらとは異なる電圧駆動型半導体スイッチング素子にも適用可能である。   In the embodiments, IGBTs or MOS-FETs are used as the voltage-driven semiconductor switching elements, but the present invention can also be applied to voltage-driven semiconductor switching elements different from these.

本発明によれば、従来回路においてトランスが受け持っていた電圧の一部をコンデンサが受け持つので、該トランスに係る電圧時間積の値が小さくなる。したがって、小型トランスを用いた場合でもスイッチング素子を安定にスイッチング動作させることが可能になるので、低コストかつ小型の半導体スイッチング素子駆動回路を提供することができる。   According to the present invention, since the capacitor takes part of the voltage that the transformer has handled in the conventional circuit, the value of the voltage-time product related to the transformer becomes small. Therefore, even when a small transformer is used, the switching element can be stably switched, so that a low-cost and small semiconductor switching element driving circuit can be provided.

本発明に係る半導体スイッチング素子駆動回路の一実施形態を示す回路図である。1 is a circuit diagram showing an embodiment of a semiconductor switching element drive circuit according to the present invention. 図1に示す回路の動作を示す波形図である。It is a wave form diagram which shows operation | movement of the circuit shown in FIG. 飽和しやすい磁気特性を有したトランスを使用した場合における図1に示す回路の動作波形図である。FIG. 2 is an operation waveform diagram of the circuit shown in FIG. 1 in the case where a transformer having a magnetic characteristic that is easily saturated is used. 従来の半導体スイッチング素子駆動回路の一例を示す回路図である。It is a circuit diagram which shows an example of the conventional semiconductor switching element drive circuit. 図4に示す従来の回路の動作を示す波形図である。It is a wave form diagram which shows the operation | movement of the conventional circuit shown in FIG.

以下、図面を参照しながら本発明の実施の形態について詳細に説明する。
図1は、本発明に係る半導体スイッチング素子駆動回路の一実施形態を示す。この図1において、パルス電圧源1の出力は、直列接続された抵抗3およびコンデンサ5を介してトランス7の一次巻線に接続されている。トランス7の二次巻線は、その一端がダイオード9および抵抗11を介して駆動対象である電圧駆動型半導体スイッチング素子13のゲート(第1のオン・オフ制御端子)に接続され、その他端が該半導体スイッチング素子13のエミッタ(第2のオン・オフ制御端子)に接続されている。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 shows an embodiment of a semiconductor switching element driving circuit according to the present invention. In FIG. 1, the output of the pulse voltage source 1 is connected to the primary winding of a transformer 7 through a resistor 3 and a capacitor 5 connected in series. One end of the secondary winding of the transformer 7 is connected to the gate (first on / off control terminal) of the voltage-driven semiconductor switching element 13 to be driven via the diode 9 and the resistor 11, and the other end is connected. The semiconductor switching element 13 is connected to the emitter (second on / off control terminal).

トランス7の二次巻線の一端は、ツェナーダイオード15を介してトランジスタ17のベースにも接続されている。トランジスタ17は、エミッタがダイオード9と抵抗11とを結ぶラインに接続され、コレクタがトランス7の二次巻線の他端と半導体スイッチング素子13のエミッタとを結ぶラインに接続されている。   One end of the secondary winding of the transformer 7 is also connected to the base of the transistor 17 via the Zener diode 15. The transistor 17 has an emitter connected to a line connecting the diode 9 and the resistor 11, and a collector connected to a line connecting the other end of the secondary winding of the transformer 7 and the emitter of the semiconductor switching element 13.

電圧駆動型半導体スイッチング素子13としては、IGBT(絶縁ゲート型バイポーラ・トランジスタ)、MOS−FET等のMOSゲート構造を有するスイッチング素子が使用され、本実施形態では、IGBTが使用されている。絶縁ゲート素子であるこの半導体スイッチング素子13のゲートは、寄生キャパシタンス13aを有する。
なお、上記半導体スイッチング素子13は、例えばスイッチング電源のスイッチング素子として機能する。
As the voltage-driven semiconductor switching element 13, a switching element having a MOS gate structure such as an IGBT (insulated gate bipolar transistor) or a MOS-FET is used. In the present embodiment, an IGBT is used. The gate of the semiconductor switching element 13 which is an insulated gate element has a parasitic capacitance 13a.
The semiconductor switching element 13 functions as a switching element of a switching power supply, for example.

次に、図2の波形図を参照して、本実施形態に係る半導体スイッチング素子駆動回路の動作を説明する。
図2(a)に示すようにパルス電圧源1から出力されるパルス電圧V1が立ち上がると、トランス7の一次側においてパルス電圧源1→抵抗3→コンデンサ5→トランス7→パルス電圧源1の経路で電流が流れ、それに伴って、トランス7の二次側において該トランス7→ダイオード9→抵抗11→寄生キャパシタンス13a→トランス7の経路で電流が流れる。
上記トランス7の二次側に流れる電流は、上記寄生キャパシタンス13aを充電し、その結果、半導体スイッチング素子13がオンする。図2(c)に寄生キャパシタンス13aの端子電圧V3(半導体スイッチング素子13のゲート電圧)を示す。
Next, the operation of the semiconductor switching element driving circuit according to the present embodiment will be described with reference to the waveform diagram of FIG.
When the pulse voltage V1 output from the pulse voltage source 1 rises as shown in FIG. 2A, the path of the pulse voltage source 1 → resistor 3 → capacitor 5 → transformer 7 → pulse voltage source 1 on the primary side of the transformer 7 Then, current flows along the path of the transformer 7 → diode 9 → resistor 11 → parasitic capacitance 13 a → transformer 7 on the secondary side of the transformer 7.
The current flowing to the secondary side of the transformer 7 charges the parasitic capacitance 13a, and as a result, the semiconductor switching element 13 is turned on. FIG. 2C shows the terminal voltage V3 of the parasitic capacitance 13a (gate voltage of the semiconductor switching element 13).

その後、コンデンサ5の充電に伴って該コンデンサ5の端子電圧が次第に上昇する。トランス7の一次巻線に印加される電圧は、パルス電圧源1の出力電圧V1からコンデンサ5の端子電圧を差し引いたものになる。したがって、コンデンサ5の端子電圧の上昇によって、トランス7の一次巻線に印加される電圧が低下し、このため、トランス7の出力電圧V2も低下する。   Thereafter, as the capacitor 5 is charged, the terminal voltage of the capacitor 5 gradually increases. The voltage applied to the primary winding of the transformer 7 is obtained by subtracting the terminal voltage of the capacitor 5 from the output voltage V 1 of the pulse voltage source 1. Therefore, as the terminal voltage of the capacitor 5 increases, the voltage applied to the primary winding of the transformer 7 decreases, and the output voltage V2 of the transformer 7 also decreases.

図2(b)に示すように、トランス7の出力電圧V2は、一旦0Vまで低下した後、コンデンサ5とトランス7の漏れインダクタンスとの共振により負極性を示し、その後、再び0Vとなる。このとき、寄生キャパシタンス13aの両端の電圧V3は、図2(c)に示すように一定値に保たれる。その理由は、以下の通りである。
・トランジスタ17がオフ状態にある。
・ダイオード9が寄生キャパシタンス13aの放電を阻止する。
・半導体スイッチング素子13は寄生キャパシタンス13aの充電分以上の電流を吸収しない。
As shown in FIG. 2B, the output voltage V2 of the transformer 7 once decreases to 0V, then exhibits negative polarity due to resonance between the capacitor 5 and the leakage inductance of the transformer 7, and then becomes 0V again. At this time, the voltage V3 across the parasitic capacitance 13a is maintained at a constant value as shown in FIG. The reason is as follows.
The transistor 17 is in an off state.
The diode 9 prevents the discharge of the parasitic capacitance 13a;
The semiconductor switching element 13 does not absorb current more than that charged by the parasitic capacitance 13a.

パルス電圧源1の出力電圧V1が0Vとなると、コンデンサ5に印加されていた電圧(およそ電圧V1のピーク値に等しい)が逆極性でトランス7の一次巻線に印加されるので、図2(b)に示すように、該トランス7の出力電圧V2も負極性となる。ツェナーダイオード15のツェナー電圧Vzは、この負極性の電圧V2と寄生キャパシタンス13aの端子電圧V3とを加算した電圧より低く設定されている。したがって、ツェナーダイオード15は、トランス7が一定値以上の負電圧を出力した際に導通し、これにより寄生キャパシタンス13a→抵抗11→トランジスタ17→ツェナーダイオード15→トランス7→寄生キャパシタンス13aの経路で電流が流れてトランジスタ17がオンする。
寄生キャパシタンス13aは、オンしたトランジスタ17および抵抗11を介して短絡される。このため、図2(c)に示すように寄生キャパシタンス13aの端子電圧V3が0Vとなって、半導体スイッチング素子13がオフする。
When the output voltage V1 of the pulse voltage source 1 becomes 0 V, the voltage applied to the capacitor 5 (approximately equal to the peak value of the voltage V1) is applied to the primary winding of the transformer 7 with the reverse polarity, so that FIG. As shown in b), the output voltage V2 of the transformer 7 is also negative. The Zener voltage Vz of the Zener diode 15 is set lower than the voltage obtained by adding the negative voltage V2 and the terminal voltage V3 of the parasitic capacitance 13a. Therefore, the Zener diode 15 is turned on when the transformer 7 outputs a negative voltage of a certain value or more, so that a current flows through the path of the parasitic capacitance 13a → the resistor 11 → the transistor 17 → the Zener diode 15 → the transformer 7 → the parasitic capacitance 13a. Flows and the transistor 17 is turned on.
The parasitic capacitance 13a is short-circuited through the transistor 17 and the resistor 11 that are turned on. Therefore, as shown in FIG. 2C, the terminal voltage V3 of the parasitic capacitance 13a becomes 0V, and the semiconductor switching element 13 is turned off.

以上の説明から明らかなように、本実施形態に係る半導体スイッチング素子駆動回路は、上記コンデンサ5の充電動作によって寄生キャパシタンス13aの充電中にのみトランス7の出力電圧V2が正極性を維持し、また、この出力電圧V2が正極性でない状態になっても、パルス電圧源1の出力電圧V1が0Vになるまでの間、充電された寄生キャパシタンス13aの電圧V3を所定の大きさに維持する。したがって、トランス7に印加される電圧時間積が小さくなるにもかかわらず、半導体スイッチング素子13を安定にオン・オフさせることができる。そして、上記電圧時間積が小さくなることによって、トランス7の小形化が可能となる。
なお、前記抵抗11は、図4に示す抵抗30に対応するものであり、上記寄生キャパシタンス13aとトランス7の漏れインダクタンスとによるLC共振を防止するために設けられている。
As is clear from the above description, in the semiconductor switching element driving circuit according to this embodiment, the output voltage V2 of the transformer 7 maintains the positive polarity only during the charging of the parasitic capacitance 13a by the charging operation of the capacitor 5, and Even when the output voltage V2 is not positive, the voltage V3 of the charged parasitic capacitance 13a is maintained at a predetermined level until the output voltage V1 of the pulse voltage source 1 becomes 0V. Therefore, the semiconductor switching element 13 can be stably turned on / off despite the small voltage-time product applied to the transformer 7. The transformer 7 can be miniaturized by reducing the voltage time product.
The resistor 11 corresponds to the resistor 30 shown in FIG. 4 and is provided to prevent LC resonance due to the parasitic capacitance 13a and the leakage inductance of the transformer 7.

図3は、図1で示した例よりもコンデンサ5のキャパシタンスを大きく設定し、かつ、トランス7として、パルス電圧源1が発生する電圧パルスV1の電圧・時間積よりも小さい電圧・時間積で磁気飽和を起こすものを用いた場合の動作波形図を例示したものである。
この例でも、パルス電圧源1の出力電圧V1の立ち上がり時に寄生キャパシタンス13aが充電されて、半導体スイッチング素子13がオンする。そして、その後、トランス7の一次側に流れる励磁電流によってコンデンサ5が次第に充電される。トランス7は、例えば、図3に示す時刻t1で飽和点に達して、その励磁インダクタンスが急速に小さくなり、そのため、その一次側がほぼ短絡状態となる。抵抗3は、このときにパルス電圧源1に過電流が流れるのを防止し、かつ、コンデンサ5とトランス7の漏れインダクタンスとの共振を防止する目的で設けたものである。
3 shows that the capacitance of the capacitor 5 is set larger than that of the example shown in FIG. 1, and the transformer 7 has a voltage / time product smaller than the voltage / time product of the voltage pulse V 1 generated by the pulse voltage source 1. FIG. 6 illustrates an operation waveform diagram in the case of using a material that causes magnetic saturation.
Also in this example, the parasitic capacitance 13a is charged when the output voltage V1 of the pulse voltage source 1 rises, and the semiconductor switching element 13 is turned on. Thereafter, the capacitor 5 is gradually charged by the exciting current flowing on the primary side of the transformer 7. For example, the transformer 7 reaches a saturation point at time t1 shown in FIG. 3 and its excitation inductance rapidly decreases, so that the primary side is almost short-circuited. The resistor 3 is provided for the purpose of preventing an overcurrent from flowing to the pulse voltage source 1 at this time and preventing resonance between the capacitor 5 and the leakage inductance of the transformer 7.

コンデンサ5は、短時間でほぼパルス電圧源1の出力電圧V1のピークまで充電され、それに伴って、トランス7の出力電圧V2はおよそ0Vとなる。しかし、このとき、寄生キャパシタンス13aの電圧V3は、上記と同様の原理(トランジスタ17がオフ状態にある。ダイオード9が寄生キャパシタンス13aの放電を阻止する。半導体スイッチング素子13が寄生キャパシタンス13aの充電分以上の電流を吸収しない。)で一定値に保たれる。   The capacitor 5 is charged to the peak of the output voltage V1 of the pulse voltage source 1 in a short time, and accordingly, the output voltage V2 of the transformer 7 becomes approximately 0V. However, at this time, the voltage V3 of the parasitic capacitance 13a is based on the same principle as described above (the transistor 17 is in the OFF state. The diode 9 prevents the parasitic capacitance 13a from being discharged. The above current is not absorbed.).

パルス電圧源1の出力電圧V1が0Vになると、コンデンサ5の電圧が逆極性でトランス7に印加され、その結果、上記と同様の原理(トランジスタ17がオンすることによる放電路の形成)で寄生キャパシタンス13aが放電される。この際も、トランス7は、一定時間後に飽和して短絡状態となる。このため、コンデンサ5は、その端子電圧がほぼ0Vになるまで放電される。
このように、本実施形態に係る半導体スイッチング素子駆動回路によれば、トランス7としてパルス電圧源1の出力電圧V1が印加された場合に飽和してしまう小型のものを用いることができる。
When the output voltage V1 of the pulse voltage source 1 becomes 0V, the voltage of the capacitor 5 is applied to the transformer 7 with the reverse polarity, and as a result, it is parasitic on the same principle (formation of a discharge path by turning on the transistor 17). Capacitance 13a is discharged. Also at this time, the transformer 7 is saturated after a certain time and is short-circuited. For this reason, the capacitor 5 is discharged until its terminal voltage becomes approximately 0V.
Thus, according to the semiconductor switching element drive circuit according to the present embodiment, a small-sized transformer that saturates when the output voltage V1 of the pulse voltage source 1 is applied can be used as the transformer 7.

1 パルス電圧源
3 抵抗
5 コンデンサ
7 トランス
9 ダイオード
11 抵抗
13 電圧駆動型半導体スイッチング素子
13a 寄生キャパシタンス
DESCRIPTION OF SYMBOLS 1 Pulse voltage source 3 Resistance 5 Capacitor 7 Transformer 9 Diode 11 Resistance 13 Voltage drive type semiconductor switching element 13a Parasitic capacitance

Claims (7)

一次巻線がコンデンサを介してパルス電圧源に接続され、二次巻線の一端が逆阻止用ダイオードを介して電圧駆動型半導体スイッチング素子の第1のオン・オフ制御端子に接続されるとともに、前記二次巻線の他端が前記電圧駆動型半導体スイッチング素子の第2のオン・オフ制御端子に接続されたトランスと、
前記二次巻線に一定値以上の負電圧が発生した際に、前記第1のオン・オフ制御端子と第2のオン・オフ制御端子との間を短絡する短絡手段と、
を備えることを特徴とする半導体スイッチング素子駆動回路。
The primary winding is connected to a pulse voltage source through a capacitor, and one end of the secondary winding is connected to a first on / off control terminal of the voltage-driven semiconductor switching element through a reverse blocking diode, A transformer in which the other end of the secondary winding is connected to a second on / off control terminal of the voltage-driven semiconductor switching element;
Short-circuit means for short-circuiting between the first on / off control terminal and the second on / off control terminal when a negative voltage of a certain value or more is generated in the secondary winding;
A semiconductor switching element driving circuit comprising:
前記トランスは、前記パルス電圧源が発生するパルス電圧の電圧・時間積よりも小さい値の電圧・時間積で飽和する磁気特性を有することを特徴とする請求項1に記載の半導体スイッチング素子駆動回路。   2. The semiconductor switching element drive circuit according to claim 1, wherein the transformer has a magnetic characteristic that saturates at a voltage / time product having a value smaller than a voltage / time product of a pulse voltage generated by the pulse voltage source. . 前記短絡手段は、前記一定値以上の負電圧を検出する電圧検出素子と、この電圧検出素子の検出信号に基づいて導通する短絡用スイッチ素子とを備えることを特徴とする請求項1に記載の半導体スイッチング素子駆動回路。   The said short-circuit means is provided with the voltage detection element which detects the negative voltage more than the said fixed value, and the switch element for short circuit which conduct | electrically_connects based on the detection signal of this voltage detection element. Semiconductor switching element drive circuit. 前記短絡用スイッチ素子は、前記第1のオン・オフ制御端子と前記第2のオン・オフ制御端子との間に介在させたトランジスタであり、前記電圧検出素子は、前記トランスの二次巻線の一端と前記と他のベースとの間に介在させたツェナーダイオードであることを特徴とする請求項3に記載の半導体スイッチング素子駆動回路。   The short-circuit switch element is a transistor interposed between the first on / off control terminal and the second on / off control terminal, and the voltage detection element is a secondary winding of the transformer. 4. The semiconductor switching element driving circuit according to claim 3, wherein the semiconductor switching element driving circuit is a Zener diode interposed between one end of the semiconductor device and the other base. 前記コンデンサに過電流・共振抑制用の抵抗を直列接続したことを特徴とする請求項1に記載の半導体スイッチング素子駆動回路。   2. The semiconductor switching element driving circuit according to claim 1, wherein a resistor for suppressing overcurrent / resonance is connected in series to the capacitor. 前記逆阻止用ダイオードと前記電圧駆動型半導体スイッチング素子の第1のオン・オフ制御端子との間に共振抑制用の抵抗を介在させたことを特徴とする請求項1に記載の半導体スイッチング素子駆動回路。   2. The semiconductor switching element drive according to claim 1, wherein a resistance for suppressing resonance is interposed between the reverse blocking diode and the first on / off control terminal of the voltage driven semiconductor switching element. circuit. 前記電圧駆動型半導体スイッチング素子が、IGBTまたはMOS−FETであることを特徴とする請求項1に記載の半導体スイッチング素子駆動回路。   2. The semiconductor switching element drive circuit according to claim 1, wherein the voltage driven semiconductor switching element is an IGBT or a MOS-FET.
JP2009036576A 2009-02-19 2009-02-19 Semiconductor switching element driving circuit Withdrawn JP2010193649A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009036576A JP2010193649A (en) 2009-02-19 2009-02-19 Semiconductor switching element driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009036576A JP2010193649A (en) 2009-02-19 2009-02-19 Semiconductor switching element driving circuit

Publications (1)

Publication Number Publication Date
JP2010193649A true JP2010193649A (en) 2010-09-02

Family

ID=42819088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009036576A Withdrawn JP2010193649A (en) 2009-02-19 2009-02-19 Semiconductor switching element driving circuit

Country Status (1)

Country Link
JP (1) JP2010193649A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103023282A (en) * 2011-09-23 2013-04-03 南京博兰得电子科技有限公司 Insulation driving circuit
CN111740570A (en) * 2020-07-15 2020-10-02 广东恒发电器科技有限公司 Efficient isolation driving circuit and driving method
CN116404881A (en) * 2023-04-10 2023-07-07 东南大学 Transformer coupling power device driving circuit based on single power supply

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103023282A (en) * 2011-09-23 2013-04-03 南京博兰得电子科技有限公司 Insulation driving circuit
CN111740570A (en) * 2020-07-15 2020-10-02 广东恒发电器科技有限公司 Efficient isolation driving circuit and driving method
CN116404881A (en) * 2023-04-10 2023-07-07 东南大学 Transformer coupling power device driving circuit based on single power supply
CN116404881B (en) * 2023-04-10 2024-05-07 东南大学 Transformer coupling power device driving circuit based on single power supply

Similar Documents

Publication Publication Date Title
US9397658B2 (en) Gate drive circuit and a method for controlling a power transistor
JP5601158B2 (en) Semiconductor control device for switching power supply device and switching power supply device using the same
US8680837B2 (en) Driver for driving power switch element
JP5541044B2 (en) Gate drive circuit and switching power supply device
JP6645924B2 (en) Semiconductor device and power converter
JP5747445B2 (en) Gate drive device
JP4682784B2 (en) Switching power supply
JP2002209381A (en) Dc-dc converter and control method therefor
JP2019058056A (en) Protection circuit, vibration compensation circuit and power feeding circuit in solid pulse modulator
JP2017099261A (en) Ac/dc converter, drive circuit
US10381941B2 (en) Switching power supply device and synchronous rectifier circuit
JP6951631B2 (en) Synchronous rectifier circuit and switching power supply
JP2010193649A (en) Semiconductor switching element driving circuit
JP2011024323A (en) Gate drive circuit, power conversion circuit, and gate drive method
JP5423307B2 (en) Gate drive circuit of voltage controlled transistor
JP2014150654A (en) Gate Drive circuit
US6377107B1 (en) Fast turn-off circuit arrangement
JP2005136942A (en) Drive circuit for field controlled semiconductor device
JP5369987B2 (en) Gate drive circuit
US10069485B2 (en) High-speed MOSFET and IGBT gate driver
JP5309923B2 (en) Semiconductor device drive circuit
JP6366558B2 (en) Switching power supply
JP2651971B2 (en) Driver circuit for insulated gate power semiconductor device
JP2002084756A (en) Synchronous rectifying circuit for switching power supply
JP2019140627A (en) Semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120501