JP2009252857A - 実装装置、検査装置、検査方法及び実装方法 - Google Patents

実装装置、検査装置、検査方法及び実装方法 Download PDF

Info

Publication number
JP2009252857A
JP2009252857A JP2008096777A JP2008096777A JP2009252857A JP 2009252857 A JP2009252857 A JP 2009252857A JP 2008096777 A JP2008096777 A JP 2008096777A JP 2008096777 A JP2008096777 A JP 2008096777A JP 2009252857 A JP2009252857 A JP 2009252857A
Authority
JP
Japan
Prior art keywords
application
coating agent
luminance information
mounting
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008096777A
Other languages
English (en)
Other versions
JP4577395B2 (ja
Inventor
Yoshihiro Ibayashi
義博 伊林
Yukio Kawazu
征雄 河津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008096777A priority Critical patent/JP4577395B2/ja
Priority to US12/379,728 priority patent/US7817263B2/en
Priority to CN2009101338387A priority patent/CN101552191B/zh
Publication of JP2009252857A publication Critical patent/JP2009252857A/ja
Application granted granted Critical
Publication of JP4577395B2 publication Critical patent/JP4577395B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7515—Means for applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

【課題】本発明の目的は、高いロバスト性、つまり、回路素子等の個体差、検査条件等の不確定要因に対する安定性を有する塗布剤の塗布状態の検査の技術を提供することにある。
【解決手段】ステップ１０４及び１０９において、表面実装部品Ｐに形成された全てのバンプＰ２それぞれについて取得された塗布剤Ｆの塗布前及び塗布後の平均輝度値が比較される。実装装置の制御部は、各バンプＰ２について、ステップ１０４及び１０９において取得された平均輝度値を比較し、これらの２値の差や割合を求める。これら２値の差や割合が、ユーザにより設定、あるいは自動的に算出された数値範囲内かどうかが判断され、当該バンプＰ２の塗布剤Ｆの塗布量が過少あるいは過多であるかが判定される。
【選択図】図６

Description

本発明は、ＩＣ（Integrated Circuit）等の電子回路やこれをパッケージングした電子部品に塗布された、はんだペースト等の塗布剤の塗布状態を検査する検査装置、この検査装置を搭載した実装装置、その検査方法、当該検査方法を使用する電子部品の実装方法に関する。
電子部品の製造工程において、電子部品の実装方法の一つに表面実装がある。表面実装では、例えば電子部品のパッケージ本体に設けられたバンプ（電気的接続用の突起）を介して基板等と接続される。ここで、バンプにははんだペースト等の塗布剤が塗布されるが、このバンプへの塗布剤の塗布状態（塗布量や塗布範囲）は精密に制御される必要がある。表面実装部品が基板等に接合される際、例えば、はんだペーストの塗布量が過多ではブリッジが発生し、塗布量が過少では接続不良が発生してしまうからである。
塗布剤をバンプに塗布してその塗布状態を検査し、基板上に回路素子を実装する装置が特許文献１に示されている。この特許文献１に記載の装置では、塗布剤等の液剤が、液剤転写装置により電子部品のバンプ部に転写され、この液剤転写後のバンプ部が撮像装置により撮像される。撮像された画像から単位区画毎の分布最頻輝度（同じ輝度にある画素数が最も多い輝度）が取得され、予めサンプル（液剤転写量が適当であると判断された回路素子）の測定により得られた分布最頻輝度との比較によって液剤転写量の適否が判断される。
特開２００６−１９３８０号公報（段落[００４０]）
しかしながら、特許文献１に記載の装置では、回路素子や基板あるいは液剤等の構成が変わる度に、サンプルの分布最頻輝度を測定する操作が必要である。また、このような構成が同一であるとしても、回路素子の製造条件による個体差あるいは検査における撮像条件などの差異により、検査に係る回路素子の液剤塗布前の輝度がサンプルの液剤塗布前の輝度と異なる場合が考えられる。検査では、これらの液剤塗布前の輝度は同一であることが前提であるため、液剤転写量の適否判断が正確に行われないおそれがある。
以上のような事情に鑑み、本発明の目的は、高いロバスト性、つまり、回路素子等の個体差、検査条件等の不確定要因に対する安定性を有する塗布剤の塗布状態の検査の技術を提供することにある。
上記目的を達成するため、本発明に係る実装装置は、前記塗布対象部品の塗布対象領域である第１の領域に塗布剤を塗布する塗布ユニットと、前記塗布ユニットで塗布される前の前記第１の領域の第１の輝度情報及び塗布された後の前記第１の領域の第２の輝度情報を取得する取得手段と、前記第１の輝度情報及び前記第２の輝度情報を比較することで、前記第１の領域の前記塗布剤の塗布状態の良否を判定する判定手段と、前記判定手段により前記塗布状態が良と判定された前記塗布対象部品を前記実装対象物に実装する実装機構とを具備する。
この構成によれば、塗布剤の塗布状態の良否は、同一の塗布対象部品の塗布の前後の輝度情報の比較によって判定される。これにより、別途、サンプルを作成して測定する必要がなく、塗布対象部品の個体差や検査の際の条件の影響を排除することができ、より精度の高い検査を行うことが可能である。この検査によって、良好な塗布状態である塗布対象部品を実装対象物に実装することができる。
前記取得手段は、前記塗布ユニットで塗布される前の前記塗布対象部品の前記第１の領域以外の塗布禁止領域である第２の領域の第３の輝度情報及び塗布された後の前記第２の領域の第４の輝度情報をさらに取得し、前記判定手段は、前記第３の輝度情報及び前記第４の輝度情報を比較することで、前記第２の領域への誤塗布の有無をさらに判定し、前記実装機構は、前記判定手段により前記第１の領域の前記塗布剤の前記塗布状態が良と判定され、かつ、前記第２の領域への誤塗布が無いと判定された前記塗布対象部品を実装してもよい。
この構成によれば、塗布対象部品の塗布対象領域以外の領域、すなわち、塗布禁止領域に塗布剤が誤塗布されているか否かを判定することが可能である。上述した、塗布の前後の塗布対象領域の輝度情報を取得する際に、塗布禁止領域の輝度情報も取得し、比較することによって当該判定がされる。塗布禁止領域への誤塗布が無いと判定された塗布対象部品が実装されることによって、塗布対象領域の塗布状態が良好であるが、塗布禁止領域に塗布剤が誤塗布されている塗布対象部品を実装しないようにすることが可能である。
前記塗布対象部品は回路素子であり、前記第１の領域は前記回路素子に設けられた複数のバンプであってもよい。
回路素子のバンプは、一般的に、非常に小さく、互いに近接して配列されており、塗布剤の塗布状態は回路素子と実装対象物との電気的接合に大きく影響するため、塗布剤が精確に塗布されているかを詳細に検査する必要がある。当該バンプと塗布剤の光反射率、すなわち輝度の差によって、バンプへの塗布剤の塗布状態を検査することが可能である。
前記取得手段は、前記第１の輝度情報及び前記第２の輝度情報を前記バンプ毎に取得し、前記判定手段は、前記第１の輝度情報及び前記第２の輝度情報を前記バンプ毎に比較することで、前記塗布状態の良否を前記バンプ毎に判定してもよい。
塗布剤は各バンプひとつひとつに精確に塗布されている必要がある。輝度情報をバンプ毎に取得して比較することにより、各バンプの塗布剤の塗布状態を検査することが可能である。
前記取得手段は、前記塗布対象部品の姿勢情報、または、前記塗布対象部品が適合性があるか否かの情報を取得する撮像機構であってもよい。
この構成によれば、輝度情報は実装装置が有する撮像機構によって取得される。本発明に係る実装装置は、塗布対象部品の姿勢情報、適合性の情報を取得するための撮像機構を有するが、輝度情報の取得に当該撮像機構を使用することによって、別途、塗布状態の検査のための装置あるいは機構等を備える必要がない。
前記塗布ユニットは、前記塗布剤が収容されるプレートを有し、前記実装装置は、前記判定手段の比較により、前記プレート上に収容されている前記塗布剤の量を検出する検出手段をさらに具備してもよい。
この構成によれば、上述した、塗布対象部品の塗布対象領域の塗布前後の輝度情報から、プレートに収容されている塗布剤の量を検出することが可能である。当該プレートに塗布対象部品の塗布対象領域を浸着させることによって、当該領域に塗布剤が塗布されるが、プレートに収容されている塗布剤の量によって、塗布対象領域の塗布状態が影響を受ける。すなわち、塗布前後の輝度情報を取得、比較することによって、プレートに収容されている塗布剤の量を検出することが可能である。また、塗布剤の量が輝度情報を用いた判定処理により実現されるため、塗布の残量を検出するための別途のセンサ等の必要がなく、コストがかからず経済的である。
前記塗布ユニットは、前記検出手段により検出された前記塗布剤の量に基き、前記プレート上の前記塗布剤の量を調整する調整手段を有する。
この構成によれば、プレートに収容されている塗布剤の量を調整する機能を有する塗布ユニットにおいて、自動的に塗布剤を塗布に最適な量に調整することが可能となる。
本発明に係る検査装置は、塗布対象部品の塗布対象領域の塗布剤の塗布状態を検査する検査装置であって、前記塗布剤が塗布される前の前記塗布対象領域の第１の輝度情報及び塗布された後の前記塗布対象領域の第２の輝度情報を取得する取得手段と、前記第１の輝度情報及び前記第２の輝度情報を比較することで、前記塗布対象領域の前記塗布剤の塗布状態の良否を判定する判定手段とを具備する。
この構成によれば、塗布剤の塗布状態の良否は、同一の塗布対象部品の塗布の前後の輝度情報の比較によって判定される。これにより、別途、サンプルを作成して測定する必要がなく、塗布対象部品の個体差や検査の際の外部条件の影響を排除することができ、より精度の高い検査を行うことが可能である。
本発明に係る実装方法は、塗布対象部品の塗布対象領域の第１の輝度情報を取得し、前記第１の輝度情報が取得された後、前記塗布対象領域に塗布剤を塗布し、前記塗布剤が塗布された前記塗布対象領域の第２の輝度情報を取得し、前記第１の輝度情報及び前記第２の輝度情報を比較することで、前記塗布対象領域の前記塗布剤の塗布状態の良否を判定し、良と判定された前記塗布対象部品を実装対象物に実装する。
この方法によれば、塗布対象部品の塗布対象領域に塗布剤を塗布する前後に、塗布対象領域の輝度情報を取得することによって、塗布対象部品毎に塗布状態の良否を判定し、良と判定された塗布対象部品のみを実装対象物に実装することが可能である。
本発明に係る検査方法は、塗布剤が塗布される前の、塗布対象部品の塗布対象領域の第１の輝度情報を取得し、前記塗布剤が塗布された前記塗布対象領域の第２の輝度情報を取得し、前記第１の輝度情報及び前記第２の輝度情報を比較することで、前記塗布対象領域の前記塗布剤の塗布状態の良否を判定する。
この方法によれば、塗布対象部品の塗布対象領域に塗布剤を塗布する前後に、塗布対象領域の輝度情報を取得することによって、塗布対象部品毎に塗布状態の良否を判定することが可能である。
以下、本発明の実施の形態を図面に基づき説明する。
図１は、本発明の実施形態に係る実装装置を示す斜視図である。
実装装置１は、実装対象物であるプリント配線基板Ｑに塗布対象部品である表面実装部品Ｐを実装する装置である。表面実装部品Ｐは、プリント配線基板Ｑに実装される側の所定の面（以下、実装面）を有し、その面は、はんだペースト等の塗布剤Ｆ（図１１（Ａ）、（Ｂ）等参照）が塗布される塗布対象領域を有する。表面実装部品Ｐは、プリント配線基板Ｑの表面にはんだ付けによって実装することができるように製造された電子部品である。典型的には、表面実装部品Ｐは、パッケージングされた回路素子を含む電子部品である。実装装置１は、そのパッケージングされた電子部品を、はんだ付けにより積層化する、つまり、ＰｏＰ(Package on Package)を実現することができる装置である。
実装装置１で実装処理されたこれらの部品は、別の装置で熱圧着やその他の方法によりボンディングが行われる。
図１に示すように、実装装置１は、実装機構２、塗布剤塗布ユニット３、撮像機構４、部品トレイ５、基板搬送機構１４を備えている。
表面実装部品Ｐは実装装置１の部品トレイ５に縦横に配列されて収容されており、プリント配線基板Ｑは実装装置１の、例えばベルトコンベアである基板搬送機構１４上に載置されている。
実装機構２は、部品トレイ５上の表面実装部品Ｐを保持して移動させ、プリント配線基板Ｑ上の所定位置に載置する機構である。例えば、実装機構２は、表面実装部品Ｐを保持する吸着ノズル６、吸着ノズル６を支持するヘッド７、ヘッド７を３軸（Ｘ、Ｙ、Ｚ軸）方向に移動させるヘッド移動機構８を備えている。吸着ノズル６は図示しない真空発生源による真空吸着で表面実装部品Ｐを保持する。なお、表面実装部品Ｐの保持方法は、真空吸着に限られず、例えば機械的把持等であってもよい。ヘッド移動機構８は例えばボールネジ駆動、ベルト駆動、リニアモータ駆動等の方式により駆動される。
撮像機構４は、吸着ノズル６に吸着された表面実装部品Ｐの実装面を撮像する機構であり、本実施形態に係る実装装置１における取得手段として機能する。
図２は、撮像機構４を示す斜視図である。撮像機構４は撮像素子９、照明１０を有する。撮像素子９として例えばＣＣＤ（Charge Coupled Device）、ＣＭＯＳ(Complementary Metal-Oxide Semiconductor)等が用いられる。撮像素子９の画素数が多いと塗布剤Ｆの塗布状態をより精密に検査することが可能である。本実施形態に係る実装装置では、撮像素子９としてモノクロ、８０万画素の２次元ＣＣＤが使用された。照明１０は上段照明１０ａ、中段照明１０ｂ、下段照明１０ｃから構成され、撮像対象（表面実装部品Ｐ）に均一な光が照射されるように配置される。なお、典型的には、撮像機構４は、レンズ、ミラー等で構成される光学系を備える。撮像機構４は、図１では基板搬送機構１４の手前側にのみ配置されるように図示されているが、基板搬送機構１４の手前側及び後ろ側の両方に配置される場合もある。
塗布剤塗布ユニット３は、実装機構２によって保持された表面実装部品Ｐの塗布対象領域に塗布剤を塗布するユニットである。
図３は、塗布剤塗布ユニット３を示す模式的な斜視図である。塗布剤塗布ユニット３は、プレート１１、供給部１２、スキージ部１３を有する。プレート１１は供給部１２から供給された塗布剤Ｆを収容し、図示しないモータにより回転する。スキージ部１３は、回転するプレート１１に収容されている塗布剤Ｆを平滑化する。塗布剤Ｆは、プレート１１の回転により、スキージ部１３の下部とプレート１１との間の隙間に入り込むことにより、平滑化される。後述するが、この平滑化された塗布剤Ｆに、表面実装部品Ｐの塗布対象領域が浸着することによって、当該領域に塗布剤Ｆが塗布される。なお、塗布剤塗布ユニットは表面実装部品Ｐの塗布対象領域に塗布剤Ｆを塗布するものであれば、この構成に限られない。
供給部１２は、例えば供給ボックス１２ａ及び供給管１２ｂを有する。供給管１２ｂの端部はプレート上に配置されている。供給ボックス１２ａ内には、例えば塗布剤Ｆを貯留した図示しない供給タンクが設けられ、図示しないポンプ等により塗布剤Ｆが供給管１２ｂが圧送させられる。
本実施形態に係る実装装置１は、図示しない制御部を有する。制御部は、実装機構２、撮像機構４、塗布剤塗布ユニット３と接続され、これらを制御する。制御部は、ＣＰＵ（Central Processing Unit）、ＲＯＭ(Read Only Memory)、ＲＡＭ(Random Access Memory)等の、情報処理を可能とする構成を備える。典型的には、上記ＲＯＭ、またはその他の記憶デバイスには、所定のプログラムが記憶されている。所定のプログラムとは、後述するように、撮像機構４により撮像された画像の処理に用いられる画像処理プログラム、塗布剤Ｆの塗布状態を判定するプログラム等である。これらの画像処理の機能、塗布状態を判定する機能を実現する構成として、ソフトウェアではなく、ハードウェアが用いられてもよい。ＣＰＵの代わりに、ＤＳＰ（Digital Signal Processor）、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）等が用いられてもよい。
ここで、塗布対象部品である表面実装部品Ｐについて説明する。
図４は、表面実装部品Ｐを示す図である。図４（Ａ）は表面実装部品Ｐの側面図、図４（Ｂ）は表面実装部品Ｐの塗布対象領域を有する実装面の平面図である。本実施形態に係る表面実装部品Ｐは、パッケージ本体Ｐ１とバンプＰ２から構成されている。
パッケージ本体Ｐ１は例えばＩＣ等の回路素子であり、外部回路との電気的接続を要するものである。バンプＰ２は、パッケージ本体Ｐ１の実装面にハンダや金で形成され、配列されたボール状の複数の電極であり、プリント配線基板Ｑの所定の位置に接合されることにより、プリント配線基板Ｑとパッケージ本体Ｐ１を電気的に接続する。
本実施形態に係る塗布対象領域は、各バンプＰ２の表面である。はんだペースト等の塗布剤Ｆが塗布されたバンプＰ２が、プリント配線基板Ｑの配線に接触した後、加熱及び加圧されることによって、バンプＰ２と配線が電気的、物理的に接合される。このため各バンプひとつひとつに所定量の塗布剤Ｆが塗布される必要がある。
また、塗布禁止領域はパッケージ本体Ｐ１の、実装面上のバンプの間隙の領域である。この領域に塗布剤Ｆが誤塗布されると、バンプ間の短絡（ブリッジ）が発生する。
以上のように構成された実装装置１の動作を説明する。
図５は実装装置１の動作を示す図、図６は実装装置１の動作を示すフローチャートである。
図１に示したように、実装する動作が開始される前に、表面実装部品Ｐは（実装面を部品トレイ５側にして）部品トレイ５に収容され、プリント配線基板Ｑは基板搬送機構１４に載置されている。また、塗布剤塗布ユニット３のプレート１１には平滑化された塗布剤Ｆが収容されている。
実装する動作が開始されると、制御部の制御に応じて、ヘッド移動機構８が駆動されてヘッド７が移動し、吸着ノズル６が部品トレイ５に収容されている表面実装部品Ｐに近接する。図５（Ａ）に示すように、吸着ノズル６は表面実装部品Ｐの実装面と反対側の面を吸着することによって、表面実装部品Ｐを保持し、部品トレイ５から取り出す（ステップ１０１）。
ヘッド移動機構８が駆動され、（吸着ノズル６に吸着された）表面実装部品Ｐが撮像機構４の撮像位置まで移動する。図５（Ｂ）に示すように、撮像機構４は、照明１０により表面実装部品Ｐに光を照射し、撮像する（ステップ１０２）。
制御部は、この撮像された表面実装部品Ｐの画像データを画像処理し、部品認識を行う（ステップ１０３）。部品認識では、制御部は、まず、撮像された表面実装部品Ｐが良品であるか、すなわち適合性があるかを判断する。これは、例えば、画像処理されたデータを制御部が保有する良品の表面実装部品のデータと照合することによって行われる。例えば表面実装部品Ｐが別種の表面実装部品である、あるいは破損したバンプを有する不良品であると判断された場合は廃棄されるか、または再利用される。制御部は、次に、撮像された表面実装部品Ｐの吸着ノズル６に対する位置情報を含む姿勢情報をエッジ検出等の処理により認識する。表面実装部品Ｐが吸着ノズル６に吸着される際に、吸着ノズル６に対する位置が決まるが、その位置は精確に把握される必要があるからである。
次に制御部は、上記画像データから、塗布剤Ｆ塗布前の表面実装部品Ｐの、各バンプＰ２の輝度情報を取得する（ステップ１０４）。この詳細は後述する。
次に制御部は、上記画像データから、塗布剤Ｆ塗布前の表面実装部品Ｐの、塗布禁止領域（各特定領域）の輝度情報を取得する（ステップ１０５）。この詳細は後述する。
ヘッド移動機構８が駆動されて表面実装部品Ｐを移動させ、塗布剤塗布ユニット３により表面実装部品Ｐの塗布対象領域に塗布剤Ｆが塗布される（ステップ１０６）。図５（Ｃ）に示すように、塗布は、塗布剤塗布ユニット３のプレート１１に収容されている（平滑化された）塗布剤Ｆに、表面実装部品Ｐの塗布対象領域、すなわちバンプＰ２を浸着することによって行われる。この際にバンプＰ２のみに塗布剤Ｆが塗布され、塗布禁止領域に塗布されないようにすることが必要である。例えば、予め、プレート内に収容されている塗布剤Ｆの厚さをバンプＰ２の高さ以下の所定の値にしておくことによって、所望の量の塗布剤ＦがバンプＰ２に塗布される。プレート内の塗布剤Ｆの厚さを所定の値に維持するために、スキージ部１３の高さが予め手動または自動で調整される。
ヘッド移動機構８が駆動されて、表面実装部品Ｐが撮像機構４の撮像位置まで移動する。再び、図５（Ｂ）に示すように、撮像機構４は、照明１０により表面実装部品Ｐに光を照射し、撮像する（ステップ１０７）。
制御部は、再び、この撮像された表面実装部品Ｐの画像データを画像処理し、部品認識を行う（ステップ１０８）。表面実装部品Ｐは、ヘッド移動機構８により、ステップ１０３において部品認識された位置である撮像機構４の撮像位置から、塗布剤Ｆの塗布のため一旦移動し、再び撮像位置に移動している。すなわち、ステップ１０３において部品認識された位置と全く同じ撮像位置にあるとは限らないため、再び部品認識（ステップ１０３において認識された位置との相違の認識）がされる。また、表面実装部品Ｐを塗布剤塗布ユニット３のプレート１１上に置き忘れていないかも確認される。
制御部は、この撮像された表面実装部品Ｐの画像データから、塗布剤Ｆ塗布後の表面実装部品Ｐの、各バンプＰ２の輝度情報を取得する（ステップ１０９）。この詳細は後述する。
次に制御部は、上記画像データから、塗布剤Ｆ塗布後の表面実装部品Ｐの、塗布禁止領域（各特定領域）の輝度情報を取得する（ステップ１１０）。この詳細は後述する。
次に、制御部は、ステップ１０４及び１０９において取得した、塗布剤Ｆ塗布前及び塗布後のバンプＰ２、ステップ１０５及び１１０において取得した、塗布剤Ｆ塗布前及び塗布後の塗布禁止領域の輝度情報をそれぞれ比較し、塗布状態を判定する（ステップ１１１）。この詳細は後述する。塗布状態が良好ではないと判定された表面実装部品Ｐは廃棄されるか、または再利用される。
次に、図５（Ｄ）に示すように、ヘッド移動機構８が駆動されて表面実装部品Ｐを移動させ、プリント配線基板Ｑの所定の位置に載置する（ステップ１１２）。この際に、制御部は、ステップ１０３において認識された、表面実装部品Ｐの吸着ノズル６に対する位置に基いて、載置する位置を調整する。
以上のようにして、表面実装部品Ｐがプリント配線基板Ｑに実装される。
ステップ１０４における各バンプＰ２の輝度情報の取得について以下で説明する。
図７は、表面実装部品Ｐの実装面について、撮像された画像を示す模式図である。同図に示す小四角Ｓの一つが、撮像機構４の撮像素子９の一つの画素を示す。図７では、図を分かりやすくするため、一つの画素の面積を大きく描いているが、現実的には一つの画素はもっと小さい。
ここで、バンプＰ２及び塗布禁止領域（パッケージ本体Ｐ１）の材質は異なるため、それぞれの光反射率も異なる。よって、輝度情報は、これらの材質によって影響を受ける。本実施形態に係る表面実装部品Ｐにおいては、バンプＰ２の光反射率はパッケージ本体Ｐ１の光反射率より高いため、バンプＰ２上の画素の輝度は高く、パッケージ本体Ｐ１上の画素の輝度は低くなる。図９に、算出した輝度をプロットしたグラフを示す。
図８は、図７に示す撮像された画像の一部を拡大したものである。
図８（Ａ）は一つのバンプＰ２を中心に拡大したものである。制御部は、複数の画素のうち、閾値以上の輝度を有する画素の集合を、バンプＰ２として認識する。制御部が、当該バンプＰ２上にある画素として認識する画素を、着色された小四角Ｔとして示す。制御部は、この小四角Ｔで示した画素の各々について輝度を取得する。なお、閾値は、予め設定されたものでもよく、バンプＰ２上に相当する画素の輝度とパッケージ本体Ｐ１上に相当する画素の輝度の差から算出されたものでもよい。
図９（Ａ）は、図８（Ａ）に示す当該バンプＰ２上の小四角Ｔ１、Ｔ２、Ｔ３…で示される各画素の輝度をプロットしたグラフである。実線９０１は、当該バンプＰ２上の各画素の輝度の平均値（以下、平均輝度値）を表す。
このようにして得られた、バンプＰ２の平均輝度値は、当該バンプＰ２上にある画素（Ｔ１、Ｔ２、Ｔ３…）の座標とともに制御部に記憶される。当該画素の座標は、例えば、エッジ検出処理で得られたパッケージ本体Ｐ１の一つの角を含む画素の座標からの相対座標である。このようにして、全てのバンプＰ２の各々について、その（画素の）座標と平均輝度値が記憶される。
ステップ１０５における塗布禁止領域（各特定領域）の輝度情報の取得について以下で説明する。
バンプＰ２の輝度情報が取得されると同時に、塗布禁止領域の輝度情報も取得される。
図８（Ｂ）は表面実装部品Ｐの実装面の、バンプＰ２の間隙を中心に拡大したものである。制御部は、画素のうち、閾値以下の輝度を有する画素を、パッケージ本体Ｐ１上にあるものとして認識し、閾値以下の輝度を有する画素のうち、例えば、周囲を四つのバンプＰ２に囲まれた塗布禁止領域を特定領域として認識する。制御部が、一つの特定領域として認識する画素を着色された小四角Ｒとして示す。制御部は、この小四角Ｒで示した画素の各々について輝度を取得する。
図１０（Ａ）は、図８（Ｂ）に示す当該一つの特定領域上の小四角Ｒ１、Ｒ２、Ｒ３…で示される各画素の輝度をプロットしたグラフである。実線１００１は、当該一つの特定領域の平均輝度値を表す。
このようにして得られた、特定領域の平均輝度値は、特定領域上にある画素（Ｒ１、Ｒ２、Ｒ３…）の座標とともに制御部に記憶される。当該画素の座標は、パッケージ本体Ｐ１の一つの角を含む画素からの相対座標とする。このようにして、全ての特定領域の各々について、その（画素の）座標と平均輝度値が記憶される。
ステップ１０９における各バンプＰ２の輝度情報の取得について以下で説明する。
図１１は、塗布剤Ｆが塗布された表面実装部品ＰのバンプＰ２を示す図である。図１１（Ａ）は、当該バンプＰ２の、実装面に平行な方向からの側面図、図１１（Ｂ）は当該面に垂直な方向からの平面図である。同図に示すように、塗布剤Ｆは、バンプＰ２の表面の一部に塗布される。
図１２は、塗布剤Ｆが塗布された表面実装部品Ｐの実装面について、撮像された画像の一部を拡大した図である。
図１２（Ａ）は塗布剤Ｆが塗布されたバンプＰ２を中心に拡大したものである。制御部は、上述のように、塗布剤Ｆ塗布前に撮像した（ステップ１０４）バンプＰ２に対応する画素（Ｔ１、Ｔ２、Ｔ３…）の輝度を取得した。ここで、この画素（Ｔ１、Ｔ２、Ｔ３…）の座標は、上述したように、パッケージ本体Ｐ１の一つの角を含む画素からの相対座標である。したがって、表面実装部品Ｐの位置がステップ１０４において撮像された際とずれていても、表面実装部品Ｐ上の同一箇所となる。
図９（Ｂ）は、図１２（Ａ）に示す塗布剤Ｆ塗布後のバンプＰ２上の小四角Ｔ１、Ｔ２、Ｔ３…で示される各画素の輝度をプロットしたグラフである。実線９０２は、当該バンプＰ２上の平均輝度値を表す。
このようにして得られた、塗布剤Ｆ塗布後のバンプＰ２の平均輝度値は、画素（Ｔ１、Ｔ２、Ｔ３…）の座標とともに制御部に記憶される。このようにして、全てのバンプＰ２の各々について、その（画素の）座標と平均輝度値が記憶される。
ステップ１１０における塗布禁止領域（各特定領域）の輝度情報の取得について以下で説明する。
塗布剤塗布後のバンプＰ２の輝度情報が取得されると同時に、塗布禁止領域の輝度情報も取得される。
図１２（Ｂ）は塗布剤Ｆが塗布されたバンプＰ２の間隙を中心に拡大したものである。制御部は、上述の、塗布剤Ｆ塗布前に撮像した（ステップ１０４）特定領域に対応する画素（Ｒ１、Ｒ２、Ｒ３…）の輝度を取得する。ここで、この画素（Ｒ１、Ｒ２、Ｒ３…）の座標は、パッケージ本体Ｐ１の一つの角を含む画素からの相対座標であるので、表面実装部品Ｐの位置がステップ１０４において撮像された際とずれていても、表面実装部品Ｐ上の同一箇所となる。
図１０（Ｂ）は、図１２（Ｂ）に示す塗布剤Ｆ塗布後の特定領域に対応する画素（Ｒ１、Ｒ２、Ｒ３…）の輝度をプロットしたグラフである。実線１００２は当該一つの特定領域の平均輝度値を表す。このようにして、全ての塗布禁止領域の各々について、その（画素の）座標と平均輝度値が記憶される。
ステップ１１１における塗布状態の判定について以下で説明する。
本実施形態に係る実装装置１の制御部は、上述のように取得された表面実装部品Ｐの塗布剤Ｆ塗布前の輝度情報と、塗布剤Ｆ塗布後の輝度情報を、各々のバンプＰ２と各々の特定領域について比較し、塗布状態を判定する。
本実施形態に係る塗布剤Ｆの光反射率は、バンプＰ２より低く、パッケージ本体Ｐ１より高い。よって、塗布剤Ｆが塗布されているバンプＰ２の輝度は、塗布剤Ｆが塗布されていないバンプＰ２の輝度より低く、また、塗布剤Ｆが（誤）塗布されているパッケージ本体Ｐ１の輝度は、塗布剤Ｆが塗布されていないパッケージ本体Ｐ１の輝度より高い。ここで、一般に、表面実装部品のバンプは十分小さく、その上に塗布される塗布剤の厚さも十分小さいため、表面実装部品のバンプに塗布されている塗布剤は、光を完全に遮断しない、すなわち半透明である。そのため塗布剤Ｆが塗布されているバンプＰ２の輝度は塗布剤Ｆが塗布されているパッケージ本体Ｐ１の輝度よりも高い。
各々のバンプＰ２の輝度情報の比較及び塗布剤Ｆの塗布量の判定について説明する。
ステップ１０４及び１０９において、表面実装部品Ｐに形成された全てのバンプＰ２それぞれについて取得された塗布剤Ｆ塗布前及び塗布後の平均輝度値が比較される。図９（Ａ）及び図９（Ｂ）に示すように、バンプＰ２に塗布剤Ｆが塗布されることによって、その平均輝度値が低下する。
図１３に、塗布剤Ｆの塗布量が異なるバンプＰ２を示す。図１３（Ａ）は塗布量が適正、図１３（Ｂ）は過少、図１３（Ｃ）は過多であるバンプＰ２である。
図１３（Ａ）に示す、塗布剤Ｆの塗布量が適正であるバンプＰ２に比較し、図１３（Ｂ）に示す、塗布剤Ｆの塗布量が過少であるバンプＰ２では、バンプＰ２の材質の露出が大きい。よって、当該バンプＰ２上の画素（Ｔ１、Ｔ２、Ｔ３…）であって、（光反射率の低い）塗布剤Ｆ上に存在する（輝度が低い）画素の数が少ない。すなわち、当該バンプＰ２の平均輝度値は図１３（Ａ）に示すバンプＰ２の平均輝度値に比べ高い。同様に、図１３（Ｃ）に示す、塗布剤Ｆの塗布量が過多であるバンプＰ２では、輝度が低い画素の数が多く、その平均輝度値は図１３（Ａ）に示すバンプＰ２の平均輝度値に比べ低い。
以上を踏まえ、制御部は、各バンプＰ２について、塗布剤Ｆの塗布前及び塗布後の平均輝度値を比較する。この比較では、例えば、これらの２値の差や割合が求められる。制御部は、例えば、これら２値の差や割合について、ユーザにより設定、あるいは自動的に算出された数値範囲内かどうかを判断することによって、当該バンプＰ２の塗布剤塗布量が過少あるいは過多であるかを判定することが可能である。
本実施形態に係る実装装置１の制御部は、以上のように各バンプＰ２毎に塗布剤Ｆの塗布量が適正であるかを判定することが可能であるので、より精密な検査を行うことができる。
ここで、本実施形態との比較例として、仮に、塗布剤Ｆの塗布量をバンプＰ２毎に判定せず、１つのバンプＰ２より広い、複数のバンプＰ２を含む所定の領域を観察する例について説明する。ここでは、その所定領域の平均輝度値により塗布量が検出されるものとして説明する。図１４に塗布剤Ｆが塗布された表面実装部品Ｐの実装面の一部を例示する。図１４に示すバンプＰ２のうちのひとつであるバンプＰ２ａは塗布量が過少であり、他のバンプＰ２の塗布量は適正であるとする。この場合に、破線で示す、複数のバンプＰ２を含む領域ｍが最小の判定対象となる領域であるとする。すなわち、平均輝度値は領域ｍについて求められるとすると、バンプＰ２ａの塗布剤Ｆ塗布量が過少であることが検出されない可能性がある。
これに対し、本実施形態に係る実装装置１においては、バンプＰ２の塗布剤Ｆの塗布量は、バンプＰ２毎に判定されるため、図１４に示したバンプＰ２ａは塗布量が過少であることを検出することが可能である。
塗布禁止領域の各々の上記特定領域の輝度情報の比較及び塗布剤Ｆの誤塗布の有無の判定について説明する。
ステップ１０５及び１１０において、特定領域のそれぞれについて取得された塗布剤Ｆ塗布前及び塗布後の平均輝度値が比較される。図１０（Ａ）及び図１０（Ｂ）に示すように、特定領域に塗布剤Ｆが誤塗布されることによって、その平均輝度値が上昇する。
図１５は、塗布禁止領域に塗布剤Ｆが誤塗布された表面実装部品Ｐの実装面を示す。
このように、塗布剤Ｆが誤塗布されることにより、当該特定領域上の画素であって、（光反射率の高い）塗布剤Ｆ上の（輝度が高い）画素が存在する。すなわち、当該特定領域の平均輝度値は、塗布剤Ｆが誤塗布される前の当該特定領域の平均輝度値に比べ高い。
以上を踏まえ、制御部は、各特定領域について、塗布剤Ｆ塗布前及び塗布後の平均輝度値を比較する。この比較では、例えば、これらの２値の差が求められる。制御部は、例えば、これら２値の差が、ユーザにより設定、あるいは自動的算出された閾値以上であるか否かを判断することによって、当該特定領域への塗布剤Ｆの誤塗布の有無を判定することが可能である。
本実施形態に係る実装装置１の制御部は、以上のように特定領域毎に塗布剤Ｆの塗布量の有無を判定することが可能であるので、より精密な検査を行うことができる。
ここで、仮に、塗布剤Ｆの誤塗布の有無を特定領域毎に判定しないとする場合について説明する。図１５（Ａ）に示すように、破線で示す、複数のバンプＰ２及び特定領域を含む領域ｌが最小の判定対象となる領域であるとする。すなわち、平均輝度値は領域ｌについて求められるとすると、領域ｌ内に誤塗布された塗布剤Ｆが存在する場合は平均輝度値の上昇から、誤塗布を認識することが可能であるとしても、例えば、図１５（Ｂ）に示すように、複数の領域ｌに跨って誤塗布された塗布剤Ｆが存在する場合は、誤塗布が認識されない可能性がある。
これに対し、本実施形態に係る実装装置１においては、塗布禁止領域への塗布剤Ｆの誤塗布は、特定領域毎に判定されるため、高い精度でその有無を判定することが可能である。
以上のように、バンプＰ２の塗布剤Ｆの塗布量及び塗布禁止領域への塗布剤Ｆの誤塗布、すなわち表面実装部品Ｐの塗布状態が判定される。
本実施形態に係る実装装置１においては、上述のように、特定の表面実装部品Ｐについて、その塗布剤Ｆの塗布前の輝度情報を参照データとして、塗布後の輝度情報と比較するため、塗布された塗布剤Ｆに起因する変化が求められる。
このように、塗布剤Ｆの塗布状態の良否は、同一の表面実装部品Ｐの塗布の前後の輝度情報の比較によって判定される。これにより、別途、サンプルを作成して測定する必要がなく、表面実装部品Ｐの個体差や検査の際の条件の影響を排除することができ、より精度の高い検査を行うことが可能である。この検査によって、良好な塗布状態である表面実装部品Ｐをプリント配線基板Ｑに実装することができる。
表面実装部品Ｐの個体差の影響とは、例えば同一構成の表面実装部品Ｐであっても、ロットにより寸法及び色等が変化する場合、輝度も変化することがあるので、その場合、その都度、輝度情報のデータの再作成が必要となることを意味する。
検査の際の条件の影響とは、例えば実装装置１または撮像機構４のモデルチェンジ等により、照明システムに変化がある場合、輝度情報の全データの再作成が必要となることを意味する。
本実施形態に係る実装装置１においては、表面実装部品Ｐの塗布対象領域（バンプＰ２）以外の領域、すなわち、塗布禁止領域に塗布剤Ｆが誤塗布されているか否かを判定することが可能である。上述した、塗布の前後のバンプＰ２の輝度情報を取得する際に、塗布禁止領域の輝度情報も取得し、比較することによって当該判定がされる。塗布禁止領域への誤塗布が無いと判定され表面実装部品Ｐが実装されることによって、バンプＰ２の塗布状態が良好であるが、塗布禁止領域に塗布剤Ｆが誤塗布されている表面実装部品Ｐを実装しないようにすることが可能である。
本実施形態に係る実装装置１においては、表面実装部品ＰのバンプＰ２は、一般的に、非常に小さく、互いに近接して配列されており、塗布剤Ｆの塗布状態は表面実装部品Ｐとプリント配線基板Ｑとの電気的接合に大きく影響するため、塗布剤Ｆが精確に塗布されているかを詳細に検査する必要がある。当該バンプＰ２と塗布剤Ｆの光反射率、すなわち輝度の差によって、バンプＰ２への塗布剤Ｆの塗布状態を検査することが可能である。
本実施形態に係る実装装置１においては、輝度情報をバンプＰ２毎に取得して比較することにより、各バンプＰ２の塗布剤Ｆの塗布状態を検査することが可能である。
本実施形態に係る実装装置１においては、表面実装部品Ｐの姿勢情報、適合性の情報を取得するための撮像機構４を有するが、輝度情報の取得に当該撮像機構４を使用することによって、別途、塗布状態の検査のための装置あるいは機構等を備える必要がない。
本実施形態に係る実装装置１においては、塗布剤Ｆの塗布状態の良否は、同一の表面実装部品Ｐの塗布の前後の輝度情報の比較によって判定される。これにより、別途、サンプルを作成して測定する必要がなく、表面実装部品Ｐの個体差や検査の際の外部条件の影響を排除することができ、より精度の高い検査を行うことが可能である。
次に、上記実装装置１の、他の実施形態に係る動作について説明する。図１８は、その動作を示し、特定領域の誤塗布の有無を判定しない場合の実装装置の動作を示すフローチャートである。
上述の実施形態の場合と同様に表面実装部品Ｐは吸着ノズル６に保持され（ステップ２０１）、撮像機構４によって撮像される（ステップ２０２）。部品認識され（ステップ２０３）、各バンプＰ２の輝度が取得される（ステップ２０４）。塗布剤ＦがバンプＰ２に塗布され（ステップ２０５）、再び撮像機構４によって撮像される（ステップ２０７）。再び部品認識され（ステップ２０７）、バンプＰ２の輝度が取得される（ステップ２０８）。
ステップ２０４及び２０８において取得された塗布剤Ｆの塗布前及び塗布後のバンプＰ２の輝度が比較され、塗布剤Ｆの塗布量が判定される（ステップ２０９）。ステップ２０９において、塗布量が良と判断された表面実装部品Ｐはプリント配線基板Ｑに実装される（ステップ２１０）。
次に、本発明のさらに別の実施の形態を説明する。
これ以降の説明では、上述の実施形態に係る実装装置が有する構成や機能等について同様のものは説明を簡略化または省略し、異なる点を中心に説明する。
本実施形態に係る実装装置１は、上述の実施形態に係る実装装置１の機能に、塗布に用いる塗布剤Ｆを自動で供給する機能が加えられている。
本実施形態に係る実装装置１の塗布剤塗布ユニット１５は、制御部１６の制御に応じて供給部１２からプレート１１への塗布剤Ｆの供給量を調整することが可能な調整機構（調整手段）を有する。図１６は、調整機構を示すブロック図である。この調整機構は、塗布剤Ｆを貯留する供給タンク１８に接続されたポンプ１９と、制御部１６からの制御信号に応じてポンプ１９を駆動するドライバ１７とを含む。ポンプ１９は、例えばピストンポンプ、ギアポンプ、ネジポンプ、またはその他のポンプが用いられればよい。ドライバは、ハードウェア、ソフトウェア、またはこれらの組合せによるものが用いられればよい。
ポンプ１９は、ドライバのＯＮ／ＯＦＦの駆動信号により、プレート１１内の塗布剤Ｆが少なくなった時に、予め定められた量だけ、塗布剤Ｆを供給してもよい。あるいは、ドライバ１７の駆動信号により、ポンプ１９の作動量が可変に制御されてもよい。
本実施形態に係る実装装置１の動作を説明する。
本実施形態に係る実装装置１においては、複数の表面実装部品Ｐを一つの、あるいは複数のプリント配線基板Ｑへ連続的に実装することが可能である。一つの表面実装部品Ｐに、塗布剤塗布ユニット３により塗布剤Ｆを塗布すると、塗布剤塗布ユニット３のプレート１１が回転し、スキージ部１３によりプレート１１に収容されている塗布剤Ｆが平滑化され、次の表面実装部品Ｐに塗布剤を塗布することが可能となる。複数の表面実装部品Ｐに連続的に塗布剤Ｆを塗布することによって、プレート１１に収容されている塗布剤Ｆの量は減少していく。
本実施形態に係る実装装置１の塗布剤塗布ユニット３は、そのプレート１１に表面実装部品Ｐの塗布対象領域（バンプＰ２）が浸着されることにより、表面実装部品Ｐに塗布剤Ｆを塗布する。この際、塗布剤Ｆの塗布量は、プレート１１に収容され、スキージ部１３により平滑化されている塗布剤Ｆの厚さによって決まる。すなわち、バンプＰ２への塗布剤Ｆの塗布量から、プレート１１に収容されている塗布剤Ｆの量を導出することが可能である。
上述の実施形態に係る実装装置１のフローチャート（図６）に示すステップ１０９において、塗布剤Ｆ塗布後のバンプＰ２の輝度情報が取得される。ここで、上述したように、バンプＰ２の輝度は塗布剤Ｆの塗布により低下するが、塗布量の多少によってその程度も異なる。すなわち、塗布剤Ｆの塗布量が多いときバンプＰ２の輝度は低く、塗布量が少なくなるにつれて、輝度は高くなる。
図１７は、塗布回数に対するバンプＰ２の輝度をプロットしたグラフである。バンプＰ２の輝度は、ある表面実装部品Ｐが有する全てのバンプＰ２の輝度の平均であり、塗布回数は、塗布された表面実装部品Ｐの個数である。同図に示すように、塗布回数の増加に伴い、バンプＰ２の輝度が上昇する。あらかじめ、輝度とプレート１１に収容されている塗布剤Ｆの量の関係が測定され、制御部１６がその測定データを記憶しておく。これにより、制御部は、得られた輝度からプレート１１に収容されている塗布剤Ｆの量を検出することができる。
また、バンプＰ２に適正量の塗布剤Ｆを塗布することを可能とする、プレート１１に収容されている塗布剤Ｆの最低量を示す輝度が閾値として設定されていればよい。これにより、制御部１６は、プレート１１に収容されている塗布剤Ｆの量の減少に応じて、塗布剤塗布ユニット３のドライバ１７に塗布剤Ｆを供給する旨の信号を出力し、塗布剤塗布ユニット３の供給部１２からプレート１１へ塗布剤Ｆの供給量を調整することができる。すなわち、プレート１１に収容されている塗布剤Ｆの量を、自動的に塗布に最適な量に調整することが可能である。
なお、このような自動供給に限られず、制御部１６は、塗布剤Ｆの量の減少に応じてユーザに塗布剤Ｆの供給が必要である旨を報知するようにしてもよい。
本実施形態に係る実装装置１においては、塗布剤Ｆの残量検出が画像処理により実現されるため、塗布剤Ｆの残量を検出するための別途のセンサ等の必要がなく、コストがかからず経済的である。
本発明に係る実施の形態は、以上説明した実施の形態に限定されず、他の種々の実施形態が考えられる。
上述の各実施形態では、部品認識と輝度取得の各操作は撮像機構４によって行われるが、別の機構によって行われてもよい。例えば、部品認識が、表面実装部品Ｐの所定箇所に設けられた位置認識マークとそれを認識する、撮像機構以外の光センサ等の認識機構によって行われ、輝度取得が撮像機構によって行われてもてもよい。
上述の各実施形態では、塗布剤Ｆ塗布前後の塗布状態は、各バンプＰ２あるいは特定領域毎の平均輝度値の比較によって判定されるが、平均輝度値に替わり他の情報の比較によって判定されてもよい。他の情報は、例えば、各バンプＰ２あるいは特定領域毎の輝度の分布を示す関数等が挙げられる。
上述の各実施形態では、表面実装部品Ｐの塗布禁止領域において、周囲を四つのバンプＰ２に囲まれた塗布禁止領域を特定領域として認識されたが、これは一例に過ぎず、他の方法により特定領域が認識されてもよい。例えば、二つ以上のバンプＰ２に挟まれた所定の領域を特定領域として認識することができる。図１９（Ａ）は、例えば二つのバンプＰ２の中心付近の領域を特定領域とした例を示す。図１９（Ｂ）は、例えば三つのバンプＰ２で囲まれた領域を特定領域とした例を示す。これらの図において、制御部が一つの特定領域として認識する画素を小四角Ｕとして示す。
上記各実施形態では、塗布剤として、はんだペーストを例に挙げた。しかし、フラックス、導電ペースト、ＡＣＰ(Anisotropic Conductive Paste)、ＮＣＰ（Non Conductive Paste）、あるいは、その他の液剤やペーストが、塗布剤として用いられることも考えられる。
本発明の実施形態に係る実装装置を示す斜視図である。 撮像機構を示す斜視図である。 塗布剤塗布ユニットを示す斜視図である。 表面実装部品を示す図である。 実装装置の動作を示す図である。 実装装置の動作を示すフローチャートである。 撮像された表面実装部品の実装面の画像を示す模式図である。 表面実装部品の実装面について、撮像された画像の一部を拡大したものである。 バンプ上の画素の輝度をプロットしたグラフである。 特定領域上の画素の輝度をプロットしたグラフである。 塗布剤が塗布された表面実装部品のバンプを示す図である。 塗布剤が塗布された表面実装部品の実装面について、撮像された画像の一部を拡大した図である。 塗布剤の塗布量が異なるバンプを示す図である。 バンプに塗布剤が塗布された表面実装部品の実装面を示す図である。 塗布禁止領域に塗布剤が誤塗布された表面実装部品の実装面を示す図である。 調整機構を示すブロック図である。 塗布回数に対するバンプの輝度をプロットしたグラフである。 実装装置の動作の他の実施形態を示すフローチャートである。 特定領域の認識方法を示す図である。
符号の説明
１ 実装装置
２ 実装機構
３ 塗布剤塗布ユニット
４ 撮像機構
１１ プレート
Ｐ 表面実装部品
Ｐ２ バンプ
Ｑ プリント配線基板

Claims (10)

  1. 塗布対象部品の塗布対象領域である第１の領域に塗布剤を塗布する塗布ユニットと、
    前記塗布ユニットで塗布される前の前記第１の領域の第１の輝度情報及び塗布された後の前記第１の領域の第２の輝度情報を取得する取得手段と、
    前記第１の輝度情報及び前記第２の輝度情報を比較することで、前記第１の領域の前記塗布剤の塗布状態の良否を判定する判定手段と、
    前記判定手段により前記塗布状態が良と判定された前記塗布対象部品を実装対象物に実装する実装機構と
    を具備する実装装置。
  2. 請求項１に記載の実装装置であって、
    前記取得手段は、前記塗布ユニットで塗布される前の前記塗布対象部品の前記第１の領域以外の塗布禁止領域である第２の領域の第３の輝度情報及び塗布された後の前記第２の領域の第４の輝度情報をさらに取得し、
    前記判定手段は、前記第３の輝度情報及び前記第４の輝度情報を比較することで、前記第２の領域への誤塗布の有無をさらに判定し、
    前記実装機構は、前記判定手段により前記第１の領域の前記塗布剤の前記塗布状態が良と判定され、かつ、前記第２の領域への誤塗布が無いと判定された前記塗布対象部品を実装する
    実装装置。
  3. 請求項１に記載の実装装置であって、
    前記塗布対象部品は回路素子であり、
    前記第１の領域は前記回路素子に設けられた複数のバンプである
    実装装置。
  4. 請求項３に記載の実装装置であって、
    前記取得手段は、前記第１の輝度情報及び前記第２の輝度情報を前記バンプ毎に取得し、
    前記判定手段は、前記第１の輝度情報及び前記第２の輝度情報を前記バンプ毎に比較することで、前記塗布状態の良否を前記バンプ毎に判定する
    実装装置。
  5. 請求項１に記載の実装装置であって、
    前記取得手段は、前記塗布対象部品の姿勢情報、または、前記塗布対象部品が適合性があるか否かの情報を取得する撮像機構である
    実装装置。
  6. 請求項１に記載の実装装置であって、
    前記塗布ユニットは、前記塗布剤が収容されるプレートを有し、
    前記実装装置は、
    前記判定手段の比較により、前記プレート上に収容されている前記塗布剤の量を検出する検出手段
    をさらに具備する実装装置。
  7. 請求項６に記載の実装装置であって、
    前記塗布ユニットは、前記検出手段により検出された前記塗布剤の量に基き、前記プレート上の前記塗布剤の量を調整する調整手段を有する
    実装装置。
  8. 塗布対象部品の塗布対象領域の塗布剤の塗布状態を検査する検査装置であって、
    前記塗布剤が塗布される前の前記塗布対象領域の第１の輝度情報及び塗布された後の前記塗布対象領域の第２の輝度情報を取得する取得手段と、
    前記第１の輝度情報及び前記第２の輝度情報を比較することで、前記塗布対象領域の前記塗布剤の塗布状態の良否を判定する判定手段と
    を具備する検査装置。
  9. 塗布対象部品の塗布対象領域の第１の輝度情報を取得し、
    前記第１の輝度情報が取得された後、前記塗布対象領域に塗布剤を塗布し、
    前記塗布剤が塗布された前記塗布対象領域の第２の輝度情報を取得し、
    前記第１の輝度情報及び前記第２の輝度情報を比較することで、前記塗布対象領域の前記塗布剤の塗布状態の良否を判定し、
    良と判定された前記塗布対象部品を実装対象物に実装する
    実装方法。
  10. 塗布剤が塗布される前の、塗布対象部品の塗布対象領域の第１の輝度情報を取得し、
    前記塗布剤が塗布された前記塗布対象領域の第２の輝度情報を取得し、
    前記第１の輝度情報及び前記第２の輝度情報を比較することで、前記塗布対象領域の前記塗布剤の塗布状態の良否を判定する
    検査方法。
JP2008096777A 2008-04-03 2008-04-03 実装装置及び実装方法 Active JP4577395B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008096777A JP4577395B2 (ja) 2008-04-03 2008-04-03 実装装置及び実装方法
US12/379,728 US7817263B2 (en) 2008-04-03 2009-02-27 Mounting apparatus, inspecting apparatus, inspecting method, and mounting method
CN2009101338387A CN101552191B (zh) 2008-04-03 2009-04-03 安装设备、检测设备、检测方法以及安装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008096777A JP4577395B2 (ja) 2008-04-03 2008-04-03 実装装置及び実装方法

Publications (2)

Publication Number Publication Date
JP2009252857A true JP2009252857A (ja) 2009-10-29
JP4577395B2 JP4577395B2 (ja) 2010-11-10

Family

ID=41132964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008096777A Active JP4577395B2 (ja) 2008-04-03 2008-04-03 実装装置及び実装方法

Country Status (3)

Country Link
US (1) US7817263B2 (ja)
JP (1) JP4577395B2 (ja)
CN (1) CN101552191B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014184855A1 (ja) * 2013-05-13 2014-11-20 富士機械製造株式会社 部品実装機
JP2015079933A (ja) * 2013-09-10 2015-04-23 Juki株式会社 検査方法、実装方法、及び実装装置
JP2015088534A (ja) * 2013-10-29 2015-05-07 パナソニックＩｐマネジメント株式会社 電子部品実装方法
JPWO2014199439A1 (ja) * 2013-06-11 2017-02-23 富士機械製造株式会社 部品実装機
JP2018056218A (ja) * 2016-09-27 2018-04-05 パナソニックＩｐマネジメント株式会社 バンプ付電子部品搭載装置およびバンプ付電子部品搭載方法
KR20190090501A (ko) * 2018-01-25 2019-08-02 한화정밀기계 주식회사 플립 칩의 플럭스 도포 상태 검사 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102121934B (zh) * 2010-12-23 2013-10-16 上海应用技术学院 一种检测涂抹效果的扫描机构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008216140A (ja) * 2007-03-06 2008-09-18 Fuji Mach Mfg Co Ltd 電子部品装着装置における転写材転写検査方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ID21831A (id) * 1996-12-17 1999-07-29 Toray Industries Metoda dan peralatan untuk menghasilkan tampilan plasma
US6933515B2 (en) 2003-06-26 2005-08-23 University Of Central Florida Research Foundation Laser-produced plasma EUV light source with isolated plasma
KR20060044914A (ko) * 2004-06-11 2006-05-16 마츠시타 덴끼 산교 가부시키가이샤 박막도포장치 및 박막도포방법 그리고 액침노광장치 및액침노광방법
JP2007278713A (ja) * 2006-04-03 2007-10-25 Chuo Denshi Keisoku Kk 塗装検査装置における照明方法
JP4735532B2 (ja) * 2006-12-25 2011-07-27 パナソニック株式会社 部品実装装置および部品実装方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008216140A (ja) * 2007-03-06 2008-09-18 Fuji Mach Mfg Co Ltd 電子部品装着装置における転写材転写検査方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014184855A1 (ja) * 2013-05-13 2014-11-20 富士機械製造株式会社 部品実装機
JP6037580B2 (ja) * 2013-05-13 2016-12-07 富士機械製造株式会社 部品実装機
JPWO2014199439A1 (ja) * 2013-06-11 2017-02-23 富士機械製造株式会社 部品実装機
JP2015079933A (ja) * 2013-09-10 2015-04-23 Juki株式会社 検査方法、実装方法、及び実装装置
JP2015088534A (ja) * 2013-10-29 2015-05-07 パナソニックＩｐマネジメント株式会社 電子部品実装方法
JP2018056218A (ja) * 2016-09-27 2018-04-05 パナソニックＩｐマネジメント株式会社 バンプ付電子部品搭載装置およびバンプ付電子部品搭載方法
KR20190090501A (ko) * 2018-01-25 2019-08-02 한화정밀기계 주식회사 플립 칩의 플럭스 도포 상태 검사 방법
KR102457527B1 (ko) 2018-01-25 2022-10-21 한화정밀기계 주식회사 플립 칩의 플럭스 도포 상태 검사 방법

Also Published As

Publication number Publication date
CN101552191A (zh) 2009-10-07
US7817263B2 (en) 2010-10-19
CN101552191B (zh) 2011-07-06
JP4577395B2 (ja) 2010-11-10
US20090251701A1 (en) 2009-10-08

Similar Documents

Publication Publication Date Title
JP4577395B2 (ja) 実装装置及び実装方法
JP4536280B2 (ja) 部品実装機、実装検査方法
US8243285B2 (en) Inspection system and method
KR100283834B1 (ko) 반도체칩의 본딩방법 및 그 장치
US20140272103A1 (en) Color-based linear three dimensional acquisition system and method
JP6706717B2 (ja) 転写状態検査システム及び部品実装機
JP2009036736A (ja) 印刷半田検査方法及び装置
JP2006019380A (ja) 液剤転写状態検査方法、液剤転写状態検査装置及び表面実装機
TW201520511A (zh) 三次元測定裝置、三次元測定方法及基板之製造方法
US6775899B1 (en) Method for inspecting printing state and substrate
JP2020004812A (ja) ダイボンダおよび半導体装置の製造方法
JP2003060398A (ja) 部品実装方法及び装置
JP4960160B2 (ja) フラックス転写装置及び電子部品搭載方法
US20130110436A1 (en) Inspection apparatus, processing apparatus, information processing apparatus, object manufacturing apparatus, and manufacturing method for an object
JP2001124700A (ja) ラインセンサーカメラを備えた検査機のキャリブレーション方法
KR100689850B1 (ko) 기판검사장치
JP2000009452A (ja) 表面の凹凸検査方法および装置
JP2007305724A (ja) ペーストの転写状態判定装置およびペーストの転写状態判定方法
JP6177714B2 (ja) 部品認識装置、部品移載装置および部品実装装置
JPH10150298A (ja) 電子部品の補正角度修正方法とそれを用いた電子部品 実装装置
JP2010129046A (ja) ワークの位置検出方法
JP2000101298A (ja) 部品位置整合装置及びこれを用いた部品位置整合方法
CN110907469A (zh) 一种使用机器视觉的电路板焊接检测装置
JPH07245500A (ja) 電子部品実装装置および電子部品実装方法
JP2003130619A (ja) 電子部品の不良リード端子検出方法及び装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100727

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100809

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4577395

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350