JP2009239066A - セラミック基板およびセラミック基板の製造方法 - Google Patents

セラミック基板およびセラミック基板の製造方法 Download PDF

Info

Publication number
JP2009239066A
JP2009239066A JP2008083960A JP2008083960A JP2009239066A JP 2009239066 A JP2009239066 A JP 2009239066A JP 2008083960 A JP2008083960 A JP 2008083960A JP 2008083960 A JP2008083960 A JP 2008083960A JP 2009239066 A JP2009239066 A JP 2009239066A
Authority
JP
Japan
Prior art keywords
ceramic
sintered body
ceramic substrate
hole
ceramic sintered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008083960A
Other languages
English (en)
Other versions
JP5178277B2 (ja
Inventor
Koji Hayakawa
浩二 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2008083960A priority Critical patent/JP5178277B2/ja
Publication of JP2009239066A publication Critical patent/JP2009239066A/ja
Application granted granted Critical
Publication of JP5178277B2 publication Critical patent/JP5178277B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】ビア導体のピッチ寸法が高精度で、ビア導体とセラミックスとの間の結合力が強く、ビア導体とセラミックスとの間にセパレーションが発生しにくいセラミック基板を提供すること。
【解決手段】セラミック基板1は、ビア導体2が設けられており、ビア導体2は、セラミック基板1に設けられた穴1aに、貫通導体2が形成されたセラミック焼結体4が嵌着されて形成されている。焼成後のセラミック基板1にビア導体2が設けられたセラミック焼結体4を嵌着するので、ビア導体2のピッチ寸法を高精度にできる。また、ビア導体2がセラミック焼結体4から脱落し難い。
【選択図】 図1

Description

本発明は、ビア導体を内部に有するセラミック基板およびその製造方法に関する。
ビア導体が内部に形成された一般的なセラミック基板を図6に示す。図6において、10はセラミック焼結体、12はセラミック焼結体10の内部に設けられたビア導体、13はセラミック焼結体10の表層に設けられた導体パターンである。ビア導体12は、焼結前のセラミックグリーンシートに金型打ち抜き、またはレーザ等を用いて穴加工を施し、その後、この穴に導体ペーストを充填した後、セラミックグリーンシートと同時焼成を行なう方法で形成される。または、予め焼成させたセラミック焼結体10を準備し、レーザ等によって穴加工を施した後、導体ペーストを充填し、その後導体ペーストを焼成してセラミック基板10を得る方法がある。
特開平01−236694号公報
しかしながら、焼結前のセラミックグリーンシートに穴加工を施し、その後穴に導体ペーストを充填してセラミックグリーンシートと同時焼成を行なう方法においては、セラミックグリーンシートの焼成時に生じる収縮によって、穴の径、および穴のピッチ寸法にバラツキが発生するという問題がある。また、予め焼成したセラミック焼結体10を準備し、レーザ等によって穴加工を施した後に、導体ペーストを充填して導体ペーストを焼成する方法においては、穴径、および穴のピッチ寸法の精度を上げることは可能となるが、導体ペーストとセラミック焼結体10との密着性が確保できず、導体ペースト焼成後にビア導体12が抜け落ちたり、ビア導体12とセラミック焼結体10との間に生じた間隙にメッキ工程における薬液が浸透し、後工程で不具合が生じたりするという問題があった。
従って、本発明は上記問題に鑑みて完成されたものであり、その目的は、ビア導体の間隔における寸法精度が高く、ビア導体とセラミックスとの間の接合力が強く、ビア導体とセラミックスとの間に間隙(セパレーション)が発生しにくいセラミック基板、およびそのようなセラミック基板の製造方法を提供することである。
本発明のセラミック基板は、ビア導体が設けられたセラミック基板であって、前記ビア導体は、前記セラミック基板に設けられた穴に、貫通導体が形成されたセラミック焼結体が嵌着されて形成されていることを特徴とする。
本発明のセラミック基板において、好ましくは、前記セラミック焼結体は太さが異なる形状を有し、前記セラミック基板の穴は、前記セラミック焼結体の外周面と同じ形状に形成されていることを特徴とする。
本発明のセラミック基板において、好ましくは、前記セラミック基板の穴は内寸法が大きい部位と小さい部位とから成ることを特徴とする。
本発明のセラミック基板において、好ましくは、前記セラミック基板の穴の前記セラミック焼結体の外周面と嵌合する内周面は開口に向けて次第に広くなるように形成されていることを特徴とする。
本発明のセラミック基板において、好ましくは、前記セラミック基板の穴は内周面の中央部において広く形成されていることを特徴とする。
本発明のセラミック基板の製造方法は、セラミック生成形体に貫通孔を加工する工程と、この貫通孔に導体ペーストを注入する工程と、前記セラミック生成形体と前記導体ペーストとを同時焼成して前記セラミック焼結体を得る工程と、このセラミック焼結体を所定の形状に加工する工程と、焼成されたセラミック基板に前記セラミック焼結体を嵌着する所定形状の穴を加工する工程と、この穴に前記セラミック焼結体を嵌着する工程とを有することを特徴とする。
また、本発明のセラミック基板の製造方法は、セラミック生成形体に貫通孔を加工する工程と、この貫通孔に導体ペーストを注入する工程と、前記セラミック生成形体と前記導体ペーストとを同時焼成して前記セラミック焼結体を得る工程と、このセラミック焼結体の外周中央部を太く加工する工程と、焼成された複数のセラミック基板に前記セラミック焼結体の外周面と嵌合する穴を加工する工程と、前記セラミック焼結体の中央部を前記複数のセラミック基板で挟んで前記セラミック基板同士を接着剤で固定する工程とを有することを特徴とする。
本発明のセラミック基板によれば、焼成後のセラミック基板に設けられた穴に、貫通導体が形成されたセラミック焼結体が嵌着されて形成されていることから、ビア導体間の寸法精度を向上できる。且つビア導体とセラミック焼結体との間の接合力が強いセラミック基板を実現できる。
本発明のセラミック基板の製造方法によれば、セラミック生成形体と導体ペーストとを同時焼成したセラミック焼結体を予め準備し、その後焼成されたセラミック基板に穴加工を行なって、予め準備しておいたセラミック焼結体を嵌着することから、セラミック焼結体とビア導体との結合が強固で、ビア導体が抜け落ちたり、ビア導体とセラミックス間に間隙が発生したりすることを避けることができる。また、ビア導体部の寸法精度が良いセラミック基板を製造することができる。
また、本発明のセラミック基板の製造方法によれば、ビア導体が形成されたセラミック焼結体の太く加工した中央部を複数のセラミック基板で挟んでセラミック基板同士を固定することから、ビア導体とセラミック焼結体との結合力が強固で、また、セラミック基板のどちらの面に力が加わっても、太く加工された中央部を挟んで固定されたセラミック焼結体が脱落することを防止することができる。また、ビア導体部の寸法精度が良いセラミック基板を製造することができる。
次に本発明のセラミック基板を添付の図面に基づいて詳細に説明する。
図1は、本発明のセラミック基板の実施の形態の一例を示す断面図である。図1において、1はセラミック基板、2はビア導体、3はセラミック基板1の表層に設けられた導体パターン、4はビア導体2が形成されたセラミック焼結体、5は接着剤を示す。
セラミック基板1の材質は、一般的にはアルミナセラミックス、ムライトセラミックス、窒化珪素セラミックスが使用されるが、用途に合ったセラミック材料であれば特に限定はない。
セラミック基板1には、予めビア導体2が形成されたセラミック焼結体4を嵌合する穴1aが加工されている。この穴1aの加工方法としては、レーザ穿孔加工、切削加工等がある。この穴1aは別に準備されるビア導体2が形成されたセラミック焼結体4が嵌合できるような形状に加工される。穴1aの開口寸法は、セラミック焼結体4の位置合せがしやすいように、セラミック焼結体4よりも若干大きくしておくほうがよい。なお、図1において穴1aは貫通孔として示したが、有底の穴でもよい。この場合は、ビア導体2はセラミック基板1において貫通ビア導体2としてではなく、ブラインドビア導体2として用いられる。焼成されたセラミック基板1に穴1a加工を行なうので、セラミック基板1の焼成時に生じる収縮誤差を回避することができ、穴1aの間隔を高精度なものにできる。
ビア導体2が形成されたセラミック焼結体4は、セラミック生成型体に貫通孔を加工したものに、導体ペーストを充填し、セラミック生成形体と導体ペーストとを同時焼成して作製する。焼成後のビア導体2とセラミック焼結体4とは同時焼成によって接合されるので、ビア導体2とセラミック焼結体4との接合強度は大きく、ビア導体2がセラミック焼結体4から脱落する虞は少ない。
セラミック生成型体に貫通孔を加工する方法としては、金型による打ち抜き加工、またはレーザによる穿孔加工等が一般的であるが、所望の孔加工が可能であれば方法は特に問わない。導体ペーストの充填方法としては、印刷法や圧入法があるが方法は特に問わない。また、セラミックグリーンシートに孔加工を施し、この孔に導体ペーストを充填したものを所定の厚みになるように積層する方法、または、セラミック生成型体を予め所定の厚みになるようプレス成型した後に、孔加工を施し、この孔に導体ペーストを充填する方法のいずれでもよい。
その後、孔に導体ペーストが注入されたセラミック生成型体を焼成する。そして、焼成されたものを個片に切削加工、切断加工等によって分割し、外周面を研磨加工してセラミック焼結体4を得る。なお、加工されたセラミック焼結体4に含まれるビア導体2は、1個でも構わないし、複数個まとめて設けられていても構わない。ただし、加工されたセラミック焼結体4の外周に対するビア導体2の位置精度は確保しておく必要がある。
その後、セラミック基板1に施された穴1a部に、所定の形状に加工されたビア導体2を含むセラミック焼結体4をはめ込んで、接着剤5にて固定すればよい。接着剤5としては、樹脂系接着剤,金属ロウ材またはセラミック系接着剤等を用いればよい。金属ロウ材の場合は、セラミック基板1およびセラミック焼結体4にメタライズ層を形成したり、活性化金属ロウ材を用いたりする。セラミック系接着剤は、セラミック粉末をベースに固化剤を含ませたもので、耐熱性の大きい接着剤である。
セラミック基板1とビア導体2とを含むセラミック焼結体4の位置合せの精度を高めるために、セラミック焼結体4が所定の位置に配置できる組立治具6を準備するのがよい。図5にセラミック基板1の組立治具6による組立方法を説明する断面図を示す。
図5に示すように、組立治具6は、平板面に、ビア導体2の間隔に合わせてセラミック焼結体4の一端を嵌める穴6aが設けられている。この穴6aにセラミック焼結体4を保持することによって、セラミック焼結体4の位置決めができるようになっている。
セラミック基板1の組み立て時に加熱処理が必要な場合、セラミック基板1、ビア導体2を含むセラミック焼結体4、および組立治具6は熱膨張によって伸びが生じるため、セラミック焼結体4を配置する場所はこの伸びを考慮したものであることが必要である。好ましくは、熱膨張による伸びの寸法変動を極力抑えるため、組立治具6の材質としてセラミック基板1やセラミック焼結体4と同じ材質を使用するのがよい。
セラミック基板1とセラミック焼結体4との接合には接着剤5を使用する。接着剤5の材質は特に問うものではないが、セラミック基板の使用方法において、例えば熱処理、薬液処理等が施される場合、これらの条件で支障が無い接着剤5を選ぶ必要がある。接着剤5はセラミック基板1の組み立て前に、セラミック基板1の穴1aの内周、もしくはセラミック焼結体4の外周に塗布される。この際、セラミック基板1の穴1aの下方、すなわちセラミック基板1が組立治具6に接する側には接着剤5が極力付かないようにしたほうがよい。多く付いてしまうとセラミック基板1の穴1a部から接着剤5が組み立て治具6側にはみ出してしまい、セラミック基板1と組み立て治具6が接着されてしまう虞がある。
なお、はみ出した接着剤5によるセラミック基板1の接合を防止するために、組立治具6のセラミック焼結体4がはめ込まれる穴6aの開口周囲にC面加工を施しておくのがよい。また、組立治具6側に接着剤5がはみ出ないように接着剤5の量を少なくした場合、セラミック基板1の厚みに対して十分な接合距離を得られないことも考えられる。このような場合、組み立て終了後、組立治具6から取り外したセラミック基板1を裏返し、再度セラミック焼結体4とセラミック基板1の穴1aとの間の隙間に同じ接着剤5を流し込む。この際、接着剤5の硬化に加熱処理が必要な場合は、先に使用した接着剤5よりも低温で硬化する接着剤5を流し込めば十分に接合することが可能となる。
また、組立治具6とセラミック基板1との位置決めは、例えばセラミック基板1に設けられた位置決め用穴(図示せず)と組立治具6に設けられたピン(図示せず)によって行われる。組立治具6に接着剤5を塗布したセラミック焼結体4をセットした後、この組立治具6に設けられたピンをセラミック基板1の位置決め用穴に挿通し、位置決めが行なわれる。そして、所定の条件にて接着剤5を硬化させた後に、セラミック基板1およびセラミック焼結体4を組立治具6から取り外しセラミック基板1を得る。
組み立てが終了したセラミック基板1は、表面に接着剤5がはみ出ていたり、ビア導体2を含むセラミック焼結体4が飛び出していたりするため、表面研磨によってこれらを除去して平滑な面を得る。
その後、必要な場合はセラミック基板1の表面に所定の導体パターン3を形成する。導体パターン3の形成方法としては、導体ペーストを印刷して焼成する方法や、スパッタ等で薄膜を形成する方法、メッキする方法などがある。
次に、本発明のセラミック基板1の他の実施の形態例を説明する。
図2,図3,図4は、これら他の実施の形態の例を説明する断面図であり、図1と対応する部分には同じ符合を付している。
図2は、セラミック焼結体4の外周太さが上端に向けて次第に太くなる形状に加工されており、セラミック基板1の穴1aの内周面が、セラミック焼結体4の外周形状に合わせて、穴1aの上面開口に向けて次第に広くなるように形成されている例を示す。
図3は、セラミック焼結体4の外周が、太い部位4aと細い部位4bとを有する形状に加工されており、太い部位4aと細い部位4bとの間に段部が形成されている。そして、セラミック基板1の穴1aの内周面もこのセラミック焼結体4の外周形状に合わせて加工されており、これによって、セラミック焼結体4とセラミック基板1とが嵌合するように形成されている例を示す。
図4は、セラミック焼結体4の外周が、上下方向の中央部において太くなり、上下両端で細くなる形状に加工されている。一方、セラミック基板1は上下2枚に分割したセラミック基板1bおよび1cが組み合わされて形成されている。セラミック基板1bは、セラミック焼結体4の上半分の形状に対応させて、穴1aの下開口に向けて次第に広くなるように穴1aが形成され、セラミック基板1cは、セラミック焼結体4の下半分の形状に対応させて、穴1aの上開口に向けて次第に広くなるように穴1aが形成されている。そして、2枚のセラミック基板1b,1cでセラミック焼結体4の太い中央部を挟んで、組み合わされ、接着剤で固定されている。
図2,図3および図4に示されるような、セラミック焼結体4の外形寸法において太さが異なるようにセラミック焼結体4が形成され、外寸が大きい部位と小さい部位とを有する形状であれば、ビア導体2を含むセラミック焼結体4が簡単に抜け落ちる心配は無く、組み立てた後にセラミック基板1の一方向から表面に力が加わっても、ビア導体2を含むセラミック焼結体4が抜ける心配が無い。さらには、図4に示されるように中央部において太く形成されている形状であれば、セラミック基板1のどちらの面から力が掛かってもビア導体2を含むセラミック焼結体4が抜ける心配は無い。
なお、本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を行なうことは何等差し支えない。例えば、セラミック焼結体4の平面視形状は、円形,矩形,多角形のいずれでもよく、この場合、セラミック基板1の穴1aをこれに対応する形状にすればよい。
また、上記実施の形態の説明において上下左右という用語は、単に図面上の位置関係を説明するために用いたものであり、実際の使用時における位置関係を意味するものではない。
本発明のセラミック基板の実施の形態の一例を示す断面図である。 本発明のセラミック基板の実施の形態の他の例を示す断面図である。 本発明のセラミック基板の実施の形態の他の例を示す断面図である。 本発明のセラミック基板の実施の形態の他の例を示す断面図である。 本発明のセラミック基板の組立方法の例を示す断面図である。 従来のセラミック基板の例を示す断面図である。
符号の説明
1:セラミック焼結体
2:ビア導体
3:導体パターン
4:セラミック焼結体
5:接着剤
6:組み立て治具

Claims (7)

  1. ビア導体が設けられたセラミック基板であって、前記ビア導体は、前記セラミック基板に設けられた穴に、貫通導体が形成されたセラミック焼結体が嵌着されて形成されていることを特徴とするセラミック基板。
  2. 前記セラミック焼結体は太さが異なる形状を有し、前記セラミック基板の穴は、前記セラミック焼結体の外周面と同じ形状に形成されていることを特徴とする請求項1記載のセラミック基板。
  3. 前記セラミック基板の穴は内寸法が大きい部位と小さい部位とから成ることを特徴とする請求項2記載のセラミック基板。
  4. 前記セラミック基板の穴の前記セラミック焼結体の外周面と嵌合する内周面は開口に向けて次第に広くなるように形成されていることを特徴とする請求項2または3記載のセラミック基板。
  5. 前記セラミック基板の穴は内周面の中央部において広く形成されていることを特徴とする請求項2または3記載のセラミック基板。
  6. セラミック生成形体に貫通孔を加工する工程と、
    該貫通孔に導体ペーストを注入する工程と、
    前記セラミック生成形体と前記導体ペーストとを同時焼成して前記セラミック焼結体を得る工程と、
    該セラミック焼結体を所定の形状に加工する工程と、
    焼成されたセラミック基板に前記セラミック焼結体を嵌着する所定形状の穴を加工する工程と、
    該穴に前記セラミック焼結体を嵌着する工程とを
    有するセラミック基板の製造方法。
  7. セラミック生成形体に貫通孔を加工する工程と、
    該貫通孔に導体ペーストを注入する工程と、
    前記セラミック生成形体と前記導体ペーストとを同時焼成して前記セラミック焼結体を得る工程と、
    該セラミック焼結体の外周中央部を太く加工する工程と
    焼成された複数のセラミック基板に前記セラミック焼結体の外周面と嵌合する穴を加工する工程と、
    前記セラミック焼結体の中央部を前記複数のセラミック基板で挟んで前記セラミック基板同士を接着剤で固定する工程とを
    有するセラミック基板の製造方法。
JP2008083960A 2008-03-27 2008-03-27 セラミック基板およびセラミック基板の製造方法 Expired - Fee Related JP5178277B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008083960A JP5178277B2 (ja) 2008-03-27 2008-03-27 セラミック基板およびセラミック基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008083960A JP5178277B2 (ja) 2008-03-27 2008-03-27 セラミック基板およびセラミック基板の製造方法

Publications (2)

Publication Number Publication Date
JP2009239066A true JP2009239066A (ja) 2009-10-15
JP5178277B2 JP5178277B2 (ja) 2013-04-10

Family

ID=41252653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008083960A Expired - Fee Related JP5178277B2 (ja) 2008-03-27 2008-03-27 セラミック基板およびセラミック基板の製造方法

Country Status (1)

Country Link
JP (1) JP5178277B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017225030A (ja) * 2016-06-16 2017-12-21 株式会社村田製作所 圧電振動子及びその製造方法
JP2020150554A (ja) * 2020-05-29 2020-09-17 株式会社村田製作所 圧電振動子及びその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS543270A (en) * 1977-06-08 1979-01-11 Fujitsu Ltd Method of making ceramic multiilayer wired substrate
JPH0393290A (ja) * 1989-09-05 1991-04-18 Fujitsu Ltd ビアの形成方法
JPH0537157A (ja) * 1991-07-31 1993-02-12 Sony Corp 多層プリント基板の製造方法
JP2001352166A (ja) * 2000-06-08 2001-12-21 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2006351778A (ja) * 2005-06-15 2006-12-28 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2007096337A (ja) * 2004-07-07 2007-04-12 Nec Corp 半導体搭載用配線基板、半導体パッケージ、及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS543270A (en) * 1977-06-08 1979-01-11 Fujitsu Ltd Method of making ceramic multiilayer wired substrate
JPH0393290A (ja) * 1989-09-05 1991-04-18 Fujitsu Ltd ビアの形成方法
JPH0537157A (ja) * 1991-07-31 1993-02-12 Sony Corp 多層プリント基板の製造方法
JP2001352166A (ja) * 2000-06-08 2001-12-21 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2007096337A (ja) * 2004-07-07 2007-04-12 Nec Corp 半導体搭載用配線基板、半導体パッケージ、及びその製造方法
JP2006351778A (ja) * 2005-06-15 2006-12-28 Ngk Spark Plug Co Ltd 配線基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017225030A (ja) * 2016-06-16 2017-12-21 株式会社村田製作所 圧電振動子及びその製造方法
JP2020150554A (ja) * 2020-05-29 2020-09-17 株式会社村田製作所 圧電振動子及びその製造方法

Also Published As

Publication number Publication date
JP5178277B2 (ja) 2013-04-10

Similar Documents

Publication Publication Date Title
US9806005B2 (en) Electronic element mounting substrate and electronic device
WO2013035714A1 (ja) モジュールの製造方法および端子集合体
WO2011078349A1 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP5178277B2 (ja) セラミック基板およびセラミック基板の製造方法
EP2637484B1 (en) Multi-part wired substrate, wired substrate, and electronic device
WO2008029847A1 (fr) Procédé de fabrication de substrat céramique et substrat céramique
CN107615477B (zh) 电子元件安装用基板以及电子装置
JP2006303366A (ja) 発光素子収納用パッケージ及びその製造方法
JP4203485B2 (ja) 積層セラミック基板の製造方法
JP2011071374A (ja) 多数個取り配線基板およびその製造方法
JP3956148B2 (ja) セラミック多層基板の製造方法及び半導体装置
JP6835540B2 (ja) セラミック配線基板、プローブ基板およびプローブカード
JP4649983B2 (ja) 回路基板の製造方法
JP6108734B2 (ja) 電子部品素子収納用パッケージ
JP5193522B2 (ja) 半導体素子収納用セラミックパッケージとその製造方法
JP4601493B2 (ja) シート加工装置及びシート加工装置の作製方法
US11031309B2 (en) Cover lid with selective and edge metallization
JP2015080108A (ja) パッケージの製造方法
JP7498605B2 (ja) セラミックス部材、保持装置、及びセラミックス部材の製造方法
JP4772730B2 (ja) 複数個取り配線基板および配線基板、ならびに電子装置
JP2013191600A (ja) 多数個取り配線基板
JP2017022334A (ja) 多数個取り配線基板及びその製造方法
JP4711667B2 (ja) セラミック基板の製造方法
JP4646825B2 (ja) 多数個取り配線基板
JP2016103520A (ja) 電子部品実装用パッケージおよび電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130108

R150 Certificate of patent or registration of utility model

Ref document number: 5178277

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees