JP2009238953A - Semiconductor element with end surface protecting structure, method of mounting the same, and method of manufacturing the same - Google Patents
Semiconductor element with end surface protecting structure, method of mounting the same, and method of manufacturing the same Download PDFInfo
- Publication number
- JP2009238953A JP2009238953A JP2008082058A JP2008082058A JP2009238953A JP 2009238953 A JP2009238953 A JP 2009238953A JP 2008082058 A JP2008082058 A JP 2008082058A JP 2008082058 A JP2008082058 A JP 2008082058A JP 2009238953 A JP2009238953 A JP 2009238953A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- thin film
- face
- mounting
- protective thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
Description
本発明は、端面を保護する構造を備えた半導体素子に関し、さらに言えば、マルチチップ実装技術に好適に使用される端面保護構造付き半導体素子と、その半導体素子の実装方法および製造方法に関する。 The present invention relates to a semiconductor device having a structure for protecting an end face, and more particularly to a semiconductor element with an end face protection structure that is preferably used in a multichip mounting technique, and a mounting method and a manufacturing method for the semiconductor element.
近年、光通信などで用いる光集積回路の製造技術の一つとして、複数の光半導体素子を共通の実装基板の上に実装し、隣接する光半導体素子の端面同士を突き合わせる形で光結合させる、光半導体素子のマルチチップ実装技術が注目されている。 In recent years, as one of optical integrated circuit manufacturing techniques used in optical communication and the like, a plurality of optical semiconductor elements are mounted on a common mounting substrate and optically coupled in such a manner that the end faces of adjacent optical semiconductor elements are brought into contact with each other. Attention has been focused on multi-chip mounting technology for optical semiconductor elements.
図13に、従来のマルチチップ実装技術により実装された光集積回路の一例を示す。図13(a)はその平面図、図13(b)は図13(a)中の破線A−A’に沿った断面図である。 FIG. 13 shows an example of an optical integrated circuit mounted by a conventional multichip mounting technique. FIG. 13A is a plan view thereof, and FIG. 13B is a cross-sectional view taken along a broken line A-A ′ in FIG.
図13に示すように、第1光半導体素子101と第2光半導体素子102は、共通の実装基板110上に融着材109により固定・実装されており、光半導体素子101と102の端面同士を突き合わせる形で、それぞれのコア層106,107の端部同士を突き合わせて光結合されている。また、実装基板110上には、両光半導体素子101および102の両側にパッド電極103および104がそれぞれ設けられている。両光半導体素子101および102は、ボンディングワイヤ105によってパッド電極104にそれぞれ電気的に接続されている。光半導体素子102は、さらに、石英導波路のコア層108を有する光回路112へと光結合されており(図13では光回路の導入部のみ図示している)、全体として光集積回路を形成している。
本発明の他の関連技術としては、特許第3003592号公報に開示された、発光面に保護膜を形成した半導体レーザ素子がある。
As another related technique of the present invention, there is a semiconductor laser element disclosed in Japanese Patent No. 3003592, in which a protective film is formed on a light emitting surface.
しかしながら、上述した従来技術によるマルチチップ実装技術には問題点がある。それは、図13に示した光集積回路の製造工程において、第1光半導体素子101の端面をそれに対向する第2光半導体素子102の端面に突き当てる際に、それらの端面、特にコア層106,107の周辺の端面突き当て部111が機械的ダメージを受け、光半導体素子101と102が劣化してしまう可能性が高いことである。
However, there are problems with the above-described conventional multichip mounting technology. In the manufacturing process of the optical integrated circuit shown in FIG. 13, when the end face of the first
本発明の目的は、上記従来技術の問題点を考慮してなされたものであり、マルチチップ実装技術による実装時にも端面がダメージを受けず、高い歩留まりで実装可能な半導体素子と、その実装方法および製造方法を提供することにある。 An object of the present invention has been made in consideration of the above-mentioned problems of the prior art, and a semiconductor element that can be mounted with a high yield without causing damage to the end face even when mounted by a multichip mounting technique, and a mounting method thereof And providing a manufacturing method.
ここに明記しない本発明の他の目的は、以下の説明及び添付図面から明らかである。 Other objects of the present invention which are not specified here will be apparent from the following description and the accompanying drawings.
(1) 本発明の第1の観点による半導体素子は、
端面を隣接部品に近接させて用いられる半導体素子であって、
前記端面からはみ出す形で形成された端面保護薄膜を有しており、
前記端面保護薄膜は、前記端面と前記隣接部品の対向面との間に挟みこまれる形で実装されるようになっていることを特徴とするものである。
(1) A semiconductor element according to the first aspect of the present invention is:
A semiconductor element used with an end face close to an adjacent component,
Having an end face protective thin film formed so as to protrude from the end face;
The end face protective thin film is mounted so as to be sandwiched between the end face and the facing surface of the adjacent component.
本発明の第1の観点による半導体素子では、上述したように、その端面からはみ出す形で端面保護薄膜が形成されており、当該半導体素子の実装時には、前記端面保護薄膜が当該半導体素子の端面と前記隣接部品の対向面との間に挟み込まれるので、前記端面と前記対向面の間に空隙が形成され、前記端面と前記対向面とが接触することがない。よって、マルチチップ実装技術により当該半導体素子を実装する際にも、当該半導体素子の前記端面(例えばコア層の近傍の端面)が接触ダメージを受けて劣化することがなく、高い歩留まりで実装することができる。 In the semiconductor element according to the first aspect of the present invention, as described above, the end face protective thin film is formed so as to protrude from the end face. When the semiconductor element is mounted, the end face protective thin film is connected to the end face of the semiconductor element. Since it is sandwiched between the opposing surfaces of the adjacent parts, a gap is formed between the end surface and the opposing surface, and the end surface and the opposing surface do not contact each other. Therefore, even when the semiconductor element is mounted by the multichip mounting technique, the end face of the semiconductor element (for example, the end face near the core layer) is not deteriorated due to contact damage, and is mounted with a high yield. Can do.
(2) 本発明の第1の観点による半導体素子の好ましい例では、当該半導体素子が、前記端面から光を出射あるいは前記端面に光が入射する構造を持つ。 (2) In a preferred example of the semiconductor element according to the first aspect of the present invention, the semiconductor element has a structure in which light is emitted from the end face or light is incident on the end face.
(3) 本発明の第1の観点による半導体素子の他の好ましい例では、前記隣接部品が、前記対向面から光が出射あるいは前記対向面に光が入射する構造を有しており、当該半導体素子の実装時に当該半導体素子と前記隣接部品とが光学的に結合可能とされる。 (3) In another preferred example of the semiconductor element according to the first aspect of the present invention, the adjacent component has a structure in which light is emitted from the facing surface or light is incident on the facing surface, and the semiconductor The semiconductor element and the adjacent component can be optically coupled when the element is mounted.
(4) 本発明の第1の観点による半導体素子のさらに他の好ましい例では、前記隣接部品が半導体素子とされる。 (4) In still another preferred example of the semiconductor element according to the first aspect of the present invention, the adjacent component is a semiconductor element.
(5) 本発明の第1の観点による半導体素子のさらに他の好ましい例では、実装基板をさらに備えており、当該半導体素子と前記隣接部品とが前記実装基板上に実装される。 (5) In still another preferred example of the semiconductor element according to the first aspect of the present invention, the semiconductor element further includes a mounting board, and the semiconductor element and the adjacent component are mounted on the mounting board.
(6) 本発明の第1の観点による半導体素子のさらに他の好ましい例では、前記端面がへき開により形成される。 (6) In still another preferred example of the semiconductor element according to the first aspect of the present invention, the end face is formed by cleavage.
(7) 本発明の第1の観点による半導体素子のさらに他の好ましい例では、前記端面保護薄膜が、前記端面のへき開位置の近傍において前記半導体素子の表面から分離される。 (7) In still another preferred example of the semiconductor element according to the first aspect of the present invention, the end face protective thin film is separated from the surface of the semiconductor element in the vicinity of the cleavage position of the end face.
(8) 本発明の第1の観点による半導体素子のさらに他の好ましい例では、前記端面のへき開ラインに沿ってへき開ガイド溝が設けられる。 (8) In still another preferred example of the semiconductor element according to the first aspect of the present invention, a cleavage guide groove is provided along the cleavage line of the end face.
(9) 本発明の第1の観点による半導体素子のさらに他の好ましい例では、前記端面保護薄膜がAu膜から形成される。 (9) In still another preferred example of the semiconductor element according to the first aspect of the present invention, the end face protective thin film is formed of an Au film.
(10) 本発明の第2の観点による半導体素子の実装方法は、
本発明の第1の観点による半導体素子の実装方法であって、
前記端面保護薄膜を前記端面に向けて折り曲げる工程と、
折り曲げられた前記端面保護薄膜を、前記半導体素子の前記端面と前記隣接部品の前記対向面との間に挟みこむようにして、前記半導体素子を前記隣接部品に近接させて固定する工程とを含み、
前記半導体素子の前記端面は、前記隣接部品の前記対向面に近接して固定されることを特徴とするものである。
(10) A semiconductor element mounting method according to a second aspect of the present invention includes:
A method for mounting a semiconductor device according to a first aspect of the present invention, comprising:
Bending the end face protective thin film toward the end face;
Including fixing the semiconductor element close to the adjacent component by sandwiching the bent end face protective thin film between the end surface of the semiconductor element and the facing surface of the adjacent component;
The end surface of the semiconductor element is fixed close to the facing surface of the adjacent component.
本発明の第2の観点による半導体素子の実装方法では、上述した工程を備えているので、本発明の第1の観点による半導体素子を実装することができることが明らかである。 Since the semiconductor element mounting method according to the second aspect of the present invention includes the steps described above, it is apparent that the semiconductor element according to the first aspect of the present invention can be mounted.
(11) 本発明の第2の観点による半導体素子の実装方法の好ましい例では、前記薄膜を折り曲げる前記工程が、前記端面保護薄膜を前記隣接部品に接触させることによりなされる。 (11) In a preferred example of the semiconductor element mounting method according to the second aspect of the present invention, the step of bending the thin film is performed by bringing the end face protective thin film into contact with the adjacent component.
(12) 本発明の第2の観点による半導体素子の実装方法の他の好ましい例では、前記薄膜を折り曲げる前記工程が、前記隣接部品以外の折り曲げ治具に前記端面保護薄膜を接触させることによりなされる。 (12) In another preferable example of the semiconductor element mounting method according to the second aspect of the present invention, the step of bending the thin film is performed by bringing the end face protective thin film into contact with a bending jig other than the adjacent component. The
(13) 本発明の第2の観点による半導体素子の実装方法のさらに他の好ましい例では、前記折り曲げ治具が、凸状に湾曲した曲面部と、その曲面部に連続すると共に前記端面に平行な平面部とを有しており、前記薄膜を折り曲げる前記工程が、前記端面保護薄膜を前記曲面部に接触させてから、前記半導体素子を前記端面に平行に移動させて前記端面保護薄膜を前記平面部に接触させることによりなされる。 (13) In still another preferred example of the method for mounting a semiconductor element according to the second aspect of the present invention, the bending jig is continuous with the curved surface portion that is convexly curved and parallel to the end surface. And the step of bending the thin film comprises bringing the end face protective thin film into contact with the curved surface portion and then moving the semiconductor element parallel to the end face to This is done by contacting the flat part.
(14) 本発明の第2の観点による半導体素子の実装方法のさらに他の好ましい例では、実装基板が高さ基準面を有しており、前記実装基板上に前記半導体素子を実装する際の高さ方向の位置決めが、前記高さ基準面に前記半導体素子の表面を押し当てること、あるいは、前記半導体素子の表面上に形成された素子側高さ基準面を前記高さ基準面に押し当てることによりなされる。 (14) In still another preferred example of the semiconductor element mounting method according to the second aspect of the present invention, the mounting board has a height reference plane, and the semiconductor element is mounted on the mounting board. In the positioning in the height direction, the surface of the semiconductor element is pressed against the height reference plane, or the element-side height reference plane formed on the surface of the semiconductor element is pressed against the height reference plane. Is made by
(15) 本発明の第2の観点による半導体素子の実装方法のさらに他の好ましい例では、前記半導体素子が素子側アラインメントマーカーを有すると共に、実装基板が基板側アラインメントマーカーを有しており、前記実装基板上に前記半導体素子を実装する際の横方向の位置決めが、前記素子側アラインメントマーカーと前記基板側アラインメントマーカーとの相対位置関係をモニターすることによりなされる。 (15) In still another preferred example of the semiconductor element mounting method according to the second aspect of the present invention, the semiconductor element has an element-side alignment marker, and the mounting substrate has a substrate-side alignment marker, Positioning in the lateral direction when mounting the semiconductor element on the mounting substrate is performed by monitoring the relative positional relationship between the element-side alignment marker and the substrate-side alignment marker.
(16) 本発明の第3の観点による半導体素子の製造方法は、
本発明の第1の観点による半導体素子の製造方法であって、
半導体素子の本体の前記端面保護薄膜が形成される第1面に、第1レジスト膜を形成する工程と、
前記第1レジスト膜の一部を選択的に除去して、前記第1レジスト膜に窓を形成する工程と、
前記窓を覆うように、前記端面保護薄膜用の第1薄膜を前記第1レジスト膜上に形成し、前記窓を介して前記第1薄膜を前記第1面に接触させる工程と、
前記第1薄膜上の前記窓部を含む所定領域に第2レジスト膜を選択的に形成する工程と、
前記第1薄膜の前記第2レジスト膜から露出した部分を選択的に除去する工程と、
前記第1レジスト膜および前記第2レジスト膜を除去する工程とを備え、
前記第1薄膜の残存部分により、前記第1面に固定された前記端面保護薄膜を形成するようにしたことを特徴とするものである。
(16) A method for manufacturing a semiconductor device according to a third aspect of the present invention includes:
A method for manufacturing a semiconductor device according to a first aspect of the present invention, comprising:
Forming a first resist film on a first surface of the semiconductor element body on which the end face protective thin film is formed;
Selectively removing a part of the first resist film to form a window in the first resist film;
Forming a first thin film for the end face protective thin film on the first resist film so as to cover the window, and bringing the first thin film into contact with the first surface through the window;
Selectively forming a second resist film in a predetermined region including the window on the first thin film;
Selectively removing a portion of the first thin film exposed from the second resist film;
Removing the first resist film and the second resist film,
The end face protective thin film fixed to the first surface is formed by the remaining portion of the first thin film.
本発明の第3の観点による半導体素子の製造方法では、上述した工程を備えているので、本発明の第1の観点による半導体素子を製造することができることが明らかである。 Since the semiconductor device manufacturing method according to the third aspect of the present invention includes the steps described above, it is apparent that the semiconductor element according to the first aspect of the present invention can be manufactured.
本発明の第1の観点による半導体素子によれば、マルチチップ実装技術による実装時にも端面がダメージを受けず、高い歩留まりで実装が可能である。 According to the semiconductor element of the first aspect of the present invention, the end face is not damaged even when mounted by the multichip mounting technique, and mounting can be performed with a high yield.
本発明の第2の観点による半導体素子の実装方法によれば、本発明の第1の観点による半導体素子を実装基板等に実装することができる。 According to the method for mounting a semiconductor element according to the second aspect of the present invention, the semiconductor element according to the first aspect of the present invention can be mounted on a mounting substrate or the like.
本発明の第3の観点による半導体素子の製造方法によれば、本発明の第1の観点による半導体素子を製造することができる。 According to the method for manufacturing a semiconductor element according to the third aspect of the present invention, the semiconductor element according to the first aspect of the present invention can be manufactured.
以下、本発明の好適な実施の形態について添付図面を参照しながら説明する。 DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention will be described with reference to the accompanying drawings.
(第1実施形態の半導体素子の構成)
まず、本発明の第1実施形態による半導体素子の構成について、図1を参照しながら説明する。
(Configuration of Semiconductor Element of First Embodiment)
First, the configuration of the semiconductor device according to the first embodiment of the present invention will be described with reference to FIG.
図1(a)は、第1実施形態による半導体素子の構成を示す平面図、図1(b)は、図1(a)中の破線A−A’に沿った断面図、図1(c)は、図1(a)中の破線B−B’に沿った断面図、図1(d)は、同図(a)中の破線C−C’における断面図である。 1A is a plan view showing the configuration of the semiconductor device according to the first embodiment, FIG. 1B is a cross-sectional view taken along a broken line AA ′ in FIG. 1A, and FIG. ) Is a cross-sectional view taken along a broken line BB ′ in FIG. 1A, and FIG. 1D is a cross-sectional view taken along a broken line CC ′ in FIG.
本第1実施形態の半導体素子15は、一方の端面7と他方の端面8から光を入出射する光半導体素子であり、図1(a)〜(d)に示すように、半導体基板4の表面側には、上下一対のクラッド層22と、それらクラッド層22の間に挟まれた、光を導波するコア層17とを備えている。一対のクラッド層22とコア層17は、ダブルへテロ構造を構成している。コア層17は、半導体基板4の表面側の一端から他端までリブ状に連続して設けられている。コア層17の両側は、埋め込み層23で埋め込まれており、上側クラッド層22の表面と埋め込み層23の表面は平面を形成している。その平面は、絶縁膜21で覆われている。コア層17の上方には、上側クラッド層22を介して対向する位置にp電極2が形成されている。半導体基板4の裏面側には、裏面電極5が設けられている。
The
絶縁膜21の上には、矩形帯状の端面保護薄膜1が2個形成されている。これらの端面保護薄膜1は、p電極2の両側にそれぞれ配置されており、また、半導体基板4に沿って横方向に端面7から突出している(はみ出している)。本第1実施形態では、端面保護薄膜1は厚さ0.5μmのAu膜から形成されている。
Two rectangular band-shaped end face protective
半導体素子15の構造の特徴は、その端面7から横方向にはみ出す形で端面保護薄膜1が形成されている点にあり、それ以外の構造は一般的なものである。
A feature of the structure of the
(第1実施形態の半導体素子の実装方法)
次に、図2〜図4を参照しながら、図1に示した半導体素子15を光集積回路に実装する方法を説明する。
(Method for Mounting Semiconductor Device of First Embodiment)
Next, a method of mounting the
半導体素子15を実装する前の光集積回路の状態は、図2に示すとおりである。図2に示すように、この光集積回路の実装基板上には、半導体素子15の実装領域9に隣接して隣接半導体10が実装されている。隣接半導体10の実装領域9とは反対側には、隣接半導体10に隣接して光回路11が形成されている。実装領域9の内部には、半導体素子15を接続・固定するための融着材13が形成されている。融着材13の位置と大きさは、半導体素子15の表面に形成されたp電極2のそれと整合するように設定されている。実装領域9の両側には、パッド電極12、14が形成されている。
The state of the optical integrated circuit before the
まず、図3(a)に示すように、半導体素子15をその表面(端面保護薄膜1が形成された面)を実装基板16側に向けて、つまり裏返して、実装基板16近づける。
First, as shown in FIG. 3A, the surface of the semiconductor element 15 (the surface on which the end face protective
次に、図3(b)に示すように、実装基板16に実装済みの隣接半導体素子10の対向面(図3では左側の面)に一対の端面保護薄膜1を接触させてから押圧し、端面保護薄膜1を端面7の方向へ折り曲げる。
Next, as shown in FIG. 3B, the pair of end face protective
次に、図3(c)に示すように、端面7に沿って折り曲げられた一対の端面保護薄膜1を持つ半導体素子15を、p電極2が融着材13上に重なり合うように実装領域9に配置する。この時、半導体素子15は隣接半導体素子10に隣接し、一対の端面保護薄膜1は、半導体素子15の端面7と隣接半導体素子10の対向面との間に挟まれた状態になる。その後、融着材13を加熱・冷却して再凝固させることにより、p電極2を実装基板16に固定する。半導体素子15は、こうして実装領域9内に実装される。
Next, as shown in FIG. 3C, the
図4に示すように、一対の端面保護薄膜1は、コア層17(p電極2)の両側に配置されていて、コア層17とは重なっていないので、実装状態では、半導体素子15のコア層17と隣接半導体素子10のコア層18との間に端面保護薄膜1が存在しない。このため、端面保護薄膜1によって光が遮られることはなく、半導体素子15と隣接半導体素子10とは光学的に結合された状態で実装される。なお、図4において、19は光回路11の石英導波路のコア層であり、隣接半導体素子10のコア層18に対して光学的に接続されている。
As shown in FIG. 4, the pair of end face protective
図3(c)と図4(a)に示すように、半導体素子15と隣接半導体素子10の間に端面保護薄膜1が挟まれているため、図4(b)に示すように、半導体素子15の端面7と隣接半導体素子10の対向面との間に空隙20が存在している。したがって、図13に示した従来例とは異なり、半導体素子15の実装時に半導体素子15の端面7、特にコア層17の周辺の端面突き当て部が接触ダメージにより劣化することがなく、高い歩留まりで半導体素子15を実装することができる。
As shown in FIG. 3C and FIG. 4A, since the end face protective
本第1実施形態では、端面保護薄膜1の膜厚は0.5μmとされているから、図4(b)に示した空隙20の幅も0.5μmと十分に狭い。したがって、端面保護薄膜1の介在にかかわらず、半導体素子15のコア層17と隣接半導体素子10のコア層18との光学的結合は、十分に高く保たれる。ただし、この0.5μmという膜厚は、あくまでも一例であって、これ以外の膜厚であっても本発明の効果が失われるわけではない。
In the first embodiment, since the thickness of the end face protective
また、本第1実施形態では、端面保護薄膜1がAu膜により形成されている。Auの特質から、図3(b)の工程において端面7の方向に折り曲げる際に、端面保護薄膜1が折れにくく、また、端面保護薄膜1に一度力を加えて曲げると、その力を除去しても、曲がった部分はその形を保ちやすいため、半導体素子15の実装工程が容易となる。また、Auには圧延性があるので、図3(c)の工程において、半導体素子15と隣接半導体素子10の端面突き当て部の衝撃を吸収する材料として優れている。ただし、端面保護薄膜1としてAu膜を用いるのは、あくまでも一例であって、この他の材料を用いても本発明の効果が失われるわけではない。
In the first embodiment, the end face protective
(第1実施形態の半導体素子の製造方法)
次に、図5〜図9を参照しながら、本発明の第1実施形態の半導体素子15の製造方法について説明する。
(Method for Manufacturing Semiconductor Device of First Embodiment)
Next, a method for manufacturing the
前述のように、本第1実施形態による半導体素子15の特徴は、図1に示すように、半導体素子15の端面7からはみ出す形態で一対の端面保護薄膜1が形成されている点である。図5は、端面保護薄膜1を形成する前段階の半導体素子15(以下、この構成を半導体素子15の「本体」または「素子本体という)の構造を示しており、半導体基板4上に、コア層17、クラッド層22、p電極2などが形成された一般的な光半導体素子の構造である。この段階に至るまでの製造方法は一般的なものであり、本発明の特徴と直接関係のないので、それらに関する詳細な説明は省略する。
As described above, the
図5に示した素子本体に対して、まず、図6に示すように、素子本体の表面(絶縁膜21の表面)にレジスト膜25を形成し、そのレジスト膜25を通常のフォトリソグラフィ工程により選択的に除去して、窓24を二つ形成する。窓24の位置は、一対の端面保護薄膜1が素子本体の表面(絶縁膜21の表面)に接触・固定される位置である。
For the element body shown in FIG. 5, first, as shown in FIG. 6, a resist
次に、図7に示すように、素子本体の全表面にAu膜26を蒸着法あるいはスパッタ法により成膜した後、Au膜26上の窓部24を含む領域にレジスト膜27を選択的に形成する。窓部24を含む領域の形状と大きさは、一対の端面保護薄膜1のそれに合致させる。
Next, as shown in FIG. 7, after an
次に、レジスト膜27が形成された領域以外の部分にあるAu膜26を、エッチングにより除去すると、レジスト膜27が形成された領域のみにAu膜26が残存する。そこで、両方のレジスト膜25と27を除去すると、素子本体の表面(絶縁膜21の表面)に一対の端面保護薄膜1が形成される。その後、半導体基板4の裏面を研磨してからそこに裏面電極28を形成すると、図8に示す状態となる。この時、端面保護薄膜1と絶縁膜21との間にあったレジスト膜25が除去された結果、端面保護薄膜1と絶縁膜21との間には、空隙6が形成されている。
Next, when the
次に、図9(a)に示すように、空隙6が形成されている領域の下部にへき開治具29の角が来るように、素子本体(一対の端面保護薄膜1が形成されている)をセットし、端面保護薄膜1以外の部分に対して、図9(a)に示した矢印の方向に力を加え、素子本体をへき開する。その結果、図9(b)の状態となる。ここで、空隙6が形成されている領域の下部でへき開を行うことにより、図9(b)のように、端面保護薄膜1を端面7からはみ出すかたちで形成することができる。
Next, as shown in FIG. 9A, the element body (the pair of end face protective
その後、素子本体の両側の端面7および8にそれぞれAR(Anti Reflection、反射防止)膜3を形成すると、図1に示した本第1実施形態の半導体素子15が完成する。
Thereafter, when an AR (Anti Reflection)
以上述べたように、本第1実施形態の半導体素子15では、その端面7からはみ出す形で一対の端面保護薄膜1が形成されており、半導体素子15の実装時には、端面保護薄膜1が半導体素子15の端面7と隣接部品1の対向面との間に挟み込まれるので、端面7と前記対向面の間に空隙20が形成され、端面7と前記対向面とが接触することがない。よって、マルチチップ実装技術により半導体素子15を実装基板16上に実装する際にも、半導体素子15の端面7(特にコア層17の近傍の端面)が接触ダメージを受けて劣化することがなく、高い歩留まりで実装することができる。
As described above, in the
また、前記端面7はへき開により形成されているので、端面保護薄膜1を容易に端面7からはみ出す形で残すことができる。
Further, since the
また、端面保護薄膜1はAu膜から形成されているため、端面7の方向に折り曲げる際に折れにくく、また、一度力を加えて曲げると、その力を除去しても曲がった部分はその形を保ちやすい。よって、半導体素子15の実装工程が容易である。また、Auには圧延性があるため、図3(c)の工程において半導体素子15の端面7と隣接半導体素子10の対向面へ加わる衝撃を吸収する材料として優れている。
Further, since the end face protective
なお、本第1実施形態においては、Au膜26を蒸着、あるいはスパッタにより成膜した後、エッチングにより端面保護薄膜1を形成しているが、本発明はこれに限定されない。レジストパターンを利用して必要な部分にのみAu膜をメッキ成長させる、いわゆる選択Auメッキプロセスにより、端面保護薄膜1を形成してもよい。その場合も、上記第1実施形態と同様の効果が得られる。
In the first embodiment, after the
また、端面保護薄膜1としてAu膜を用いているが、本発明はこれに限定されず、他の材料、例えばポリイミド膜などを用いてもよい。
Moreover, although Au film | membrane is used as the end surface protective
また、図9に示すように、へき開治具29の角の部分を用いてへき開しているが、本発明はこれに限定されない。他の形態の治具や装置を用いても、へき開するラインに沿って上面方向に開く方向に力を加えることで、へき開を行うことができる。
Moreover, as shown in FIG. 9, although it cleaved using the corner | angular part of the cleavage jig |
(第2実施形態)
次に、本発明の第2実施形態について、図10を参照しながら説明する。図10は、第1実施形態における図3に対応する。
(Second Embodiment)
Next, a second embodiment of the present invention will be described with reference to FIG. FIG. 10 corresponds to FIG. 3 in the first embodiment.
本第2実施形態が上記第1実施形態と異なる点は、第1実施形態においては、図3に示すように、半導体素子15の端面保護薄膜1を端面7の方向へ折り曲げる工程を、端面保護薄膜1を隣接半導体素子10の対向面に接触・押圧させることで行っていたのに対し、本第2実施形態では、図10(a)、(b)に示すように、半導体素子15の端面保護薄膜1の折り曲げを、端面保護薄膜1を折り曲げ治具30に接触・押圧することで行う点と、図10(c)に示すように、予め端面保護薄膜1を折り曲げた状態の素子本体を、隣接半導体素子10に近接させて実装する点とが異なる。
The second embodiment is different from the first embodiment in that, in the first embodiment, the step of bending the end face protective
本第2実施形態のそれ以外の構成、動作、製造方法は、上記第1実施形態のそれと同じである。 Other configurations, operations, and manufacturing methods of the second embodiment are the same as those of the first embodiment.
本第2実施形態では、上述したように、端面保護薄膜1の折り曲げ工程を折り曲げ治具30に接触・押圧することで行うため、その折り曲げ工程に適した形状に折り曲げ治具30を設計しておけば、上記第1実施形態と比較して、より効率的で確実に折り曲げ工程を実施することができるという効果がある。
In the second embodiment, as described above, the bending process of the end face protective
より具体的には、図10に示したように、折り曲げ治具30は、凸状に湾曲した曲面部31と、その曲面部31に連続すると共に端面7に平行な平面部32とを有しており、端面保護薄膜1を折り曲げる工程が、端面保護薄膜1を曲面部31に接触させてから、半導体素子15を端面7に平行に移動させ、端面保護薄膜1を平面部32に接触させることによりなされる。したがって、半導体素子15を垂直下方に移動するという単純な動作のみにより、端面保護薄膜1の折り曲げ工程を実施できるのである。
More specifically, as shown in FIG. 10, the bending
この他、上記第1実施形態で得られた効果は、本第2実施形態でも同様に得られることは言うまでもない。
(第3実施形態)
次に、本発明の第3実施形態について、図11を参照しながら説明する。図11は、第1実施形態における図9に対応する。
In addition, it goes without saying that the effects obtained in the first embodiment can also be obtained in the second embodiment.
(Third embodiment)
Next, a third embodiment of the present invention will be described with reference to FIG. FIG. 11 corresponds to FIG. 9 in the first embodiment.
本第3実施形態が上記第1実施形態と異なる点は、本第3実施形態における半導体素子15が、図11(a)に示すように、へき開ガイド溝33を有する点である。へき開ガイド溝33は、端面保護薄膜1を形成する前の段階において、ウェットエッチングにより形成する。半導体基板4の結晶軸に対して、端面7のへき開ラインに沿ってへき開ガイド溝33の方向を適切に選び、異方性エッチャントを用いてエッチングする。こうすると、図11(a)に示すようなV字型の溝を容易に形成することができる。
The third embodiment is different from the first embodiment in that the
図11(a)に示すように、へき開ガイド溝33の下部にへき開治具29の角が来るように、素子本体(一対の端面保護薄膜1が形成されている)をセットし、端面保護薄膜1以外の部分に対して、図11(a)に示した矢印の方向に力を加え、素子本体をへき開する。その結果、図11(b)の状態となる。こうして、端面保護薄膜1を端面7からはみ出すかたちで形成することができる。
As shown in FIG. 11A, the element main body (a pair of end face protective
本第3実施形態のそれ以外の構成、動作、製造方法は、上記第1実施形態と同様である。 Other configurations, operations, and manufacturing methods of the third embodiment are the same as those of the first embodiment.
本第3実施形態では、上述したように、端面保護薄膜1の折り曲げ工程を、へき開ガイド溝33を利用してへき開治具29に接触・押圧することで行うため、上記第2実施形態と比較して、より効率的で確実に折り曲げ工程を実施することができるという効果がある。
In the third embodiment, as described above, since the bending process of the end face protective
この他、上記第1実施形態で得られた効果は、本第2実施形態でも同様に得られることは言うまでもない。
(第4実施形態)
次に、本発明の第4実施形態について、図12を参照して説明する。
In addition, it goes without saying that the effects obtained in the first embodiment can also be obtained in the second embodiment.
(Fourth embodiment)
Next, a fourth embodiment of the present invention will be described with reference to FIG.
図12は、本第4実施形態において、半導体素子15を実装する前の状態の光集積回路を表す平面図で、上記第1実施形態における図2に対応する。
FIG. 12 is a plan view showing an optical integrated circuit in a state before the
本第4実施形態が上記第1実施形態と異なる点は、本第4実施形態では、図12に示すように、半導体素子15を実装する部分に、高さ基準面としての台座34と、横方向位置決め用の基板側アラインメントマーカー35とが形成されていること、そして、図示していないが、半導体素子15の表面(絶縁膜21の表面)に素子側アラインメントマーカーが形成されており、さらに、その位置の真下(実装時には真上)の領域において裏面電極28が選択的に除去されている。
The fourth embodiment is different from the first embodiment in that, in the fourth embodiment, as shown in FIG. The substrate
本第4実施形態のそれ以外の構成、動作、製造方法は、上記第1実施形態と同様である。 Other configurations, operations, and manufacturing methods of the fourth embodiment are the same as those of the first embodiment.
本第4実施形態では、図12に示すように、半導体素子15を実装する部分に台座34が形成されており、半導体素子15の実装時にその表面を台座34に押し当てることで、半導体素子15の高さ方向の位置決めを行うことができる。また、半導体素子15の実装時に、赤外線カメラにより基板側アラインメントマーカー35と素子側アラインメントマーカーとを透視し、その相対位置関係をモニターすることで、半導体素子15の横方向(水平面内)の位置決めを行うことができる。
In the fourth embodiment, as shown in FIG. 12, a
以上述べたように、本第4実施形態の半導体素子15では、実装時に、半導体素子15の高さ方向の位置決めと横方向(水平面内)の位置決めを行うことができるという効果が得られる。この他、上記第1実施形態で得られた効果は、本第4実施形態でも同様に得られることは言うまでもない。
As described above, in the
(その他の実施形態)
上述した第1〜第4の実施形態は、本発明の好適な例を示すものである。したがって、本発明はこれら実施形態に限定されず、種々の変形が可能なことは言うまでもない。
(Other embodiments)
The first to fourth embodiments described above show preferred examples of the present invention. Therefore, it goes without saying that the present invention is not limited to these embodiments, and various modifications are possible.
例えば、上記実施形態で示した半導体素子15は、端面7から光を入出射する光半導体素子である例であるが、本発明はこれに限定されない。端面7を機械的ダメージから保護する必要のある任意の半導体素子に対しても、本発明は適用可能である。
For example, the
また、上記実施形態は、端面保護薄膜1を形成した半導体素子15の端面7を、隣接半導体素子10の対向面に近接させて実装する例であるが、本発明はこれに限定されない。端面7を近接させる相手としては、近接させることで対向面がダメージを受ける可能性のあるものであれば、任意の素子を使用することができる。
Moreover, although the said embodiment is an example mounted so that the
本発明は、光通信、その他の用途で用いられるさまざまな光集積回路に適用可能である。 The present invention is applicable to various optical integrated circuits used for optical communications and other purposes.
1 端面保護薄膜
2 p電極
3 AR膜
4 半導体基板
5 裏面電極
6 空隙
7 端面
8 端面
9 半導体素子の実装領域
10 隣接半導体素子
11 光回路(導入部)
12 パッド電極
13 融着材
14 パッド電極
15 半導体素子
16 実装基板
17 半導体素子のコア層
18 半導体素子のコア層
19 石英導波路のコア層
20 空隙
21 絶縁膜
22 クラッド層
23 埋め込み層
24 窓
25 レジスト膜
26 Au膜
27 レジスト膜
28 裏面電極
29 へき開治具
30 折り曲げ治具
31 凸状に湾曲した曲面部部
32 端面に平行な平面部
33 へき開ガイド溝
34 台座
35 アラインメントマーカー
101 第1光半導体素子
102 第2光半導体素子
103 パッド電極
104 パッド電極
105 ボンディングワイヤ
106 第1半導体素子のコア層
107 第2半導体素子のコア層
108 石英導波路のコア層
109 融着材
110 実装基板
111 コア層周辺の端面突き当て部
112 光回路(導入部)
DESCRIPTION OF
12
Claims (16)
前記端面からはみ出す形で形成された端面保護薄膜を有しており、
前記端面保護薄膜は、前記端面と前記隣接部品の対向面との間に挟みこまれる形で実装されるようになっていることを特徴とする半導体素子。 A semiconductor element used with an end face close to an adjacent component,
Having an end face protective thin film formed so as to protrude from the end face;
The semiconductor element according to claim 1, wherein the end face protective thin film is mounted so as to be sandwiched between the end face and the facing surface of the adjacent component.
前記端面保護薄膜を前記端面に向けて折り曲げる工程と、
折り曲げられた前記端面保護薄膜を、前記半導体素子の前記端面と前記隣接部品の前記対向面との間に挟みこむようにして、前記半導体素子を前記隣接部品に近接させて固定する工程とを含み、
前記半導体素子の前記端面は、前記隣接部品の前記対向面に近接して固定されることを特徴とする半導体素子の実装方法。 A method for mounting a semiconductor device according to any one of claims 1 to 9,
Bending the end face protective thin film toward the end face;
Including fixing the semiconductor element close to the adjacent component by sandwiching the bent end face protective thin film between the end surface of the semiconductor element and the facing surface of the adjacent component;
The semiconductor element mounting method, wherein the end face of the semiconductor element is fixed in proximity to the facing surface of the adjacent component.
前記薄膜を折り曲げる前記工程が、前記端面保護薄膜を前記曲面部に接触させてから、前記半導体素子を前記端面に平行に移動させて前記端面保護薄膜を前記平面部に接触させることによりなされる請求項12に記載の半導体素子の実装方法。 The bending jig has a curved surface portion that is curved in a convex shape, and a flat surface portion that is continuous with the curved surface portion and parallel to the end surface;
The step of bending the thin film is performed by bringing the end face protective thin film into contact with the curved surface portion and then moving the semiconductor element parallel to the end face to bring the end face protective thin film into contact with the flat portion. Item 13. A semiconductor device mounting method according to Item 12.
前記実装基板上に前記半導体素子を実装する際の高さ方向の位置決めが、前記高さ基準面に前記半導体素子の表面を押し当てること、あるいは、前記半導体素子の表面上に形成された素子側高さ基準面を前記高さ基準面に押し当てることによりなされる請求項10〜13のいずれか1項に記載の半導体素子の実装方法。 The mounting board has a height reference plane,
Positioning in the height direction when mounting the semiconductor element on the mounting substrate is performed by pressing the surface of the semiconductor element against the height reference plane, or the element side formed on the surface of the semiconductor element The method for mounting a semiconductor element according to claim 10, wherein the method is performed by pressing a height reference surface against the height reference surface.
前記実装基板上に前記半導体素子を実装する際の横方向の位置決めが、前記素子側アラインメントマーカーと前記基板側アラインメントマーカーとの相対位置関係をモニターすることによりなされる請求項10〜14のいずれか1項に記載の半導体素子の実装方法。 The semiconductor element has an element side alignment marker, and the mounting substrate has a substrate side alignment marker,
15. The positioning in the lateral direction when mounting the semiconductor element on the mounting substrate is performed by monitoring a relative positional relationship between the element-side alignment marker and the substrate-side alignment marker. 2. A method for mounting a semiconductor element according to item 1.
半導体素子の本体の前記端面保護薄膜が形成される第1面に、第1レジスト膜を形成する工程と、
前記第1レジスト膜の一部を選択的に除去して、前記第1レジスト膜に窓を形成する工程と、
前記窓を覆うように、前記端面保護薄膜用の第1薄膜を前記第1レジスト膜上に形成し、前記窓を介して前記第1薄膜を前記第1面に接触させる工程と、
前記第1薄膜上の前記窓部を含む所定領域に第2レジスト膜を選択的に形成する工程と、
前記第1薄膜の前記第2レジスト膜から露出した部分を選択的に除去する工程と、
前記第1レジスト膜および前記第2レジスト膜を除去する工程とを備え、
前記第1薄膜の残存部分により、前記第1面に固定された前記端面保護薄膜を形成するようにしたことを特徴とする半導体素子の製造方法。 A method for manufacturing a semiconductor element according to any one of claims 1 to 9,
Forming a first resist film on a first surface of the semiconductor element body on which the end face protective thin film is formed;
Selectively removing a part of the first resist film to form a window in the first resist film;
Forming a first thin film for the end face protective thin film on the first resist film so as to cover the window, and bringing the first thin film into contact with the first surface through the window;
Selectively forming a second resist film in a predetermined region including the window on the first thin film;
Selectively removing a portion of the first thin film exposed from the second resist film;
Removing the first resist film and the second resist film,
The method of manufacturing a semiconductor device, wherein the end face protective thin film fixed to the first surface is formed by a remaining portion of the first thin film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008082058A JP2009238953A (en) | 2008-03-26 | 2008-03-26 | Semiconductor element with end surface protecting structure, method of mounting the same, and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008082058A JP2009238953A (en) | 2008-03-26 | 2008-03-26 | Semiconductor element with end surface protecting structure, method of mounting the same, and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009238953A true JP2009238953A (en) | 2009-10-15 |
Family
ID=41252568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008082058A Pending JP2009238953A (en) | 2008-03-26 | 2008-03-26 | Semiconductor element with end surface protecting structure, method of mounting the same, and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009238953A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4786761B1 (en) * | 2010-08-23 | 2011-10-05 | パナソニック株式会社 | Laser light source device |
-
2008
- 2008-03-26 JP JP2008082058A patent/JP2009238953A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4786761B1 (en) * | 2010-08-23 | 2011-10-05 | パナソニック株式会社 | Laser light source device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4492733B2 (en) | LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE MANUFACTURING METHOD | |
US8442362B2 (en) | Method for manufacturing optical coupling element, optical transmission substrate, optical coupling component, coupling method, and optical interconnect system | |
JP5590837B2 (en) | Relocation of functional areas | |
TWI276602B (en) | MEMS device, method of manufacturing the same, and MEMS module | |
JP4998210B2 (en) | Manufacturing method of semiconductor light emitting device | |
CN112534322A (en) | Laser patterned adapter with waveguide and etched connector | |
JP5449041B2 (en) | Optical device manufacturing method | |
JP2009238953A (en) | Semiconductor element with end surface protecting structure, method of mounting the same, and method of manufacturing the same | |
JP4720374B2 (en) | Optical module | |
JP2006171173A (en) | Optical module and its manufacturing method | |
JPH05173046A (en) | Optical waveguide device | |
JP2005292379A (en) | Optical coupling device and manufacturing method therefor | |
JP2007309987A (en) | Optical module and manufacturing method therefor | |
KR100612838B1 (en) | Optical bench, slim optical pickup employing the same and method for manufacturing the same | |
JP6423161B2 (en) | Optical integrated circuit device | |
US20050079716A1 (en) | Semiconductor optical device and method for manufacturing the same | |
JP2009237326A (en) | Optical integrated circuit module, optical bench used for optical integrated circuit module and method of manufacturing optical integrated circuit module | |
JP2006039255A (en) | Optical coupling device and its manufacturing method | |
JP4793490B2 (en) | Optical coupling device and manufacturing method thereof | |
JP4197513B2 (en) | Laser cleaving method and apparatus | |
JP2005331535A (en) | Optical waveguide, its manufacturing method, optical coupler, its manufacturing method | |
JP2016018147A (en) | Optical circuit with mirror, and manufacturing method of optical circuit with mirror | |
JP5350859B2 (en) | OPTICAL MEMBER, OPTICAL DEVICE MANUFACTURING METHOD, AND OPTICAL DEVICE | |
JPH09159866A (en) | Substrate for optical coupler, optical coupler and their production | |
JP5738394B2 (en) | Optical device manufacturing method |