JP6423161B2 - Optical integrated circuit device - Google Patents
Optical integrated circuit device Download PDFInfo
- Publication number
- JP6423161B2 JP6423161B2 JP2014044016A JP2014044016A JP6423161B2 JP 6423161 B2 JP6423161 B2 JP 6423161B2 JP 2014044016 A JP2014044016 A JP 2014044016A JP 2014044016 A JP2014044016 A JP 2014044016A JP 6423161 B2 JP6423161 B2 JP 6423161B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- substrate
- integrated circuit
- circuit device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
Description
本発明は光集積回路装置に関し、特に端面出射型半導体レーザを実装する光集積回路装置に関する。 The present invention relates to an optical integrated circuit device, and more particularly to an optical integrated circuit device on which an edge emitting semiconductor laser is mounted.
近年、データセンタでは規模の拡大に伴って、サーバラック間やサーバボード間の通信速度の向上が重要な課題となっている。光インターコネクト技術はこのような比較的短距離の通信を光ファイバ通信によって行う技術である。光ファイバによる信号劣化は電気伝送路に比較して小さいため、電気通信に比べて距離と通信速度の拡張性が高く、データセンタでの利用が拡大している。光インターコネクト技術の主要装置は光送信器と光受信器である。それらは共に小型・高密度化が求められるサーバボードに取り付けたり直接搭載したりするため、十分に小型・低消費電力であることが求められる。特に光送信器には変調器に加えて光源の搭載が必要であって、それを含めた小型化が技術課題の一つとなっている。 In recent years, with the expansion of the scale of data centers, it has become an important issue to improve the communication speed between server racks and between server boards. The optical interconnect technology is a technology for performing such relatively short distance communication by optical fiber communication. Since signal degradation due to optical fiber is small compared to electrical transmission lines, the expandability of distance and communication speed is high compared to telecommunications, and the use in data centers is expanding. The main devices of optical interconnect technology are optical transmitter and optical receiver. Since they are both mounted on or directly mounted on a server board that is required to be small in size and high in density, they are required to be sufficiently small in size and low in power consumption. In particular, an optical transmitter needs to be equipped with a light source in addition to a modulator, and miniaturization including this is one of the technical problems.
光送信器に用いられる光源は多くの場合、大きさが1mm角以下の微小な半導体レーザである。半導体レーザには端面出射型と面出射型の2つがある。光送信器に光源を組み込む手段も複数あり、光送信機能を備えた光集積回路チップに半導体レーザを直接集積化したり、光集積回路チップとレーザチップを別の小型基板(サブマウントやインターポーザなど)の上に並べて実装したり、或いは、光集積回路チップ上にレーザチップを実装したりすることが行われる。このような、半導体レーザとその集積・実装方法は、それぞれ目的に応じて選択され、組み合わされる。例えば、高速な変調器の集積された光集積回路チップ上に高出力・高安定な端面出射型半導体レーザを実装することも有望な組み合わせである。変調器と半導体レーザとを別々に高性能化できることが長所であるが、半導体レーザを光集積回路チップ上に精度よく、かつ安価に実装する技術が要求される。 In many cases, the light source used in the optical transmitter is a minute semiconductor laser having a size of 1 mm square or less. There are two types of semiconductor lasers, an edge emission type and a surface emission type. There are also multiple means to incorporate a light source into an optical transmitter. A semiconductor laser is directly integrated into an optical integrated circuit chip equipped with an optical transmission function, or an optical integrated circuit chip and a laser chip are separated into separate small substrates (submount, interposer, etc.) The laser chip is mounted side by side or mounted on the optical integrated circuit chip. Such semiconductor lasers and their integration / mounting methods are selected and combined according to the purpose. For example, it is a promising combination to mount a high-output, high-stable edge-emitting semiconductor laser on an optical integrated circuit chip in which a high-speed modulator is integrated. Although it is an advantage that the performance of the modulator and the semiconductor laser can be improved separately, a technique for mounting the semiconductor laser on the optical integrated circuit chip with high accuracy and at low cost is required.
端面出射型半導体レーザを光集積回路チップに実装する場合の実装構造が、従来、種々提案されている(例えば、特許文献1−6参照)。それらは、光集積回路チップが、ガラス基板上に形成された酸化膜導波路、すなわちPLC(Planar Lightwave Circuit)である場合の、端面出射型半導体レーザの実装構造である。端面出射型半導体レーザの構造は、レーザチップの表面近傍に活性層があり、その活性層の上(更に表面側)にクラッド層があり、その上に活性層側電極(第1の素子電極)が形成されているというものである。活性層の有る側の面を表面とすると、レーザの裏面には裏面電極(第2の素子電極)が形成されている。先に述べた従来技術での実装構造ではいずれも、レーザの活性層側の面を光集積回路チップ側にして、半導体レーザが実装される。そして、光集積回路チップに形成された導波路のコアの端面あるいは導波路端に形成された光結合構造のコアの端面と、レーザの活性層の端面とが、突き合わされるようにレーザ実装が行われる。レーザの活性層側電極は、レーザの実装と同時に、光集積回路チップに形成された受け側電極に圧着、或いは半田付けされる。レーザの活性層側電極は、光集積回路チップ上では導波路よりも下(深い位置)に来るため、光集積回路チップ上の受け側電極も、導波路よりも深い位置に形成する。通常、半導体レーザの活性層上のクラッド層の厚みは数μmあるため、光集積回路チップ上では、導波路よりも数μm以上深い位置に受け側電極が位置することになる。このように、PLCへの従来の実装構造では、光集積回路チップ上で導波路のコアよりも深い位置に受け側電極を設けることによって、端面出射側半導体レーザの実装を実現していた。 Conventionally, various mounting structures for mounting an edge emitting semiconductor laser on an optical integrated circuit chip have been proposed (see, for example, Patent Documents 1-6). These are mounting structures of an edge emitting semiconductor laser when the optical integrated circuit chip is an oxide film waveguide formed on a glass substrate, that is, a PLC (Planar Lightwave Circuit). In the structure of the edge emitting semiconductor laser, an active layer is provided near the surface of the laser chip, a cladding layer is provided on the active layer (further, on the surface side), and an active layer side electrode (first element electrode) is provided thereon. Is formed. When the surface having the active layer is defined as the front surface, a back electrode (second element electrode) is formed on the back surface of the laser. In any of the mounting structures according to the prior art described above, the semiconductor laser is mounted with the active layer side surface of the laser facing the optical integrated circuit chip side. Laser mounting is performed so that the end face of the core of the waveguide formed in the optical integrated circuit chip or the end face of the core of the optical coupling structure formed at the end of the waveguide and the end face of the active layer of the laser abut each other. Done. The active layer side electrode of the laser is crimped or soldered to the receiving side electrode formed on the optical integrated circuit chip simultaneously with the mounting of the laser. Since the active layer side electrode of the laser comes below (deep position) from the waveguide on the optical integrated circuit chip, the receiving side electrode on the optical integrated circuit chip is also formed at a position deeper than the waveguide. Usually, since the thickness of the clad layer on the active layer of the semiconductor laser is several μm, the receiving electrode is located at a position several μm or more deeper than the waveguide on the optical integrated circuit chip. As described above, in the conventional mounting structure on the PLC, mounting of the edge emitting semiconductor laser is realized by providing the receiving side electrode at a position deeper than the core of the waveguide on the optical integrated circuit chip.
PLCは、酸化膜をコアとする導波路の光回路をガラス基板に形成したものであったが、近年は、SOI(Silicon On Insulator)基板に光導波路回路を形成することも行われるようになってきた。SOI基板の構造は、シリコン基板と、その上の埋め込みシリコン酸化膜(Buried OXide,BOX)層と、更にその上の表面シリコン層とから成る。シリコンの屈折率がBOXの屈折率よりも高いため、BOXを下層クラッドとして用いることにすれば、表面シリコン層を加工して導波路のコアとし、その上にシリコン酸化膜等を堆積して上層クラッドとしてするだけで、シリコンをコアとする光導波路(シリコン導波路)の回路を形成することができる。シリコンをコアとする光導波路は酸化膜をコアとする光導波路よりも、光損失を生じずに曲げられる曲げ半径が小さく、光回路の高集積化が可能であるが、微細な光回路で設計通りの性能を得るには高い加工精度が必要であるという課題があった。しかし、技術的に成熟したCMOS(Complementary Metal−Oxide−Semiconductor)製造ラインを流用できることと、そのラインにおける加工精度が近年十分に向上してきたことによって、SOI基板を用いた光集積回路が実用化されるようになってきた。 In the PLC, a waveguide optical circuit having an oxide film as a core is formed on a glass substrate, but in recent years, an optical waveguide circuit is also formed on an SOI (Silicon On Insulator) substrate. I came. The structure of the SOI substrate includes a silicon substrate, a buried silicon oxide (BOX) layer on the silicon substrate, and a surface silicon layer thereon. Since the refractive index of silicon is higher than the refractive index of BOX, if BOX is used as the lower cladding, the surface silicon layer is processed into a waveguide core, and a silicon oxide film or the like is deposited thereon to form the upper layer. A circuit of an optical waveguide (silicon waveguide) having silicon as a core can be formed simply by using the cladding. An optical waveguide with a silicon core has a smaller bend radius than an optical waveguide with an oxide film and can be bent without causing optical loss, enabling high integration of optical circuits. There was a problem that high machining accuracy was required to obtain the street performance. However, an optical integrated circuit using an SOI substrate has been put into practical use because a technologically mature CMOS (Complementary Metal-Oxide-Semiconductor) production line can be used and the processing accuracy in that line has been sufficiently improved in recent years. It has come to be.
SOI基板の光集積回路(SOI光集積回路)にも、PLCへの従来の実装構造と同じように、半導体レーザを実装することが可能である。その場合、具体的な形成プロセスは例えば次の通りである。先ず、ドライエッチングにより、クラッド酸化膜を加工してレーザ結合用の端面をシリコン導波路に形成する。この時、下層クラッドのBOX層がエッチングされ、BOX層の下のシリコン基板の表面が現れる。必要に応じて、その表面全体を更にエッチングして表面の高さを調節する。続いて、一部を残してシリコン表面を更にエッチングし、レーザチップを支えるための台座(テラス)を形成する。最後に、台座以外の場所のシリコンの底面に、受け側電極を形成する。このように、SOI基板を用いる場合の従来の実装構造においても、光集積回路チップ上で導波路のコアよりも深い位置に受け側電極を設けることにより、端面出射型半導体レーザの実装を実現していた。 A semiconductor laser can be mounted on an optical integrated circuit (SOI optical integrated circuit) on an SOI substrate in the same manner as a conventional mounting structure on a PLC. In that case, a specific formation process is as follows, for example. First, the cladding oxide film is processed by dry etching to form an end surface for laser coupling in the silicon waveguide. At this time, the BOX layer of the lower cladding is etched, and the surface of the silicon substrate under the BOX layer appears. If necessary, the entire surface is further etched to adjust the height of the surface. Subsequently, the silicon surface is further etched while leaving a part to form a pedestal (terrace) for supporting the laser chip. Finally, a receiving electrode is formed on the bottom surface of the silicon at a place other than the base. As described above, even in the conventional mounting structure using the SOI substrate, the receiving-side electrode is provided at a position deeper than the core of the waveguide on the optical integrated circuit chip, thereby realizing the mounting of the edge emitting semiconductor laser. It was.
前述の通り、SOI基板を用いた光集積回路は、CMOSラインを流用して製造されることが多いが、それは、CMOSプロセスの範囲でSOI光集積回路を製造することを意味する。しかしながら、従来の半導体レーザ実装部の形成プロセスは、一般的なCMOSプロセスの範囲を逸脱している。例えば、導波路端面にできる段差は、上層クラッド、シリコンコア、下層クラッド、台座高さを含めると4~6μm程度にもなることがあるが、一般的なCMOSプロセスは、表面にこのような大きな段差のある基板へのプロセスを含まない。そのため、単にCMOSラインに持ち込んだだけでは、端面形成後に受け側電極を形成できないという問題がある。 As described above, an optical integrated circuit using an SOI substrate is often manufactured using a CMOS line, which means that an SOI optical integrated circuit is manufactured within a CMOS process. However, the conventional process for forming the semiconductor laser mounting portion deviates from the range of a general CMOS process. For example, the step that can be formed on the waveguide end face may be about 4 to 6 μm including the upper clad, silicon core, lower clad, and pedestal height. Does not include processes on stepped substrates. Therefore, there is a problem that the receiving electrode cannot be formed after the end face is formed simply by bringing it into the CMOS line.
PLCにおける半導体レーザの従来の実装構造の形成プロセスは、高粘度フォトレジストを用いて基板表面の段差よりも厚いレジストパターンを形成し、リフトオフプロセスを用いることによって受け側電極を形成していた。SOI光集積回路にレーザの実装構造を形成する場合にも同様のプロセスを適用できるが、それは、PLCで用いるのと同程度の小径ウエハ、即ち、直径125~150mmまでのウエハ(基板)を用いる場合に限られる。量産効果の高い200mm或いは300mmといった直径のウエハに、フォトレジストの厚膜塗布やリフトオフプロセス実施しても、ウエハ全面で高い歩留りを得ることは困難であるため、通常、実施されない。そのため、従来技術だけでは、ウエハの大径化が進まず、製造コストを低減できないという問題を生じている。 In a conventional process for forming a semiconductor laser mounting structure in a PLC, a resist pattern thicker than a step on a substrate surface is formed using a high-viscosity photoresist, and a receiving electrode is formed by using a lift-off process. A similar process can be applied to the case where a laser mounting structure is formed on an SOI optical integrated circuit, but it uses a wafer having a small diameter similar to that used in a PLC, that is, a wafer (substrate) having a diameter of 125 to 150 mm. Limited to cases. Even if a photoresist thick film coating or lift-off process is performed on a wafer having a diameter of 200 mm or 300 mm, which has a high mass production effect, it is difficult to obtain a high yield on the entire surface of the wafer. Therefore, the conventional technique alone has a problem that the diameter of the wafer does not increase and the manufacturing cost cannot be reduced.
尚、ここまでの説明では、光集積回路装置における端面結合型半導体レーザの実装構造に関する従来の問題について述べてきたが、同様の問題は、光集積回路装置に半導体レーザの代わりに端面結合型の半導体増幅器や受光素子といった別の光素子を実装する場合にも生じていた。 In the description so far, the conventional problems related to the mounting structure of the end face coupled semiconductor laser in the optical integrated circuit device have been described. However, the same problem has occurred in the end face coupled type semiconductor device instead of the semiconductor laser. This also occurs when another optical element such as a semiconductor amplifier or a light receiving element is mounted.
本発明は、上記の問題点に鑑みてなされたものであり、その課題の1つは、基板表面(ウエハ表面)に光導波路コアよりも低い位置に受け側電極を設けることなく、半導体レーザ等の光素子を実装した光集積回路装置を提供することである。 The present invention has been made in view of the above-mentioned problems, and one of the problems is that a semiconductor laser or the like is provided without providing a receiving electrode on the substrate surface (wafer surface) at a position lower than the optical waveguide core. It is an object to provide an optical integrated circuit device on which the optical element is mounted.
上述した課題を解決するために、本発明の一態様は、基板と、前記基板上に形成され、前記基板に垂直又は略垂直な光結合端面を有する光導波路と、前記基板上において前記光導波路のコアより高い位置に形成された1つまたは複数の第1の電気配線と、側面に光入出射端面を有し下面に第1の素子電極を有する光素子と、を備え、前記光素子は、前記光入出射端面が前記光導波路の光結合端面に近接するとともに前記第1の素子電極が前記第1の電気配線と接している、ことを特徴とする光集積回路装置である。 In order to solve the above-described problems, an embodiment of the present invention includes a substrate, an optical waveguide formed on the substrate and having an optical coupling end surface perpendicular or substantially perpendicular to the substrate, and the optical waveguide on the substrate. One or a plurality of first electrical wirings formed at a position higher than the core of the optical element, and an optical element having a light incident / exit end surface on a side surface and a first element electrode on a lower surface, the optical element comprising: The optical integrated circuit device is characterized in that the light incident / exit end face is close to the optical coupling end face of the optical waveguide and the first element electrode is in contact with the first electric wiring.
また、本発明の他の一態様は、上記一態様において、前記光素子は、前記光入出射端面が前記基板に近く、前記光入出射端面と反対側の端面が前記基板から遠くなるように、前記基板に対して傾いて配置されていることを特徴とする光集積回路装置である。 According to another aspect of the present invention, in the above aspect, the optical element is configured such that the light incident / exit end face is close to the substrate and the end face opposite to the light incident / exit end face is far from the substrate. The optical integrated circuit device is arranged to be inclined with respect to the substrate.
また、本発明の他の一態様は、上記一態様において、前記光素子の下面が少なくとも前記基板の表面と前記第1の電気配線とによって支持されることにより、前記光素子が前記基板に対して傾いて配置されていることを特徴とする光集積回路装置である。 According to another aspect of the present invention, in the above aspect, the lower surface of the optical element is supported by at least the surface of the substrate and the first electric wiring, so that the optical element is attached to the substrate. It is an optical integrated circuit device characterized by being inclined at an angle.
また、本発明の他の一態様は、前記光素子の下面が、少なくとも前記基板の表面と前記第1の電気配線の保護膜の角とによって支持されることにより、前記光素子が前記基板に対して傾いて配置されていることを特徴とする光集積回路装置である。 According to another aspect of the invention, the lower surface of the optical element is supported by at least the surface of the substrate and a corner of the protective film of the first electrical wiring, so that the optical element is attached to the substrate. An optical integrated circuit device is arranged to be inclined with respect to the optical integrated circuit device.
また、本発明の他の一態様は、上記一態様において、前記第1の電気配線が複数ある場合に、それらが複数の異なる配線層に属することを特徴とする光集積回路装置である。 Another aspect of the present invention is an optical integrated circuit device according to the above aspect, wherein when there are a plurality of the first electrical wirings, they belong to a plurality of different wiring layers.
また、本発明の他の一態様は、上記一態様において、前記光素子の前記第1の素子電極が導電性接合体によって前記第1の電気配線に接合されることにより、前記光素子の下面の一部分が前記第1の電気配線によって支持されていることを特徴とする光集積回路装置である。 According to another aspect of the present invention, in the above aspect, the first element electrode of the optical element is bonded to the first electric wiring by a conductive bonding body, whereby the lower surface of the optical element is formed. Is supported by the first electrical wiring. An optical integrated circuit device, wherein:
また、本発明の他の一態様は、上記一態様において、前記基板の表面のうち前記光素子と接する部分に凹部が形成され、前記光素子は、前記光入出射端面の近傍の一部分が前記凹部に収容されていることを特徴とする光集積回路装置である。 According to another aspect of the present invention, in the above aspect, a concave portion is formed in a portion of the surface of the substrate that is in contact with the optical element, and the optical element has a portion in the vicinity of the light incident / exit end surface. The optical integrated circuit device is housed in a recess.
また、本発明の他の一態様は、上記一態様において、前記凹部が前記第1の素子電極を収容し、前記第1の素子電極と接しない切欠き部を含むことを特徴とする光集積回路装置である。 According to another aspect of the present invention, in the above aspect, the concave portion includes a cutout portion that accommodates the first element electrode and does not contact the first element electrode. Circuit device.
また、本発明の他の一態様は、上記一態様において、前記保護膜の角が前記第1の素子電極を収容し、前記第1の素子電極と接しない切欠き部を含むことを特徴とする光集積回路装置である。 According to another aspect of the present invention, in the above aspect, the corner of the protective film includes a cutout portion that houses the first element electrode and does not contact the first element electrode. This is an optical integrated circuit device.
また、本発明の他の一態様は、上記一態様において、前記光結合端面が、その上部がせり出すように傾斜していることを特徴とする光集積回路装置である。 Another aspect of the present invention is the optical integrated circuit device according to the above aspect, wherein the optical coupling end face is inclined so that an upper part thereof protrudes.
また、本発明の他の一態様は、上記一態様において、前記光素子の前記光入出射端面は、前記第1の素子電極が形成されている前記下面から突出した位置に形成され、前記光素子の下面が、前記第1の電気配線によって前記光入出射端面の両側または少なくとも一方から支持されていることを特徴とする光集積回路装置である。 According to another aspect of the present invention, in the above aspect, the light incident / exit end surface of the optical element is formed at a position protruding from the lower surface where the first element electrode is formed. In the optical integrated circuit device, the lower surface of the element is supported by the first electric wiring from both sides or at least one of the light incident / exit end surfaces.
また、本発明の他の一態様は、上記一態様において、前記光素子の前記光入出射端面は、前記第1の素子電極が形成されている前記下面から突出した位置に形成され、前記光素子の下面が、前記第1の電気配線よりも上に位置する保護膜表面によって前記光入出射端面の両側または少なくとも一方から支持されていることを特徴とする光集積回路装置である。 According to another aspect of the present invention, in the above aspect, the light incident / exit end surface of the optical element is formed at a position protruding from the lower surface where the first element electrode is formed. In the optical integrated circuit device, the lower surface of the element is supported from both sides or at least one of the light incident / exit end surfaces by a protective film surface located above the first electric wiring.
また、本発明の他の一態様は、上記一態様において、前記光素子の上面の第2の素子電極と、前記光素子を覆い、前記基板上にその縁が固定されたキャップと、前記基板上において前記光導波路より高い位置に形成された1つまたは複数の第2の電気配線とを備え、前記キャップは、その裏面の少なくとも一部から前記縁に亘って連続して分布する第1のキャップ電極を備え、前記キャップ電極と前記第2の素子電極とが導電体によって接続され、前記第1のキャップ電極の前記縁に分布する部分の少なくとも一部と前記第2の電気配線が接していることを特徴とする光集積回路装置である。 According to another aspect of the present invention, in the above aspect, the second element electrode on the upper surface of the optical element, a cap that covers the optical element and has an edge fixed on the substrate, and the substrate One or a plurality of second electrical wirings formed at a position higher than the optical waveguide, and the cap is distributed continuously from at least a part of the back surface to the edge. A cap electrode, wherein the cap electrode and the second element electrode are connected by a conductor, and at least a part of the portion distributed on the edge of the first cap electrode is in contact with the second electrical wiring. An optical integrated circuit device.
また、本発明の他の一態様は、上記一態様において、前記キャップがガラスまたはSiであることを特長とする光集積回路装置である。 Another embodiment of the present invention is the optical integrated circuit device according to the above embodiment, wherein the cap is made of glass or Si.
また、本発明の他の一態様は、上記一態様において、前記キャップは、その表面に1つまたは複数の第2のキャップ電極と、前記キャップを貫通し、前記第1のキャップ電極と前記第2のキャップ電極を電気的に接続する1つまたは複数の貫通ビアとを備えることを特徴とする光集積回路装置である。 According to another aspect of the present invention, in the above aspect, the cap has one or a plurality of second cap electrodes on a surface thereof, the first cap electrode and the first cap electrode penetrating the cap. An optical integrated circuit device comprising one or a plurality of through vias that electrically connect two cap electrodes.
本発明によれば、半導体レーザ等の光素子を実装した光集積回路装置を提供するために導波路のコアよりも深い位置に受け側電極を設ける必要がなくなる。また、ワイヤーボンディング工程を省略することができる。その結果、高集積の送信器用の光集積回路チップを、一般的なCMOSラインを利用して高い生産性で製造できるようになる。更に、光素子の放熱効果が増大し、光素子の動作効率や信頼性が向上する。 According to the present invention, it is not necessary to provide a receiving electrode at a position deeper than the core of the waveguide in order to provide an optical integrated circuit device on which an optical element such as a semiconductor laser is mounted. Further, the wire bonding process can be omitted. As a result, an optical integrated circuit chip for a highly integrated transmitter can be manufactured with high productivity using a general CMOS line. Furthermore, the heat dissipation effect of the optical element is increased, and the operation efficiency and reliability of the optical element are improved.
以下、図面を参照しながら本発明の実施形態について詳しく説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
<第1実施形態>
図1は、本発明の第1実施形態に係る光集積回路装置100の断面構成図である。図1において、光導波路コア106の光軸をY軸、基板102の法線をZ軸、Y軸とZ軸に垂直な軸をX軸にとる。基板102と、基板102上に形成された光導波路コア106と、基板102上に搭載された半導体レーザ(光素子)110とを備えている。
<First Embodiment>
FIG. 1 is a cross-sectional configuration diagram of an optical
光集積回路装置100は、シリコン基板とBOX層とSOI層とから構成されるSOI基板を利用して製造された装置である。基板102は、シリコン(Si)基板である。基板102上には、BOX層(埋め込み酸化膜層)104が形成されている。BOX層104は、下部クラッド層として機能する。BOX層104上には、SOI層(シリコン層)を加工した光導波路のコア106が形成されている。光導波路コア106上には、上部クラッド層としての酸化膜108が形成されている。
The optical
光導波路コア106は、半導体レーザ110と光結合するための光結合端面1062を有している。BOX層104、光導波路コア106、及び酸化膜108の端面は、基板102に対して連続して垂直に加工されており、光導波路コア106の光結合端面1062は、基板102に対して垂直または略垂直である。
The
半導体レーザ110は、レーザ光を発生する活性層112を有している。活性層112の一方の端部は、半導体レーザ110の側面の一部分である光出射端面1122に通じている。光出射端面1122は、レーザ光が出射される端面である。更に、半導体レーザ110は、その上面に形成された素子電極114(裏面電極)と、その下面に形成された素子電極116(活性層側電極)とを有している。半導体レーザ110の下面は、基板102に相対する面である。半導体レーザ110は、下面の素子電極114と上面の素子電極116を介して電気的に駆動されることによって、レーザ光を発生する。
The
基板102のBOX層104上には、第1酸化膜120と第2酸化膜126が積層されている。また、第1酸化膜120内には第1電気配線118が配設され、第2酸化膜126内には第2電気配線122と第3電気配線124が配設されている。第1電気配線118及び第2電気配線122は、半導体レーザ110の下面の素子電極116と電気接続される配線である。第1電気配線118及び第2電気配線122は、基板102からの高さが光導波路コア106よりも高い位置に配設されている。第3電気配線124は、半導体レーザ110の上面の素子電極114(裏面電極)と電気接続される配線である。第3電気配線124は、金ワイヤ132によって半導体レーザ110の上面の素子電極114と電気接続されている。
A
半導体レーザ110は、光出射端面1122において光導波路コア106の光結合端面1062に対して光結合されると共に、下面の素子電極116が第1電気配線118及び第2電気配線122に電気接続された状態に実装される。より具体的には、半導体レーザ110の光出射端面1122は、光導波路コア106の光結合端面1062に近接するように配置される。即ち、半導体レーザ110の光出射端面1122から出射されるレーザ光が最大の光結合効率で光導波路コア106の光結合端面1062に光結合するように、半導体レーザ110の光出射端面1122のXYZ位置が調整される。また、半導体レーザ110の下面の素子電極116が、第1電気配線118の上面側において第1電気配線118に接し、第2電気配線122の上面側において第2電気配線122に接するように、半導体レーザ110が配置される。半導体レーザ110の下面の素子電極116は、半田(導電性接合剤)128、130によって第1電気配線118及び第2電気配線122に接合されてもよい。ここで、第1電気配線118及び第2電気配線122は基板102からの高さが光導波路コア106よりも高い位置に配設されているため、半導体レーザ110は、光出射端面1122と反対側の端面1124が基板102から離れる形で基板102に対して傾いて実装されることとなる。換言すれば、半導体レーザ110は、その下面が基板102の表面と第1電気配線118及び第2電気配線122とによって支持されて、実装されている。
The
このように、半導体レーザ110が基板102に対して傾いて配置されることによって、半導体レーザ110の下面の素子電極116を、基板102からの高さが光導波路コア106よりも高い位置に形成されている第1電気配線118及び第2電気配線122に直接、電気接続することが可能である。即ち、基板102の表面に半導体レーザ110の下面の素子電極116と電気接続するための電気配線を形成したり、そのように形成された基板102表面上の電気配線とそれよりも高い位置にある第1電気配線118や第2電気配線122とを金ワイヤ等で接続したりすることなく、半導体レーザ110を基板102に実装することができる。その結果、金ワイヤ等によるボンディング工程を減らしたり、完全に無くしたりすることができる。なお、通常、活性層112に沿った半導体レーザ110の長さが数百ミクロン、基板102の表面と第2酸化膜126の表面との段差の高さが数ミクロンなので、半導体レーザ110の傾き角度は、1°以下である。そのため、半導体レーザ110の傾きによる半導体レーザ110と光導波路コア106との光結合効率の低下は、実質上ほとんど無視できる程度である。
As described above, the
基板102の表面のうち光導波路コア106の光結合端面1062の近傍部分には、凹部1022が形成されていてもよい。半導体レーザ110は、下面の角部(エッジ)がこの凹部1022内に収容されるようにして配置される。即ち、半導体レーザ110の下面の角部は、基板102の表面と接触しないように凹部1022内に収容されている。これにより、半導体レーザ110の脆弱な下面角部が破損してしまうことを防止することができる。
A
半導体レーザ110の傾きは半田128、130の厚みを調整することで変化させるこができるが、第1電気配線118上の保護膜(層間膜)の角1040または第2電気配線122上の保護膜の角1041と、更に必要であれば光結合端面1062上の保護膜(上部クラッド)の角1050に、半導体レーザ110に接するようにすると、角1030と、角1040または角1041の少なくとも一方とで半導体レーザ110が固定されるので、半田128、130の厚みに依らず半導体レーザ110の基板上の位置や傾きが自ずと決まり、Z方向の位置合わせは不要となる。尚、半導体レーザ110の端面に力が掛かることを避けたければ、半導体レーザ110は角1050には必ずしも接しなくてもよい。
Although the inclination of the
図8は半導体レーザ110の光軸位置を求める方法を説明するための説明図である。図8のa、b、cの寸法を規定すれば、半導体レーザ110の実装時の半導体レーザ110の光軸高さを規定できる。厚さbが多少ばらついても、半導体レーザ110の出力端1122の高さの誤差は、(c/a)程度に縮小されるので、半導体レーザ110を載せる台座高さの厳密な管理が不要になる。
FIG. 8 is an explanatory diagram for explaining a method for obtaining the optical axis position of the
半導体レーザ110の電極の厚さの誤差が大きい場合は、高さ基準を半導体レーザの素子面(電極の無い場所)とすればよい。図8では、半導体レーザ110の基板への接触のさせ方をそのように表している。即ち、半導体レーザ110の電極が直接、角1030、1040または1041に当たらないように、半導体レーザ110の素子電極116の存在する箇所には、凹部1022に続けて基板側に切欠きを入れたり、角1040や1041に切欠きを入れたりすることによって、素子電極116を収容する構造としている。
When the error in the thickness of the electrode of the
図9と図10はその具体的な構造と実装方法を説明するための、半導体レーザと半導体レーザ実装部の上面図である。図9の上側の図は、3本の発光部が平行に並べられた場合の半導体レーザ2000とその3つの活性層側素子電極2001、2002、2003の配置を示している。また、図9の下側の図は、半導体レーザ実装部の近傍の平面図であって、3本の光導波路(又は光結合器)のコア2011、2012、2013と、凹部2021と、第1電気配線の電極パッド2031、2032と、第2電気配線の電極パッド2034が描かれている。凹部2021は半導体レーザ2000の素子電極2001、2002、2003の出っ張りを収容するための切欠き部2022を含んでいる。また同様に、第1電気配線上の保護膜(層間膜)1060の光導波路のコア2011、2012、2013の側の段差は、切欠き部2023を含んでいる。このようにすることで、図10のように、半導体レーザ2000を半導体レーザ実装部2050に重ねたときに素子電極2001、2002、2003が切欠き部2022と2003に収まって基板表面に接触せず、これらの素子電極の厚みが設計値からずれていたとしても、半導体レーザ2000の実装高さに影響を及ぼすことが無い。
9 and 10 are top views of the semiconductor laser and the semiconductor laser mounting portion for explaining the specific structure and mounting method thereof. The upper diagram of FIG. 9 shows the arrangement of the
なお、本実施形態では、電気配線が第1電気配線118の第1層と第2電気配線122及び第3電気配線124の第2層とからなる2層構造であるとして説明したが、電気配線は1層構造でもよいし、3層以上の多層構造であってもよい。また、下面の素子電極116と第1電気配線118及び第2電気配線122とを接合する半田128、130の高さによって、半導体レーザ110の傾き角度を調整するようにしてもよい。
In the present embodiment, the electric wiring is described as having a two-layer structure including the first layer of the first
<第2実施形態>
図2は、本発明の第2実施形態に係る光集積回路装置200の断面構成図である。光集積回路装置200は、半導体レーザ210の構成と配置が、図1に示した光集積回路装置100と異なる。図2において、光集積回路装置100の構成要素と同じ構成要素には、同じ符号を付す。図2では、図1と同じく、光導波路コア106の光軸をY軸、基板102の法線をZ軸、Y軸とZ軸に垂直な軸をX軸にとっている。光集積回路装置200は、基板102と、基板102上に形成された光導波路コア106と、基板102上に実装された半導体レーザ(光素子)210とを備えているが、図2において、Y軸が紙面に垂直な方向であるため、光導波路コア106、光導波路コア106下部のBOX層104、及び光導波路コア106上部の酸化膜108は図示されていない。
Second Embodiment
FIG. 2 is a cross-sectional configuration diagram of an optical
半導体レーザ210は、レーザ光を発生する活性層212を有している。活性層212は半導体レーザ210の基板に平行な薄い層で棒状に長いが、その長さ方向が図ではY方向(紙面に垂直な方向)となっている。活性層212の一方の端部は、半導体レーザ210の側面の一部分である光出射端面2122に通じている。光出射端面2122は、レーザ光が出射される端面である。半導体レーザ210は、上面に形成された素子電極214と、下面218に形成された素子電極216とを有している。半導体レーザ210は、上面の素子電極214と下面の素子電極216を介して電気的に駆動されることによって、レーザ光を発生する。
The
半導体レーザ210は、下面218から突出した突出部220を有している。突出部220は、活性層212が形成されている部分である。突出部220の形成方法は例えば次の通りである。あらかじめ、半導体レーザ210の下面218部分にエッチングストップ層を形成しておき、突出部220の部分を残して突出部220の両側部分をエッチングして下面218を露出させる。エッチングストップ層を導入することによって、導入しない場合よりも、突出部220の突出高さを安定に調節することができる。
The
半導体レーザ210は、光出射端面2122が光導波路コア106の光結合端面1062と光結合されると共に、下面の素子電極216が第1電気配線118に電気接続された状態に実装される。より具体的には、半導体レーザ210の光出射端面2122は、光導波路コア106の光結合端面1062に近接するように配置される。即ち、半導体レーザ210の光出射端面2122から出射されるレーザ光が最大の光結合効率で光導波路コア106の光結合端面1062に光結合するように、半導体レーザ210の光出射端面2122のXYZ位置が調整される。また、半導体レーザ210の下面の素子電極216が、突出部220の両側または少なくとも一方において第1電気配線118の上面に接するように、半導体レーザ210が配置される。半導体レーザ210の下面の素子電極216は、半田(導電性接合剤)や金-金圧着によって第1電気配線118に接合される。ここで、突出部220の両側2か所の素子電極216と第1電気配線118との接合部の間において、第1酸化膜120とBOX層104が除去されて空間が形成されている。この空間に半導体レーザ210の突出部220が収容され、且つ、半導体レーザ210の素子電極216が第1電気配線118の上面側で第1電気配線118に接している。素子電極216の表面から測った活性層212の高さは、第1電気配線118の電極パッド表面から測った導波路コア106の高さと同じか、或は、それに半導体レーザ210の下面の素子電極216と第1電気配線118との間の半田(導電性接合剤)の厚みを足した高さとなる。
The
このような構成により、導波路コア106と活性層212とを同じ高さに合わせながら、半導体レーザ210の下面の素子電極216を、基板102からの高さが光導波路コア106よりも高い位置に形成されている第1電気配線118に直接、電気接続することが可能である。即ち、基板102の表面に直接、半導体レーザ210の下面の素子電極216と電気接続するための電気配線を形成したり、そのように形成された基板102表面上の電気配線とそれよりも高い位置にある第1電気配線118とを金ワイヤ等で接続したりすることなく、半導体レーザ210を基板102に実装することができる。また、この構成では、半導体レーザ210の下面の素子電極216と第1電気配線118及び第1酸化膜120との接触面積が比較的広いため、半導体レーザ210の駆動時に発生した熱を効率良く基板102側へ放熱させることができる。
With such a configuration, the
図2では半導体レーザ210の下面の素子電極216が、突出部220の両側または少なくとも一方において第1電気配線118の上面に接するように、半導体レーザ210が配置されているが、図11の構成のように、半導体レーザの下面218が、第1電気配線118よりも上に位置する保護膜である第2酸化膜126の表面に接して支持されるような構成としてもよい。この場合、第1電気配線118aや第1電気配線118bに対して半導体レーザの素子電極214、216が半田128を介して接合される。半田量を調整することにより、半田融解後、半田の熱収縮により半導体レーザの下面218の少なくとも一部が第2酸化膜126に押し付けられる。これにより、半田の厚み誤差を含まず、再現性高く光出射端面2122が光導波路コア106の光結合端面1062と光結合されることになる。また、図11では半導体レーザ210の構造を工夫し、図2において半導体レーザの裏面に配置していた素子電極214を素子電極216と同じ活性層側に配置することで、ワイヤーボンディング工程を省略することを可能にしている。素子電極214と素子電極216は絶縁層217によって電気的に分離されている。
In FIG. 2, the
<第3実施形態>
図3は、本発明の第3実施形態に係る光集積回路装置300の断面構成図である。図3において、光集積回路装置100の構成要素と同じ構成要素には、同じ符号を付す。光集積回路装置300において、光導波路コア106の光結合端面1062は、基板102に対して非垂直な端面で構成されている。具体的には、光結合端面1062は、上側がせり出した傾斜面で構成されている。光結合端面1062の傾斜角度は、例えば1°以下である。このような傾斜面は、基板102にあらかじめ略垂直な光結合端面を形成できれば、例えば、化学気相成長装置を用いて、その垂直な端面上に酸化膜を堆積させることで形成することが可能である。多くの化学気相成長装置では、垂直な端面に酸化膜を堆積させると、基板102に近い場所ほど成膜速度が遅くなるため、このような上側がせり出した傾斜面を形成することができる。
<Third Embodiment>
FIG. 3 is a cross-sectional configuration diagram of an optical
図3の光集積回路装置300の構成によれば、傾いて配置されている半導体レーザ110から出射されたレーザ光は、傾斜した光結合端面1062において導波路コア106の長さ方向に屈折する。その結果、その屈折光の光軸と導波路コア106の光軸とが一致し、端面の傾きが無い場合に比べて高い光結合効率で、光導波路コア106を有する光導波路にレーザ光を結合することができる。
According to the configuration of the optical
<第4実施形態>
図4は、本発明の第4実施形態に係る光集積回路装置400の断面構成図である。図4において、光集積回路装置100の構成要素と同じ構成要素には、同じ符号を付す。光集積回路装置400は、封止キャップ部材402を備えている。封止キャップ部材402は、その内部空間に半導体レーザ110を収容するようにして基板102上に設置されている。封止キャップ部材402は、例えば、樹脂、ガラス、セラミック、金属等で構成することができる。封止キャップ部材402の接合には、接着剤や半田や金−金圧着などが適用可能である。このような構成によれば、半導体レーザ110が外部環境から保護され、光集積回路装置400全体として、信頼性を向上させることができる。
<Fourth embodiment>
FIG. 4 is a cross-sectional configuration diagram of an optical
<第5実施形態>
図5は、本発明の第5実施形態に係る光集積回路装置500の断面構成図である。図5において、光集積回路装置100の構成要素と同じ構成要素には、同じ符号を付す。光集積回路装置500は、ガラス製封止キャップ部材502を備えている。ガラス製封止キャップ部材502は、その内部空間に半導体レーザ110を収容するようにして基板102上に設置されている。ガラス製封止キャップ部材502の内壁面には、キャップ電極504が形成されている。キャップ電極504は、ガラス製封止キャップ部材502の裏面、即ち内壁上面から内壁側面にかけて配設されている。半導体レーザ110の上面の素子電極114は、例えば半田506によってキャップ電極504の一端に電気接続されている。キャップ電極504の他端は、ガラス製封止キャップ部材502の内壁側面の下部まで延在しており、基板102上の第3電気配線124に電気接続されている。このように、光集積回路装置500では、光集積回路装置100における金ワイヤ132の代わりに、ガラス製封止キャップ部材502の内壁面に設けられたキャップ電極504を利用して、半導体レーザ110の素子電極114と基板102上の第3電気配線124とが電気接続されている。このような構成によれば、ガラス製封止キャップ部材502によって光集積回路装置500の信頼性を向上させることができると共に、金ワイヤ132を用いる場合と比べて製造工程の煩雑さを軽減することができる。尚、半田506の代わりに、金バンプや導電性樹脂などの他の導電体を用いてもよい。
<Fifth Embodiment>
FIG. 5 is a cross-sectional configuration diagram of an optical
半田506(または他の導電体)には、導電体としての役割だけでなく、伝熱体としての役割を持たせてもよい。この場合は、半田506(または他の導電体)と半導体レーザ110及びガラス製封止キャップ部材502との接触面積が広い方が放熱に有利なので、図12に示すように、半田506b(または他の導電体)の分布領域を大きくするとよい。
The solder 506 (or another conductor) may have a role as a heat transfer body as well as a role as a conductor. In this case, a larger contact area between the solder 506 (or other conductor), the
<第6実施形態>
図6は、本発明の第6実施形態に係る光集積回路装置600の断面構成図である。図6において、光集積回路装置500の構成要素と同じ構成要素には、同じ符号を付す。光集積回路装置600は、ガラス製封止キャップ部材602を備えている。ガラス製封止キャップ部材602は、光集積回路装置500におけるガラス製封止キャップ部材502の構成に加えて、更に、その上面部分に貫通ビア604を有する。この貫通ビア604はガラス(または他の絶縁材料)に開けられた貫通孔に金属又は熱伝導率の高い樹脂材料などが埋め込まれて構成されている。更に、ガラス製封止キャップ部材602の上部に、放熱用部材(不図示)を設置し、この放熱用部材と貫通ビア604の金属等とを熱的に接続した構成としてもよい。このような構成によれば、半導体レーザ110の駆動時に発生した熱を、基板102側からだけではなく、ガラス製封止キャップ部材602の上部に設置した放熱用部材からも効率良く放熱することが可能である。尚、貫通ビア604の充填材料を金属などの導電体にしておけば、この貫通ビア604を通じて、半導体レーザ110を駆動することもできる。
<Sixth Embodiment>
FIG. 6 is a cross-sectional configuration diagram of an optical
さらに、図13のように貫通ビア604の面積を半導体レーザチップと同等の面積まで広げ、半田506等の伝熱性(兼、導電性)材料を介して半導体レーザチップと接続することでガラス製封止キャップ部材602の上部への放熱を大幅に改善することも可能である。
Further, as shown in FIG. 13, the area of the through via 604 is expanded to an area equivalent to that of the semiconductor laser chip, and is connected to the semiconductor laser chip via a heat conductive (and conductive) material such as
<第7実施形態>
図7は、本発明の第7実施形態に係る光集積回路装置700の断面構成図である。図7において、光集積回路装置500の構成要素と同じ構成要素には、同じ符号を付す。光集積回路装置700は、光集積回路装置500のガラス製封止キャップ部材502に代えて、シリコン(Si)製封止キャップ部材702を備えている。シリコン製封止キャップ部材702は、その内部空間に半導体レーザ110を収容するようにして基板102上に設置されている。シリコン製封止キャップ部材702の内壁面には、キャップ電極704が形成されている。キャップ電極704は、シリコン製封止キャップ部材702の内壁上面から内壁側面にかけて配設されている。シリコン製封止キャップ部材702の内壁側面は、シリコンの異方性エッチングによって形成された傾斜面で構成されている。半導体レーザ110の上面の素子電極114は、半田706によってキャップ電極704の一端に電気接続されている。キャップ電極704の他端は、シリコン製封止キャップ部材702の内壁側面の下部まで延在しており、基板102上の第3電気配線124に電気接続されている。このように、光集積回路装置700では、光集積回路装置100における金ワイヤ132の代わりに、シリコン製封止キャップ部材702の内壁面に設けられたキャップ電極を利用して、半導体レーザ110の上面の素子電極114と基板102上の第3電気配線124とが電気接続されている。このような構成によれば、シリコン製封止キャップ部材702によって光集積回路装置700の信頼性を向上させることができると共に、金ワイヤ132を用いる場合と比べて製造工程の煩雑さを軽減することができる。
<Seventh embodiment>
FIG. 7 is a cross-sectional configuration diagram of an optical
基板102がシリコン基板であれば、シリコン製封止キャップ702を使用することによって、同じ熱膨張係数にすることができるため、その他の材料の封止キャップを用いる場合に比べて、半導体レーザ110の発熱時に半導体レーザ110及びその近傍に掛かる応力を低減することができる。その結果、半導体レーザ110が駆動中の光軸ずれや、歪による波長シフトを抑制することができる。
If the
また、シリコン自体の熱伝導率がガラスなどに比べると高いので、半田706の面積を半導体レーザチップの面積と同じ程度とすることで、半導体レーザで生じる発熱をシリコン製封止キャップ702に向けて逃がすことが可能となる。更には、シリコン製封止キャップ部材702の上部に放熱用部材(不図示)を設置すれば、半導体レーザの発熱を一層抑制でき、発熱に伴う光出力の劣化が低減できる。その結果、半導体レーザ自体のノイズが抑制でき、高品質な信号伝送が可能となる。
Further, since the thermal conductivity of silicon itself is higher than that of glass or the like, the heat generated by the semiconductor laser is directed toward the
以上、本発明の実施形態を説明したが、本発明はこれに限定されず、その要旨を逸脱しない範囲内において様々な変更が可能である。 As mentioned above, although embodiment of this invention was described, this invention is not limited to this, A various change is possible within the range which does not deviate from the summary.
例えば、上記の実施形態では光素子として半導体レーザを用いた構成を説明したが、側面に光入出射端面を有したものであれば、半導体レーザ以外の光素子であっても適用可能である。また、基板102は絶縁などの目的で、酸化膜等の被膜を有していてもよい。
For example, in the above embodiment, the configuration using the semiconductor laser as the optical element has been described. However, any optical element other than the semiconductor laser can be applied as long as it has a light incident / exit end face on the side surface. The
100、200、300、400、500、600、700 光集積回路装置
102 基板
1022、2021 凹部
1030、1040、1041、1050 角
104 BOX層
106、2011、2012、2013 光導波路のコア
1060、1070 保護膜
1062 光結合端面
108 酸化膜
110、210、2000 半導体レーザ
112、212 活性層
1122、2122 光入出射端面
1124 端面
114、116、214、216、2001、2002、2003 素子電極
118、118a、118b 第1電気配線
120 第1酸化膜
122 第2電気配線
124 第3電気配線
126 第2酸化膜
128、130、506、506b、706 半田
132 金ワイヤ
2022、2023 切欠き部
2031、2032 第1電気配線の電極パッド
2034 第2電気配線の電極パッド
2050 半導体レーザ実装部
217 絶縁層
220 突出部
402 封止キャップ部材
502、602 ガラス製封止キャップ部材
504、704 キャップ電極
604 貫通ビア
702 シリコン製封止キャップ部材
100, 200, 300, 400, 500, 600, 700 Optical
Claims (12)
前記基板の表面より高い位置に形成され、前記基板に垂直又は略垂直な光結合端面を有する光導波路コアと、
前記基板の前記表面及び前記光導波路コアより高い位置に形成された1つまたは複数の第1の電気配線と、
側面に光入出射部の端面を有し下面に第1の素子電極を有する光素子と、を備え、
前記光素子は、前記光入出射部の端面が前記光導波路コアの前記光結合端面に近接するとともに前記第1の素子電極が前記第1の電気配線と接しており、
前記光素子は、前記光入出射部の端面が前記基板に近く、前記光入出射部の端面と反対側の端面が前記基板から遠くなるように、前記基板に対して傾いて配置されている、
ことを特徴とする光集積回路装置。 A substrate,
An optical waveguide core formed at a position higher than the surface of the substrate and having an optical coupling end surface perpendicular or substantially perpendicular to the substrate;
One or more first electrical wirings formed at a position higher than the surface of the substrate and the optical waveguide core;
An optical element having an end surface of the light incident / exiting portion on the side surface and a first element electrode on the lower surface,
Said optical element, said first element electrode together with an end face of the light incident and exit section is close to the optical coupling end face of the optical waveguide core is in contact with said first electrical wiring,
The optical element is disposed to be inclined with respect to the substrate such that an end surface of the light incident / exiting portion is close to the substrate and an end surface opposite to the end surface of the light incident / exiting portion is far from the substrate. ,
An optical integrated circuit device.
前記光素子を覆い、前記基板上にその縁が固定されたキャップと、
前記基板上において前記光導波路コアより高い位置に形成された1つまたは複数の第2の電気配線と、を備え、
前記キャップは、その内壁面の少なくとも一部から前記縁に亘って連続して分布する第1のキャップ電極を備え、
前記第1のキャップ電極と前記第2の素子電極とが導電体によって接続され、
前記第1のキャップ電極の前記縁に分布する部分の少なくとも一部と前記第2の電気配線が接している、
ことを特徴とする請求項1乃至請求項9のいずれか1項に記載の光集積回路装置。 A second element electrode on the upper surface of the optical element;
A cap covering the optical element and having an edge fixed on the substrate;
One or more second electrical wirings formed on the substrate at a position higher than the optical waveguide core,
The cap includes a first cap electrode distributed continuously from at least a part of the inner wall surface to the edge,
The first cap electrode and the second element electrode are connected by a conductor,
The second electrical wiring is in contact with at least a portion of the portion distributed on the edge of the first cap electrode;
Optical integrated circuit device according to any one of claims 1 to 9, characterized in.
前記キャップを貫通し、前記第1のキャップ電極と前記第2のキャップ電極を電気的に接続する1つまたは複数の貫通ビアと、
を備えていることを特徴とする請求項10または請求項11に記載の光集積回路装置。 The cap has one or more second cap electrodes on its outer surface;
One or more through vias penetrating the cap and electrically connecting the first cap electrode and the second cap electrode;
Optical integrated circuit device according to claim 10 or claim 11, characterized in that it comprises a.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014044016A JP6423161B2 (en) | 2014-03-06 | 2014-03-06 | Optical integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014044016A JP6423161B2 (en) | 2014-03-06 | 2014-03-06 | Optical integrated circuit device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015170701A JP2015170701A (en) | 2015-09-28 |
JP6423161B2 true JP6423161B2 (en) | 2018-11-14 |
Family
ID=54203185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014044016A Expired - Fee Related JP6423161B2 (en) | 2014-03-06 | 2014-03-06 | Optical integrated circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6423161B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101843469B1 (en) * | 2016-04-19 | 2018-03-30 | 옵티시스 주식회사 | Optical connector |
DE102017123413B4 (en) | 2017-10-09 | 2023-09-14 | Osram Gmbh | Optoelectronic semiconductor component and manufacturing method for an optoelectronic semiconductor component |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5079286A (en) * | 1973-11-12 | 1975-06-27 | ||
JPS5414181A (en) * | 1977-07-04 | 1979-02-02 | Fujitsu Ltd | Semiconductor laser unit |
DE3531734A1 (en) * | 1985-09-05 | 1987-03-12 | Siemens Ag | DEVICE FOR POSITIONING A SEMICONDUCTOR LASER WITH SELF-ADJUSTING EFFECT FOR A FIBER TO BE COUPLED |
JPS63280206A (en) * | 1987-05-13 | 1988-11-17 | Nec Corp | Optical connection circuit |
JP2534263B2 (en) * | 1987-06-08 | 1996-09-11 | 日本電信電話株式会社 | Optical element mounting method |
JPH0743564A (en) * | 1993-06-29 | 1995-02-14 | Ricoh Co Ltd | Optical signal transmitting device with optical fiber and manufacture of its guide substrate |
JPH0836121A (en) * | 1994-07-22 | 1996-02-06 | Hitachi Ltd | Optical module and packaging device |
JP2994235B2 (en) * | 1995-08-04 | 1999-12-27 | 古河電気工業株式会社 | Light receiving / emitting element module and method of manufacturing the same |
JPH10160978A (en) * | 1996-11-26 | 1998-06-19 | Oki Electric Ind Co Ltd | Optical signal transmission and reception module and its production |
JP3239933B2 (en) * | 1997-07-23 | 2001-12-17 | 日本電気株式会社 | Semiconductor optical device, method of manufacturing semiconductor optical device, and mounting structure of semiconductor optical device |
JP2002314184A (en) * | 2001-04-11 | 2002-10-25 | Nec Corp | Optical semiconductor module |
JP2003163402A (en) * | 2001-11-26 | 2003-06-06 | Denso Corp | Semiconductor laser element and sub-mount for loading semiconductor laser element |
US8755655B2 (en) * | 2009-09-22 | 2014-06-17 | Oracle America, Inc. | Edge-coupled optical proximity communication |
-
2014
- 2014-03-06 JP JP2014044016A patent/JP6423161B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015170701A (en) | 2015-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10436991B2 (en) | Optical interconnect modules based on glass substrate with polymer waveguide | |
CN111338039B (en) | Optical module | |
JP4825739B2 (en) | Structure of opto-electric hybrid board and opto-electric package | |
KR101287117B1 (en) | Photoelectric composite wiring module and method for manufacturing same | |
US9541715B2 (en) | Optical module, manufacturing method of optical module, and optical device | |
JP2006504138A (en) | Optoelectronic package and manufacturing method thereof | |
KR20120061788A (en) | Optoelectric complex wiring module and manufacturing method thereof | |
US8634683B2 (en) | Optical waveguide device and method of manufacturing the same | |
US10816740B2 (en) | Flip chip bonding onto a photonic integrated circuit | |
JP4668049B2 (en) | Optical wiring module | |
JP6423161B2 (en) | Optical integrated circuit device | |
US6450699B1 (en) | Photonic and electronic components on a shared substrate | |
TWI282633B (en) | Optical electronics integrated semiconductor device and method for fabricating the same | |
CN102132179B (en) | Optical printed circuit board and manufacturing method thereof | |
WO2014141458A1 (en) | Optical module and transmitting device | |
US20230116287A1 (en) | Optical module | |
JP5302177B2 (en) | Optical waveguide substrate and opto-electric hybrid device | |
JP4718312B2 (en) | Optical waveguide member, optical wiring board, optical wiring module, optical waveguide member manufacturing method, and optical wiring board manufacturing method | |
JP2011128435A5 (en) | Optical waveguide substrate and opto-electric hybrid device | |
JP6204177B2 (en) | Optical device substrate and optical device including the same | |
JP2016167005A (en) | Optical device and manufacturing method for optical device | |
JP4654801B2 (en) | PHOTOELECTRIC CONVERSION DEVICE, ITS MANUFACTURING METHOD, AND OPTICAL INFORMATION PROCESSING DEVICE | |
JP2006310417A (en) | Photoelectric converter, its manufacturing method and optical information processor | |
JP6262551B2 (en) | Optical module | |
US20240184068A1 (en) | Optical Module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180423 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180604 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180904 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20180919 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181010 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181018 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6423161 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |