JP2009231864A - 可変ゲインアンプ - Google Patents

Abstract

【課題】少ない素子数で構成することができ、受信回路の高感度化が可能な可変ゲインアンプを提供する。
【解決手段】インバータを構成するＰチャネルＭＯＳトランジスタ素子およびＮチャネルＭＯＳトランジスタ素子と、インバータに動作点を与える直流バイアス電圧源とを有する相補型増幅回路において、相補型増幅回路の出力端子と直流バイアス電圧源との間に可変インピーダンス手段を接続する。
【選択図】図１

Description

本発明は、電波修正時計などの通信機器の受信回路に用いられる、可変ゲインアンプに関するものである。

現在、携帯電話や電波修正時計など、さまざまな通信機器が実用化され、利用されている。通信機器によって受信する周波数や変調方式などはさまざまであるが、受信回路の構成はおおよそ同じである。

一般的な通信機器の受信回路のブロック図を図９に示す。図９において、１０１はアンテナ、１０２はマッチング回路、１０３は可変ゲインアンプ、１０４はフィルタ回路、１０５は復調回路、１０６は制御部を示している。

アンテナ１０１で電波を受信し、マッチング回路１０２でインピーダンス変換を行った電気信号を可変ゲインアンプ１０３に入力する。そして可変ゲインアンプ１０３の出力をフィルタ回路１０４でフィルタリングし、復調回路１０５で復調して出力する。このとき、電波の強度は受信する環境によって異なるが、受信回路の扱える信号のダイナミックレンジは限られているため、電気信号の強度がある一定の範囲内に収まるように可変ゲインアンプ１０３の増幅率を制御してやる必要がある。

そこで、制御部１０６は、復調回路１０５の出力をモニタリングして、復調回路１０５の出力が一定の範囲内に収まるように、可変ゲインアンプ１０３の増幅率を制御する。

通信機器の受信感度は、可変ゲインアンプ１０３のノイズ特性に大きく影響される。可変ゲインアンプ１０３で余分なノイズが付加されると、そのノイズを以降の回路で更に増幅させてしまうことになり、受信感度の低下を引き起こす。逆に、可変ゲインアンプ１０３で信号に余分なノイズを付加せずに、入力信号を大きく増幅することができれば、以降の回路で余分なノイズが付加されたとしても、その影響は相対的に小さくなる。
すなわち、可変ゲインアンプ１０３のノイズ特性が通信機器の受信感度を決定すると言っても過言ではない。そのため可変ゲインアンプは、低ノイズであることが望まれる。

また前述の通り、可変ゲインアンプ１０３には、後段で扱う信号の大きさを一定範囲内に収める役割があるため、ゲイン調整機能が必要になる。このゲイン調整の変化範囲が、通信機器の受信可能な電界強度の範囲を決定するため、可変ゲインアンプ１０３の可変ゲイン幅はできる限り広いことが望まれる。

まとめると、可変ゲインアンプ１０３は、入力信号に余分なノイズを付加することなく入力信号を増幅することができ、さらにゲインを広い範囲で調整できることが求められる。
このような要求を満たすために、さまざまな可変ゲインアンプが考案されている。（例えば、特許文献１参照。）。

ここで特許文献１に示した従来技術を、図１０を用いて説明する。図１０は、特許文献１に示した従来技術を、説明しやすいようにその主旨が変わらない範囲で簡略化した図である。図１０において、１１１，１１１２は抵抗手段、１１３〜１１６はＭＯＳトランジスタ素子、１１７は定電流源である。

特許文献１に示した従来技術の可変ゲインアンプは、ＭＯＳトランジスタ素子１１３〜１１６と、抵抗手段１１１，１１２、定電流源１１７で構成されている。
抵抗手段１１１，１１２の片端は、電源線ＶＤＤへ接続されており、他端はそれぞれＭＯＳトランジスタ素子１１３，１１４のドレイン端子へ接続されている。
この抵抗手段１１１，１１２とＭＯＳトランジスタ素子１１３，１１４との接続点を、それぞれ出力端子Ｖｏｕｔ１，Ｖｏｕｔ２としている。

ＭＯＳトランジスタ素子１１３，１１４のソース端子は、それぞれＭＯＳトランジスタ素子１１５，１１６のドレイン端子へ接続されており、ゲート端子はそれぞれＶｉｎ１，Ｖｉｎ２の入力端子となっている。
ＭＯＳトランジスタ素子１１５，１１６のドレイン端子は、定電流源１１７の電流引き込み側の端子へ接続されており、またゲート端子同士は接続され、ゲイン制御端子としてゲイン制御電圧Ｖｇｃを入力している。
そして定電流源１１７の電流吐き出し側の端子は電源線ＶＳＳへ接続されている。

ＭＯＳトランジスタ素子１１３，１１４は、飽和領域で動作し、ＭＯＳトランジスタ素子１１５，１１６は線形領域で動作するように、各ＭＯＳトランジスタ素子のゲートサイズを設定してある。
そのため、ＭＯＳトランジスタ素子１１３，１１４は、差動アンプのアクティブ増幅素子として動作し、ＭＯＳトランジスタ素子１１５，１１６は、ＭＯＳトランジスタ素子１１３，１１４のソース端子に接続される負帰還用抵抗として動作する。

ＭＯＳトランジスタ素子１１３，１１４のトランスコンダクタンスＧｍ１とゲート端子−ソース端子間の電圧Ｖｇｓ１とは、自身の形状と、自身に流れるバイアス電流とによって決定され、これらトランジスタ素子のソース電位は、ゲートバイアス電圧ＶｂからＶｇｓ１を差し引くことで求められ、固定の電圧Ｖｓ１になる。
すなわち、Ｖｓ１＝Ｖｂ−Ｖｇｓ１である。

一方、ＭＯＳトランジスタ素子１１５，１１６は、ドレイン端子−ソース端子間の電位差がほぼゼロになるようなゲートサイズの設定により、線形動作領域、すなわち、可変抵抗素子として動作する。これらの抵抗値をＲｓ１１５，Ｒｓ１１６とする（通常、Ｒｓ１１５＝Ｒｓ１１６）。
その抵抗値Ｒｓ１１５は、自身の形状と自身のゲート端子−ソース端子間に印加される電圧Ｖｇｓ３とにより決定される。このＶｇｓ３は、ゲイン制御電圧Ｖｇｃから固定の電圧Ｖｓ１を差し引いた値となる。
すなわち、Ｖｇｓ３＝Ｖｇｃ−Ｖｓ１＝Ｖｇｃ−（Ｖｂ−Ｖｇｓ１）＝Ｖｇｃ−Ｖｂ＋Ｖｇｓ１である。

したがって、ゲイン制御電圧Ｖｇｃ（あるいは、ゲートバイアス電圧Ｖｂ）を変化させることによりトランジスタ素子１１５および１１６のゲート端子−ソース端子間電圧を変化させることができ、ＭＯＳトランジスタ素子１１５，１１６の抵抗値Ｒｓ１１５，Ｒｓ１１６を変化させることができる。その結果、帰還量が変化するため、可変ゲインアンプのゲインを変化させることができる。

特開２００４−３４３５３９号公報（第１２頁、第１図）

特許文献１に示した従来技術は、可変ゲイン範囲の広い可変ゲインアンプを実現することができるが、この技術を受信回路に適用する場合、受信感度の低下を引き起こしてしま
うことがわかった。
それは、特許文献１に示した従来技術の回路構成では素子数が多くなってしまい、そこで大きな熱ノイズやフリッカノイズが発生してしまうためである。加えて素子数が多いことで面積も大きくなってしまう。
これらの問題点から、特許文献１に示した従来技術の可変ゲインアンプは、受信回路用の可変ゲインアンプとしては不適当であるといえる。

上記の課題を解決するため、本発明の可変ゲインアンプは、以下のような構成を採用する。

ＰチャネルＭＯＳトランジスタ素子とＮチャネルＭＯＳトランジスタ素子とからなるインバータを相補型増幅回路として用い、インバータの増幅率を可変できる可変ゲインアンプにおいて、
インバータに入力信号を与える信号源とインバータの入力端子との間に設け、入力信号の直流成分を除去する容量素子と、入力端子に直流バイアス信号を与えて、ＰチャネルＭＯＳトランジスタ素子およびＮチャネルＭＯＳトランジスタ素子のゲート電圧を制御する直流バイアス電圧源と、直流バイアス電圧源と入力端子との間に設け、ＰチャネルＭＯＳトランジスタ素子およびＮチャネルＭＯＳトランジスタ素子のゲート電極を交流的に分離する抵抗素子と、インバータの出力端子と直流バイアス電圧源との間に設ける可変インピーダンス手段と、を有し、可変インピーダンス手段は、入力された制御信号によりインピーダンス値を可変し、インバータの増幅率を可変することを特徴とする。

可変インピーダンス手段は、ＭＯＳトランジスタ素子で構成し、ＭＯＳトランジスタ素子は、ドレイン端子を出力端子に接続し、ソース端子を直流バイアス電圧源に接続し、ソース端子とドレイン端子との間のチャネル領域の抵抗成分をインピーダンス値とし、
インピーダンス値は、ゲート端子に制御信号を入力し、チャネル領域の導電型を変えることで変更されることを特徴とする。

可変インピーダンス手段は、ＰチャネルＭＯＳトランジスタ素子とＮチャネルＭＯＳトランジスタ素子とで構成し、これらのＭＯＳトランジスタ素子は、互いのソース端子とドレイン端子とをそれぞれ接続し、一方を出力端子に、他方を直流バイアス電圧源にそれぞれ接続し、これら２つのＭＯＳトランジスタのソース端子とドレイン端子との間のチャネル領域の抵抗成分をインピーダンス値とし、
インピーダンス値は、一方のＭＯＳトランジスタのゲート端子に制御信号を入力し、他方のＭＯＳトランジスタのゲート端子にその反転信号を入力し、チャネル領域の導電型を変えることで変更されることを特徴とする。

可変インピーダンス手段は、抵抗素子で構成し、抵抗素子は、一導電型の半導体基板または半導体基板に設けるウェル領域に第１の端子および第２の端子となる領域を設け、これら端子間の半導体基板またはウェル領域の抵抗成分をインピーダンス値とし、
第１の端子と第２の端子との間の半導体基板またはウェル領域の上部に電極を設け、
インピーダンス値は、電極に制御信号を入力し、半導体基板またはウェル領域の導電型が反対導電型になり、それにより電流通過経路を変えることで変更されることを特徴とする。

可変インピーダンス手段は、複数のスイッチ素子とスイッチ素子に直列に接続された所定の抵抗値を有する抵抗素子とによって構成し、スイッチ素子は、制御信号を入力することで開閉し、この開閉により抵抗素子が選択され、抵抗素子の抵抗成分をインピーダンス値とし、
インピーダンス値は、選択される抵抗素子によって変更されることを特徴とする。

可変インピーダンス手段は、複数のスイッチ素子とスイッチ素子に接続された所定の容量値を有する容量素子とによってスイッチトキャパシタ回路を構成し、スイッチ素子は、制御信号を入力することで開閉し、この開閉により所定の静電容量を充電した容量素子の直流抵抗成分を前記インピーダンス値とし、
インピーダンス値は、制御信号の入力によるスイッチ素子の開閉タイミングを変えることで変更されることを特徴とする。

本発明の可変ゲインアンプは、相補型増幅器と可変インピーダンス手段と可変インピーダンス手段のインピーダンス値を制御するインピーダンス制御手段とを有している。
このような構成とすることにより、少ない素子数で可変ゲイン範囲の広い可変ゲインアンプを実現することができる。その結果、受信回路の高感度化、低消電化、および小型化が可能となる。

以下、本発明の可変ゲインアンプの実施形態を図面に基づいて説明する。本発明は可変ゲインアンプに関するものであるが、ここでは可変ゲインアンプを電波修正時計の受信回路に適用した場合を例として説明する。
電波修正時計は、時刻情報を含んだ周波数標準電波（以降標準電波と呼ぶ）を受信することで正確な時刻を得るものであり、その標準電波は、搬送波を時刻情報信号（以降タイムコードと呼ぶ）で振幅変調したものである。そのため、ここで扱う変調方式は振幅変調が前提となる。
なお、以下の説明にあたって、同一構成要件については同一符号を付し、その説明を省略もしくは簡略化する。

［可変ゲインアンプの構成の説明：図１、図２］
まず、本発明の可変ゲインアンプの全体構成および、この可変ゲインアンプを搭載した電波修正時計の受信回路を説明する。図１は本発明の可変ゲインアンプの構成を示す回路図、図２は受信回路を説明するブロック図である。
図１において、１１はＰチャネルＭＯＳトランジスタ素子、１２はＮチャネルＭＯＳトランジスタ素子、１３は直流バイアス電圧源、１４はバイアス用抵抗素子、１５は容量素子、１６は可変インピーダンス手段、１７は制御端子、１８は入力端子、１９は出力端子、２０は、直流バイアス電圧源１３とバイアス用抵抗素子１４との接続点である。２３はこれらで構成する可変ゲインアンプである。
図２において、２１はアンテナ、２２は同調回路、２４はフィルタ回路、２５検波回路、２６は制御部である。

制御端子１７は、制御部２６に接続しており、入力端子１８は同調回路２２に接続しており、出力端子１９はフィルタ回路２４に接続している。

図２に示す電波修正時計の受信回路の構成は、すでに説明した一般的な通信機器の受信回路と大まかな構成や動作は同じであるためよく似ているが、電波修正時計用の受信回路においては一般的に、マッチング回路を同調回路、復調回路を検波回路と呼ぶため、図２ではそのように表記している。

［受信回路全体の動作の説明］
まず、受信回路全体の動作について、図２を用いて説明する。アンテナ２１で標準電波を受信して電気信号として出力し、アンテナ２１と同調回路２２とで並列共振することで
インピーダンス変換を行い、その後、信号を可変ゲインアンプ２３へ入力する。
可変ゲインアンプ２３で増幅された信号は、その後フィルタ回路２４へ入力される。フィルタ回路２４で必要な周波数成分だけを通過させた後、検波回路２５で包絡線を抽出し、搬送波に重畳されているタイムコードを復元し、出力する。
制御部２６は、検波回路２５の出力をモニタし、検波回路２５の出力が一定の範囲内に収まるように可変ゲインアンプ２３のゲインを制御する。
このようにすることで、受信回路全体を適正な信号強度の範囲内で動作させ、タイムコードを得ることができるのである。

図１に示すように、ＰチャネルＭＯＳトランジスタ素子１１とＮチャネルＭＯＳトランジスタ素子１２とで増幅用のインバータを構成している。双方のゲート端子とドレイン端子とをそれぞれ接続し、ゲート端子を信号の入力とし、ドレイン端子を出力とする。双方のソース端子は、それぞれ異なる電源線ＶＤＤ，ＶＳＳに接続している。
入力端子１８は、容量素子１５を介して双方のゲート端子に接続しており、ドレイン端子は出力端子１９と接続している。なお、図１においては、これら２つのＭＯＳトランジスタ素子で構成するインバータの入力にＩＮ、出力にＯＵＴと記載している。

容量素子１５は、同調回路２２からの信号の直流成分をカットするために用いるものである。

直流バイアス電圧源１３は、ＰチャネルＭＯＳトランジスタ素子１１とＮチャネルＭＯＳトランジスタ素子１２とのゲート端子にバイアス用抵抗素子１４を介して接続しており、これらＭＯＳトランジスタ素子のゲート端子にバイアス電圧を印加する。直流バイアス電圧源１３は、電源線ＶＳＳを基準して所定のバイアス電圧を発生させ、この電圧でインバータを構成するＭＯＳトランジスタ素子のゲート電圧を制御する。
バイアス用抵抗素子１４は、十分に大きなインピーダンス値を有している。

ＰチャネルＭＯＳトランジスタ素子１１とＮチャネルＭＯＳトランジスタ素子１２とのドレイン端子と、直流バイアス電圧源１３とバイアス用抵抗素子１４との接続点２０と、の間に可変インピーダンス手段１６を接続している。
そして、可変インピーダンス手段１６の制御端子１７は、制御部２６に接続している。可変インピーダンス手段１６は、制御部２６からの制御信号に基づいてインピーダンス値を可変する。

［可変インピーダンス手段の説明：図３］
図３は、図１に示す可変インピーダンス手段１６の構成を説明する図である。図３において、５１は、ＮチャネルＭＯＳトランジスタ素子である。
ＮチャネルＭＯＳトランジスタは、ゲート端子を制御端子１７と接続し、ドレイン端子を出力端子１９に接続している。ソース端子を接続点２０に接続することで、直流バイアス電圧源１３の電圧を印加している。

可変インピーダンス手段１６は、ＮチャネルＭＯＳトランジスタ素子５１のオン抵抗をインピーダンス値としている。つまり、ゲート端子に入力する電圧で、ＭＯＳトランジスタのチャネル領域の導電型を変え、トランジスタの導通電流を可変させる。これにより、ソース端子−ドレイン端子間の抵抗値（インピーダンス値）を変えるのである。

［可変ゲインアンプの動作の説明：図１、図２、図３］
次に、図１に示す可変ゲインアンプ２３の動作について、図１，図２，図３を用いて説明する。
図１のＰチャネルＭＯＳトランジスタ素子１１およびＮチャネルＭＯＳトランジスタ素
子１２は飽和領域で動作しており、ＮチャネルＭＯＳトランジスタ素子５１で構成している可変インピーダンス手段１６は線形領域で動作している。
直流バイアス電圧源１３は、ＰチャネルＭＯＳトランジスタ素子１１およびＮチャネルＭＯＳトランジスタ素子１２に貫通電流が流れるような電圧に設定されており、これにより、可変ゲインアンプ２３は常に直流バイアス電流を流しながらの増幅動作、いわゆるＡ級動作を行う。

可変ゲインアンプ２３に入力端子１８から電圧信号が入力されると、この電圧信号は、直流カット用の容量素子１５を通過して、ＰチャネルＭＯＳトランジスタ素子１１およびＮチャネルＭＯＳトランジスタ素子１２のゲート端子に印加される。
ＰチャネルＭＯＳトランジスタ素子１１およびＮチャネルＭＯＳトランジスタ素子１２は、ゲート端子に印加された電圧信号を電流信号に変換する。そのときのトランスコンダクタンスをそれぞれＧｍ１１，Ｇｍ１２と表すと、電流信号は次式で表される。

ｉ１＝Ｇｍ１１×ｖｉｎ
ｉ２＝Ｇｍ１２×ｖｉｎ

そして、出力端子１８で、電流信号ｉ１，ｉ２は加算されるため、合計の電流信号ｉｔｏｔは次式のように表される。

ｉｔｏｔ＝ｉ１＋ｉ２＝（Ｇｍ１１＋Ｇｍ１２）×ｖｉｎ

すなわち、この可変ゲインアンプ２３の実効的なトランスコンダクタンスはＧｍ１１＋Ｇｍ１２となる。

可変ゲインアンプ２３の利得は、一般的にトランスコンダクタンスと負荷インピーダンスとの積で表される。可変ゲインアンプ２３における負荷インピーダンスは、ＰチャネルＭＯＳトランジスタ素子１１のドレイン微分抵抗Ｒｄｓ１１と、ＮチャネルＭＯＳトランジスタ素子１２のドレイン微分抵抗Ｒｄｓ１２と、可変インピーダンス手段１６と、バイアス用抵抗素子１４との並列負荷となる。
これはドレイン微分抵抗Ｒｄｓ１１，Ｒｄｓ１２および可変インピーダンス手段１６のいずれかひとつを制御することができれば可変ゲインアンプ２３のゲインを制御できるということを示している。

可変インピーダンス手段１６は、ソース端子とドレイン端子とが、ほぼ同じ電位となっているため、直流電流は流れない。これは、可変インピーダンス手段１６を構成するＮチャネルＭＯＳトランジスタ素子５１で、チャネル界面でのキャリアのトラップによるノイズである、いわゆるフリッカノイズがほとんど発生しないことを示している。
また、この場合のＮチャネルＭＯＳトランジスタ素子５１の交流的なインピーダンスＲｏｎは次式で表される。

Ｒｏｎ＝１／｛μＣｏｘ（Ｗ／Ｌ）（Ｖｇｓ−Ｖｔ）｝

なお、Ｖｇｓ＝Ｖｇｃ−Ｖｂであるため、すなわち可変インピーダンス手段１６を構成するＮチャネルＭＯＳトランジスタ素子５１のゲート電圧を制御することで、出力端子１９から見たＮチャネルＭＯＳトランジスタ素子５１のインピーダンスを変化させることができる。

このように可変インピーダンス手段１６を構成するＮチャネルＭＯＳトランジスタ素子５１のゲート電圧を制御することで、可変ゲインアンプ２３のゲインを制御することがで
きる。
そして、本発明の可変ゲインアンプ２３を用いて図２に示すような受信回路を構成することにより、少ない素子数でノイズの少ない可変ゲインアンプを構成することができ、受信回路の高感度化および小型化が可能となる。

図１に示す本発明の可変ゲインアンプ２３を構成する可変インピーダンス手段１６は、図３に示すＮチャネルＭＯＳトランジスタ素子５１に限定するものではない。次に、可変インピーダンス手段１６の他の構成について図を用いて説明する。

［可変インピーダンス手段の他の構成の説明１：図４］
可変インピーダンス手段１６をトランスファゲートで構成する例について図４を用いて説明する。トランスファゲートとは、ＰチャネルＭＯＳトランジスタ素子とＮチャネルＭＯＳトランジスタ素子とで構成し、互いのソース端子とドレイン端子とをそれぞれ接続する、既知の素子である。

図４において、６１はＮチャネルＭＯＳトランジスタ素子、６２はＰチャネルＭＯＳトランジスタ素子、６３は演算増幅器、６４，６５は抵抗素子である。
６６はトランスファゲートであり、ＮチャネルＭＯＳトランジスタ素子６１とＰチャネルＭＯＳトランジスタ素子６２とのソース端子同士、ドレイン端子同士をそれぞれ接続してなる。
６７は、トランスファゲート６６の一方のゲート端子に電圧を印加するための手段であって、反転増幅器である。６７ａはその入力端子、６７ｂはその出力端子である。

可変インピーダンス手段１６は、このトランスファゲート６６のオン抵抗をインピーダンス値としている。つまり、ＮチャネルＭＯＳトランジスタ素子６１とＰチャネルＭＯＳトランジスタ素子６２とのゲート端子に入力する電圧で、これらＭＯＳトランジスタのチャネル領域の導電型を変え、トランジスタの導通電流を可変させる。これにより、ソース端子−ドレイン端子間の抵抗値（インピーダンス値）を変えるのである。

トランスファゲート６６は、ＮチャネルＭＯＳトランジスタ素子６１のゲート端子を制御端子１７および反転増幅器６７の入力端子６７ａと接続している。ＰチャネルＭＯＳトランジスタ素子６２のゲート端子は、反転増幅器６７の出力端子６７ｂに接続している。
双方のＭＯＳトランジスタ素子のドレイン端子を出力端子１９に接続している。そして、双方のＭＯＳトランジスタ素子のソース端子を接続点２０に接続することで、直流バイアス電圧源１３の電圧を印加している。

反転増幅器６７は、演算増幅器６３の負入力端子に抵抗素子６４を介して制御端子１７を接続している。正入力端子は、電源電圧ＶＤＤとＶＳＳとの中点電位ＶＭに固定されている。演算増幅器６３の負入力端子と出力端子６７ｂとの間に抵抗素子６５を接続している。

反転増幅器６７は、トランスファゲートの２つのゲート端子の間に接続し、一方のゲート端子に印加する信号を入力し、反転信号を生成して他方のゲート端子に印加する。

トランスファゲート６６のソース端子（接続点２０）とドレイン端子（出力端子１９）とは、ほぼ同電位となっているため、直流電流は流れない。これは、すでに説明した可変インピーダンス手段１６をＮチャネルＭＯＳトランジスタ素子５１で構成する場合と同様であり、フリッカノイズがほとんど発生しないことを示している。

トランスファゲート６６の交流的なインピーダンスＲｏｎは、ＮチャネルＭＯＳトラン
ジスタ素子６１の抵抗ＲｎとＰチャネルＭＯＳトランジスタ素子６２の抵抗Ｒｐとの並列負荷となり、ＲｎおよびＲｐはそれぞれ次式で表される。

Ｒｎ＝１／｛μｎＣｏｘ（Ｗｎ／Ｌｎ）（Ｖｇｓ−Ｖｔ）｝
Ｒｐ＝１／｛μｐＣｏｘ（Ｗｐ／Ｌｐ）（Ｖｇｓ−Ｖｔ）｝

ここで、ＮチャネルＭＯＳトランジスタ素子６１のＶｇｓと、ＰチャネルＭＯＳトランジスタ素子６２のＶｇｓとでは、極性が逆になるが、前述の反転増幅器６７により、ＶＭ基準で反転された制御端子１７からの信号電圧がＰチャネルＭＯＳトランジスタ６２のゲート端子に印加されるため、制御端子１７から見た極性は等しくなる。

Ｖｇｓ＝Ｖｇｃ−Ｖｂであるため、すなわち、トランスファゲート６６の制御端子１７の電圧を制御することで、出力端子１９から見たトランスファゲート６６のインピーダンスを変化させることができる。

このように、このように可変インピーダンス手段１６を構成するトランスファゲート６６の制御端子１７の電圧を制御することで、可変ゲインアンプ２３のゲインを制御することができる。

［可変インピーダンス手段の他の構成の説明２：図５、図６］
次に、可変インピーダンス手段１６を半導体抵抗素子で構成する例について図５，図６を用いて説明する。通常、半導体抵抗素子とは、半導体材料で構成した抵抗素子という意味しかないが、本実施形態では、可変インピーダンス手段１６を構成するため、抵抗値が可変できる半導体抵抗素子を単に半導体抵抗素子と呼ぶ。

図５は、半導体抵抗素子を示す図であり、図６は半導体基板にこの半導体抵抗素子を構成した様子を模式的に示す断面図である。
図５において、７１は半導体抵抗素子、７２は制御電極である。図６において、７３はＮ型ウェル、７４は絶縁層、７５，７６はＮ型不純物拡散層、７７はＰ型半導体基板である。
なお、図５において、導電型を示す「Ｎ」の記号に「＋＋」の記号を付加しているのは、不純物濃度の高さを示すためである。例えば、Ｎ型不純物拡散層７５，７６は、Ｎ型ウェル７３よりも不純物濃度が高いことを示している。

図５に示すように、Ｐ型半導体基板７７にＮ型ウェル７３を設け、このＮ型ウェル７３の内部にＮ型不純物拡散層７５，７６を互いに離間させて設けている。このＮ型不純物拡散層７５，７６の間のＮ型ウェル７３の上部に絶縁層７４を介して制御電極７２を設けている。

半導体抵抗素子７１は、制御電極７２を制御端子１７と接続し、Ｎ型不純物拡散層７５を出力端子１９に接続している。Ｎ型不純物拡散層７６を接続点２０に接続することで、直流バイアス電圧源１３の電圧を印加している。

半導体抵抗素子７１は、Ｎ型不純物拡散層６５とＮ型不純物拡散層７６との間のＮ型ウェル７３の抵抗をインピーダンス値としている。制御電極７２に入力する電圧で、Ｎ型ウェル７３の導電型を変え、Ｎ型不純物拡散層６５とＮ型不純物拡散層７６との間の導通経路を可変させる。これにより、インピーダンス値を変えるのである。

次に、図５，図６に示す可変インピーダンス手段１６の動作について説明する。
制御電極７２に電圧が印加されていない場合は、Ｎ型ウェル７３は、通常の半導体抵抗
として機能する。すなわち、Ｎ型ウェル７３に添加された電子がキャリアとして働き、Ｎ型不純物拡散層７５とＮ型不純物拡散層７６との間での電荷のやりとりを可能にする。この場合、電荷は電流経路のインピーダンス値が最小となるように移動するため、Ｎ型ウェル７３の表面付近を多く移動することになる。

ここで制御電極７２に正の電圧を印加すると、Ｎ型ウェル７３の表面付近に空乏層が生じる。空乏層にはキャリアが存在しないため電流を流すことはできず、電荷は空乏層を避けるように移動することになる。この場合、制御電極７２に電圧を印加しない場合に比べてＮ型不純物拡散層７５とＮ型不純物拡散層７６との間の電流通過経路が長くなる。このため、インピーダンス値が高くなる。

このように、可変インピーダンス手段１６を構成する半導体抵抗素子７１の制御電極７２の電圧を制御することで、可変ゲインアンプ２３のゲインを制御することができる。

なお、上記説明では、半導体抵抗素子７１は、Ｐ型半導体基板にＮ型ウェルを設け、このＮ型ウェルにＮ型不純物拡散層を設ける例で説明したが、これに限定するものではなく、Ｎ型半導体基板にＰ型ウェルを設け、このＰ型ウェルにＰ型不純物拡散層を設けてもよく、もちろん、ウェルを設けずに半導体基板に直接不純物拡散層を設けてもよい。

［可変インピーダンス手段の他の構成の説明３：図７］
次に、可変インピーダンス手段１６を抵抗素子およびスイッチ素子で構成する例について図７を用いて説明する。
図７において、８１，８２はＭＯＳトランジスタ素子で構成するＭＯＳスイッチ、８３，８４は抵抗素子である。８５は制御部である。ＭＯＳスイッチは、例えば、ＮチャネルＭＯＳトランジスタ素子で構成することができる。

図７に示すように、出力端子１９と接続点２０との間に、ＭＯＳスイッチ８１と抵抗素子８３とを直列に接続し、これと並列に、ＭＯＳスイッチ８２と抵抗素子８４とを直列に接続している。ＭＯＳスイッチ８１，８２とのゲート端子は、制御部８５と接続し、制御部８５は制御端子１７と接続している。

このような構成は、一般に知られているものである。制御部８５の構成も一般に知られている選択回路を用いることができる。すなわち、スイッチ手段を選択してオンまたはオフさせることで抵抗素子を選ぶものである。
ところで、スイッチ手段に用いるＭＯＳスイッチは、オンしたときにオン抵抗が存在する。抵抗素子とＭＯＳスイッチとは直列接続しているため、出力端子１９と接続点２０との間の抵抗値は、厳密に言えば、抵抗素子とＭＯＳスイッチのオン抵抗との直列抵抗値となるが、説明を簡略にするため、このＭＯＳスイッチのオン抵抗は無視する。

図７に示す構成は、制御端子１７からの信号を受けた制御部８５は、その制御信号をＭＯＳスイッチ８１またはＭＯＳスイッチ８２のゲート端子、または両方のゲート端子に印加する。これにより、ＭＯＳスイッチはオンして、抵抗素子８３，抵抗素子８４，抵抗素子８３と抵抗素子８４との並列合成抵抗の３つの抵抗値のいずれかを、出力端子１９と接続点２０との間に介挿することになる。

すなわち、制御端子１７からの信号により、出力端子１９と接続点２０との間のインピーダンス値を変更することができる。

このように、可変インピーダンス手段１６を構成する抵抗素子８３，８４による抵抗値を制御端子１７からの信号で切り換え制御することにより、可変ゲインアンプ２３のゲイ
ンを制御することができる。

なお、上記説明では、２つのＭＯＳスイッチと２つの抵抗素子で可変インピーダンス手段１６を構成する例を説明したが、これに限定するものではない。抵抗手段を増やし、その数に合わせてＭＯＳスイッチを設けることで、インピーダンス値の可変幅をより大きくすることができる。

［可変インピーダンス手段の他の構成の説明４：図８］
次に、可変インピーダンス手段１６をスイッチとキャパシタで構成する例について図８を用いて説明する。
図８において、９１〜９４はＭＯＳトランジスタ素子で構成するＭＯＳスイッチ、９５は容量素子である。９６は制御部である。ＭＯＳスイッチは、例えば、ＮチャネルＭＯＳトランジスタ素子で構成することができる。

図８に示すように、ＭＯＳスイッチ９１，９２のドレイン端子同士を接続し、これと容量素子９５の一方の端子を接続する。ＭＯＳスイッチ９３，９４のドレイン端子同士を接続し、これと容量素子９５の他方の端子を接続する。
ＭＯＳスイッチ９１のソース端子は出力端子１９に接続し、ＭＯＳスイッチ９３のソース端子は接続点２０に接続している。
ＭＯＳスイッチ９２，９４のソース端子は、電源電圧ＶＤＤとＶＳＳとの中点電位ＶＭに接続している。
ＭＯＳスイッチ９１〜９４のゲート端子は、制御部９６に接続しており、制御部９６は制御端子１７と接続している。

制御部９６の制御により、ＭＯＳスイッチ９１〜９４のオンまたはオフを適切に制御することで、出力端子１９から見た容量素子９５のインピーダンスは、実数成分のみを持つ。
そしてそのときのインピーダンス値は、容量素子９５の容量値と、各ＭＯＳスイッチのゲート端子をオンまたはオフをするクロック信号の周波数のみによって決まる。
なお、このような構成のスイッチトキャパシタは、一般によく知られているものであるから詳細な説明は省略する。

このように、ＭＯＳスイッチのオンまたはオフをするクロック信号の周波数を制御することで、出力端子１９と接続点２０との間のインピーダンス値を変更することができる。
その結果、可変ゲインアンプ２３のゲインを制御することができるのである。

なお、上記説明では、４つのＭＯＳスイッチと１つの容量素子でスイッチトキャパシタを構成する例を説明したが、これに限定するものではない。知られているスイッチトキャパシタを自由に用いることができる。

以上、説明した本発明の可変ゲインアンプは、電波修正時計へ適用した場合を例として説明をしたが、もちろんそれに限定するものではない。また、搭載する電子機器の仕様や要求に合わせて、可変インピーダンス手段の構成を自由に組み合わせることができる。

本発明の可変ゲインアンプは、少ない素子数でノイズが少なく、かつ可変ゲイン幅を広くとることができる。そのため、小型化要求のある電子機器、特に電波修正時計の受信回路に好適である。

本発明の可変ゲインアンプを説明する回路図である。 本発明の可変ゲインアンプを搭載した受信回路を説明するブロック図である。 本発明の可変ゲインアンプの可変インピーダンス手段を説明する図である。 本発明の可変ゲインアンプの可変インピーダンス手段の第１の変形例を説明する図である。 本発明の可変ゲインアンプの可変インピーダンス手段の第２の変形例を説明する図である。 本発明の可変ゲインアンプの可変インピーダンス手段の第２の変形例を説明する断面図である。 本発明の可変ゲインアンプの可変インピーダンス手段の第３の変形例を説明する図である。 本発明の可変ゲインアンプの可変インピーダンス手段の第４の変形例を説明する図である。 一般的な受信回路を説明するブロック図である。 特許文献１に示した従来技術を説明する回路図である。

符号の説明

１１ ＰチャネルＭＯＳトランジスタ素子
１２ ＮチャネルＭＯＳトランジスタ素子
１３ 直流バイアス電圧源
１４ バイアス用抵抗素子
１５ 容量素子
１６ 可変インピーダンス手段
１７ 制御端子
１８ 入力端子
１９ 出力端子
２０ 直流バイアス電圧源１３とバイアス用抵抗素子１４との接続点
２１ アンテナ
２２ 同調回路
２３ 可変ゲインアンプ
２４ フィルタ回路
２５ 検波回路
２６ 制御部

Claims (6)

1. ＰチャネルＭＯＳトランジスタ素子とＮチャネルＭＯＳトランジスタ素子とからなるインバータを相補型増幅回路として用い、該インバータの増幅率を可変できる可変ゲインアンプにおいて、
   前記インバータに入力信号を与える信号源と前記インバータの入力端子との間に設け、該入力信号の直流成分を除去する容量素子と、
   前記入力端子に直流バイアス信号を与えて、前記ＰチャネルＭＯＳトランジスタ素子および前記ＮチャネルＭＯＳトランジスタ素子のゲート電圧を制御する直流バイアス電圧源と、
   前記直流バイアス電圧源と前記入力端子との間に設け、前記ＰチャネルＭＯＳトランジスタ素子および前記ＮチャネルＭＯＳトランジスタ素子のゲート電極を交流的に分離する抵抗素子と、
   前記インバータの出力端子と前記直流バイアス電圧源との間に設ける可変インピーダンス手段と、を有し、
   前記可変インピーダンス手段は、入力された制御信号により前記インピーダンス値を可変し、前記インバータの増幅率を可変することを特徴とする可変ゲインアンプ。
2. 前記可変インピーダンス手段は、ＭＯＳトランジスタ素子で構成し、
   前記ＭＯＳトランジスタ素子は、ドレイン端子を前記出力端子に接続し、ソース端子を前記直流バイアス電圧源に接続し、前記ソース端子と前記ドレイン端子との間のチャネル領域の抵抗成分を前記インピーダンス値とし、
   前記インピーダンス値は、ゲート端子に前記制御信号を入力し、前記チャネル領域の導電型を変えることで変更されることを特徴とする請求項１に記載の可変ゲインアンプ。
3. 前記可変インピーダンス手段は、ＰチャネルＭＯＳトランジスタ素子とＮチャネルＭＯＳトランジスタ素子とで構成し、
   これらのＭＯＳトランジスタ素子は、互いのソース端子とドレイン端子とをそれぞれ接続し、一方を前記出力端子に、他方を前記直流バイアス電圧源にそれぞれ接続し、これら２つのＭＯＳトランジスタのソース端子とドレイン端子との間のチャネル領域の抵抗成分を前記インピーダンス値とし、
   前記インピーダンス値は、一方のＭＯＳトランジスタのゲート端子に前記制御信号を入力し、他方のＭＯＳトランジスタのゲート端子にその反転信号を入力し、前記チャネル領域の導電型を変えることで変更されることを特徴とする請求項１に記載の可変ゲインアンプ。
4. 前記可変インピーダンス手段は、抵抗素子で構成し、
   前記抵抗素子は、一導電型の半導体基板または該半導体基板に設けるウェル領域に第１の端子と第２の端子となる領域を設け、これら端子間の該半導体基板または該ウェル領域の抵抗成分を前記インピーダンス値とし、
   前記第１の端子と前記第２の端子との間の前記半導体基板または前記ウェル領域の上部に電極を設け、
   前記インピーダンス値は、前記電極に前記制御信号を入力し、前記半導体基板または前記ウェル領域の導電型が反対導電型になり、それにより電流通過経路を変えることで変更されることを特徴とする請求項１に記載の可変ゲインアンプ。
5. 前記可変インピーダンス手段は、複数のスイッチ素子と該スイッチ素子に直列に接続された所定の抵抗値を有する抵抗素子とによって構成し、
   前記スイッチ素子は、前記制御信号を入力することで開閉し、この開閉により前記抵抗素子が選択され、該抵抗素子の抵抗成分を前記インピーダンス値とし、
   前記インピーダンス値は、選択される前記抵抗素子によって変更されることを特徴とする請求項１に記載の可変ゲインアンプ。
6. 前記可変インピーダンス手段は、複数のスイッチ素子と該スイッチ素子に接続された所定の容量値を有する容量素子とによってスイッチトキャパシタ回路を構成し、
   前記スイッチ素子は、前記制御信号を入力することで開閉し、この開閉により所定の静電容量を充電した前記容量素子の直流抵抗成分を前記インピーダンス値とし、
   前記インピーダンス値は、前記制御信号の入力による前記スイッチ素子の開閉タイミングを変えることで変更されることを特徴とする請求項１に記載の可変ゲインアンプ。

Images