JP2009231737A - 可変抵抗器および可変抵抗システム - Google Patents

可変抵抗器および可変抵抗システム Download PDF

Info

Publication number
JP2009231737A
JP2009231737A JP2008078241A JP2008078241A JP2009231737A JP 2009231737 A JP2009231737 A JP 2009231737A JP 2008078241 A JP2008078241 A JP 2008078241A JP 2008078241 A JP2008078241 A JP 2008078241A JP 2009231737 A JP2009231737 A JP 2009231737A
Authority
JP
Japan
Prior art keywords
signal
control signal
resistor
variable resistor
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008078241A
Other languages
English (en)
Inventor
Hideaki Majima
島 秀 明 間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008078241A priority Critical patent/JP2009231737A/ja
Publication of JP2009231737A publication Critical patent/JP2009231737A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Adjustable Resistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】出力信号に対するスプリアスの影響を低減しつつ、トランジスタのスイッチングにより抵抗値を変更することが可能な可変抵抗器を提供する。
【解決手段】可変抵抗器１００は、抵抗値を変更することが可能な可変抵抗器であって、入力端子と、出力端子と、前記入力端子に一端が接続され、前記出力端子に他端が接続された抵抗と、前記抵抗の前記一端に一端が接続され、前記抵抗の前記他端に他端が接続されたＭＯＳトランジスタと、前記抵抗値を設定するための抵抗設定信号に基づいて、制御信号を発生する制御信号発生器と、を備える。制御信号は、連続する異なるデューティ比のパルス信号から成る。ＭＯＳトランジスタは、前記制御信号に応じてオン/オフが制御される。
【選択図】図８

Description

本発明は、トランジスタを利用する可変抵抗器および可変抵抗システムに関するものである。
半導体集積回路に適用される従来の可変抵抗器には、例えば、入力端子と出力端子との間に接続された抵抗と、この抵抗と並列に接続されたＭＯＳトランジスタと、を備えるものがある（例えば、特許文献１参照。）。
この従来の可変抵抗器は、同じデューティ比のパルス信号をＭＯＳトランジスタに入力することにより、合成抵抗値を可変にする。
特開平４−１３０６０３号公報
本発明は、出力信号に対するスプリアスの影響を低減しつつ、トランジスタのスイッチングにより抵抗値を変更することが可能な可変抵抗器および可変抵抗システムを提供することを目的とする。
本発明の一態様に係る可変抵抗器は、
抵抗値を変更することが可能な可変抵抗器であって、
入力端子と、
出力端子と、
前記入力端子に一端が接続され、前記出力端子に他端が接続された抵抗と、
前記抵抗の前記一端に一端が接続され、前記抵抗の前記他端に他端が接続されたＭＯＳトランジスタと、
前記抵抗値を設定するための抵抗設定信号に基づいて、制御信号を発生する制御信号発生器と、を備え、
前記制御信号は、連続する異なるデューティ比のパルス信号から成り、
前記ＭＯＳトランジスタは、前記制御信号に応じてオン/オフが制御される
ことを特徴とする。
本発明の一態様に係る可変抵抗システムは、
抵抗値を変更することが可能な可変抵抗器と、
前記可変抵抗器の抵抗値を設定するための抵抗設定信号を、前記可変抵抗器に出力する抵抗値設定回路と、を備え、
前記可変抵抗器は、
入力端子と、
出力端子と、
前記入力端子に一端が接続され、前記出力端子に他端が接続された抵抗と、
前記抵抗の前記一端に一端が接続され、前記抵抗の前記他端に他端が接続されたＭＯＳトランジスタと、
前記抵抗値を設定するための抵抗設定信号に基づいて、制御信号を発生する制御信号発生器と、を備え、
前記制御信号は、連続する異なるデューティ比のパルス信号から成り、
前記ＭＯＳトランジスタは、前記制御信号に応じてオン/オフが制御される
ことを特徴とする。
本発明の一態様に係る可変抵抗器および可変抵抗システムによれば、出力信号に対するスプリアスの影響を低減しつつ、トランジスタのスイッチングにより抵抗値を変更することができる。
既述のように、従来、半導体集積回路において、トランジスタスイッチで固定抵抗を切り替えるタイプの可変抵抗器が用いられている。
図１は、トランジスタスイッチで固定抵抗を切り替えるタイプの可変抵抗器１００ａの構成の一例を示す回路図である。
図１に示すように、比較例の可変抵抗器１００ａは、抵抗とこの抵抗に並列に接続されたトランジスタスイッチとから成る単位を、直列に接続して構成されている。この可変抵抗器１００ａにおいて、直流信号である制御信号Ｖｃ１ないしＶｃ４により、各ＭＯＳトランジスタのオン/オフが制御される。
例えば、電源電圧が低くなるとトランジスタスイッチのゲートオーバドライブ電圧（トランジスタスイッチとしてＭＯＳＦＥＴを利用した場合）が低くなり寄生抵抗が増大する。
このため、比較例の可変抵抗器１００ａは、抵抗値が理想の値から乖離する欠点を有する。この傾向は、可変抵抗器の合成抵抗値が小さいほど、また直列に接続される抵抗の数が多いほど顕著になる。
また、他の比較例として、トランジスタスイッチをオンさせる時間を制御することにより、抵抗値を変更する可変抵抗器がある（例えば、M.Kowalski and S. Bek, “Stability Analysis of Liner Active Circuits Containing Periodically Switched Resistors. ”, in Proceedings of ISCAS, p. 389, 1988を参照。）。
ここで、図２は、トランジスタスイッチをオンさせる時間を制御することにより、抵抗値を変更する可変抵抗器１００ｂの構成の一例を示す回路図である。なお、図２において、制御信号Ｖｃは、デューティ比が一定のパルス信号である。
また、図３は、デューティ比ａが０.２５である場合における、図２の可変抵抗器１００ｂの合成抵抗値Ｒと制御信号Ｖｃの波形とを示す図である。また、図４は、デューティ比ａが０.５である場合における、図２の可変抵抗器１００ｂの合成抵抗値Ｒと制御信号Ｖｃの波形とを示す図である。
可変抵抗器１００ｂにおいて、例えば、制御信号Ｖｃが“Ｈｉｇｈ”レベルのときにトランジスタスイッチＭ０１がオンする。一方、可変抵抗器１００ｂにおいて、例えば、制御信号Ｖｃが“Ｌｏｗ”レベルのときにトランジスタスイッチＭ０１がオフする。
図３では、トランジスタスイッチＭ０１が時間平均で２５％の時間オンする。また、図４では、トランジスタスイッチＭ０１が時間平均で５０％の時間オンする。
なお、トランジスタスイッチＭ０１がオン/オフする繰り返し周波数（ｆｃ）は、可変抵抗の両端にかかる電圧信号帯域よりも高い周波数を有する。
以上の構成により、トランジスタスイッチのオン/オフは平均化され、等価抵抗Ｒｅｆｆはトランジスタスイッチの寄生抵抗を無視すると、式（１）のように表される。

Ｒｅｆｆ＝Ｒ０＋(1-ａ)＊Ｒ１・・・（１）
なお、式（１）において、デューティ比aは、０から１の値をとる。したがって、デューティ比aを変更することにより、可変抵抗器１００ｂの合成抵抗値を、Ｒ０からＲ１の範囲で変更することができる。
この構成であれば、トランジスタスイッチのゲートオーバドライブ電圧を確保することが難しい低電源電圧への対応が容易である。
このように、比較例の可変抵抗器１００ｂは、寄生抵抗が増大した場合でも、一定の周期を有する制御信号Ｖｃの該デューティ比を変更することにより、所望の抵抗値を得られる。すなわち、或る抵抗値に対応して周波数が１つだけ選択される。そして、トランジスタスイッチは、この選択された一定の周波数のパルス信号である制御信号Ｖｃにより制御される。
ここで、図５は、比較例の可変抵抗器１００ｂにおいて、制御信号Ｖｃで抵抗値を設定した場合の出力信号（出力電流）の周波数特性を示す図である。
図５に示すように、出力信号（出力電流）には、入力信号に対応する信号以外に、トランジスタのスイッチングにより生じるスプリアスが存在する。
このように、比較例の可変抵抗器１００ｂでは、トランジスタスイッチＭ０１のスイッチングにより、制御信号Ｖｃの周波数（ｆｃ）で、強いスプリアスが発生してしまう。
出力信号から必要な信号（所望波）を取り出すためには、所望波とスプリアスを分離することが必要である。しかし、スプリアスが強いほど所望波とスプリアスの分離は難しい（すなわち、高い次数のフィルタが必要になる）。
したがって、スプリアスの周波数とフィルタの次数にトレードオフが生じてしまう。信号の帯域幅が制限されてしまい、広帯域化が難しい。
そこで、本発明に係る実施例の可変抵抗器では、制御信号Ｖｃが所謂ランダム性を有する。
ここで、図６は、本発明を適用した可変抵抗器において、制御信号Ｖｃで抵抗値を設定した場合の出力信号（出力電流）の周波数特性を示す図である。
図６に示すように、制御信号Ｖｃが所謂ランダム性を持たせることにより、トランジスタスイッチのオン/オフによって生じるスプリアスが拡散される。すなわち、一つ一つのスプリアスのレベルが弱くなる。
これにより、所望波とスプリアスの分離が容易となる。したがって、本発明に係る実施例の可変抵抗器では、従来技術よりも、広帯域化が可能となる。
以下、本発明を適用した各実施例について図面を参照しながら説明する。
図７は、本発明の一態様である実施例１に係る可変抵抗システム１０００を含む構成を示すブロック図である。
図７に示すように、可変抵抗システム１０００は、可変抵抗器１００と、抵抗値設定回路１０１と、を備える。
可変抵抗器１００は、抵抗値を変更することが可能な構成を有する。
抵抗値設定回路１０１は、可変抵抗器１００の抵抗値を設定するための抵抗設定信号Ｖｉｎを、可変抵抗器１００に出力するようになっている。
ここで、図８は、図１に示す可変抵抗システム１０００の可変抵抗器１００の構成の一例を示す図である。
図８に示すように、可変抵抗器１００は、入力端子１と、出力端子２と、可変抵抗回路３と、制御信号発生器４と、を備える。
入力端子１は、入力信号（電圧信号）Ｖ０が入力されるようになっている。
出力端子２は、出力信号（電圧信号）Ｖ１が出力されるようになっている。
可変抵抗回路３は、入力端子１と出力端子２との間に接続されている。可変抵抗回路３の制御端子３ａは、例えば、ｎビット（ｎは自然数）のデジタル入力端子により構成されている。可変抵抗回路３は、制御端子３ａに入力される制御信号Ｖｃのデジタル値に応じて、抵抗値Ｒを離散的に変化させることが可能である。
制御信号発生器４は、抵抗値Ｒを設定するための抵抗設定信号Ｖｉｎに基づいて、制御信号Ｖｃを発生するようになっている。この制御信号Ｖｃは、可変抵抗回路３の制御端子３ａに入力される。この制御信号Ｖｃは、連続する異なるデューティ比のパルス信号から成る。なお、ここでは、制御信号Ｖｃの振幅（電圧）の平均値が抵抗値設定信号Ｖｉｎの振幅（電圧）の平均値と等しくなるように、制御信号発生器４の変調が設定されている。
ここで、図９は、図８の可変抵抗器１００の合成抵抗値Ｒと制御信号Ｖｃの波形の一例を示す図である。図９に示すように、制御信号Ｖｃは、所謂ランダム信号、すなわち、連続する異なるデューティ比のパルス信号から成る。図９の関係では、制御信号Ｖｃが、“Ｈｉｇｈ”レベルのとき抵抗値Ｒが低くなり、“Ｌｏｗ”レベルのとき抵抗値Ｒが大きくなる。例えば、この制御信号Ｖｃを構成するパルス信号のデューティ比を調整することにより、等価抵抗Ｒｅｆｆが調整される。
次に、以上のような構成を有する可変抵抗器１００の可変抵抗回路３について説明する。
図１０Ａは、図８の可変抵抗回路１００の可変抵抗回路３のトランジスタスイッチが１個の場合の構成の一例を示す回路図である。
図１０Ａに示すように、可変抵抗回路３は、抵抗３１ｂと、抵抗３１ｃと、ＭＯＳトランジスタ３１ｄと、を有する。
抵抗３１ｃは、抵抗３１ｂを介して入力端子１に一端が接続され、出力端子２に他端が接続されている。
ＭＯＳトランジスタ３１ｄは、抵抗３１ｃの一端に一端が接続され、この抵抗３１ｃの他端に他端が接続されている（すなわち、抵抗３１ｃと並列に接続されている）。
なお、抵抗３１ｂは、省略されてもよい。
ここで、抵抗値設定信号Ｖｉｎに応じて抵抗値Ｒを大きく設定する場合には、変調器４は、或る期間におけるＭＯＳトランジスタ３１ｄがオフする時間の割合が高くなるように、制御信号Ｖｃを構成するパルス信号のデューティ比を調整する。
一方、抵抗値設定信号Ｖｉｎに応じて抵抗値Ｒを小さく設定する場合には、変調器４は、或る期間におけるＭＯＳトランジスタ３１ｄがオンする時間の割合が高くなるように、制御信号Ｖｃを構成するパルス信号のデューティ比を調整する。
この可変抵抗回路３は、この制御信号Ｖｃに応じてＭＯＳトランジスタ３１ｄをオン/オフすることにより、その抵抗値Ｒを制御する。
また、図１０Ｂは、図８の可変抵抗回路１００の可変抵抗回路３のトランジスタスイッチが１個の場合の構成の他の例を示す回路図である。
図１０Ｂに示すように、可変抵抗回路３は、抵抗３２ｂと、抵抗３２ｃと、ＭＯＳトランジスタ３２ｄと、を有する。
抵抗３２ｃは、入力端子１に一端が接続され、出力端子２に他端が接続されている。
ＭＯＳトランジスタ３２ｄは、抵抗３２ｂを介して抵抗３２ｃの一端に一端が接続され、この抵抗３２ｃの他端に他端が接続されている。
なお、抵抗３２ｂは、省略されてもよい。
ここで、抵抗値設定信号Ｖｉｎに応じて抵抗値Ｒを大きく設定する場合には、変調器４は、或る期間におけるＭＯＳトランジスタ３２ｄがオフする時間の割合が高くなるように、制御信号Ｖｃを構成するパルス信号のデューティ比を調整する。
一方、抵抗値設定信号Ｖｉｎに応じて抵抗値Ｒを小さく設定する場合には、変調器４は、或る期間におけるＭＯＳトランジスタ３２ｄがオンする時間の割合が高くなるように、制御信号Ｖｃを構成するパルス信号のデューティ比を調整する。
この可変抵抗回路３は、この制御信号Ｖｃに応じてＭＯＳトランジスタ３２ｄをオン/オフすることにより、その合成抵抗値Ｒを制御する。
また、図１１Ａは、図８の可変抵抗回路１００の可変抵抗回路３のトランジスタスイッチが２個の場合の構成の一例を示す回路図である。
図１１Ａに示すように、可変抵抗回路３は、抵抗３１ｂと、抵抗３１ｃと、抵抗３１ｅと、ＭＯＳトランジスタ３１ｄと、ＭＯＳトランジスタ３１ｆと、を有する。
抵抗３１ｃは、抵抗３１ｂを介して入力端子１に一端が接続され、抵抗３１ｅを介して出力端子２に他端が接続されている。すなわち、抵抗３１ｂ、３１ｃ、３１ｅは、入力端子１と出力端子２との間で直列に接続されている。
ＭＯＳトランジスタ３１ｄは、抵抗３１ｃの一端に一端が接続され、この抵抗３１ｃの他端に他端が接続されている（すなわち、抵抗３１ｃと並列に接続されている）。
ＭＯＳトランジスタ３１ｆは、抵抗３１ｅの一端に一端が接続され、この抵抗３１ｅの他端に他端が接続されている（すなわち、抵抗３１ｅと並列に接続されている）。
なお、抵抗３１ｂは、省略されてもよい。
ここで、抵抗値設定信号Ｖｉｎに応じて抵抗値Ｒを大きく設定する場合には、変調器４は、或る期間におけるＭＯＳトランジスタ３１ｄまたは３１ｆがオフする時間の割合が高くなるように、制御信号Ｖｃ（Ｖｃ１、Ｖｃ２）を構成するパルス信号のデューティ比を調整する。
一方、抵抗値設定信号Ｖｉｎに応じて抵抗値Ｒを小さく設定する場合には、変調器４は、或る期間におけるＭＯＳトランジスタ３１ｄまたは３１ｆがオンする時間の割合が高くなるように、制御信号Ｖｃ（Ｖｃ１、Ｖｃ２）を構成するパルス信号のデューティ比を調整する。
この可変抵抗回路３は、この制御信号Ｖｃ（Ｖｃ１、Ｖｃ２）に応じてＭＯＳトランジスタ３１ｄ、３１ｆをオン/オフすることにより、その合成抵抗値Ｒを制御する。
また、図１１Ｂは、図８の可変抵抗回路１００の可変抵抗回路３のトランジスタスイッチが２個の場合の構成の他の例を示す回路図である。
図１１Ｂに示すように、可変抵抗回路３は、抵抗３２ｂと、抵抗３２ｃと、抵抗３２ｅと、ＭＯＳトランジスタ３２ｄと、ＭＯＳトランジスタ３２ｆと、を有する。
抵抗３２ｃは、入力端子１に一端が接続され、出力端子２に他端が接続されている。
ＭＯＳトランジスタ３２ｄは、抵抗３２ｂを介して抵抗３２ｃの一端に一端が接続され、この抵抗３２ｃの他端に他端が接続されている。
ＭＯＳトランジスタ３２ｆは、抵抗３２ｅを介して抵抗３２ｅの一端に一端が接続され、この抵抗３２ｅの他端に他端が接続されている。
なお、抵抗３１ｂは、省略されてもよい。
ここで、抵抗値設定信号Ｖｉｎに応じて抵抗値Ｒを大きく設定する場合には、変調器４は、或る期間におけるＭＯＳトランジスタ３２ｄまたは３２ｆがオフする時間の割合が高くなるように、制御信号Ｖｃ（Ｖｃ１、Ｖｃ２）を構成するパルス信号のデューティ比を調整する。
一方、抵抗値設定信号Ｖｉｎに応じて抵抗値Ｒを小さく設定する場合には、変調器４は、或る期間におけるＭＯＳトランジスタ３２ｄまたは３２ｆがオンする時間の割合が高くなるように、制御信号Ｖｃ（Ｖｃ１、Ｖｃ２）を構成するパルス信号のデューティ比を調整する。
この可変抵抗回路３は、制御信号Ｖｃ（Ｖｃ１、Ｖｃ２）に応じてＭＯＳトランジスタ３２ｄ、３２ｆをオン/オフすることにより、合成抵抗値Ｒを制御する。
既述の比較例では、既述の図５に示すように、入力信号の電圧信号帯域より高い周波数ｆｃのスプリアスが出力信号に含まれている。そして、このスプリアスの強度は、所望波の強度よりも大きくなる場合がある。
したがって、既述のように、出力信号から必要な信号（所望波）を取り出すためには、所望波とスプリアスを分離することが必要である。しかし、スプリアスが強いほど所望波とスプリアスの分離は難しい（すなわち、高い次数のフィルタが必要になる）。
したがって、スプリアスの周波数とフィルタの次数にトレードオフが生じてしまう。信号の帯域幅が制限されてしまい、広帯域化が難しい。
一方、本実施例に係る可変抵抗器１００においては、図９に示すように、制御信号Ｖｃは、連続する異なるデューティ比のパルス信号から成る。すなわち、制御信号Ｖｃは、所謂ランダム性を有する。
したがって、図６に示すように、トランジスタスイッチ（ＭＯＳトランジスタ）のオン/オフによって生じるスプリアスが拡散される。すなわち、一つ一つのスプリアスのレベルが弱くなる。
これにより、所望波とスプリアスの分離が容易となる。したがって、本発明に係る実施例の可変抵抗器では、比較例よりも、広帯域化が可能となる。
以上のように、本実施例に係る可変抵抗器によれば、出力信号に対するスプリアスの影響を低減しつつ、トランジスタのスイッチングにより抵抗値を変更することができる。
なお、本実施例においては、トランジスタスイッチ（ＭＯＳトランジスタ）が１個または２個の場合について説明したが、トランジスタスイッチが３個以上あってもよい
実施例１では、例えば、出力信号に対するスプリアスの影響を低減しつつ、トランジスタのスイッチングにより抵抗値を変更するための可変抵抗器の構成の一例について述べた。
本実施例２では、特に、可変抵抗器の制御信号発生器の具体的な構成について述べる。
なお、本実施例２で説明する可変抵抗器２００は、実施例１で説明した可変抵抗器１００と同様に、図１の可変抵抗システム１０００に同様に適用される。
図１２は、図１に示す可変抵抗システム１０００に適用される本実施例２に係る可変抵抗器２００の構成の一例を示す図である。なお、図中、実施例１と同じ符号は、実施例１と同様の構成を示している。
図１２に示すように、可変抵抗器２００は、入力端子１と、出力端子２と、可変抵抗回路３と、制御信号発生器４と、を備える。
制御信号発生器４は、実施例１と同様に、抵抗値Ｒを設定するための抵抗設定信号Ｖｉｎに基づいて、制御信号Ｖｃを発生するようになっている。この制御信号Ｖｃは、可変抵抗回路３の制御端子３ａに入力される。この制御信号Ｖｃは、連続する異なるデューティ比のパルス信号から成る。なお、ここでは、制御信号Ｖｃの振幅（電圧）の平均値が抵抗値設定信号Ｖｉｎの振幅（電圧）の平均値と等しくなるように、制御信号発生器４の変調が設定されている。
この制御信号発生器４は、図１２に示すように、ランダム信号発生器４ａと、加算器４ｂと、変調器４ｃと、を有する。
ランダム信号発生器４ａは、広域な周波数特性を有するランダム信号Ｖｒａｎｄを発生するようになっている。このランダム信号Ｖｒａｎｄは、例えば、ディザ（Ｄｉｔｈｅｒ）法により、生成される。なお、このランダム信号Ｖｒａｎｄには、例えば、数列等の疑似的な乱数に基づいて生成される疑似的なランダム信号も含まれる。
加算器４ｂは、抵抗設定信号Ｖｉｎとランダム信号Ｖｒａｎｄとを加算し、この加算により得られた和信号Ｖａを出力するようになっている。
変調器４ｃは、和信号Ｖａを変調し、この変調により得られた信号を制御信号Ｖｃとして出力するようになっている。この変調器４ｃには、例えば、デルタシグマ変調器が選択される。ここで、ランダムとは非周期的であることを意味する。すなわち、下記の式（２）が任意の時刻ｔで成り立つ周波数Ｆ０が、必要な帯域内に存在しないことを意味する。

Ｖｒａｎｄ（ｔ）＝Ｖｒａｎｄ（ｔ−１／Ｆ０）・・・（２）
さらに、ランダム信号Ｖｒａｎｄは、その振幅（電圧）の平均値＝０を満たす。
ここで、加算器４ｂは、既述のように、抵抗設定信号Ｖｉｎとランダム信号Ｖｒａｎｄとを加算し、この加算により得られた和信号Ｖａを出力するようになっている。すなわち、和信号Ｖａは、式（３）のように表される。
なお、上述にように、ランダム信号Ｖｒａｎｄは、その振幅（電圧）の平均値＝０である。したがって、ここでは、抵抗値設定信号Ｖｉｎの振幅（電圧）の平均値＝和信号Ｖａの振幅（電圧）の平均値＝制御信号Ｖｃの振幅（電圧）の平均値となる。すなわち、制御信号Ｖｃの振幅（電圧）の平均値が抵抗値設定信号Ｖｉｎの振幅（電圧）の平均値と等しくなるように、制御信号発生器４の変調が設定されている。

Ｖａ＝Ｖｉｎ＋Ｖｒａｎｄ・・・（３）
この和信号Ｖａは、アナログ信号、デジタル信号の両方の場合が考えられる。
和信号Ｖａがアナログ信号である場合、変調器４ｃは離散値しか取れない制御信号Ｖｃの時間平均がＶａと等しくなるようにＶｃを変調する。
一方、和信号Ｖａがデジタル信号である場合、変調器４ｃは、和信号Ｖａより荒いステップを有する制御信号Ｖｃの時間平均が和信号Ｖａと等しくなるように、制御信号Ｖｃを変調する。
このように、和信号Ｖａがアナログ信号、デジタル信号の両方の場合で、制御信号Ｖｃの振幅（電圧）の平均値＝和信号Ｖａの振幅（電圧）の平均値であるので、制御信号Ｖｃの振幅（電圧）の平均値＝抵抗値Ｖｉｎの振幅（電圧）の平均値が満たされる。
ここで、図１３Ａないし図１３Ｄは、ランダム信号Ｖｒａｎｄがゼロの場合における、図１２に示す制御信号発生器４の発振器４ｃに入力される和信号Ｖａの波形と、発振器４ｃが出力する制御信号Ｖｃの波形を示す図である。
図１３Ａないし図１３Ｄに示すように、抵抗値設定信号Ｖｉｎのレベル（和信号Ｖａのレベル）を制御することにより、制御信号Ｖｃを構成するパルス信号のデューティ比が調整される。
また、図１４Ａないし図１４Ｃは、ランダム信号Ｖｒａｎｄが出力された場合における、図１２に示す制御信号発生器４の発振器４ｃに入力される和信号Ｖａの波形と、発振器４ｃが出力する制御信号Ｖｃの波形を示す図である。なお、図１４Ａと図１３Ｂとが抵抗値設定信号Ｖｉｎのレベルが等しい。また、図１４Ｂと図１３Ｃとが抵抗値設定信号Ｖｉｎのレベルが等しい。図１４Ｃと図１３Ｄとが抵抗値設定信号Ｖｉｎのレベルが等しい。
図１４Ａないし図１４Ｃに示すように、抵抗値設定信号Ｖｉｎにランダム信号Ｖｒａｎｄが加算され、和信号Ｖａがパルス信号になっている。変調器４ｃは、この和信号Ｖａを変調し、連続する異なるデューティ比のパルス信号から成る制御信号Ｖｃを出力する。
ここで、例えば、制御信号Ｖｃが“Ｈｉｇｈ”レベルときＭＯＳトランジスタがオンする場合、図１４Ａの抵抗値設定信号Ｖｉｎに対応する抵抗値Ｒ＜図１４Ｂの抵抗値設定信号Ｖｉｎに対応する抵抗値Ｒ＜図１４Ｃの抵抗値設定信号Ｖｉｎに対応する抵抗値Ｒとなる。
すなわち、変調器４ｃは、抵抗値設定信号Ｖｉｎに応じて抵抗値Ｒを大きく設定する場合には、或る期間において可変抵抗回路３のＭＯＳトランジスタがオフする時間の割合が高くなるように、制御信号Ｖｃを構成するパルス信号のデューティ比を調整する。
一方、変調器４ｃは、抵抗値設定信号Ｖｉｎに応じて抵抗値Ｒを小さく設定する場合には、該或る期間において可変抵抗回路３のＭＯＳトランジスタがオンする時間の割合が高くなるように、制御信号Ｖｃを構成するパルス信号のデューティ比を調整する。
以上のように、本実施例に係る可変抵抗器２００においては、図９に示すように、制御信号Ｖｃは、連続する異なるデューティ比のパルス信号から成る。すなわち、制御信号Ｖｃは、所謂ランダム性を有する。
したがって、図６に示すように、トランジスタスイッチ（ＭＯＳトランジスタ）のオン/オフによって生じるスプリアスが拡散される。すなわち、一つ一つのスプリアスのレベルが弱くなる。
これにより、実施例１と同様に、所望波とスプリアスの分離が容易となる。したがって、本発明に係る実施例の可変抵抗器では、比較例よりも、広帯域化が可能となる。
以上のように、本実施例に係る可変抵抗器によれば、出力信号に対するスプリアスの影響を低減しつつ、トランジスタのスイッチングにより抵抗値を変更することができる。
実施例１、２では、所望波の周波数帯域とスプリアスの周波数との関係については、特に言及しなかった。
本実施例３では、特に、スプリアスをより容易にフィルタリングするために、スプリアスの周波数帯域を所望波の周波数帯域よりも高く設定する構成について述べる。
なお、本実施例３で説明する可変抵抗器３００は、実施例１で説明した可変抵抗器１００と同様に、図１の可変抵抗システム１０００に同様に適用される。
図１５は、図１に示す可変抵抗システム１０００に適用される本実施例３に係る可変抵抗器３００の構成の一例を示す図である。なお、図中、実施例１と同じ符号は、実施例１と同様の構成を示している。
図１５に示すように、可変抵抗器３００は、入力端子１と、出力端子２と、可変抵抗回路３と、制御信号発生器３０４と、を備える。
制御信号発生器３０４は、抵抗値Ｒを設定するための抵抗設定信号Ｖｉｎに基づいて、制御信号Ｖｃを発生するようになっている。この制御信号Ｖｃは、可変抵抗回路３の制御端子３ａに入力される。この制御信号Ｖｃは、連続する異なるデューティ比のパルス信号から成る。なお、ここでは、制御信号Ｖｃの振幅（電圧）の平均値が抵抗値設定信号Ｖｉｎの振幅（電圧）の平均値と等しくなるように、制御信号発生器３０４の変調が設定されている。
特に、制御信号発生器３０４は、制御信号Ｖｃの周波数帯域が入力端子１に入力される入力信号の周波数帯域よりも高くなるように設定する。これにより、スプリアスの周波数帯域が所望波の周波数帯域よりも高く設定される。
なお、可変抵抗器３００は、他の構成は、実施例１の可変抵抗器１００と同様である。
以上のような構成を有する実施例３に係る可変抵抗器３００においては、図９に示すように、制御信号Ｖｃは、連続する異なるデューティ比のパルス信号から成る。すなわち、制御信号Ｖｃは、所謂ランダム性を有する。
したがって、トランジスタスイッチ（ＭＯＳトランジスタ）のオン/オフによって生じるスプリアスが、より高周波側に、拡散される。すなわち、一つ一つのスプリアスのレベルが弱くなるとともに、所望波の帯域とスプリアスの帯域とがより離れることになる。
これにより、実施例１と比較して、所望波とスプリアスの分離がさらに容易となる。したがって、本発明に係る実施例の可変抵抗器では、比較例１と比較して、広帯域化が可能となる。
以上のように、本実施例に係る可変抵抗器によれば、出力信号に対するスプリアスの影響を低減しつつ、トランジスタのスイッチングにより抵抗値を変更することができる。
実施例３では、出力信号に対するスプリアスの影響を低減しつつ、トランジスタのスイッチングにより抵抗値を変更するための可変抵抗器の構成の一例について述べた。
本実施例４では、特に、可変抵抗器の制御信号発生器の具体的な構成の一例について述べる。
なお、本実施例４で説明する可変抵抗器４００は、実施例３で説明した可変抵抗器３００と同様に、図１の可変抵抗システム１０００に同様に適用される。
図１６は、図１に示す可変抵抗システム１０００に適用される本実施例４に係る可変抵抗器４００の構成の一例を示す図である。なお、図中、実施例３と同じ符号は、実施例３と同様の構成を示している。
図１６に示すように、可変抵抗器４００は、入力端子１と、出力端子２と、可変抵抗回路３と、制御信号発生器３０４と、を備える。
制御信号発生器３０４は、ランダム信号発生器３０４ａと、加算器３０４ｂと、変調器３０４ｃと、を有する。
ランダム信号発生器３０４ａは、高域側に偏った周波数特性を有するランダム信号Ｖｒａｎｄを発生するようになっている。このランダム信号Ｖｒａｎｄは、例えば、ディザ（Ｄｉｔｈｅｒ）法により、生成される。特に、ランダム信号Ｖｒａｎｄの周波数は、制御信号Ｖｃの周波数帯域が所望波の周波数帯域よりも高くなるように設定される。この点以外は、ランダム信号発生器３０４ａは、実施例２のランダム信号発生器４ａと同様の構成である。
加算器３０４ｂは、抵抗設定信号Ｖｉｎとランダム信号Ｖｒａｎｄとを加算し、この加算により得られた和信号Ｖａを出力するようになっている。この加算器３０４ｂは、実施例２の加算器４ｂと同様の構成である。
変調器３０４ｃは、和信号Ｖａを変調し、この変調により得られた信号を制御信号Ｖｃとして出力するようになっている。この変調器３０４ｃには、例えば、デルタシグマ変調器が選択される。この変調器３０４ｃは、実施例２の変調器４ｃと同様の構成である。
以上の構成により、制御信号発生器３０４は、制御信号Ｖｃの周波数帯域が入力端子１に入力される入力信号の周波数帯域よりも高くなるように設定する。これにより、スプリアスの周波数帯域が所望波の周波数帯域よりも高く設定される。
以上のような構成を有する実施例４に係る可変抵抗器４００においては、図９に示すように、制御信号Ｖｃは、連続する異なるデューティ比のパルス信号から成る。すなわち、制御信号Ｖｃは、所謂ランダム性を有する。
したがって、トランジスタスイッチ（ＭＯＳトランジスタ）のオン/オフによって生じるスプリアスが、より高周波側に、拡散される。すなわち、一つ一つのスプリアスのレベルが弱くなるとともに、所望波の帯域とスプリアスの帯域とがより離れることになる。
これにより、実施例１と比較して、所望波とスプリアスの分離がさらに容易となる。したがって、本発明に係る実施例の可変抵抗器では、比較例１と比較して、広帯域化が可能となる。
以上のように、本実施例に係る可変抵抗器によれば、出力信号に対するスプリアスの影響を低減しつつ、トランジスタのスイッチングにより抵抗値を変更することができる。
本実施例４では、特に、可変抵抗器の制御信号発生器の具体的な構成の一例について述べた。
本実施例５では、特に、可変抵抗器の制御信号発生器の具体的な構成の他の例について述べる。
なお、本実施例５で説明する可変抵抗器５００は、実施例４で説明した可変抵抗器４００と同様に、図１の可変抵抗システム１０００に同様に適用される。
図１７は、図１に示す可変抵抗システム１０００に適用される本実施例５に係る可変抵抗器５００の構成の一例を示す図である。なお、図中、実施例４と同じ符号は、実施例４と同様の構成を示している。
図１７に示すように、可変抵抗器５００は、入力端子１と、出力端子２と、可変抵抗回路３と、制御信号発生器３０４と、を備える。
制御信号発生器３０４は、ランダム信号発生器４０４ａと、加算器３０４ｂと、変調器３０４ｃと、高域通過フィルタ４０４ｄと、を有する。
ランダム信号発生器４０４ａは、広域な周波数特性を有するランダム信号Ｖｒａｎｄを発生するようになっている。このランダム信号Ｖｒａｎｄは、例えば、ディザ（Ｄｉｔｈｅｒ）法により、生成される。このランダム信号発生器４０４ａは、実施例２のランダム信号発生器４ａと同様の構成である。
高域通過フィルタ４０４ｄは、ランダム信号Ｖｒａｎｄの低域側をフィルタリングし、このフィルタリングにより得られたランダム信号Ｖｒａｎｄ２を出力する。このランダム信号Ｖｒａｎｄ２は、フィルタの伝達関数に応じた周波数特性を有する。特に、ランダム信号Ｖｒａｎｄ２の周波数は、制御信号Ｖｃの周波数帯域が所望波の周波数帯域よりも高くなるように設定される。
加算器３０４ｂは、抵抗設定信号Ｖｉｎとランダム信号Ｖｒａｎｄ２（フィルタリングされたランダム信号Ｖｒａｎｄ）とを加算し、この加算により得られた和信号Ｖａを出力するようになっている。この加算器３０４ｂは、実施例２の加算器４ｂと同様の構成である。
変調器３０４ｃは、和信号Ｖａを変調し、この変調により得られた信号を制御信号Ｖｃとして出力するようになっている。この変調器３０４ｃには、例えば、デルタシグマ変調器が選択される。この変調器３０４ｃは、実施例２の変調器４ｃと同様の構成である。
以上の構成により、制御信号発生器３０４は、制御信号Ｖｃの周波数帯域が入力端子１に入力される入力信号の周波数帯域よりも高くなるように設定する。これにより、スプリアスの周波数帯域が所望波の周波数帯域よりも高く設定される。
以上のような構成を有する実施例５に係る可変抵抗器５００においては、図９に示すように、制御信号Ｖｃは、連続する異なるデューティ比のパルス信号から成る。すなわち、制御信号Ｖｃは、所謂ランダム性を有する。
したがって、トランジスタスイッチ（ＭＯＳトランジスタ）のオン/オフによって生じるスプリアスが、より高周波側に、拡散される。すなわち、一つ一つのスプリアスのレベルが弱くなるとともに、所望波の帯域とスプリアスの帯域とがより離れることになる。
これにより、実施例１と比較して、所望波とスプリアスの分離がさらに容易となる。したがって、本発明に係る実施例の可変抵抗器では、比較例１と比較して、広帯域化が可能となる。
以上のように、本実施例に係る可変抵抗器によれば、出力信号に対するスプリアスの影響を低減しつつ、トランジスタのスイッチングにより抵抗値を変更することができる。
トランジスタスイッチで固定抵抗を切り替えるタイプの可変抵抗器１００ａの構成の一例を示す回路図である。 トランジスタスイッチをオンさせる時間を制御することにより、抵抗値を変更する可変抵抗器１００ｂの構成の一例を示す回路図である。 デューティ比ａが０.２５である場合における、図２の可変抵抗器１００ｂの合成抵抗値Ｒと制御信号Ｖｃの波形とを示す図である。 デューティ比ａが０.５である場合における、図２の可変抵抗器１００ｂの合成抵抗値Ｒと制御信号Ｖｃの波形とを示す図である。 比較例の可変抵抗器１００ｂにおいて、制御信号Ｖｃで抵抗値を設定した場合の出力信号（出力電流）の周波数特性を示す図である。 本発明を適用した可変抵抗器において、制御信号Ｖｃで抵抗値を設定した場合の出力信号（出力電流）の周波数特性を示す図である。 本発明の一態様である実施例１に係る可変抵抗システム１０００を含む構成を示すブロック図である。 図１に示す可変抵抗システム１０００の可変抵抗器１００の構成の一例を示す図である。 図８の可変抵抗器１００の合成抵抗値Ｒと制御信号Ｖｃの波形の一例を示す図である。 図８の可変抵抗回路１００の可変抵抗回路３のトランジスタスイッチが１個の場合の構成の一例を示す回路図である。 図８の可変抵抗回路１００の可変抵抗回路３のトランジスタスイッチが１個の場合の構成の他の例を示す回路図である。 図８の可変抵抗回路１００の可変抵抗回路３のトランジスタスイッチが２個の場合の構成の一例を示す回路図である。 図８の可変抵抗回路１００の可変抵抗回路３のトランジスタスイッチが２個の場合の構成の他の例を示す回路図である。 図１に示す可変抵抗システム１０００に適用される本実施例２に係る可変抵抗器２００の構成の一例を示す図である。 ランダム信号Ｖｒａｎｄがゼロの場合における、図１２に示す制御信号発生器４の発振器４ｃに入力される和信号Ｖａの波形と、発振器４ｃが出力する制御信号Ｖｃの波形を示す図である。 ランダム信号Ｖｒａｎｄがゼロの場合における、図１２に示す制御信号発生器４の発振器４ｃに入力される和信号Ｖａの波形と、発振器４ｃが出力する制御信号Ｖｃの波形を示す図である。 ランダム信号Ｖｒａｎｄがゼロの場合における、図１２に示す制御信号発生器４の発振器４ｃに入力される和信号Ｖａの波形と、発振器４ｃが出力する制御信号Ｖｃの波形を示す図である。 ランダム信号Ｖｒａｎｄがゼロの場合における、図１２に示す制御信号発生器４の発振器４ｃに入力される和信号Ｖａの波形と、発振器４ｃが出力する制御信号Ｖｃの波形を示す図である。 ランダム信号Ｖｒａｎｄが出力された場合における、図１２に示す制御信号発生器４の発振器４ｃに入力される和信号Ｖａの波形と、発振器４ｃが出力する制御信号Ｖｃの波形を示す図である。 ランダム信号Ｖｒａｎｄが出力された場合における、図１２に示す制御信号発生器４の発振器４ｃに入力される和信号Ｖａの波形と、発振器４ｃが出力する制御信号Ｖｃの波形を示す図である。 ランダム信号Ｖｒａｎｄが出力された場合における、図１２に示す制御信号発生器４の発振器４ｃに入力される和信号Ｖａの波形と、発振器４ｃが出力する制御信号Ｖｃの波形を示す図である。 図１に示す可変抵抗システム１０００に適用される本実施例３に係る可変抵抗器３００の構成の一例を示す図である。 図１に示す可変抵抗システム１０００に適用される本実施例４に係る可変抵抗器４００の構成の一例を示す図である。 図１に示す可変抵抗システム１０００に適用される本実施例５に係る可変抵抗器５００の構成の一例を示す図である。
符号の説明
１ 入力端子
２ 出力端子
３ 可変抵抗回路
４、３０４ 制御信号発生器
４ａ、３０４ａ ランダム信号発生器
４ｂ、３０４ｂ 加算器
４ｃ、３０４ｃ 変調器
３１ｂ、３１ｃ、３１ｅ、３２ｂ、３２ｃ、３２ｅ 抵抗
３１ｄ、３１ｆ、３２ｄ、３２ｆ ＭＯＳトランジスタ
１００、２００、３００、４００、５００ 可変抵抗器
１０１ 抵抗値設定回路
１０００ 可変抵抗システム

Claims (5)

  1. 抵抗値を変更することが可能な可変抵抗器であって、
    入力端子と、
    出力端子と、
    前記入力端子に一端が接続され、前記出力端子に他端が接続された抵抗と、
    前記抵抗の前記一端に一端が接続され、前記抵抗の前記他端に他端が接続されたＭＯＳトランジスタと、
    前記抵抗値を設定するための抵抗設定信号に基づいて、制御信号を発生する制御信号発生器と、を備え、
    前記制御信号は、連続する異なるデューティ比のパルス信号から成り、
    前記ＭＯＳトランジスタは、前記制御信号に応じてオン/オフが制御される
    ことを特徴とする可変抵抗器。
  2. 前記制御信号の周波数帯域は、前記入力端子に入力される入力信号の周波数帯域よりも高い
    ことを特徴とする請求項１に記載の可変抵抗器。
  3. 前記制御信号発生器は、
    ランダム信号を発生するランダム信号発生器と、
    前記抵抗設定信号と前記ランダム信号とを加算し、この加算により得られた和信号を出力する加算器と、
    前記和信号を変調し、この変調により得られた信号を前記制御信号として出力する変調器と、を有する
    ことを特徴とする請求項１または２に記載の可変抵抗器。
  4. 前記制御信号発生器は、
    ランダム信号を発生するランダム信号発生器と、
    前記ランダム信号をフィルタリングする高域通過フィルタと、
    前記抵抗設定信号とフィルタリングされた前記ランダム信号とを加算し、この加算により得られた和信号を出力する加算器と、
    前記和信号を変調し、この変調により得られた信号を前記制御信号として出力する変調器と、を有する
    ことを特徴とする請求項１または２に記載の可変抵抗器。
  5. 抵抗値を変更することが可能な可変抵抗器と、
    前記可変抵抗器の抵抗値を設定するための抵抗設定信号を、前記可変抵抗器に出力する抵抗値設定回路と、を備え、
    前記可変抵抗器は、
    入力端子と、
    出力端子と、
    前記入力端子に一端が接続され、前記出力端子に他端が接続された抵抗と、
    前記抵抗の前記一端に一端が接続され、前記抵抗の前記他端に他端が接続されたＭＯＳトランジスタと、
    前記抵抗値を設定するための抵抗設定信号に基づいて、制御信号を発生する制御信号発生器と、を備え、
    前記制御信号は、連続する異なるデューティ比のパルス信号から成り、
    前記ＭＯＳトランジスタは、前記制御信号に応じてオン/オフが制御される
    ことを特徴とする可変抵抗システム。
JP2008078241A 2008-03-25 2008-03-25 可変抵抗器および可変抵抗システム Pending JP2009231737A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008078241A JP2009231737A (ja) 2008-03-25 2008-03-25 可変抵抗器および可変抵抗システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008078241A JP2009231737A (ja) 2008-03-25 2008-03-25 可変抵抗器および可変抵抗システム

Publications (1)

Publication Number Publication Date
JP2009231737A true JP2009231737A (ja) 2009-10-08

Family

ID=41246775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008078241A Pending JP2009231737A (ja) 2008-03-25 2008-03-25 可変抵抗器および可変抵抗システム

Country Status (1)

Country Link
JP (1) JP2009231737A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011221480A (ja) * 2010-04-14 2011-11-04 Samsung Mobile Display Co Ltd 表示装置及びその駆動方法
JP2014110753A (ja) * 2012-11-30 2014-06-12 Samsung Electro-Mechanics Co Ltd モータ駆動制御装置、モータ駆動制御方法及びそれを用いたモータ
CN104538136A (zh) * 2015-01-13 2015-04-22 余姚市劲仪仪表厂 数控变阻装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011221480A (ja) * 2010-04-14 2011-11-04 Samsung Mobile Display Co Ltd 表示装置及びその駆動方法
JP2014110753A (ja) * 2012-11-30 2014-06-12 Samsung Electro-Mechanics Co Ltd モータ駆動制御装置、モータ駆動制御方法及びそれを用いたモータ
US8829834B2 (en) 2012-11-30 2014-09-09 Samsung Electro-Mechanics Co., Ltd. Motor driving control apparatus and method, and motor using the same
CN104538136A (zh) * 2015-01-13 2015-04-22 余姚市劲仪仪表厂 数控变阻装置

Similar Documents

Publication Publication Date Title
JP5634028B2 (ja) Ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御方法
TWI395408B (zh) 具有與外部時脈訊號同步之三角波產生電路
TWI524662B (zh) A system and a method for amplifying one or more input signals to generate one or more output signals
EP3826163A1 (en) Bang-bang flying capacitor voltage balance for buck converter
JP2013062944A (ja) Ｄｃ／ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータ
JP2007166190A (ja) Ｄ級アンプ
EP3474448B1 (en) A pulse width modulation circuit, corresponding device and method
JP2006222852A (ja) デジタルアンプ
US7486155B2 (en) Circuit and method for pulse width modulation by means of synchronized, self-oscillating pulse width modulators
KR20060086275A (ko) 스위칭 레귤레이터 제어 회로 및 스위칭 레귤레이터
JP2009231737A (ja) 可変抵抗器および可変抵抗システム
EP1947767B1 (en) Pulse width modulation circuit and switching amplifier using the same
JPWO2008149981A1 (ja) 変調装置及びパルス波生成装置
US20110043399A1 (en) Return to zero digital to analog converter and converting method thereof
JP3870916B2 (ja) 鋸波発生回路
US7102405B2 (en) Pulse-width modulation circuit and switching amplifier using the same
JP2009213233A (ja) Ｄｃ−ｄｃコンバータ制御回路
JP2019022136A (ja) 位相補間器およびタイミング発生器、半導体集積回路
EP1618654A1 (en) A method of controlling a variable gain amplifier and electronic circuit
KR101334866B1 (ko) 입력 신호 듀티 사이클 변화에 관계없이 지연을 가지는 지연-로킹 루프
CN113810028A (zh) 调制器电路、对应的设备及方法
JP2013157847A (ja) 三角波発生回路およびｄ級増幅器
TWI581560B (zh) A system and a method for amplifying a plurality of input signals and modulating a plurality of output signals
JP2018161008A (ja) スイッチングレギュレータ
TWI777459B (zh) 用於d類放大器之bd型脈寬調變電路及其中之調變方法