JP2009231385A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009231385A JP2009231385A JP2008072490A JP2008072490A JP2009231385A JP 2009231385 A JP2009231385 A JP 2009231385A JP 2008072490 A JP2008072490 A JP 2008072490A JP 2008072490 A JP2008072490 A JP 2008072490A JP 2009231385 A JP2009231385 A JP 2009231385A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- lower electrode
- potential
- auxiliary
- upper electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000009832 plasma treatment Methods 0.000 claims abstract description 12
- 230000005684 electric field Effects 0.000 description 48
- 238000004088 simulation Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 10
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910002804 graphite Inorganic materials 0.000 description 3
- 239000010439 graphite Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32532—Electrodes
- H01J37/32541—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32532—Electrodes
- H01J37/32587—Triode systems
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Plasma Technology (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
【課題】基板に対して均一にプラズマ処理を施すことができる半導体装置の製造方法を提供する。
【解決手段】本実施形態に係るプラズマ処理装置100は、下部電極10の側方において、下部電極10の外周に沿って環状に設けられる補助電極30を備える。基板Sに対してプラズマ処理を施す場合、下部電極10の電位を、上部電極20の電位に対して負とし、補助電極30の電位を、上部電極20の電位に対して負とする。
【選択図】図1
【解決手段】本実施形態に係るプラズマ処理装置100は、下部電極10の側方において、下部電極10の外周に沿って環状に設けられる補助電極30を備える。基板Sに対してプラズマ処理を施す場合、下部電極10の電位を、上部電極20の電位に対して負とし、補助電極30の電位を、上部電極20の電位に対して負とする。
【選択図】図1
Description
本発明は、基板を有する半導体装置の製造方法に関する。
従来、半導体装置の製造工程では、プラズマCVD処理やプラズマエッチング処理などのプラズマ処理を基板に施すためのプラズマ処理装置が広く用いられている。プラズマ処理装置は、基板が載置される載置面を有する下部電極と、下部電極の上方において下部電極と対向する上部電極とを備える。載置面上に載置された基板にプラズマ処理を施す場合には、下部電極と上部電極との間に電圧を印加することにより、下部電極と上部電極との間に設けられる処理空間にプラズマを生成する。
このようなプラズマ処理装置を用いて、基板に対して均一にプラズマ処理を施すには、処理空間に均一なプラズマを生成することが望ましい。そこで、処理空間におけるプラズマの不均一性を軽減することを目的として、基板の外周を取り囲む環状部材を載置台上に設けることが提案されている(特許文献1参照)。
特開2002−241946号公報
しかしながら、上部電極はプラズマに直接曝されることにより高温に加熱されるため、上部電極の中央部は下方に向かって凸状に変形される。このように、プラズマ処理中に下部電極と上部電極との間隔が変化することにより、処理空間には不均一な電界が形成される。その結果、処理空間に均一なプラズマを生成できないため、基板に対して均一にプラズマ処理を施すことが困難であった。特に、基板の寸法が大きくなる程、このような問題は大きくなっていた。
本発明は、上述の問題に鑑みてなされたものであり、基板に対して均一にプラズマ処理を施すことができる半導体装置の製造方法を提供することを目的とする。
本発明の一の特徴に係る半導体装置の製造方法は、基板を有する半導体装置の製造方法であって、基板にプラズマ処理装置を用いてプラズマ処理を施す工程を備え、プラズマ処理装置は、基板が載置される載置面を有する第1電極と、第1電極と対向して設けられる平板状の第2電極と、第1電極の側方において、第1電極の外周に沿って環状に設けられる補助電極とを有しており、プラズマ処理を施す工程では、第1電極の電位を、第2電極の電位に対して負とし、補助電極の電位は、第2電極の電位に対して負とすることを要旨とする。
本発明の一の特徴に係る半導体装置の製造方法によれば、上部電極が加熱されることにより、上部電極の中央部が下部電極側に凸状に変形した場合であっても、上部電極の端部と下部電極との間の電界強度を強めることができる。そのため、上部電極と下部電極との間に形成される処理空間における電界強度が不均一になることを抑制できる。その結果、処理空間において均一にプラズマを生成することができるため、基板に対して均一にプラズマ処理を施すことができる。
本発明の一の特徴において、第1電極と第2電極とは、載置面に略平行な投影面上において重なり、補助電極は、投影面上において、第2電極の外側に位置し、プラズマ処理を施す工程では、補助電極の電位を、第1電極の電位に対して負としてもよい。
本発明の一の特徴において、補助電極は、載置面に略平行な投影面上において、第2電極の内側に位置し、プラズマ処理を施す工程では、補助電極の電位を、第1電極の電位に対して正としてもよい。
本発明によれば、基板に対して均一にプラズマ処理を施すことができる半導体装置の製造方法を提供することができる。
次に、図面を用いて、本発明の実施形態について説明する。以下の図面の記載において、同一又は類似の部分には、同一又は類似の符号を付している。ただし、図面は模式的なものであり、各寸法の比率等は現実のものとは異なることに留意すべきである。従って、具体的な寸法等は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
[第1実施形態]
(プラズマ処理装置の構成)
本発明の第1実施形態に係るプラズマ処理装置100の構成について、図1を参照しながら説明する。図1は、プラズマ処理装置100の断面図である。
(プラズマ処理装置の構成)
本発明の第1実施形態に係るプラズマ処理装置100の構成について、図1を参照しながら説明する。図1は、プラズマ処理装置100の断面図である。
本実施形態では、プラズマ処理装置の一例として、PECVD(plasma enhanced chemical vapor deposition)法を用いて基板Sに成膜処理を施すプラズマ処理装置100について説明する。
プラズマ処理装置100は、真空チャンバー1、下部電極10、上部電極20、補助電極30、給気通路40及び排気通路50を備える。
真空チャンバー1は、例えばアルミニウムなどによって筒状に成形された処理容器である。
下部電極10は、基板Sが載置される載置面10Aを有する載置台として機能する。下部電極10は、支持部11によって上下動可能に支持される。
また、下部電極10は、支持部11を介して接地されており、アノード電極として機能する。下部電極10の内部には、例えばモリブデン線などによって構成される加熱機構(不図示)が設けられる。基板Sにプラズマ処理を施す場合、下部電極10は、加熱機構によって昇温される。下部電極10は、カーボン、グラファイト、或いはアルミニウムなどの一般的な導電材料によって構成される。
上部電極20は、下部電極10の上方において、下部電極10と対向して設けられる。上部電極20は、支持部21によって真空チャンバー1の天井に支持される。上部電極20には、複数の給気孔20aが形成される。成膜用ガスやプラズマ生成用ガスは、後述する給気通路40を通って複数の給気孔20aから真空チャンバー1内に供給される。従って、上部電極20は、ガス供給機構として機能する。
また、図示しない電源装置を用いて、上部電極20にバイアス電圧としての直流電圧または高周波電圧を印加することにより、上部電極20はカソード電極として機能する。従って、下部電極10の電位は、上部電極20の電位に対して負である。上部電極20にバイアス電圧を印加することにより、下部電極10と上部電極20との間に設けられる処理空間Iに、プラズマが生成される。上部電極20は、カーボン、グラファイト、或いはアルミニウムなどの一般的な導電材料によって構成される。
補助電極30は、下部電極10の側方において、下部電極10から所定の位置に設けられる。また、補助電極30は、下部電極10の外周に沿って環状に設けられる。
また、図示しない電源装置を用いて、補助電極30に直流電圧または高周波電圧を印加することにより、補助電極30の電位は、上部電極20に対して負とされる。補助電極30は、カーボン、グラファイト、或いはアルミニウムなどの一般的な導電材料によって構成される。
ここで、図2は、下部電極10の載置面10Aに略平行な投影面上に、下部電極10、上部電極20及び補助電極30を投影した投影図である。図2に示すように、下部電極10と上部電極20との平面形状は、略同寸法であるため、下部電極10と上部電極20とは重なる。補助電極30は、下部電極10及び上部電極20の周囲を取り囲む。
なお、下部電極10、上部電極20及び補助電極30の平面形状は、矩形に限らず円形などであってもよい。また、補助電極30の断面形状は、矩形に限らず円形や中空状などであっても良い。
給気通路40は、成膜ガスやプラズマ生成用ガスを真空チャンバー1内に給気するための給気管である。図1では、1本の給気通路40を示しているが、成膜ガスを給気する給気通路とプラズマ生成用ガスを給気する給気通路とを別々に備えていてもよい。
排気通路50は、真空チャンバー1内の気体を排気するための排気管であり、真空チャンバー1内を真空状態にすることができる。
(処理空間に形成される電界)
次に、処理空間Iに形成される電界について、図3及び図4を参照しながら説明する。図3及び図4は、処理空間Iの模式図である。なお、図3及び図4は、上部電極20が高温に加熱されることにより、上部電極20の中央部が下部電極10側に向かって凸状に変形した状態を示す。
次に、処理空間Iに形成される電界について、図3及び図4を参照しながら説明する。図3及び図4は、処理空間Iの模式図である。なお、図3及び図4は、上部電極20が高温に加熱されることにより、上部電極20の中央部が下部電極10側に向かって凸状に変形した状態を示す。
(1)補助電極30の電位が下部電極10に対して負である場合
補助電極30の電位が下部電極10に対して負である場合について、図3を参照しながら説明する。下部電極10、上部電極20及び補助電極30の電位の関係は、上部電極20>下部電極10>補助電極30である。
補助電極30の電位が下部電極10に対して負である場合について、図3を参照しながら説明する。下部電極10、上部電極20及び補助電極30の電位の関係は、上部電極20>下部電極10>補助電極30である。
図3に示すように、上部電極20の中央部が下部電極10側に向かって凸状に変形した場合、上部電極20の中央部と下部電極10との間隔が小さくなる。ここで、処理空間Iにおける電界強度(E)と、上部電極20と下部電極10との間隔(L)と、電圧(V)との間には、式(1)の関係が成立する。
E∝(V/L)・・・(1)
従って、上部電極20の端部と第1電極との間における電界強度は、上部電極20の中央部と第1電極との間に対して相対的に弱くなる。
従って、上部電極20の端部と第1電極との間における電界強度は、上部電極20の中央部と第1電極との間に対して相対的に弱くなる。
この場合に、補助電極30の電位を、上部電極20及び下部電極10に対して負とすると、補助電極30と上部電極20との間で新たな電界が形成される。補助電極30と上部電極20との間では、下部電極10上にまで広がる強い電界が形成される。具体的には、図3に示される処理空間I2及び処理空間I3における電界強度が強められる。
(2)補助電極30の電位が下部電極10に対して正である場合
補助電極30の電位が下部電極10に対して正である場合について、図4を参照しながら説明する。下部電極10、上部電極20及び補助電極30の電位の関係は、上部電極20>補助電極30>下部電極10である。
補助電極30の電位が下部電極10に対して正である場合について、図4を参照しながら説明する。下部電極10、上部電極20及び補助電極30の電位の関係は、上部電極20>補助電極30>下部電極10である。
上述の通り、上部電極20の中央部が下部電極10側に向かって凸状に変形した場合、上部電極20の端部と下部電極10との間における電界強度は、上部電極20の中央部と下部電極10との間に対して相対的に弱くなる。
この場合に、補助電極30の電位を、上部電極20に対して負、かつ、下部電極10に対して正とすると、補助電極30と下部電極10との間で新たな電界が形成される。具体的には、図4に示される処理空間I4及び処理空間I5における電界強度が強められる。なお、補助電極30と下部電極10との間で新たに形成される電界は、補助電極30と下部電極10の端部との間に集中される。
(作用及び効果)
本実施形態に係るプラズマ処理装置100は、下部電極10の側方において、下部電極10の外周に沿って環状に設けられる補助電極30を備える。基板Sに対してプラズマ処理を施す場合、下部電極10の電位を、上部電極20の電位に対して負とし、補助電極30の電位を、上部電極20の電位に対して負とする。
本実施形態に係るプラズマ処理装置100は、下部電極10の側方において、下部電極10の外周に沿って環状に設けられる補助電極30を備える。基板Sに対してプラズマ処理を施す場合、下部電極10の電位を、上部電極20の電位に対して負とし、補助電極30の電位を、上部電極20の電位に対して負とする。
従って、上部電極20が加熱されることにより、上部電極20の中央部が下部電極10側に凸状に変形した場合であっても、上部電極20の端部と下部電極10との間の電界強度を強めることができる。そのため、処理空間Iにおける電界強度が不均一になることを抑制できる。その結果、処理空間Iにおいて均一にプラズマを生成することができるため、基板Sに対して均一にプラズマ処理を施すことができる。
また、載置面10Aに略平行な投影面上において、下部電極10と上部電極20とが重なるとともに、補助電極30が上部電極20の外側に位置する場合には、補助電極30の電位を、下部電極10の電位に対して負とする。
この場合、補助電極30と上部電極20との間で、下部電極10上にまで広がる強い電界を形成できる。その結果、処理空間Iにおいてより均一にプラズマを生成できるため、基板Sに対してより均一にプラズマ処理を施すことができる。
[第2実施形態]
次に、本発明の第2実施形態について、図5及び図6を参照しながら説明する。図5は、本実施形態に係るプラズマ処理装置200の断面図である。図6は、下部電極10の載置面10Aに略平行な投影面上に、下部電極10、上部電極20及び補助電極30を投影した投影図である。
次に、本発明の第2実施形態について、図5及び図6を参照しながら説明する。図5は、本実施形態に係るプラズマ処理装置200の断面図である。図6は、下部電極10の載置面10Aに略平行な投影面上に、下部電極10、上部電極20及び補助電極30を投影した投影図である。
本実施形態と上記第1実施形態との相違点は、投影面において、補助電極30が上部電極20の内側に設けられる点である。その他の点は上記第1実施形態と同様であるため、以下、相違点について主に説明する。
(プラズマ処理装置の構成)
下部電極10は、支持部11を介して接地されることにより、アノード電極として機能する。上部電極20は、バイアス電圧が印加されることにより、カソード電極として機能する。従って、下部電極10の電位は、上部電極20の電位に対して負である。
下部電極10は、支持部11を介して接地されることにより、アノード電極として機能する。上部電極20は、バイアス電圧が印加されることにより、カソード電極として機能する。従って、下部電極10の電位は、上部電極20の電位に対して負である。
補助電極30は、下部電極10の側方において、下部電極10から所定の位置に設けられる。また、補助電極30は、下部電極10の外周に沿って環状に設けられる。
図5に示すように、下部電極10及び補助電極30は、上部電極20の内側に位置する。補助電極30は、下部電極10の周囲を取り囲む。
(処理空間に形成される電界)
次に、処理空間Iに形成される電界について、図7及び図8を参照しながら説明する。図7及び図8は、処理空間Iの模式図である。なお、図7及び図8は、上部電極20が高温に加熱されることによって、上部電極20の中央部が下部電極10側に向かって凸状に変形した状態を示す。
次に、処理空間Iに形成される電界について、図7及び図8を参照しながら説明する。図7及び図8は、処理空間Iの模式図である。なお、図7及び図8は、上部電極20が高温に加熱されることによって、上部電極20の中央部が下部電極10側に向かって凸状に変形した状態を示す。
(1)補助電極30の電位が下部電極10に対して負である場合
補助電極30の電位が下部電極10に対して負である場合について、図7を参照しながら説明する。下部電極10、上部電極20及び補助電極30の電位の関係は、上部電極20>下部電極10>補助電極30である。
補助電極30の電位が下部電極10に対して負である場合について、図7を参照しながら説明する。下部電極10、上部電極20及び補助電極30の電位の関係は、上部電極20>下部電極10>補助電極30である。
図7に示すように、上部電極20の中央部が下部電極10側に向かって凸状に変形した場合、上記式(1)に従って、上部電極20の端部と第1電極との間における電界強度は、上部電極20の中央部と第1電極との間に対して相対的に弱くなる。
この場合に、補助電極30の電位を、上部電極20及び下部電極10に対して負とすると、補助電極30と上部電極20との間で新たな電界が形成される。従って、図7に示す処理空間I4及び処理空間I5における電界強度は強められる。
なお、補助電極30と下部電極10との間には、下部電極10から補助電極30に向かう電界が形成されるため、図7に示す処理空間I6´及び処理空間I7´における電界強度は強められにくい。
(2)補助電極30の電位が下部電極10に対して正である場合
補助電極30の電位が下部電極10に対して正である場合について、図8を参照しながら説明する。下部電極10、上部電極20及び補助電極30の電位の関係は、上部電極20>補助電極30>下部電極10である。
補助電極30の電位が下部電極10に対して正である場合について、図8を参照しながら説明する。下部電極10、上部電極20及び補助電極30の電位の関係は、上部電極20>補助電極30>下部電極10である。
上述の通り、上部電極20の中央部が下部電極10側に向かって凸状に変形した場合、上部電極20の端部と下部電極10との間における電界強度は、上部電極20の中央部と下部電極10との間に対して相対的に弱くなる。
この場合に、補助電極30の電位を、上部電極20に対して負、かつ、下部電極10に対して正とすると、補助電極30から下部電極10に向かう新たな電界が形成される。従って、処理空間I8及び処理空間I9における電界強度は強められる。
(作用及び効果)
本実施形態に係るプラズマ処理装置200によれば、上記第1実施形態に係るプラズマ処理装置100と同様に、上部電極20の端部と下部電極10との間の電界強度を強めることができる。そのため、処理空間Iにおける電界強度が不均一になることを抑制できる。その結果、処理空間Iにおいて均一にプラズマを生成することができるため、基板Sに対して均一にプラズマ処理を施すことができる。
本実施形態に係るプラズマ処理装置200によれば、上記第1実施形態に係るプラズマ処理装置100と同様に、上部電極20の端部と下部電極10との間の電界強度を強めることができる。そのため、処理空間Iにおける電界強度が不均一になることを抑制できる。その結果、処理空間Iにおいて均一にプラズマを生成することができるため、基板Sに対して均一にプラズマ処理を施すことができる。
また、載置面10Aに略平行な投影面上において、補助電極30が上部電極20の内側に位置する場合には、補助電極30の電位を、下部電極10の電位に対して正とする。
この場合、補助電極30から下部電極10に向かう新たな電界が形成を形成できる。その結果、処理空間Iにおいてより均一にプラズマを生成できるため、基板Sに対してより均一にプラズマ処理を施すことができる。
(その他の実施形態)
本発明は上記の実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
本発明は上記の実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
例えば、上記実施形態では、プラズマ処理装置100,200を用いて基板Sに成膜処理を施す場合について説明したが、プラズマ処理装置100,200は、プラズマエッチング処理などの他のプラズマ処理にも適用することができる。
また、上記実施形態では、下部電極10を接地することにより、下部電極10の電位を接地電位としたが、下部電極10は上部電極20の電位に対して負であればよい。
また、上記第1実施形態では、補助電極30と下部電極10との高さを同じにしたが、補助電極30と下部電極10との高さは異なっていてもよい。同様に、上記第2実施形態では、補助電極30を下部電極10より高い位置に設けたが、補助電極30は下部電極10より低い位置に設けられてもよい。
また、上記実施形態では、補助電極30を、支持部31によって真空チャンバー1内に固定したが、補助電極30は、上下動可能に支持されていてもよい。
また、上記実施形態では、本発明の第1電極及び第2電極の一例として下部電極10及び上部電極20について説明したが、第1電極及び第2電極の配置はこれに限られない。すなわち、第1電極及び第2電極は、水平面に対して略垂直に立てられてもよいし、第1電極は第2電極の上方に配置されてもよい。
(電界強度シミュレーション)
次に、処理空間Iにおける電界強度を、一般公開されている二次元電界シミュレータ(URL:http://www.ansoft.com、2008年3月10検索)を用いて模擬的に測定した。
次に、処理空間Iにおける電界強度を、一般公開されている二次元電界シミュレータ(URL:http://www.ansoft.com、2008年3月10検索)を用いて模擬的に測定した。
(比較例1)
比較例1に係る電極構成を図9に模式的に示す。図9に示す構成において、下部電極10、上部電極20それぞれの規格化電圧値を、0、+100とした場合のシミュレーション結果を図10に示す。
比較例1に係る電極構成を図9に模式的に示す。図9に示す構成において、下部電極10、上部電極20それぞれの規格化電圧値を、0、+100とした場合のシミュレーション結果を図10に示す。
図10(a)は、処理空間Iに形成される電界の模式図である。図10(b)は、処理空間Iにおける規格化電界強度値と、処理空間Iの中心からの距離との関係を示すグラフである。
(実施例1)
実施例1に係る電極構成を図11に模式的に示す。図11に示す構成において、下部電極10、上部電極20、補助電極30それぞれの規格化電圧値を、0、+100、−50とした場合のシミュレーション結果を図12に示す。
実施例1に係る電極構成を図11に模式的に示す。図11に示す構成において、下部電極10、上部電極20、補助電極30それぞれの規格化電圧値を、0、+100、−50とした場合のシミュレーション結果を図12に示す。
(実施例2)
実施例2に係る電極構成は図11と同様である。図11に示す構成において、下部電極10、上部電極20、補助電極30それぞれの規格化電圧値を、0、+100、+50とした場合のシミュレーション結果を図13に示す。
実施例2に係る電極構成は図11と同様である。図11に示す構成において、下部電極10、上部電極20、補助電極30それぞれの規格化電圧値を、0、+100、+50とした場合のシミュレーション結果を図13に示す。
(比較例2)
比較例2に係る電極構成を図14に模式的に示す。図14に示す構成において、下部電極10、上部電極20それぞれの規格化電圧値を、0、+100とした場合のシミュレーション結果を図15に示す。
比較例2に係る電極構成を図14に模式的に示す。図14に示す構成において、下部電極10、上部電極20それぞれの規格化電圧値を、0、+100とした場合のシミュレーション結果を図15に示す。
図15(a)は、処理空間Iに形成される電界の模式図である。図15(b)は、処理空間Iにおける規格化電界強度値と、処理空間Iの中心からの距離との関係を示すグラフである。
(実施例3)
実施例3に係る電極構成を図16に模式的に示す。図14に示す構成において、下部電極10、上部電極20、補助電極30それぞれの規格化電圧値を、0、+100、−80とした場合のシミュレーション結果を図17に示す。
実施例3に係る電極構成を図16に模式的に示す。図14に示す構成において、下部電極10、上部電極20、補助電極30それぞれの規格化電圧値を、0、+100、−80とした場合のシミュレーション結果を図17に示す。
(実施例4)
実施例4に係る電極構成は図16と同様である。図16に示す構成において、下部電極10、上部電極20、補助電極30それぞれの規格化電圧値を、0、+100、−80とした場合のシミュレーション結果を図18に示す。
実施例4に係る電極構成は図16と同様である。図16に示す構成において、下部電極10、上部電極20、補助電極30それぞれの規格化電圧値を、0、+100、−80とした場合のシミュレーション結果を図18に示す。
(考察)
実施例1及び実施例2では、比較例1に比べて、均一な電界を形成することができた。これは、補助電極30を設けることによって、処理空間Iの端部における電界を強めることができたためである。
実施例1及び実施例2では、比較例1に比べて、均一な電界を形成することができた。これは、補助電極30を設けることによって、処理空間Iの端部における電界を強めることができたためである。
また、実施例1では、実施例2に比べて、より均一な電界を形成することができた。これは、実施例1では、図3に示される処理空間I2及び処理空間I3における電界強度が強められるのに対して、実施例2では、新たな電界が下部電極10の端部に集中して形成されるためである。この結果より、投影面において補助電極30が上部電極20の外側に位置する場合、補助電極30の電位は、下部電極10の電位に対して負であることが好ましいことが確認された。
また、実施例3及び実施例4では、比較例2に比べて、均一な電界を形成することができた。これは、補助電極30を設けることによって、処理空間Iの端部における電界を強めることができたためである。
また、実施例4では、実施例3に比べて、より均一な電界を形成することができた。これは、実施例4では、補助電極30から下部電極10に向かう電界が形成されるのに対して、実施例3では、下部電極10から補助電極30に向かう電界が形成されることにより、図7に示す処理空間I6´及び処理空間I7´における電界強度が強められにくいためである。この結果より、投影面において補助電極30が上部電極20の内側に位置する場合、補助電極30の電位は、下部電極10の電位に対して正であることが好ましいことが確認された。
I…処理空間
S…基板
1…真空チャンバー
10…下部電極
10A…載置面
11…支持部
20…上部電極
20a…給気孔
21…支持部
30…補助電極
31…支持部
40…給気通路
50…排気通路
100,200…プラズマ処理装置
S…基板
1…真空チャンバー
10…下部電極
10A…載置面
11…支持部
20…上部電極
20a…給気孔
21…支持部
30…補助電極
31…支持部
40…給気通路
50…排気通路
100,200…プラズマ処理装置
Claims (3)
- 基板を有する半導体装置の製造方法であって、
前記基板にプラズマ処理装置を用いてプラズマ処理を施す工程を
備え、
前記プラズマ処理装置は、
前記基板が載置される載置面を有する第1電極と、
前記第1電極と対向して設けられる平板状の第2電極と、
前記第1電極の側方において、前記第1電極の外周に沿って環状に設けられる補助電極と
を有しており、
前記プラズマ処理を施す工程では、
前記第1電極の電位を、前記第2電極の電位に対して負とし、
前記補助電極の電位は、前記第2電極の電位に対して負とする
ことを特徴とする半導体装置の製造方法。 - 前記第1電極と前記第2電極とは、前記載置面に略平行な投影面上において重なり、
前記補助電極は、前記投影面上において、前記第2電極の外側に位置しており、
前記プラズマ処理を施す工程では、
前記補助電極の電位を、前記第1電極の電位に対して負とする
ことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記補助電極は、前記載置面に略平行な投影面上において、前記第2電極の内側に位置しており、
前記プラズマ処理を施す工程では、
前記補助電極の電位を、前記第1電極の電位に対して正とする
ことを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008072490A JP2009231385A (ja) | 2008-03-19 | 2008-03-19 | 半導体装置の製造方法 |
US12/406,153 US20090239383A1 (en) | 2008-03-19 | 2009-03-18 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008072490A JP2009231385A (ja) | 2008-03-19 | 2008-03-19 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009231385A true JP2009231385A (ja) | 2009-10-08 |
Family
ID=41089330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008072490A Withdrawn JP2009231385A (ja) | 2008-03-19 | 2008-03-19 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090239383A1 (ja) |
JP (1) | JP2009231385A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013046286A1 (ja) * | 2011-09-26 | 2013-04-04 | 株式会社島津製作所 | プラズマ成膜装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6500314B1 (en) * | 1996-07-03 | 2002-12-31 | Tegal Corporation | Plasma etch reactor and method |
US7829469B2 (en) * | 2006-12-11 | 2010-11-09 | Tokyo Electron Limited | Method and system for uniformity control in ballistic electron beam enhanced plasma processing system |
-
2008
- 2008-03-19 JP JP2008072490A patent/JP2009231385A/ja not_active Withdrawn
-
2009
- 2009-03-18 US US12/406,153 patent/US20090239383A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013046286A1 (ja) * | 2011-09-26 | 2013-04-04 | 株式会社島津製作所 | プラズマ成膜装置 |
JPWO2013046286A1 (ja) * | 2011-09-26 | 2015-03-26 | 株式会社島津製作所 | プラズマ成膜装置 |
Also Published As
Publication number | Publication date |
---|---|
US20090239383A1 (en) | 2009-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6184441B2 (ja) | イオンビームエッチング装置、およびイオンビーム発生装置 | |
TWI407505B (zh) | Plasma chemical reactor | |
JP6204869B2 (ja) | プラズマ処理装置及びプラズマ処理方法 | |
KR102400032B1 (ko) | 히터 급전 기구 | |
TWI578369B (zh) | Plasma processing device and regulating method of plasma distribution | |
TWI601180B (zh) | Insulation structure for high voltage electrode of ion implantation apparatus, high voltage insulation method, ion source apparatus, and ion implantation apparatus | |
KR102424818B1 (ko) | 플라즈마 처리 장치 및 포커스 링 | |
WO2015085882A1 (zh) | 下电极装置以及等离子体加工设备 | |
JP2011066033A5 (ja) | ||
WO2011102083A1 (ja) | プラズマ処理装置及びプラズマ処理方法 | |
JP2010278362A (ja) | プラズマエッチング装置 | |
JP4517369B2 (ja) | プラズマエッチング装置用シリコンリング | |
CN105789008B (zh) | 等离子体处理装置及等离子体刻蚀方法 | |
CN106548969B (zh) | 夹持装置及半导体加工设备 | |
JP2009231385A (ja) | 半導体装置の製造方法 | |
JP2009228032A (ja) | プラズマ処理方法及びプラズマ処理装置 | |
JP6570971B2 (ja) | プラズマ処理装置およびフォーカスリング | |
JP2018156880A (ja) | プラズマ処理装置 | |
JP2011035026A (ja) | ドライエッチング装置、半導体装置の製造方法、制御リング | |
JP2006331740A (ja) | プラズマプロセス装置 | |
JP2011511471A (ja) | プラズマ処理装置及び方法 | |
JP2009123906A (ja) | プラズマ処理装置 | |
JP2004289003A (ja) | 石英リング、プラズマ処理装置および半導体装置の製造方法 | |
JP2006324603A (ja) | プラズマ処理方法及び装置並びにプラズマcvd方法及び装置 | |
JP2020061454A (ja) | 基板支持アセンブリ、プラズマ処理装置、及びプラズマ処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111222 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120508 |