JP2009229853A

JP2009229853A - 電気泳動表示装置用駆動回路、電気泳動表示装置及びその駆動方法、並びに電子機器

Info

Publication number: JP2009229853A
Application number: JP2008075654A
Authority: JP
Inventors: Hidetoshi Saito; 英俊斎藤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2008-03-24
Filing date: 2008-03-24
Publication date: 2009-10-08
Anticipated expiration: 2028-03-24
Also published as: US8089454B2; JP5266825B2; US20090237383A1; KR20090101842A

Abstract

【課題】電気泳動表示装置において、高品質な画像を表示可能とする。
【解決手段】電気泳動表示装置用駆動回路は、メモリ回路（２５）に対する画像信号を保持するための保持電位（ＶＥＰ）の供給を行う保持電位供給手段と、第１の制御線（９４）に対する第１の画素電位（Ｓ１）の供給を行うと共に第２の制御線（９５）に対する第２の画素電位（Ｓ２）の供給を行う画素電位供給手段（２１０）と、共通電極（２２）に対する共通電位（Ｖｃｏｍ）の供給を行う共通電位供給手段（２２０）と、第１及び第２の画素電位の供給、及び共通電位の供給が停止された後に、保持電位の供給が停止されるように、保持電位供給手段、共通電位供給手段及び画素電位供給手段を制御する制御手段（１０）とを備える。
【選択図】図５

Description

本発明は、電気泳動表示装置用駆動回路、電気泳動表示装置及びその駆動方法、並びに電子機器の技術分野に関する。

この種の電気泳動表示装置は、複数の画素によって次のように表示を行う表示部を有する。各画素では、画素スイッチング素子を介してメモリ回路に画像信号を書き込んだ後、書き込まれた画像信号に応じた画素電位により画素電極が駆動され、共通電極との間に電位差が生じる。これによって画素電極及び共通電極間の電気泳動素子を駆動することにより表示を行う。また、電気泳動素子は一度駆動すれば、電圧を印加し続けなくても駆動後の状態を維持できるという特性を持つため、例えば消費電力を低下させるなどの目的から、駆動後に電圧の印加を停止させる（即ち、ハイインピーダンス状態とする）ことが行われる（例えば特許文献１参照）。

特開２００４−１０２０５４号公報

しかしながら、画素電極及び共通電極をハイインピーダンス状態にすると、その直後において、各電極側へと移動した電気泳動粒子が中心方向（即ち、引き寄せられた電極から離れる方向）に引き戻されるキックバック現象が起こる。キックバック現象においては、例えば表示する画像のコントラストが低下する。よって、上述した技術には、画素電極及び共通電極をハイインピーダンス状態とすることで、画質が低下してしまうおそれがあるという技術的問題点がある。

本発明は、例えば上述した問題点に鑑みなされたものであり、高品質な画像を表示させることが可能な電気泳動表示装置用駆動回路、電気泳動表示装置及びその駆動方法、並びに電子機器を提供することを課題とする。

本発明の電気泳動表示装置用駆動回路は上記課題を解決するために、互いに対向する画素電極及び共通電極間に電気泳動粒子を含む電気泳動素子と、画素スイッチング素子と、該画素スイッチング素子を介して供給される画像信号を保持することが可能なメモリ回路と、該メモリ回路の前記画像信号に基づく出力に応じて、第１及び第２の制御線のいずれかを前記画素電極に電気的に接続するスイッチ回路とが設けられた複数の画素を含む表示部を備えた電気泳動表示装置を駆動する電気泳動表示装置用駆動回路であって、前記メモリ回路に対する前記画像信号を保持するための保持電位の供給を行う保持電位供給手段と、前記第１の制御線に対する第１の画素電位の供給を行うと共に前記第２の制御線に対する前記第１の画素電位と異なる第２の画素電位の供給を行う画素電位供給手段と、前記共通電極に対する共通電位の供給を行う共通電位供給手段と、前記第１及び第２の画素電位の供給、及び前記共通電位の供給が停止された後に、前記保持電位の供給が停止されるように、前記保持電位供給手段、前記共通電位供給手段及び前記画素電位供給手段を制御する制御手段とを備える。

本発明の電気泳動表示装置用駆動回路によれば、その動作時には、電気泳動表示装置の表示部に含まれる複数の画素の各々における画素電極及び共通電極間に画像信号に応じて電圧を印加することにより、画素電極及び共通電極間に設けられた電気泳動素子に含まれる電気泳動粒子を画素電極及び共通電極間で移動させることで、表示部に画像を表示させる。より具体的には、例えばマイクロカプセルである電気泳動素子の内部には、電気泳動粒子として、例えば、負に帯電された複数の白色粒子と正に帯電された複数の黒色粒子とが含まれている。画素電極及び共通電極間に印加される電圧に応じて、負に帯電された複数の白色粒子及び正に帯電された複数の黒色粒子のうち一方が画素電極側に移動（即ち、泳動）し、他方が共通電極側に移動することにより、共通電極側に画像が表示される。

本発明では、上述した画像表示に先立って、例えばデータ線から画素スイッチング素子を介してメモリ回路に画像信号が供給され、該画像信号がメモリ回路に保持される。ここで、メモリ回路は、例えばＳＲＡＭ（Static Random Access Memory）を含んでなり、保持電位保持手段によって保持電位が供給されることにより画像信号を保持可能に構成されている。そして、メモリ回路に保持された画像信号に基づく出力に応じて、スイッチ回路が第１及び第２の制御線のいずれかを画素電極に電気的に接続する。即ち、スイッチ回路は、例えば複数のスイッチング素子を含んでなり、画素電極に電気的に接続される制御線を、メモリ回路からの出力に応じて、第１及び第２の制御線間で切り替える。第１の制御線には、画素電位供給手段によって、第１の画素電位の供給が行われる。よって、第１の制御線に電気的に接続された画素電極には、第１の制御線を介して第１の画素電位が供給される。また、第２の制御線には、画素電位供給手段によって、第１の画素電位と異なる第２の画素電位の供給が行われる。よって、第２の制御線に電気的に接続された画素電極には、第２の制御線を介して第２の画素電位が供給される。画素電極と対向配置された共通電極には、共通電位供給手段によって、共通電位の供給が行われる。これにより、画素電極及び共通電極間には、第１及び第２の画素電位と共通電位との差分が、電圧として印加される。

上述した駆動によれば、電圧を印加して駆動した後の電気泳動素子は、電圧の印加を停止しても駆動後の状態を保持し続けようとする。即ち、電気泳動素子に含まれる電気泳動粒子は、駆動により移動された位置に留まろうとする。つまり、例えば駆動後において第１及び第２の画素電位の供給、共通電位の供給、保持電位の供給等を停止させる（即ち、ハイインピーダンス状態とする）ことで、消費電力を低減させることができる。

本発明では特に、制御手段によって、第１及び第２の画素電位の供給、及び共通電位の供給が停止された後に、保持電位の供給が停止されるように、保持電位供給手段、共通電位供給手段及び画素電位供給手段が制御される。即ち、メモリ回路に対する保持電位の供給は、画素電極や共通電極に対する電位の供給と比べて遅く停止される。仮に、第１及び第２の画素電位の供給、共通電位の供給、保持電位の供給を同時に、或いは保持電流の供給を他の電位の供給と比べて早く停止すると、キックバック現象によって、移動された電気泳動粒子が移動前の状態に戻ろうとしてしまう。キックバック現象が発生すると、例えば表示される画像のコントラスト等が低下しまうおそれがある。

しかるに本発明では特に、上述したように、保持電位の供給は、他の電位の供給と比べて遅く停止される。よって、キックバック現象の発生を確実に低減させることができる。従って、コントラスト等の低下を低減でき、結果的に、表示させる画像の品質を高めることができる。尚、上述したキックバック現象は、例えば電気泳動素子における湿度を制御することでも低減可能とされているが、湿度の制御は定量的に行うことが困難であるため、確実に効果が得られないおそれがある。これに対して本発明は、保持電位の供給を停止させるタイミングを制御すればよいだけなので、比較的簡単な方法でキックバック現象を低減させることが可能である。

以上説明したように、本発明の電気泳動表示装置用駆動回路によれば、簡単な方法で、効果的にキックバック現象を低減することができる。従って、高品質な画像を表示させることが可能である。

本発明の電気泳動表示装置用駆動回路の一態様では、前記制御手段は、前記第１及び第２の画素電位の供給、及び前記共通電位の供給が停止された後であって、前記保持電位の供給が停止される前に、前記保持電位が、前記第１及び第２の画素電位の供給及び前記共通電位の供給の停止時よりも低くなるように、前記保持電位供給手段を制御する。

この態様によれば、第１及び第２の画素電位の供給、及び共通電位の供給が停止された後において、保持電位は、第１及び第２の画素電位の供給及び共通電位の供給の停止時よりも低くなるように制御される。そして、上述したように保持電位が低下させられた後に、保持電位の供給が停止される。即ち、メモリ回路に供給される保持電位は、一旦低下させられた後に停止される。

保持電位は、実際に電気泳動素子を駆動する際（即ち、第１及び第２の画素電位の供給、及び共通電位の供給が行われている際）には、駆動を適切に行うため比較的高い値とされている。しかしながら、第１及び第２の画素電位の供給、及び共通電位の供給が停止されることにより、電気泳動素子の駆動は停止される。このため、第１及び第２の画素電位の供給、及び共通電位の供給が停止された後は、保持電位は高い値でなくともよい。よって、例えば駆動時の保持電位が１５Ｖであった場合、第１及び第２の画素電位の供給、及び共通電位の供給が停止された後に、保持電位を５Ｖ程度まで低下させれば、その差分に応じて消費電力を低くすることができる。

尚、上述したように保持電位を低下させることで、キックバック現象を低減させるという効果が低下してしまうことは殆ど或いは全くなく、例えば、保持電位をスイッチ回路に含まれるスイッチング素子における閾値電圧（即ち、スイッチング制御における閾値となる電圧）まで低下させた場合であっても、確実にキックバック現象を低減させることができる。

本発明の電気泳動表示装置用駆動回路の他の態様では、前記制御手段は、前記第１及び第２の画素電位の供給、及び前記共通電位の供給が停止された時点から少なくとも１００ミリ秒後に、前記保持電位の供給が停止されるように、前記保持電位供給手段、前記共通電位供給手段及び前記画素電位供給手段を制御する。

この態様によれば、保持電位の供給は、第１及び第２の画素電位の供給、及び共通電位の供給が停止された時点から少なくとも１００ミリ秒後に停止される。本願発明者の研究によれば、保持電位の供給の停止を、第１及び第２の画素電位の供給及び共通電位の供給の停止に対して１００ミリ秒以上遅らせれば、キックバック現象の発生は確実に低下するということが判明している。よって、上述したように制御すれば、キックバック現象を低減させ、高品質な画像を表示させることが可能となる。

尚、保持電位は、より好ましくは、第１及び第２の画素電位の供給及び共通電位の供給が停止されてから数秒後に停止される。このように制御すれば、キックバック現象をより効果的に低減させることが可能である。

本発明の電気泳動表示装置は上記課題を解決するために、互いに対向する画素電極及び共通電極間に電気泳動粒子を含む電気泳動素子と、画素スイッチング素子と、該画素スイッチング素子を介して供給される画像信号を保持することが可能なメモリ回路と、該メモリ回路の前記画像信号に基づく出力に応じて、第１及び第２の制御線のいずれかを前記画素電極に電気的に接続するスイッチ回路とが設けられた複数の画素を含む表示部と、前記メモリ回路に対する前記画像信号を保持するための保持電位の供給を行う保持電位供給手段と、前記第１の制御線に対する第１の画素電位の供給を行うと共に前記第２の制御線に対する前記第１の画素電位と異なる第２の画素電位の供給を行う画素電位供給手段と、前記共通電極に対する共通電位の供給を行う共通電位供給手段と、前記第１及び第２の画素電位の供給、及び前記共通電位の供給が停止された後に、前記保持電位の供給が停止されるように、前記保持電位供給手段、前記共通電位供給手段及び前記画素電位供給手段を制御する制御手段とを備える。

本発明の電気泳動表示装置によれば、上述した電気泳動表示装置用駆動回路の場合と同様に、第１及び第２の画素電位の供給、及び共通電位の供給が停止された後において、保持電位が、第１及び第２の画素電位の供給及び共通電位の供給の停止時よりも低くなるように制御される。よって、比較的簡単な方法でキックバック現象を低減させることが可能である。従って、高品質な画像を表示することができる。

本発明の電気泳動表示装置の駆動方法は上記課題を解決するために、互いに対向する画素電極及び共通電極間に電気泳動粒子を含む電気泳動素子と、画素スイッチング素子と、該画素スイッチング素子を介して供給される画像信号を保持することが可能なメモリ回路と、該メモリ回路の前記画像信号に基づく出力に応じて、第１及び第２の制御線のいずれかを前記画素電極に電気的に接続するスイッチ回路とが設けられた複数の画素を含む表示部を備えた電気泳動表示装置を駆動する電気泳動表示装置の駆動方法であって、前記メモリ回路に対する前記画像信号を保持するための保持電位の供給を行う保持電位供給ステップと、前記第１の制御線に対する第１の画素電位の供給を行うと共に前記第２の制御線に対する前記第１の画素電位と異なる第２の画素電位の供給を行う画素電位供給ステップと、前記共通電極に対する共通電位の供給を行う共通電位供給ステップとを含み、前記保持電位供給ステップは、前記第１及び第２の画素電位の供給、及び前記共通電位の供給が停止された後に、前記保持電位の供給を停止する。

本発明の電気泳動表示装置の駆動方法によれば、上述した電気泳動表示装置用駆動回路の場合と同様に、第１及び第２の画素電位の供給、及び共通電位の供給が停止された後において、保持電位が、第１及び第２の画素電位の供給及び共通電位の供給の停止時よりも低くなるように制御される。よって、比較的簡単な方法でキックバック現象を低減させることが可能である。従って、高品質な画像を表示することができる。

本発明の電子機器は上記課題を解決するために、上述した本発明の電気泳動表示装置（但し、その各種態様も含む）を備える。

本発明の電子機器によれば、上述した本発明に係る電気泳動表示装置を具備してなるので、高品質な表示を行うことが可能な、例えば、腕時計、電子ペーパー、電子ノート、携帯電話、携帯用オーディオ機器などの各種電子機器を実現できる。

本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。

以下では、本発明の実施形態について図を参照しつつ説明する。

先ず、本実施形態に係る電気泳動表示装置の全体構成について、図１及び図２を参照して説明する。尚、以下では、本実施形態に係る電気泳動表示装置の構成に加えて、電気泳動表示装置に備えられた本実施形態に係る電気泳動表示装置用駆動回路の構成についても併せて説明する。

図１は、本実施形態に係る電気泳動表示装置の全体構成を示すブロック図である。

図１において、本実施形態に係る電気泳動表示装置１は、表示部３と、コントローラ１０と、走査線駆動回路６０と、データ線駆動回路７０と、電源回路２１０と、共通電位供給回路２２０とを備えている。

表示部３には、ｍ行×ｎ列分の画素２０がマトリクス状（二次元平面的）に配列されている。また、表示部３には、ｍ本の走査線４０（即ち、走査線Ｙ１、Ｙ２、…、Ｙｍ）と、ｎ本のデータ線５０（即ち、データ線Ｘ１、Ｘ２、…、Ｘｎ）とが互いに交差するように設けられている。具体的には、ｍ本の走査線４０は、行方向（即ち、Ｘ方向）に延在し、ｎ本のデータ線５０は、列方向（即ち、Ｙ方向）に延在している。ｍ本の走査線４０とｎ本のデータ線５０との交差に対応して画素２０が配置されている。

コントローラ１０は、走査線駆動回路６０、データ線駆動回路７０、電源回路２１０及び共通電位供給回路２２０の動作を制御する。コントローラ１０は、例えば、クロック信号、スタートパルス等のタイミング信号を各回路に供給する。

走査線駆動回路６０は、コントローラ１０から供給されるタイミング信号に基づいて、走査線Ｙ１、Ｙ２、…、Ｙｍの各々に走査信号をパルス的に順次供給する。

データ線駆動回路７０は、コントローラ１０から供給されるタイミング信号に基づいて、データ線Ｘ１、Ｘ２、…、Ｘｎに画像信号を供給する。画像信号は、高電位レベル（以下「ハイレベル」という。例えば５Ｖ）又は低電位レベル（以下「ローレベル」という。例えば０Ｖ）の２値的なレベルをとる。

電源回路２１０は、高電位電源線９１に高電位電源電位ＶＥＰを供給し、低電位電源線９２に低電位電源電位Ｖｓｓを供給し、第１の制御線９４に第１の画素電位Ｓ１を供給し、第２の制御線９５に第２の画素電位Ｓ２を供給する。尚、ここでは図示を省略するが、高電位電源線９１、低電位電源線９２、第１の制御線９４及び第２の制御線９５の各々は、電気的なスイッチを介して電源回路２１０に電気的に接続されている。

共通電位供給回路２２０は、共通電位線９３に共通電位Ｖｃｏｍを供給する。尚、ここでは図示を省略するが、共通電位線９３は、電気的なスイッチを介して共通電位供給回路２２０に電気的に接続されている。

尚、コントローラ１０、走査線駆動回路６０、データ線駆動回路７０、電源回路２１０及び共通電位供給回路２２０には、各種の信号が入出力されるが、本実施形態と特に関係のないものについては説明を省略する。

図２は、画素の電気的な構成を示す等価回路図である。

図２において、画素２０は、画素スイッチング用トランジスタ２４と、メモリ回路２５と、スイッチ回路１１０と、画素電極２１と、共通電極２２と、電気泳動素子２３とを備えている。

画素スイッチング用トランジスタ２４は、本発明の「画素スイッチング素子」の一例であり、Ｎ型トランジスタで構成されている。画素スイッチング用トランジスタ２４は、そのゲートが走査線４０に電気的に接続されており、そのソースがデータ線５０に電気的に接続されており、そのドレインがメモリ回路２５の入力端子Ｎ１に電気的に接続されている。画素スイッチング用トランジスタ２４は、データ線駆動回路７０（図１参照）からデータ線５０を介して供給される画像信号を、走査線駆動回路６０（図１参照）から走査線４０を介してパルス的に供給される走査信号に応じたタイミングで、メモリ回路２５の入力端子Ｎ１に出力する。

メモリ回路２５は、インバータ回路２５ａ及び２５ｂを有しており、ＳＲＡＭとして構成されている。

インバータ回路２５ａ及び２５ｂは、互いの入力端子に他方の出力端子が電気的に接続されたループ構造を有している。即ち、インバータ回路２５ａの入力端子とインバータ回路２５ｂの出力端子とが互いに電気的に接続され、インバータ回路２５ｂの入力端子とインバータ回路２５ａの出力端子とが互いに電気的に接続されている。インバータ回路２５ａの入力端子が、メモリ回路２５の入力端子Ｎ１として構成されており、インバータ回路２５ａの出力端子が、メモリ回路２５の出力端子Ｎ２として構成されている。

インバータ回路２５ａは、Ｎ型トランジスタ２５ａ１及びＰ型トランジスタ２５ａ２を有している。Ｎ型トランジスタ２５ａ１及びＰ型トランジスタ２５ａ２のゲートは、メモリ回路２５の入力端子Ｎ１に電気的に接続されている。Ｎ型トランジスタ２５ａ１のソースは、低電位電源電位Ｖｓｓが供給される低電位電源線９２に電気的に接続されている。Ｐ型トランジスタ２５ａ２のソースは、本発明の「保持電位」の一例である、高電位電源電位ＶＥＰが供給される高電位電源線９１に電気的に接続されている。Ｎ型トランジスタ２５ａ１及びＰ型トランジスタ２５ａ２のドレインは、メモリ回路２５の出力端子Ｎ２に電気的に接続されている。

インバータ回路２５ｂは、Ｎ型トランジスタ２５ｂ１及びＰ型トランジスタ２５ｂ２を有している。Ｎ型トランジスタ２５ｂ１及びＰ型トランジスタ２５ｂ２のゲートは、メモリ回路２５の出力端子Ｎ２に電気的に接続されている。Ｎ型トランジスタ２５ｂ１のソースは、低電位電源電位Ｖｓｓが供給される低電位電源線９２に電気的に接続されている。Ｐ型トランジスタ２５ｂ２のソースは、高電位電源電位ＶＥＰが供給される高電位電源線９１に電気的に接続されている。Ｎ型トランジスタ２５ｂ１及びＰ型トランジスタ２５ｂ２のドレインは、メモリ回路２５の入力端子Ｎ１に電気的に接続されている。

メモリ回路２５は、その入力端子Ｎ１にハイレベルの画像信号が入力されると、その出力端子Ｎ２から低電位電源電位Ｖｓｓを出力し、その入力端子Ｎ１にローレベルの画像信号が入力されると、その出力端子Ｎ２から高電位電源電位ＶＥＰを出力する。即ち、メモリ回路２５は、入力された画像信号がハイレベルであるかローレベルであるかに応じて、低電位電源電位Ｖｓｓ又は高電位電源電位ＶＥＰを出力する。言い換えれば、メモリ回路２５は、入力された画像信号を、低電位電源電位Ｖｓｓ又は高電位電源電位ＶＥＰとして記憶可能に構成されている。

高電位電源線９１及び低電位電源線９２は、電源回路２１０からそれぞれ高電位電源電位ＶＥＰ及び低電位電源電位Ｖｓｓが供給可能に構成されている。高電位電源線９１は、スイッチ９１ｓを介して電源回路２１０に電気的に接続されており、低電位電源線９２は、スイッチ９２ｓを介して電源回路２１０に電気的に接続されている。スイッチ９１ｓ及び９２ｓは、コントローラ１０によってオン状態とオフ状態とが切り替えられるように構成されている。スイッチ９１ｓがオン状態とされることで、高電位電源線９１と電源回路２１０とが電気的に接続され、スイッチ９１ｓがオフ状態とされることで、高電位電源線９１は電気的に切断されたハイインピーダンス状態とされる。スイッチ９２ｓがオン状態とされることで、低電位電源線９２と電源回路２１０とが電気的に接続され、スイッチ９２ｓがオフ状態とされることで、低電位電源線９２は電気的に切断されたハイインピーダンス状態とされる。即ち、コントローラ１０は、本発明の「制御手段」の一例としての機能を有している。

スイッチ回路１１０は、第１のトランスミッションゲート１１１及び第２のトランスミッションゲート１１２を備えている。

第１のトランスミッションゲート１１１は、Ｐ型トランジスタ１１１ｐ及びＮ型トランジスタ１１１ｎを備えている。Ｐ型トランジスタ１１１ｐ及びＮ型トランジスタ１１１ｎのソースは、第１の制御線９４に電気的に接続されている。Ｐ型トランジスタ１１１ｐ及びＮ型トランジスタ１１１ｎのドレインは、画素電極２１に電気的に接続されている。Ｐ型トランジスタ１１１ｐのゲートは、メモリ回路２５の入力端子Ｎ１に電気的に接続されており、Ｎ型トランジスタ１１１ｎのゲートは、メモリ回路２５の出力端子Ｎ２に電気的に接続されている。

第２のトランスミッションゲート１１２は、Ｐ型トランジスタ１１２ｐ及びＮ型トランジスタ１１２ｎを備えている。Ｐ型トランジスタ１１２ｐ及びＮ型トランジスタ１１２ｎのソースは、第２の制御線９５に電気的に接続されている。Ｐ型トランジスタ１１２ｐ及びＮ型トランジスタ１１２ｎのドレインは、画素電極２１に電気的に接続されている。Ｐ型トランジスタ１１２ｐのゲートは、メモリ回路２５の出力端子Ｎ２に電気的に接続されており、Ｎ型トランジスタ１１２ｎのゲートは、メモリ回路２５の入力端子Ｎ１に電気的に接続されている。

スイッチ回路１１０は、メモリ回路２５に入力される画像信号に応じて、第１の制御線９４及び第２の制御線９５のいずれか一方の制御線を択一的に選択して、その一方の制御線を画素電極２１に電気的に接続する。

具体的には、メモリ回路２５の入力端子Ｎ１にハイレベルの画像信号が入力されると、メモリ回路２５からＮ型トランジスタ１１１ｎ及びＰ型トランジスタ１１２ｐのゲートに低電位電源電位Ｖｓｓが出力されると共に、Ｐ型トランジスタ１１１ｐ及びＮ型トランジスタ１１２ｎのゲートに高電位電源電位ＶＥＰが出力されることにより、第２のトランスミッションゲート１１２を構成するＰ型トランジスタ１１２ｐ及びＮ型トランジスタ１１２ｎのみがオン状態となり、第１のトランスミッションゲート１１１を構成するＰ型トランジスタ１１１ｐ及びＮ型トランジスタ１１１ｎはオフ状態となる。一方、メモリ回路２５の入力端子Ｎ１にローレベルの画像信号が入力されると、メモリ回路２５からＮ型トランジスタ１１１ｎ及びＰ型トランジスタ１１２ｐのゲートに高電位電源電位ＶＥＰが出力されると共に、Ｐ型トランジスタ１１１ｐ及びＮ型トランジスタ１１２ｎのゲートに低電位電源電位Ｖｓｓが出力されることにより、第１のトランスミッションゲート１１１を構成するＰ型トランジスタ１１１ｐ及びＮ型トランジスタ１１１ｎのみがオン状態となり、第２のトランスミッションゲート１１２を構成するＰ型トランジスタ１１２ｐ及びＮ型トランジスタ１１２ｎはオフ状態となる。つまり、メモリ回路２５の入力端子Ｎ１にハイレベルの画像信号が入力された場合には、第２のトランスミッションゲート１１２のみがオン状態となり、一方、メモリ回路２５の入力端子Ｎ１にローレベルの画像信号が入力された場合には、第１のトランスミッションゲート１１１のみがオン状態となる。

第１の制御線９４及び第２の制御線９５は、電源回路２１０からそれぞれ第１の画素電位Ｓ１及び第２の画素電位Ｓ２が供給可能に構成されている。第１の制御線９４は、スイッチ９４ｓを介して電源回路２１０に電気的に接続されており、第２の制御線９５は、スイッチ９５ｓを介して電源回路２１０に電気的に接続されている。スイッチ９４ｓ及び９５ｓは、コントローラ１０によってオン状態とオフ状態とが切り替えられるように構成されている。スイッチ９４ｓがオン状態とされることで、第１の制御線９４と電源回路２１０とが電気的に接続され、スイッチ９４ｓがオフ状態とされることで、第１の制御線９４は電気的に切断されたハイインピーダンス状態とされる。スイッチ９５ｓがオン状態とされることで、第２の制御線９５と電源回路２１０とが電気的に接続され、スイッチ９５ｓがオフ状態とされることで、第２の制御線９５は電気的に切断されたハイインピーダンス状態とされる。

複数の画素２０の各々の画素電極２１は、スイッチ回路１１０によって画像信号に応じて択一的に選択された制御線９４又は９５に電気的に接続される。その際、複数の画素２０の各々の画素電極２１は、スイッチ９４ｓ又は９５ｓのオンオフ状態に応じて、電源回路２１０から第１の画素電位Ｓ１又は第２の画素電位Ｓ２が供給される、或いはハイインピーダンス状態とされる。

より具体的には、ローレベルの画像信号が供給される画素２０については、第１のトランスミッションゲート１１１のみがオン状態となり、その画素２０の画素電極２１は、第１の制御線９４に電気的に接続され、スイッチ９４ｓのオンオフ状態に応じて電源回路２１０から第１の画素電位Ｓ１が供給され、又は、ハイインピーダンス状態とされる。一方、ハイレベルの画像信号が供給される画素２０については、第２のトランスミッションゲート１１２のみがオン状態となり、その画素２０の画素電極２１は、第２の制御線９５に電気的に接続され、スイッチ９５ｓのオンオフ状態に応じて電源回路２１０から第２の画素電位Ｓ２が供給され、又は、ハイインピーダンス状態とされる。

画素電極２１は、電気泳動素子２３を介して共通電極２２と互いに対向するように配置されている。

共通電極２２は、共通電位Ｖｃｏｍが供給される共通電位線９３に電気的に接続されている。共通電位線９３は、共通電位供給回路２２０から共通電位Ｖｃｏｍが供給可能に構成されている。共通電位線９３は、スイッチ９３ｓを介して共通電位供給回路２２０に電気的に接続されている。スイッチ９３ｓは、コントローラ１０によってオン状態とオフ状態とが切り替えられるように構成されている。スイッチ９３ｓがオン状態とされることで、共通電位線９３と共通電位供給回路２２０とが電気的に接続され、スイッチ９３ｓがオフ状態とされることで、共通電位線９３は電気的に切断されたハイインピーダンス状態とされる。

電気泳動素子２３は、電気泳動粒子をそれぞれ含んでなる複数のマイクロカプセルから構成されている。

次に、本実施形態に係る電気泳動表示装置の表示部の具体的な構成について、図３及び図４を参照して説明する。

図３は、本実施形態に係る電気泳動表示装置の表示部の部分断面図である。

図３において、表示部３は、素子基板２８と対向基板２９との間に電気泳動素子２３が挟持される構成となっている。尚、本実施形態では、対向基板２９側に画像を表示することを前提として説明する。

素子基板２８は、例えばガラスやプラスチック等からなる基板である。素子基板２８上には、ここでは図示を省略するが、図２を参照して上述した画素スイッチング用トランジスタ２４、メモリ回路２５、スイッチ回路１１０、走査線４０、データ線５０、高電位電源線９１、低電位電源線９２、共通電位線９３、第１の制御線９４、第２の制御線９５等が作り込まれた積層構造が形成されている。この積層構造の上層側に複数の画素電極２１がマトリクス状に設けられている。

対向基板２９は、例えばガラスやプラスチック等からなる透明な基板である。対向基板２９における素子基板２８との対向面上には、共通電極２２が複数の画素電極９ａと対向してベタ状に形成されている。共通電極２２は、例えばマグネシウム銀（ＭｇＡｇ）、インジウム・スズ酸化物（ＩＴＯ）、インジウム・亜鉛酸化物（ＩＺＯ）等の透明導電材料から形成されている。

電気泳動素子２３は、電気泳動粒子をそれぞれ含んでなる複数のマイクロカプセル８０から構成されており、例えば樹脂等からなるバインダー３０及び接着層３１によって素子基板２８及び対向基板２９間で固定されている。尚、本実施形態に係る電気泳動表示装置１は、製造プロセスにおいて、電気泳動素子２３が予め対向基板２９側にバインダー３０によって固定されてなる電気泳動シートが、別途製造された、画素電極２１等が形成された素子基板２８側に接着層３１によって接着されている。

マイクロカプセル８０は、画素電極２１及び共通電極２２間に挟持され、１つの画素２０内に（言い換えれば、１つの画素電極２１に対して）１つ又は複数配置されている。

図４は、マイクロカプセルの構成を示す模式図である。尚、図４では、マイクロカプセルの断面を模式的に示している。

図４において、マイクロカプセル８０は、被膜８５の内部に分散媒８１と、複数の白色粒子８２と、複数の黒色粒子８３とが封入されてなる。マイクロカプセル８０は、例えば、５０ｕｍ程度の粒径を有する球状に形成されている。尚、白色粒子８２及び黒色粒子８３は、本発明に係る「電気泳動粒子」の一例である。

被膜８５は、マイクロカプセル８０の外殻として機能し、ポリメタクリル酸メチル、ポリメタクリル酸エチル等のアクリル樹脂、ユリア樹脂、アラビアガム等の透光性を有する高分子樹脂から形成されている。

分散媒８１は、白色粒子８２及び黒色粒子８３をマイクロカプセル８０内（言い換えれば、被膜８５内）に分散させる媒質である。分散媒８１としては、水や、メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブ等のアルコール系溶媒、酢酸エチル、酢酸ブチル等の各種エステル類、アセトン、メチルエチルケトン、メチルイソブチルケトン等のケトン類、ペンタン、ヘキサン、オクタン等の脂肪族炭化水素、シクロヘキサン、メチルシクロヘキサン等の脂環式炭化水素、ベンゼン、トルエンや、キシレン、ヘキシルベンゼン、へブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼン等の長鎖アルキル基を有するベンゼン類等の芳香族炭化水素、塩化メチレン、クロロホルム、四塩化炭素、１、２−ジクロロエタン等のハロゲン化炭化水素、カルボン酸塩やその他の油類を単独で又は混合して用いることができる。また、分散媒８１には、界面活性剤が配合されてもよい。

白色粒子８２は、例えば、二酸化チタン、亜鉛華（酸化亜鉛）、三酸化アンチモン等の白色顔料からなる粒子（高分子或いはコロイド）であり、例えば負に帯電されている。

黒色粒子８３は、例えば、アニリンブラック、カーボンブラック等の黒色顔料からなる粒子（高分子或いはコロイド）であり、例えば正に帯電されている。

このため、白色粒子８２及び黒色粒子８３は、画素電極２１と共通電極２２との間の電位差によって発生する電場によって、分散媒８１中を移動することができる。

これらの顔料には、必要に応じ、電解質、界面活性剤、金属石鹸、樹脂、ゴム、油、ワニス、コンパウンド等の粒子からなる荷電制御剤、チタン系カップリング剤、アルミニウム系カップリング剤、シラン系カップリング剤等の分散剤、潤滑剤、安定化剤等を添加することができる。

図３及び図４において、画素電極２１と共通電極２２との間に、相対的に共通電極２２の電位が高くなるように電圧が印加された場合には、正に帯電された黒色粒子８３はクーロン力によってマイクロカプセル８０内で画素電極２１側に引き寄せられると共に、負に帯電された白色粒子８２はクーロン力によってマイクロカプセル８０内で共通電極２２側に引き寄せられる。この結果、マイクロカプセル８０内の表示面側（即ち、共通電極２２側）に白色粒子８２が集まることで、表示部３の表示面にこの白色粒子８２の色（即ち、白色）を表示することができる。逆に、画素電極２１と共通電極２２との間に、相対的に画素電極２１の電位が高くなるように電圧が印加された場合には、負に帯電された白色粒子８２がクーロン力によって画素電極２１側に引き寄せられると共に、正に帯電された黒色粒子８３はクーロン力によって共通電極２２側に引き寄せられる。この結果、マイクロカプセル８０の表示面側に黒色粒子８３が集まることで、表示部３の表示面にこの黒色粒子８３の色（即ち、黒色）を表示することができる。

更に、画素電極２１及び共通電極２２間における白色粒子８２及び黒色粒子８３の分布状態によって、白色と黒色との中間階調である、ライトグレー、グレー、ダークグレー等の灰色を表示することができる。例えば、画素電極２１と共通電極２２との間に相対的に画素電極２１の電位が高くなるように電圧を印加することで、マイクロカプセル８０の表示面側に黒色粒子８３を集めると共に画素電極２１側に白色粒子８２を集めた後に、表示すべき中間階調に応じた所定期間だけ、画素電極２１と共通電極２２との間に相対的に共通電極２２の電位が高くなるように電圧を印加することで、マイクロカプセル８０の表示面側に白色粒子８２を所定量だけ移動させると共に画素電極２１側に黒色粒子８３を所定量だけ移動させる。この結果、表示部３の表示面に白色と黒色との中間階調である灰色を表示することができる。

尚、白色粒子８２、黒色粒子８３に用いる顔料を、例えば赤色、緑色、青色等の顔料に代えることによって、赤色、緑色、青色等を表示することができる。

次に、上述した電気泳動表示装置に備えられた電気泳動表示装置用駆動回路の動作について、図５から図１０を参照して説明する。

図５は、本実施形態に係る電気泳動表示装置用駆動回路における、時系列的な電位変動を示すタイミングチャート（その１）である。尚、図５では、ハイインピーダンス状態を「Ｈｉ−Ｚ」として記載している。

図５に示すように、本実施形態に係る電気泳動表示装置用駆動回路は、データ転送期間（即ち、画像信号がデータ線Ｘから画素スイッチング用トランジスタ２４を介してメモリ回路２５に入力される期間）において、メモリ回路２５に高電位電源線９１を介して、高電位電源ＶＥＰとして電位ＬＶ（例えば５Ｖ）を供給する。この電位ＬＶによって、メモリ回路２５は画像信号を保持する。また、スイッチ９３ｓ、９４ｓ及び９５ｓが開かれることにより、第１の画素電位Ｓ１、第２の画素電位Ｓ２及び共通電位Ｖｃｏｍの供給は停止されている。即ち、画素電極２１及び共通電極２２はハイインピーダンス状態とされている。

続く駆動期間（即ち、画素電極２１に第１の画素電位Ｓ１又は第２の画素電位Ｓ２が書き込まれる期間、つまり、画素電極２１及び共通電極２２間に電圧が印加されることにより電気泳動素子２３が移動する期間）においては、メモリ回路２５からの出力電位を高めるため、高電位電源ＶＥＰが電位ＬＶより高い電位ＨＶ（例えば１５Ｖ）とされる。また、スイッチ９４ｓ及び９５ｓが閉じられ、第１の制御線９４には第１の画素電位Ｓ１である電位ＨＩ（例えば１５Ｖ）が供給され、第２の制御線９５には第２の画素電位Ｓ２である電位ＬＯ（例えば０Ｖ）が供給される。画素電極２１は、第１の制御線９４及び第２の制御線９５のうちメモリ回路２５からの出力に応じてスイッチ回路２５により選択された一方の制御線に電気的に接続される。よって、画素電極２１には、電位ＨＩ又は電位ＬＯのうちいずれかの電位が供給される。更に、スイッチ９３ｓが閉じられ、共通電位線９３を介して共通電位Ｖｃｏｍが共通電極２２に供給される。尚、本実施形態では、共通電位Ｖｃｏｍの電位の値が所定期間毎に変動するような駆動（所謂、コモン振り駆動）が行われている。但し、コモン振り駆動は、あくまで駆動方法の一例であり、例えば共通電位Ｖｃｏｍは一定の電位であっても構わない。

駆動期間が終わると、再びスイッチ９３ｓ、９４ｓ及び９５ｓが開かれ、第１の画素電位Ｓ１、第２の画素電位Ｓ２及び共通電位Ｖｃｏｍの供給が停止される。ここで、図示した各電位のうち高電位電源ＶＥＰだけは供給が停止されない。高電位電源ＶＥＰは、第１の画素電位Ｓ１、第２の画素電位Ｓ２及び共通電位Ｖｃｏｍの供給が停止された後も電位ＨＶで維持され、遅延期間ｄが経過した後に供給が停止される。遅延期間ｄは、例えば１００ミリ秒以上、好ましくは数秒程度の期間として設定される。

図６は、実施形態に係る電気泳動表示装置及び比較例に係る電気泳動表示装置における電気泳動素子の白表示を行う際の反射率の変化を示すグラフであり、図７は、実施形態に係る電気泳動表示装置及び比較例に係る電気泳動表示装置における電気泳動素子の表示を行う際の反射率の変化を示すグラフである。尚、グラフ中の実線は、上述した駆動による電気泳動素子８０における反射率（即ち階調）の変化を示している。また点線は、駆動期間後に、第１の画素電位Ｓ１、第２の画素電位Ｓ２、共通電位Ｖｃｏｍ及び高電位電源ＶＥＰを同時に停止させた場合の反射率の変化を示している。

図６及び図７において、点線のグラフによって示されるように、比較例に係る駆動では、駆動期間が終了した直後（即ち、各電位を停止させた直後）に、階調が大きく変化している。これは、駆動によって移動された電気泳動粒子８２及び８３が元の位置に戻ろうとするキックバック現象に起因している。キックバック現象が発生すると、図６に示すように白表示においては反射率が低下し、図７に示すように黒表示においては反射率が上昇する。よって、表示部３において表示される画像のコントラストは低下する。

一方、実線のグラフで示されるように、本実施形態に係る駆動では、駆動期間が終了した後に、高電位電源ＶＥＰを約３秒間保持している。これにより、キックバック現象が低減され、反射率は上述した比較例のように大きく変化しない。よって、白表示における反射率は高いまま維持され、より白らしく表示される。また黒表示における反射率は低いまま維持され、より黒らしく表示される。従って、コントラストが低下してしまうことを低減することができる。

尚、本実施形態と比較例との反射率の差である反射率差ｖ１（即ち、白表示における反射率差）及び反射率差ｖ２（即ち、黒表示における反射率差）の関係は、ｖ１＞ｖ２となる。即ち、本実施形態に係る効果は、白表示においてより顕著に発揮される。

図８は、本実施形態に係る電気泳動表示装置用駆動回路における、時系列的な電位変動を示すタイミングチャート（その２）であり、図９は、本実施形態に係る電気泳動表示装置用駆動回路における、時系列的な電位変動を示すタイミングチャート（その３）である。

図８及び図９において、例えば第１の画素電位Ｓ１及び第２の画素電位Ｓ２の供給停止と、共通電位Ｖｃｏｍの供給停止は、同時でなくともよい。即ち、図８に示すように、第１の画素電位Ｓ１及び第２の画素電位Ｓ２の供給が停止された後で、共通電位Ｖｃｏｍの供給が停止されるようにしてもよいし、図９に示すように、共通電位Ｖｃｏｍの供給が停止された後で、第１の画素電位Ｓ１及び第２の画素電位Ｓ２の供給が停止されるようにしてもよい。いずれの場合も、第１の画素電位Ｓ１、第２の画素電位Ｓ２及び共通電位Ｖｃｏｍの３つの電位の供給が停止されてから、遅延期間ｄ経過後に高電位電源ＶＥＰの供給を停止するようにすれば、キックバック現象を低減することが可能である。言い換えれば、画素電位Ｓ１、第２の画素電位Ｓ２、共通電位Ｖｃｏｍ、高電位電源ＶＥＰの４つの電位のうち、高電位電源ＶＥＰが最後に停止されるようにすれば本実施形態に係る効果は得られる。

図１０は、本実施形態に係る電気泳動表示装置用駆動回路における、時系列的な電位変動を示すタイミングチャート（その４）である。

図１０に示すように、高電位電源ＶＥＰは、遅延期間ｄにおいて電位ＨＶより低い電位ＬＶとされてもよい。即ち、高電位電源ＶＥＰは、駆動期間が終了した際に低い電位となるように制御されてもよい。遅延期間ｄにおいて供給される高電位電源ＶＥＰは、上述したようにキックバック現象を低減するためのものであり、例えば画像信号を保持したり出力したりするような、画像を表示させるための駆動に係るものではない。よって、高電位電源ＶＥＰを低くしたとしても、それによる表示部３に表示されている画像への悪影響はない。従って、高電位電源ＶＥＰを低い電位とすることで、消費電力を低減することができる。

以上説明したように、本実施形態に係る電気泳動表示装置用駆動回路及び電気泳動表示装置の駆動方法によれば、簡単な方法で、効果的にキックバック現象を低減することができる。従って、高品質な画像を表示させることが可能である。

尚、高電位電源ＶＥＰの供給を最後に停止するように駆動することによって、キックバック現象が低減される原理については現時点で完全に解明されていないが、発明者等は、前述した図６，７のグラフに示した事例を含む複数の検証実験を行い、当該実験データに基づいて本発明を創出したものである。

次に、上述した電気泳動表示装置を適用した電子機器について、図１１及び図１２を参照して説明する。以下では、上述した電気泳動表示装置を電子ペーパー及び電子ノートに適用した場合を例にとる。

図１１は、電子ペーパー１４００の構成を示す斜視図である。

図１１に示すように、電子ペーパー１４００は、上述した実施形態に係る電気泳動表示装置を表示部１４０１として備えている。電子ペーパー１４００は可撓性を有し、従来の紙と同様の質感及び柔軟性を有する書き換え可能なシートからなる本体１４０２を備えて構成されている。

図１２は、電子ノート１５００の構成を示す斜視図である。

図１２に示すように、電子ノート１５００は、図１１で示した電子ペーパー１４００が複数枚束ねられ、カバー１５０１に挟まれているものである。カバー１５０１は、例えば外部の装置から送られる表示データを入力するための表示データ入力手段（図示せず）を備える。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容の変更や更新を行うことができる。

上述した電子ペーパー１４００及び電子ノート１５００は、上述した実施形態に係る電気泳動表示装置を備えるので、高品質な画像表示を行うことが可能である。

尚、これらの他に、腕時計、携帯電話、携帯用オーディオ機器などの電子機器の表示部に、上述した本実施形態に係る電気泳動表示装置を適用することができる。

本発明は、上述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気泳動表示装置用駆動回路、電気泳動表示装置及びその駆動方法、並びに電子機器もまた本発明の技術的範囲に含まれるものである。

実施形態に係る電気泳動表示パネルの全体構成を示すブロック図である。画素の電気的な構成を示す等価回路図である。実施形態に係る電気泳動表示パネルの表示部の部分断面図である。マイクロカプセルの構成を示す模式図である。実施形態に係る電気泳動表示装置用駆動回路における、時系列的な電位変動を示すタイミングチャート（その１）である。実施形態に係る電気泳動表示装置及び比較例に係る電気泳動表示装置における電気泳動素子の白表示を行う際の反射率の変化を示すグラフである。実施形態に係る電気泳動表示装置及び比較例に係る電気泳動表示装置における電気泳動素子の黒表示を行う際の反射率の変化を示すグラフである。実施形態に係る電気泳動表示装置用駆動回路における、時系列的な電位変動を示すタイミングチャート（その２）である。実施形態に係る電気泳動表示装置用駆動回路における、時系列的な電位変動を示すタイミングチャート（その３）である。実施形態に係る電気泳動表示装置用駆動回路における、時系列的な電位変動を示すタイミングチャート（その４）である。電気泳動表示装置を適用した電子機器の一例たる電子ペーパーの構成を示す斜視図である。電気泳動表示装置を適用した電子機器の一例たる電子ノートの構成を示す斜視図である。

符号の説明

１０…コントローラ２０…画素、２１…画素電極、２２…共通電極、２３…電気泳動素子、２４…画素スイッチング用トランジスタ、２５…メモリ回路、２８…素子基板、２９…対向基板、８０…マイクロカプセル、８２…白色粒子、８３…黒色粒子、１１０…スイッチ回路、２１０…共通電位供給回路、２２０…電源回路

Claims

互いに対向する画素電極及び共通電極間に電気泳動粒子を含む電気泳動素子と、画素スイッチング素子と、該画素スイッチング素子を介して供給される画像信号を保持することが可能なメモリ回路と、該メモリ回路の前記画像信号に基づく出力に応じて、第１及び第２の制御線のいずれかを前記画素電極に電気的に接続するスイッチ回路とが設けられた複数の画素を含む表示部を備えた電気泳動表示装置を駆動する電気泳動表示装置用駆動回路であって、
前記メモリ回路に対する前記画像信号を保持するための保持電位の供給を行う保持電位供給手段と、
前記第１の制御線に対する第１の画素電位の供給を行うと共に前記第２の制御線に対する前記第１の画素電位と異なる第２の画素電位の供給を行う画素電位供給手段と、
前記共通電極に対する共通電位の供給を行う共通電位供給手段と、
前記第１及び第２の画素電位の供給、及び前記共通電位の供給が停止された後に、前記保持電位の供給が停止されるように、前記保持電位供給手段、前記共通電位供給手段及び前記画素電位供給手段を制御する制御手段と
を備えることを特徴とする電気泳動表示装置用駆動回路。
前記制御手段は、前記第１及び第２の画素電位の供給、及び前記共通電位の供給が停止された後であって、前記保持電位の供給が停止される前に、前記保持電位が、前記第１及び第２の画素電位の供給及び前記共通電位の供給の停止時よりも低くなるように、前記保持電位供給手段を制御することを特徴とする請求項１に記載の電気泳動表示装置用駆動回路。
前記制御手段は、前記第１及び第２の画素電位の供給、及び前記共通電位の供給が停止された時点から少なくとも１００ミリ秒後に、前記保持電位の供給が停止されるように、前記保持電位供給手段、前記共通電位供給手段及び前記画素電位供給手段を制御することを特徴とする請求項１又は２に記載の電気泳動表示装置用駆動回路。
互いに対向する画素電極及び共通電極間に電気泳動粒子を含む電気泳動素子と、画素スイッチング素子と、該画素スイッチング素子を介して供給される画像信号を保持することが可能なメモリ回路と、該メモリ回路の前記画像信号に基づく出力に応じて、第１及び第２の制御線のいずれかを前記画素電極に電気的に接続するスイッチ回路とが設けられた複数の画素を含む表示部と、
前記メモリ回路に対する前記画像信号を保持するための保持電位の供給を行う保持電位供給手段と、
前記第１の制御線に対する第１の画素電位の供給を行うと共に前記第２の制御線に対する前記第１の画素電位と異なる第２の画素電位の供給を行う画素電位供給手段と、
前記共通電極に対する共通電位の供給を行う共通電位供給手段と、
前記第１及び第２の画素電位の供給、及び前記共通電位の供給が停止された後に、前記保持電位の供給が停止されるように、前記保持電位供給手段、前記共通電位供給手段及び前記画素電位供給手段を制御する制御手段と
を備えることを特徴とする電気泳動表示装置。
互いに対向する画素電極及び共通電極間に電気泳動粒子を含む電気泳動素子と、画素スイッチング素子と、該画素スイッチング素子を介して供給される画像信号を保持することが可能なメモリ回路と、該メモリ回路の前記画像信号に基づく出力に応じて、第１及び第２の制御線のいずれかを前記画素電極に電気的に接続するスイッチ回路とが設けられた複数の画素を含む表示部を備えた電気泳動表示装置を駆動する電気泳動表示装置の駆動方法であって、
前記メモリ回路に対する前記画像信号を保持するための保持電位の供給を行う保持電位供給ステップと、
前記第１の制御線に対する第１の画素電位の供給を行うと共に前記第２の制御線に対する前記第１の画素電位と異なる第２の画素電位の供給を行う画素電位供給ステップと、
前記共通電極に対する共通電位の供給を行う共通電位供給ステップと
を含み、
前記保持電位供給ステップは、前記第１及び第２の画素電位の供給、及び前記共通電位の供給が停止された後に、前記保持電位の供給を停止する
ことを特徴とする電気泳動表示装置の駆動方法。
請求項４に記載の電気泳動表示装置を備えることを特徴とする電子機器。