JP2009219909A - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP2009219909A
JP2009219909A JP2009160159A JP2009160159A JP2009219909A JP 2009219909 A JP2009219909 A JP 2009219909A JP 2009160159 A JP2009160159 A JP 2009160159A JP 2009160159 A JP2009160159 A JP 2009160159A JP 2009219909 A JP2009219909 A JP 2009219909A
Authority
JP
Japan
Prior art keywords
game
game control
power
ball
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009160159A
Other languages
Japanese (ja)
Other versions
JP2009219909A5 (en
JP4689738B2 (en
Inventor
Shohachi Ugawa
詔八 鵜川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sankyo Co Ltd
Original Assignee
Sankyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sankyo Co Ltd filed Critical Sankyo Co Ltd
Priority to JP2009160159A priority Critical patent/JP4689738B2/en
Publication of JP2009219909A publication Critical patent/JP2009219909A/en
Publication of JP2009219909A5 publication Critical patent/JP2009219909A5/ja
Application granted granted Critical
Publication of JP4689738B2 publication Critical patent/JP4689738B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a game machine for surely executing all processing programs configuring a game control program. <P>SOLUTION: When power to the game machine is supplied, in a main processing, whether or not it is restoration from a power failure is confirmed first. Thereafter, in the main processing, the processing is shifted to a loop processing of confirming the monitoring of voltage abnormality and the monitoring of a timer interruption flag. When the decline of a power supply voltage is detected, a power failure occurrence processing is executed. When the timer interruption flag is set, a game control processing is started. Since the next decision of the timer interruption flag is not performed until all the game control processes are executed, execution completion of all of the respective processes in the game control processing is guaranteed. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、遊技者の操作に応じて遊技が行われるパチンコ遊技機やコイン遊技機等の遊技機に関し、特に、遊技盤における遊技領域において遊技者の操作に応じて遊技が行われる遊技機に関する。   The present invention relates to a gaming machine such as a pachinko gaming machine or a coin gaming machine in which a game is performed in accordance with a player's operation, and more particularly to a gaming machine in which a game is performed in accordance with a player's operation in a gaming area on a gaming board. .

遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。   As a gaming machine, a game medium such as a game ball is launched into a game area by a launching device, and when a game medium wins a prize area such as a prize opening provided in the game area, a predetermined number of prize balls are paid out to the player. There is something to be done. Further, a variable display unit capable of changing the display state is provided, and is configured to give a predetermined game value to the player when the display result of the variable display unit becomes a predetermined specific display mode There is.

特別図柄を表示する可変表示部の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当り」という。なお、遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることである。   The display result of the variable display unit that displays the special symbol is a combination of a specific display mode that is determined in advance. Note that the game value is the right that the state of the variable winning ball device provided in the gaming area of the gaming machine is advantageous for a player who is likely to win a ball, or the advantageous state for a player. It is to generate.

大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。そして、各開放期間において、所定個(例えば10個)の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数(例えば16ラウンド)に固定されている。なお、各開放について開放時間(例えば29.5秒)が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。また、大入賞口が閉成した時点で所定の条件(例えば、大入賞口内に設けられているVゾーンへの入賞)が成立していない場合には、大当り遊技状態は終了する。   When the big hit occurs, for example, the big winning opening is opened a predetermined number of times, and the game shifts to a big hit gaming state where the hit ball is easy to win. And in each open period, if there is a prize for a predetermined number (for example, 10) of the big prize opening, the big prize opening is closed. And the number of times the special winning opening is opened is fixed to a predetermined number (for example, 16 rounds). An opening time (for example, 29.5 seconds) is determined for each opening, and even if the number of winnings does not reach a predetermined number, the big winning opening is closed when the opening time elapses. Further, when a predetermined condition (for example, winning in the V zone provided in the big prize opening) is not established at the time when the big prize opening is closed, the big hit gaming state is ended.

また、「大当り」の組合せ以外の表示態様の組合せのうち、複数の可変表示部の表示結果のうちの一部が未だに導出表示されていない段階において、既に表示結果が導出表示されている可変表示部の表示態様が特定の表示態様の組合せとなる表示条件を満たしている状態を「リーチ」という。そして、可変表示部に可変表示される識別情報の表示結果が「リーチ」となる条件を満たさない場合には「はずれ」となり、可変表示状態は終了する。遊技者は、大当りをいかにして発生させるかを楽しみつつ遊技を行う。   In addition, among the combinations of display modes other than the “big hit” combination, the variable display in which the display result has already been derived and displayed at the stage where some of the display results of the plurality of variable display units have not yet been derived and displayed. A state in which the display mode of the part satisfies a display condition that is a combination of specific display modes is referred to as “reach”. Then, if the display result of the identification information variably displayed on the variable display portion does not satisfy the condition of “reach”, it becomes “missing”, and the variable display state ends. A player plays a game while enjoying how to generate a big hit.

そして、遊技球が遊技盤に設けられている入賞口に遊技球が入賞すると、あらかじめ決められている個数の賞球払出が行われる。遊技の進行は主基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく賞球個数は、遊技制御手段によって決定され、賞球制御基板に送信される。なお、以下、遊技制御手段およびその他の制御手段を、それぞれ遊技用装置制御手段と呼ぶことがある。   When a game ball wins a winning opening provided on the game board, a predetermined number of prize balls are paid out. Since the progress of the game is controlled by game control means mounted on the main board, the number of winning balls based on winning is determined by the game control means and transmitted to the winning ball control board. Hereinafter, the game control means and other control means may be referred to as game device control means, respectively.

遊技の進行を制御する遊技制御手段は一般にマイクロコンピュータで実現される。そして、ノイズに起因するプログラム暴走等を防止するために、遊技制御プログラムが所定期間(例えば2ms)毎に繰り返し再起動されるように構成される。遊技制御プログラムは、種々の処理プログラムを含む構成である。また、遊技制御を効果的に遂行するために、割込処理も使用されることがある。例えば2msの各所定期間を1回のプログラム実行時間と呼ぶことにすると、割込処理の発生等に起因して、遊技制御プログラムを構成する各処理プログラムの全てが実行完了しないうちに、1回のプログラム実行時間が経過してしまう可能性がある。そのような状況が発生した場合には、1回のプログラム実行時間において実行されない処理が生ずることになるので、遊技制御に支障をきたすことになる。   Game control means for controlling the progress of a game is generally realized by a microcomputer. And in order to prevent the program runaway etc. resulting from noise, it is comprised so that a game control program may be restarted repeatedly for every predetermined period (for example, 2 ms). The game control program includes various processing programs. Also, interrupt processing may be used to effectively perform game control. For example, if each predetermined period of 2 ms is referred to as a single program execution time, it will be executed once before execution of all the processing programs constituting the game control program due to the occurrence of interrupt processing or the like. The program execution time may elapse. When such a situation occurs, processing that is not executed in a single program execution time occurs, which impedes game control.

そこで、本発明は、遊技制御プログラムを構成する全ての処理プログラムが確実に実行される遊技機を提供することを目的とする。   Therefore, an object of the present invention is to provide a gaming machine in which all the processing programs constituting the game control program are surely executed.

本発明による遊技機は、所定の遊技を行った結果として遊技者に遊技結果価値を付与可能な遊技機であって、遊技の進行を制御する遊技制御手段が搭載された遊技制御基板を備え、遊技制御手段は、遊技制御を行うための遊技制御プログラムを実行する遊技制御用マイクロコンピュータを含み、遊技制御プログラムは、少なくとも、メインルーチンと、メインルーチンの実行中に呼び出されるサブルーチンと、タイマ割込によって定期的に起動される割込処理とを含み、メインルーチンは、少なくとも、初期化処理と、遊技機の遊技状態を制御するための遊技制御処理と、遊技制御処理に移行するための移行条件の成立を判定する判定処理とを含み、割込処理は、判定処理で移行条件の成立を判定させるためのフラグを設定する符号設定処理を含むことを特徴とする。なお、遊技結果価値とは、遊技球の払い出しや、画像式遊技機の場合の得点の加点を示す概念である。   A gaming machine according to the present invention is a gaming machine capable of giving a game result value to a player as a result of performing a predetermined game, and includes a game control board on which a game control means for controlling the progress of the game is mounted, The game control means includes a game control microcomputer for executing a game control program for performing game control. The game control program includes at least a main routine, a subroutine called during execution of the main routine, and a timer interrupt. The main routine includes at least an initialization process, a game control process for controlling the gaming state of the gaming machine, and a transition condition for shifting to the game control process. And a determination processing for determining whether the transition condition is satisfied, and the interrupt processing is a code setting processing for setting a flag for determining whether the transition condition is satisfied in the determination processing. Characterized in that it contains. Note that the game result value is a concept indicating payout of a game ball or a score addition in the case of an image-type game machine.

遊技制御用マイクロコンピュータは、メインルーチンにおいて、遊技制御処理に移行するための移行条件の成立を判定する際に、他の処理を繰り返し実行しながら判定処理を実行するように構成されていてもよい。   In the main routine, the game control microcomputer may be configured to execute the determination process while repeatedly executing other processes when determining whether the shift condition for shifting to the game control process is satisfied. .

遊技機は、遊技制御基板に供給される電源の電圧低下を監視する電源監視手段を備え、電源監視手段が電圧低下時に出力する信号は情報伝達可能に遊技制御用マイクロコンピュータに接続され、遊技制御手段は、他の処理として、電源監視手段からの信号にもとづいて電源電圧低下の判定を行う処理を実行するように構成されていてもよい。   The gaming machine includes power monitoring means for monitoring the voltage drop of the power supplied to the game control board, and the signal output by the power monitoring means when the voltage drops is connected to the game control microcomputer so that information can be transmitted. The means may be configured to execute a process for determining a drop in the power supply voltage based on a signal from the power supply monitoring means as another process.

メインルーチンは、判定処理で移行条件の成立を判定させるためのフラグがセットされて遊技制御処理が開始された後、遊技制御処理終了前に電源電圧低下の判定を行うように構成されていてもよい。   The main routine may be configured to determine the power supply voltage drop after the game control process is started after the flag for determining whether the transition condition is satisfied is set in the determination process and the game control process is started. Good.

メインルーチンは、遊技制御処理の開始前に電源電圧低下の判定処理を行うように構成されていてもよい。   The main routine may be configured to perform a power supply voltage decrease determination process before the game control process is started.

遊技機は、遊技制御基板におけるRAMの電源バックアップを行うためのバックアップ電源を備え、遊技制御手段は、電源電圧の低下と判定した場合に電源断時のデータ破壊を防止するための処理を含む電源断時処理を実行するように構成されていてもよい。   The gaming machine is provided with a backup power source for performing RAM power backup in the game control board, and the game control means includes a power source including processing for preventing data destruction at the time of power interruption when it is determined that the power source voltage is lowered. You may be comprised so that a disconnection process may be performed.

メインルーチンにおける初期化処理の最終部に、タイマ割込を能動化する処理と、タイマ割込インタバルを設定する処理が含まれるように構成されていてもよい。   The final part of the initialization process in the main routine may include a process for activating a timer interrupt and a process for setting a timer interrupt interval.

電源断時のデータ破壊を防止するための処理には、RAMアクセス防止処理が含まれていてもよい。   The process for preventing data destruction when the power is turned off may include a RAM access prevention process.

電源断処理には、RAM記憶内容に関連した演算の結果得られるRAMチェックデータをRAMに保存する処理が含まれていてもよい。   The power-off process may include a process of storing RAM check data obtained as a result of calculations related to the RAM storage contents in the RAM.

遊技用装置制御マイクロコンピュータは、電源投入時の処理で、RAMチェックデータにもとづくRAM記憶内容のチェックを行い、チェック結果が正常であればRAM記憶内容にもとづいて遊技状態の復帰処理を行うように構成されていてもよい。   The gaming device control microcomputer checks the RAM storage content based on the RAM check data at the time of power-on processing, and if the check result is normal, performs the game state return processing based on the RAM storage content. It may be configured.

遊技用装置制御マイクロコンピュータは、電源投入時の処理で、RAMチェックデータにもとづくRAM記憶内容のチェックを行い、チェック結果が正常でなければ初期化処理を実行するように構成されていてもよい。   The gaming device control microcomputer may be configured to check the contents of the RAM stored based on the RAM check data in the process when the power is turned on, and execute the initialization process if the check result is not normal.

本発明によれば、遊技機を、メインルーチンが、遊技機の遊技状態を制御するための遊技制御処理と、遊技制御処理に移行するための移行条件の成立を判定する判定処理とを含み、割込処理が、判定処理で移行条件の成立を判定させるためのフラグを設定する符号設定処理を含むように構成したので、遊技制御処理の全てが実行されるまでは、次回の遊技制御処理に移行すべきか否かの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することが保証されるという効果がある。   According to the present invention, the main routine includes a game control process for the main routine to control the gaming state of the gaming machine, and a determination process for determining establishment of a transition condition for shifting to the game control process, Since the interrupt process is configured to include a code setting process for setting a flag for determining whether the transition condition is satisfied in the determination process, the next game control process is executed until all the game control processes are executed. Since it is not determined whether or not to shift, there is an effect that it is guaranteed that all the processes in the game control process are completed.

遊技制御用マイクロコンピュータが、メインルーチンにおいて、遊技制御処理に移行するための移行条件の成立を判定する際に、他の処理を繰り返し実行しながら判定処理を実行するように構成されている場合には、遊技制御処理の実行時間の余り時間を有効に活用することができる。   When the game control microcomputer is configured to execute the determination process while repeatedly executing other processes when determining whether the transition condition for shifting to the game control process is satisfied in the main routine. Can effectively utilize the remaining time of the execution time of the game control process.

遊技制御手段が、他の処理として、電源監視手段からの信号にもとづいて電源電圧低下の判定を行う処理を実行するように構成されている場合には、遊技制御処理の実行時間の余り時間で電圧低下の判定が繰り返し行われるので、停電検出を効果的に実施できる。   When the game control means is configured to execute a process for determining a drop in power supply voltage based on a signal from the power supply monitoring means as another process, the game control process is performed with the remaining time of the execution time of the game control process. Since the determination of the voltage drop is repeatedly performed, the power failure detection can be effectively performed.

メインルーチンが、判定処理で移行条件の成立を判定させるためのフラグがセットされて遊技制御処理が開始された後、遊技制御処理終了前に電源電圧低下の判定を行うように構成されている場合には、遊技制御処理実行中に電源電圧低下が発生しても早めにそのことを確認することができる。   When the main routine is configured to determine the drop in power supply voltage before the end of the game control process after the flag for determining whether the transition condition is satisfied in the determination process is set and the game control process is started Even if a power supply voltage drop occurs during the execution of the game control process, it can be confirmed early.

メインルーチンが、遊技制御処理の開始前に電源電圧低下の判定処理を行うように構成されている場合には、タイマ割込発生直後に電源電圧低下が発生したようなときでも、直ちにそのことを確認することができる。   If the main routine is configured to perform a power supply voltage drop determination process before the start of the game control process, even if a power supply voltage drop occurs immediately after the timer interrupt occurs, Can be confirmed.

遊技制御基板におけるRAMの電源バックアップを行うための非常時電源が設けられ、遊技制御手段が、電源電圧の低下と判定した場合に電源断時のデータ破壊を防止するための処理を含む電源断時処理を実行するように構成されている場合には、電源断が発生しても、必要なデータが確実に保存されるので、遊技者に不利益がもたらされることを防止することができる。   When an emergency power supply is provided to back up the RAM power on the game control board and the game control means determines that the power supply voltage has dropped and includes a process for preventing data destruction when the power supply is cut off. In the case where the processing is configured to be performed, even if the power is cut off, necessary data is surely saved, so that it is possible to prevent the player from being disadvantaged.

メインルーチンにおける初期化処理の最終部に、タイマ割込を能動化する処理と、タイマ割込インタバルを設定する処理が含まれるように構成されている場合には、遊技制御処理起動の条件となるタイマ割込を確実に設定できる。   When the final part of the initialization process in the main routine includes a process for activating a timer interrupt and a process for setting a timer interrupt interval, it becomes a condition for starting a game control process. Timer interrupt can be set reliably.

電源断時のデータ破壊を防止するための処理には、RAMアクセス防止処理が含まれている場合には、電源断時に、RAMのデータが破壊されることがないという効果がある。   If the process for preventing data destruction when the power is turned off includes a RAM access prevention process, there is an effect that the data in the RAM is not destroyed when the power is turned off.

電源断処理には、RAM記憶内容に関連した演算の結果得られるRAMチェックデータをRAMに保存する処理が含まれている場合には、電源復旧時にチェックデータにもとづいてデータが破壊されていないかどうかチェックすることができ、保存されるデータの信頼性を向上させることができる。   If the power-off process includes a process of storing RAM check data obtained as a result of the calculation related to the RAM storage contents in the RAM, is the data destroyed based on the check data when the power is restored? It is possible to check whether or not the reliability of stored data can be improved.

遊技用装置制御マイクロコンピュータは、電源投入時の処理で、RAMチェックデータにもとづくRAM記憶内容のチェックを行い、チェック結果が正常であればRAM記憶内容にもとづいて遊技状態の復帰処理を行うように構成されている場合には、常に正常な記憶内容にもとづく遊技状態復帰処理が行われるので、正しく遊技状態復帰処理が行われる効果がある。   The gaming device control microcomputer checks the RAM storage contents based on the RAM check data at the time of power-on processing, and if the check result is normal, performs the game state return processing based on the RAM storage contents. In the case of the configuration, since the game state return process is always performed based on the normal stored contents, there is an effect that the game state return process is correctly performed.

遊技用装置制御マイクロコンピュータは、電源投入時の処理で、RAMチェックデータにもとづくRAM記憶内容のチェックを行い、チェック結果が正常でなければ初期化処理を実行するように構成されている場合には、異常なデータにもとづいて遊技状態が復旧されてしまうことが防止される。   When the gaming device control microcomputer is configured to check the RAM storage contents based on the RAM check data at the time of power-on, and if the check result is not normal, an initialization process is executed. The gaming state is prevented from being restored based on abnormal data.

パチンコ遊技機を正面からみた正面図である。It is the front view which looked at the pachinko game machine from the front. パチンコ遊技機の遊技盤を正面からみた正面図である。It is the front view which looked at the game board of the pachinko machine from the front. パチンコ遊技機を背面からみた背面図である。It is the rear view which looked at the pachinko game machine from the back. 遊技制御基板(主基板)の回路構成例を示すブロック図である。It is a block diagram which shows the circuit structural example of a game control board (main board). 電源監視および電源バックアップのためのCPU周りの一構成例を示すブロック図である。It is a block diagram which shows one structural example of CPU periphery for a power supply monitoring and a power supply backup. 電源基板の一構成例を示すブロック図である。It is a block diagram which shows one structural example of a power supply board. 主基板における基本回路の動作を示すフローチャートである。It is a flowchart which shows operation | movement of the basic circuit in a main board | substrate. 初期化処理を示すフローチャートである。It is a flowchart which shows the initialization process. 2msタイマ割込処理を示すフローチャートである。It is a flowchart which shows a 2 ms timer interruption process. 遊技制御処理を示すフローチャートである。It is a flowchart which shows a game control process. 停電発生処理を示すフローチャートである。It is a flowchart which shows a power failure generation process. 停電復旧処理を示すフローチャートである。It is a flowchart which shows a power failure recovery process. バックアップパリティデータ作成方法を説明するための説明図である。It is explanatory drawing for demonstrating the backup parity data creation method. 主基板からの各制御コマンドの送出タイミング例を示す説明図である。It is explanatory drawing which shows the example of transmission timing of each control command from a main board | substrate. 遊技状態復旧処理の一例を示すフローチャートである。It is a flowchart which shows an example of a game state restoration process. 停電が発生した後に復旧した場合の制御状態の一例を示す説明図である。It is explanatory drawing which shows an example of the control state at the time of recovering after a power failure generate | occur | produces.

以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図1はパチンコ遊技機1を正面からみた正面図、図2はパチンコ遊技機1の内部構造を示す全体背面図、図3はパチンコ遊技機1の遊技盤を背面からみた背面図である。なお、ここでは、遊技機の一例としてパチンコ遊技機を示すが、本発明はパチンコ遊技機に限られず、例えばコイン遊技機等であってもよい。また、画像式の遊技機やスロット機に適用することもできる。
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
First, the overall configuration of a pachinko gaming machine that is an example of a gaming machine will be described. 1 is a front view of the pachinko gaming machine 1 as seen from the front, FIG. 2 is an overall rear view showing the internal structure of the pachinko gaming machine 1, and FIG. 3 is a rear view of the gaming board of the pachinko gaming machine 1 as seen from the back. Here, a pachinko gaming machine is shown as an example of a gaming machine, but the present invention is not limited to a pachinko gaming machine, and may be, for example, a coin gaming machine. It can also be applied to image-type gaming machines and slot machines.

図1に示すように、パチンコ遊技機1は、額縁状に形成されたガラス扉枠2を有する。ガラス扉枠2の下部表面には打球供給皿3がある。打球供給皿3の下部には、打球供給皿3からあふれた景品玉を貯留する余剰玉受皿4と打球を発射する打球操作ハンドル(操作ノブ)5が設けられている。ガラス扉枠2の後方には、遊技盤6が着脱可能に取り付けられている。また、遊技盤6の前面には遊技領域7が設けられている。   As shown in FIG. 1, the pachinko gaming machine 1 has a glass door frame 2 formed in a frame shape. On the lower surface of the glass door frame 2 is a hitting ball supply tray 3. Below the hitting ball supply tray 3, there are provided an extra ball receiving tray 4 for storing prize balls overflowing from the hitting ball supply tray 3 and a hitting operation handle (operation knob) 5 for firing the hitting ball. A game board 6 is detachably attached to the rear side of the glass door frame 2. A game area 7 is provided in front of the game board 6.

遊技領域7の中央付近には、複数種類の図柄を可変表示するための可変表示部9と7セグメントLEDによる可変表示器10とを含む可変表示装置8が設けられている。この実施の形態では、可変表示部9には、「左」、「中」、「右」の3つの図柄表示エリアがある。可変表示装置8の側部には、打球を導く通過ゲート11が設けられている。通過ゲート11を通過した打球は、玉出口13を経て始動入賞口14の方に導かれる。通過ゲート11と玉出口13との間の通路には、通過ゲート11を通過した打球を検出するゲートスイッチ12がある。また、始動入賞口14に入った入賞球は、遊技盤6の背面に導かれ、始動口スイッチ17によって検出される。また、始動入賞口14の下部には開閉動作を行う可変入賞球装置15が設けられている。可変入賞球装置15は、ソレノイド16によって開状態とされる。   Near the center of the game area 7, there is provided a variable display device 8 including a variable display unit 9 for variably displaying a plurality of types of symbols and a variable display 10 using 7 segment LEDs. In this embodiment, the variable display section 9 has three symbol display areas of “left”, “middle”, and “right”. A passing gate 11 for guiding a hit ball is provided on the side of the variable display device 8. The hit ball that has passed through the passing gate 11 is guided to the start winning opening 14 through the ball outlet 13. In the passage between the passage gate 11 and the ball exit 13, there is a gate switch 12 that detects a hit ball that has passed through the passage gate 11. The winning ball that has entered the start winning opening 14 is guided to the back of the game board 6 and detected by the start opening switch 17. A variable winning ball device 15 that opens and closes is provided below the start winning opening 14. The variable winning ball device 15 is opened by a solenoid 16.

可変入賞球装置15の下部には、特定遊技状態(大当り状態)においてソレノイド21によって開状態とされる開閉板20が設けられている。この実施の形態では、開閉板20が大入賞口を開閉する手段となる。開閉板20から遊技盤6の背面に導かれた入賞球のうち一方(Vゾーン)に入った入賞球はVカウントスイッチ22で検出される。また、開閉板20からの入賞球はカウントスイッチ23で検出される。可変表示装置8の下部には、始動入賞口14に入った入賞球数を表示する4個の表示部を有する始動入賞記憶表示器18が設けられている。この例では、4個を上限として、始動入賞がある毎に、始動入賞記憶表示器18は点灯している表示部を1つずつ増やす。そして、可変表示部9の可変表示が開始される毎に、点灯している表示部を1つ減らす。   An open / close plate 20 that is opened by a solenoid 21 in a specific gaming state (big hit state) is provided below the variable winning ball device 15. In this embodiment, the opening / closing plate 20 is a means for opening and closing the special winning opening. Of the winning balls guided from the opening / closing plate 20 to the back of the game board 6, the winning ball entering one (V zone) is detected by the V count switch 22. A winning ball from the opening / closing plate 20 is detected by the count switch 23. At the bottom of the variable display device 8, a start winning memory display 18 having four display units for displaying the number of winning balls that have entered the start winning opening 14 is provided. In this example, with the upper limit being four, each time there is a start prize, the start prize storage display 18 increases the number of lit display units one by one. Then, each time the variable display of the variable display unit 9 is started, the lit display unit is reduced by one.

遊技盤6には、複数の入賞口19,24が設けられ、遊技球の入賞口19,24への入賞は入賞口スイッチ19a,24aによって検出される。遊技領域7の左右周辺には、遊技中に点滅表示される装飾ランプ25が設けられ、下部には、入賞しなかった打球を吸収するアウト口26がある。また、遊技領域7の外側の左右上部には、効果音を発する2つのスピーカ27が設けられている。遊技領域7の外周には、遊技効果LED28aおよび遊技効果ランプ28b,28cが設けられている。   The game board 6 is provided with a plurality of winning openings 19, 24, and winning of the game balls to the winning openings 19, 24 is detected by winning opening switches 19a, 24a. Decorative lamps 25 blinking during the game are provided around the left and right sides of the game area 7, and an outlet 26 for absorbing a hit ball that has not won a prize is provided below. Two speakers 27 that emit sound effects are provided on the left and right upper portions outside the game area 7. On the outer periphery of the game area 7, a game effect LED 28a and game effect lamps 28b and 28c are provided.

そして、この例では、一方のスピーカ27の近傍に、景品玉払出時に点灯する賞球ランプ51が設けられ、他方のスピーカ27の近傍に、補給玉が切れたときに点灯する球切れランプ52が設けられている。さらに、図1には、パチンコ遊技台1に隣接して設置され、プリペイドカードが挿入されることによって玉貸しを可能にするカードユニット50も示されている。   In this example, a prize ball lamp 51 that is lit when the prize ball is paid out is provided in the vicinity of one speaker 27, and a ball break lamp 52 that is lit when the supply ball is cut is provided in the vicinity of the other speaker 27. Is provided. Further, FIG. 1 also shows a card unit 50 that is installed adjacent to the pachinko gaming machine 1 and enables ball lending by inserting a prepaid card.

カードユニット50には、使用可能状態であるか否かを示す使用可表示ランプ151、カード内に記録された残額情報に端数(100円未満の数)が存在する場合にその端数を打球供給皿3の近傍に設けられる度数表示LEDに表示させるための端数表示スイッチ152、カードユニット50がいずれの側のパチンコ遊技機1に対応しているのかを示す連結台方向表示器153、カードユニット50内にカードが投入されていることを示すカード投入表示ランプ154、記録媒体としてのカードが挿入されるカード挿入口155、およびカード挿入口155の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット50を解放するためのカードユニット錠156が設けられている。   The card unit 50 has a usable indicator lamp 151 indicating whether or not it is in a usable state, and when the remaining amount information recorded in the card has a fraction (a number less than 100 yen), the fraction is indicated as a hitting tray. 3, a fraction display switch 152 for displaying on a frequency display LED provided in the vicinity of 3, a connecting table direction indicator 153 indicating which side of the pachinko gaming machine 1 corresponds to the card unit 50, in the card unit 50 Check the card insertion indicator lamp 154 indicating that a card is inserted, the card insertion slot 155 into which a card as a recording medium is inserted, and the mechanism of the card reader / writer provided on the back of the card insertion slot 155. In some cases, a card unit lock 156 is provided for releasing the card unit 50.

打球発射装置から発射された打球は、打球レールを通って遊技領域7に入り、その後、遊技領域7を下りてくる。打球が通過ゲート11を通ってゲートスイッチ12で検出されると、可変表示器10の表示数字が連続的に変化する状態になる。また、打球が始動入賞口14に入り始動口スイッチ17で検出されると、図柄の変動を開始できる状態であれば、可変表示部9内の図柄が回転を始める。図柄の変動を開始できる状態でなければ、始動入賞記憶を1増やす。   The hit ball fired from the hit ball launching device enters the game area 7 through the hit ball rail, and then descends the game area 7. When the hit ball is detected by the gate switch 12 through the passing gate 11, the display number of the variable display 10 changes continuously. Further, when the hit ball enters the start winning opening 14 and is detected by the start opening switch 17, the symbol in the variable display portion 9 starts to rotate if the variation of the symbol can be started. If it is not in a state where the change of the symbol can be started, the start winning memory is increased by 1.

可変表示部9内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、開閉板20が、一定時間経過するまで、または、所定個数(例えば10個)の打球が入賞するまで開放する。そして、開閉板20の開放中に打球が特定入賞領域に入賞しVカウントスイッチ22で検出されると、継続権が発生し開閉板20の開放が再度行われる。継続権の発生は、所定回数(例えば15ラウンド)許容される。   The rotation of the image in the variable display unit 9 stops when a certain time has elapsed. If the combination of images at the time of the stop is a combination of jackpot symbols, the game shifts to a jackpot gaming state. That is, the opening / closing plate 20 is opened until a predetermined time elapses or a predetermined number (for example, 10) of hit balls wins. When the hit ball enters the specific winning area while the opening / closing plate 20 is opened and is detected by the V count switch 22, a right to continue is generated and the opening / closing plate 20 is opened again. The generation of the continuation right is allowed a predetermined number of times (for example, 15 rounds).

停止時の可変表示部9内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、高確率状態という遊技者にとってさらに有利な状態となる。また、可変表示器10における停止図柄が所定の図柄(当り図柄)である場合に、可変入賞球装置15が所定時間だけ開状態になる。さらに、高確率状態では、可変表示器10における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置15の開放時間と開放回数が高められる。   When the combination of images in the variable display section 9 at the time of stop is a combination of jackpot symbols with probability fluctuations, the probability of the next jackpot increases. That is, it becomes a more advantageous state for the player in a high probability state. Further, when the stop symbol on the variable display 10 is a predetermined symbol (winning symbol), the variable winning ball device 15 is opened for a predetermined time. Further, in the high probability state, the probability that the stop symbol in the variable display 10 becomes a winning symbol is increased, and the opening time and the number of times of opening of the variable winning ball device 15 are increased.

次に、パチンコ遊技機1の裏面の構造について図2を参照して説明する。
可変表示装置8の背面では、図2に示すように、機構板36の上部に景品玉タンク38が設けられ、パチンコ遊技機1が遊技機設置島に設置された状態でその上方から景品玉が景品玉タンク38に供給される。景品玉タンク38内の景品玉は、誘導樋39を通って玉払出装置に至る。
Next, the structure of the back surface of the pachinko gaming machine 1 will be described with reference to FIG.
On the back surface of the variable display device 8, as shown in FIG. 2, a prize ball tank 38 is provided on the top of the mechanism plate 36, and the prize ball is placed from above in a state where the pachinko gaming machine 1 is installed on the gaming machine installation island. It is supplied to the prize ball tank 38. The prize balls in the prize ball tank 38 pass through the guide rod 39 and reach the ball dispensing device.

機構板36には、中継基板30を介して可変表示部9を制御する可変表示制御ユニット29、基板ケース32に覆われ遊技制御用マイクロコンピュータ等が搭載された遊技制御基板(主基板)31、可変表示制御ユニット29と遊技制御基板31との間の信号を中継するための中継基板33、および景品玉の払出制御を行う賞球制御用マイクロコンピュータ等が搭載された賞球制御基板37が設置されている。さらに、機構板36の下部には、モータの回転力を利用して打球を遊技領域7に発射する打球発射装置34と、遊技効果ランプ・LED28a,28b,28c、賞球ランプ51および球切れランプ52に信号を送るためのランプ制御基板35が設置されている。   The mechanism plate 36 includes a variable display control unit 29 for controlling the variable display unit 9 via the relay board 30, a game control board (main board) 31 covered with a board case 32 and mounted with a game control microcomputer, etc. A relay board 33 for relaying signals between the variable display control unit 29 and the game control board 31, and a prize ball control board 37 on which a prize ball control microcomputer for performing payout control of prizes is mounted. Has been. Further, at the lower part of the mechanism plate 36, a hitting ball launching device 34 that launches a hitting ball into the game area 7 using the rotational force of the motor, game effect lamps / LEDs 28a, 28b, 28c, a prize ball lamp 51, and a ball break lamp A lamp control board 35 for sending a signal to 52 is installed.

また、図3はパチンコ遊技機1の遊技盤を背面からみた背面図である。誘導樋39を通った玉は、図3に示されるように、球切れ検出器187a,187bを通過して玉供給樋186a,186bを経て玉払出装置97に至る。玉払出装置97から払い出された景品玉は、連絡口45を通ってパチンコ遊技機1の前面に設けられている打球供給皿3に供給される。連絡口45の側方には、パチンコ遊技機1の前面に設けられている余剰玉受皿4に連通する余剰玉通路46が形成されている。入賞にもとづく景品玉が多数払い出されて打球供給皿3が満杯になり、ついには景品玉が連絡口45に到達した後さらに景品玉が払い出されると景品玉は、余剰玉通路46を経て余剰玉受皿4に導かれる。さらに景品玉が払い出されると、感知レバー47が満タンスイッチ48を押圧して満タンスイッチ48がオンする。その状態では、玉払出装置97内のステッピングモータの回転が停止して玉払出装置97の動作が停止するとともに、必要に応じて打球発射装置34の駆動も停止する。なお、この実施の形態では、電気的駆動源の駆動によって遊技球を払い出す玉払出装置として、ステッピングモータの回転によって遊技球が払い出される玉払出装置97を例示するが、その他の駆動源によって遊技球を送り出す構造の玉払出装置を用いてもよいし、電気的駆動源の駆動によってストッパを外し遊技球の自重によって払い出しがなされる構造の玉払出装置を用いてもよい。   FIG. 3 is a rear view of the game board of the pachinko gaming machine 1 as seen from the back. As shown in FIG. 3, the ball passing through the guide rod 39 passes through the ball break detectors 187a and 187b and reaches the ball dispensing device 97 via the ball supply rods 186a and 186b. The prize balls paid out from the ball payout device 97 are supplied to the hit ball supply tray 3 provided on the front surface of the pachinko gaming machine 1 through the connection port 45. A surplus ball passage 46 communicating with the surplus ball receiving tray 4 provided on the front surface of the pachinko gaming machine 1 is formed on the side of the communication port 45. A lot of premium balls based on the winnings are paid out and the hitting ball supply tray 3 becomes full. Finally, when the premium balls are paid out after the premium balls reach the contact port 45, the premium balls pass through the surplus ball passage 46 and surplus. It is guided to the ball receiving tray 4. When the prize ball is further paid out, the sensing lever 47 presses the full tank switch 48 and the full tank switch 48 is turned on. In this state, the rotation of the stepping motor in the ball dispensing device 97 is stopped, the operation of the ball dispensing device 97 is stopped, and the driving of the ball striking device 34 is stopped as necessary. In this embodiment, the ball payout device 97 for paying out the game ball by the rotation of the stepping motor is exemplified as the ball payout device for paying out the game ball by driving the electric drive source. A ball dispensing device having a structure for delivering a ball may be used, or a ball dispensing device having a structure in which a stopper is removed by driving of an electric drive source and the game ball is dispensed by its own weight.

賞球払出制御を行うために、入賞口スイッチ19a,24a、始動口スイッチ17およびVカウントスイッチ22からの信号が、主基板31に送られる。主基板31のCPU56は、始動口スイッチ17がオンすると6個の賞球払出に対応した入賞が発生したことを知る。また、カウントスイッチ23がオンすると15個の賞球払出に対応した入賞が発生したことを知る。そして、入賞口スイッチがオンすると10個の賞球払出に対応した入賞が発生したことを知る。なお、この実施の形態では、例えば、入賞口24に入賞した遊技球は、入賞口24からの入賞球流路に設けられている入賞口スイッチ24aで検出され、入賞口19に入賞した遊技球は、入賞口19からの入賞球流路に設けられている入賞口スイッチ19aで検出される。   In order to perform prize ball payout control, signals from the prize opening switches 19 a and 24 a, the start opening switch 17 and the V count switch 22 are sent to the main board 31. The CPU 56 of the main board 31 knows that a winning corresponding to six prize ball payout has occurred when the start port switch 17 is turned on. Further, when the count switch 23 is turned on, it is known that a winning corresponding to 15 prize ball payouts has occurred. Then, when the winning opening switch is turned on, it is known that a winning corresponding to ten winning ball payouts has occurred. In this embodiment, for example, a game ball won in the winning opening 24 is detected by a winning opening switch 24 a provided in a winning ball flow path from the winning opening 24 and won in the winning opening 19. Is detected by a winning port switch 19a provided in a winning ball flow path from the winning port 19.

図4は、主基板31における回路構成の一例を示すブロック図である。なお、図4には、賞球制御基板37、ランプ制御基板35、音制御基板70、発射制御基板91および表示制御基板80も示されている。主基板31には、プログラムに従ってパチンコ遊技機1を制御する基本回路53と、ゲートスイッチ12、始動口スイッチ17、Vカウントスイッチ22、カウントスイッチ23および入賞口スイッチ19a,24aからの信号を基本回路53に与えるスイッチ回路58と、可変入賞球装置15を開閉するソレノイド16および開閉板20を開閉するソレノイド21を基本回路53からの指令に従って駆動するソレノイド回路59と、始動記憶表示器18の点灯および滅灯を行うとともに7セグメントLEDによる可変表示器10と装飾ランプ25とを駆動するランプ・LED回路60とを含む。   FIG. 4 is a block diagram illustrating an example of a circuit configuration in the main board 31. 4 also shows a prize ball control board 37, a lamp control board 35, a sound control board 70, a launch control board 91, and a display control board 80. On the main board 31, the basic circuit 53 for controlling the pachinko gaming machine 1 according to the program and the signals from the gate switch 12, the start port switch 17, the V count switch 22, the count switch 23 and the winning port switches 19a and 24a are the basic circuit. 53, a solenoid circuit 59 for driving the solenoid 16 for opening / closing the variable winning ball apparatus 15 and the solenoid 21 for opening / closing the opening / closing plate 20 according to a command from the basic circuit 53, and lighting of the start memory display 18 It includes a lamp / LED circuit 60 that performs the extinction lamp and drives the variable display 10 and the decorative lamp 25 using 7-segment LEDs.

また、基本回路53から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示部9の画像表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等をホール管理コンピュータ等のホストコンピュータに対して出力する情報出力回路64を含む。   Further, according to the data given from the basic circuit 53, the jackpot information indicating the occurrence of the jackpot, the effective starting information indicating the number of starting winning balls used for starting the image display of the variable display unit 9, and the fact that the probability variation has occurred. An information output circuit 64 is provided for outputting the probability variation information and the like to a host computer such as a hall management computer.

基本回路53は、ゲーム制御用のプログラム等を記憶するROM54、ワークメモリとして使用されるRAM55、制御用のプログラムに従って制御動作を行うCPU56およびI/Oポート部57を含む。この実施の形態では、ROM54,RAM55はCPU56に内蔵されている。すなわち、CPU56は、1チップマイクロコンピュータである。なお、1チップマイクロコンピュータは、少なくともRAM55が内蔵されていればよく、ROM54およびI/Oポート部57は外付けであっても内蔵されていてもよい。また、I/Oポート部57は、マイクロコンピュータにおける情報入出力可能な端子である。   The basic circuit 53 includes a ROM 54 that stores a game control program and the like, a RAM 55 that is used as a work memory, a CPU 56 that performs a control operation according to a control program, and an I / O port unit 57. In this embodiment, the ROM 54 and RAM 55 are built in the CPU 56. That is, the CPU 56 is a one-chip microcomputer. The one-chip microcomputer only needs to incorporate at least the RAM 55, and the ROM 54 and the I / O port unit 57 may be externally attached or built-in. The I / O port unit 57 is a terminal capable of inputting and outputting information in the microcomputer.

さらに、主基板31には、電源投入時に基本回路53をリセットするための初期リセット回路65と、基本回路53から与えられるアドレス信号をデコードしてI/Oポート部57のうちのいずれかのI/Oポートを選択するための信号を出力するアドレスデコード回路67とが設けられている。
なお、玉払出装置97から主基板31に入力されるスイッチ情報もあるが、図4ではそれらは省略されている。
Further, the main board 31 includes an initial reset circuit 65 for resetting the basic circuit 53 when power is turned on, and an address signal supplied from the basic circuit 53 to decode any I / O port 57. An address decode circuit 67 for outputting a signal for selecting the / O port is provided.
Note that there is also switch information input to the main board 31 from the ball dispensing device 97, but these are omitted in FIG.

遊技球を打撃して発射する打球発射装置は発射制御基板91上の回路によって制御される駆動モータ94で駆動される。そして、駆動モータ94の駆動力は、操作ノブ5の操作量に従って調整される。すなわち、発射制御基板91上の回路によって、操作ノブ5の操作量に応じた速度で打球が発射されるように制御される。   A ball hitting device for hitting and launching a game ball is driven by a drive motor 94 controlled by a circuit on the launch control board 91. Then, the driving force of the drive motor 94 is adjusted according to the operation amount of the operation knob 5. That is, the circuit on the firing control board 91 is controlled so that the hit ball is fired at a speed corresponding to the operation amount of the operation knob 5.

図5は、電源監視および電源バックアップのためのCPU56周りの一構成例を示すブロック図である。図5に示すように、電源監視用IC902は、+30V電圧を導入し、+30V電圧を監視することによって電源断の発生を検出する。具体的には、+30V電圧が所定値(例えば+30Vの80%)以下になったら、電源断が生ずるとして電源断信号を出力する。電源断信号は、CPU56に接続される入力ポート570に入力されている。従って、CPU56は、入力ポート570を介して電源断の状況を確認することができる。   FIG. 5 is a block diagram showing an example of the configuration around the CPU 56 for power supply monitoring and power supply backup. As shown in FIG. 5, the power supply monitoring IC 902 introduces a + 30V voltage, and detects the occurrence of a power interruption by monitoring the + 30V voltage. Specifically, when the + 30V voltage becomes equal to or lower than a predetermined value (for example, 80% of + 30V), a power-off signal is output as a power-off occurs. The power-off signal is input to the input port 570 connected to the CPU 56. Therefore, the CPU 56 can check the power-off state via the input port 570.

なお、入力ポート570は、遊技機に設けられている遊技球を検出するための遊技球検出手段(この例では、始動口スイッチ17、カウントスイッチ23、入賞口スイッチ19a,24a等)の出力信号を入力する入力ポートの空きビットに入力されている。すなわち、電源断信号は、遊技球検出手段の検出情報を入力する検出入力手段としての入力ポート570に入力される。   The input port 570 is an output signal of game ball detecting means (in this example, the start port switch 17, the count switch 23, the winning port switches 19a, 24a, etc.) for detecting a game ball provided in the gaming machine. Is input to the empty bit of the input port. That is, the power-off signal is input to the input port 570 as detection input means for inputting detection information of the game ball detection means.

また、電源監視手段としての電源監視用IC902からの電源断信号は、CPU56に対して情報伝達可能に接続されていればよく、入力ポート570は、CPU56の内蔵ポートでもよいし、外付けのポートであってもよい。   Further, the power cut-off signal from the power monitoring IC 902 as the power monitoring means may be connected to the CPU 56 so that information can be transmitted. The input port 570 may be a built-in port of the CPU 56 or an external port. It may be.

電源監視用IC902が電源断を検知するための所定値は、通常時の電圧より低いが、CPU56が暫くの間動作しうる程度の電圧である。また、電源監視用IC902が、CPU56が必要とする電圧(この例では+5V)よりも高く、かつ、交流から直流に変換された直後の電圧を監視するように構成されているので、CPU56が必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧として+30Vを用いる場合には、遊技機の各種スイッチに供給される電圧が+12Vであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、+30V電源の電圧を監視すると、+30V作成の以降に作られる+12Vが落ち始める以前の段階でそれの低下を検出できる。よって、+12V電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、+12Vより早く低下する+30V電源電圧を監視して電源断を認識すれば、スイッチ出力がオン状態を呈する前に電源復旧待ちの状態に入ってスイッチ出力を検出しない状態となることができる。   The predetermined value for the power monitoring IC 902 to detect the power interruption is lower than the normal voltage, but is a voltage that allows the CPU 56 to operate for a while. Further, since the power monitoring IC 902 is configured to monitor a voltage that is higher than the voltage required by the CPU 56 (in this example, +5 V) and immediately after being converted from AC to DC, the CPU 56 is necessary. The monitoring range can be expanded with respect to the voltage. Therefore, more precise monitoring can be performed. Further, when + 30V is used as the monitoring voltage, the voltage supplied to the various switches of the gaming machine is + 12V, so that it can be expected to prevent erroneous switch-on detection at the time of instantaneous power interruption. That is, when the voltage of the + 30V power supply is monitored, it is possible to detect a decrease in the level before + 12V created after the creation of + 30V starts to drop. Therefore, when the voltage of the + 12V power supply decreases, the switch output becomes in the on state. However, if the power supply interruption is recognized by monitoring the + 30V power supply voltage that decreases faster than + 12V, the switch output becomes the power It is possible to enter a state of waiting for recovery and not detect switch output.

+5V電源から電力が供給されていない間、RAMの少なくとも一部は、電源基板から供給されるバックアップ電源によってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、+5V電源が復旧すると、初期リセット回路65からリセット信号が発せられるので、CPU56は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。   While power is not supplied from the + 5V power supply, at least a part of the RAM is backed up by a backup power supply supplied from the power supply board, and the contents are preserved even if the power supply to the gaming machine is cut off. When the + 5V power supply is restored, a reset signal is issued from the initial reset circuit 65, so that the CPU 56 returns to a normal operation state. At that time, since necessary data is backed up, it is possible to return to the gaming state at the time of the power failure when recovering from the power failure.

図6は、電源基板910の一構成例を示すブロック図である。電源基板910は、主基板31、表示制御基板80、音制御基板70、ランプ制御基板35および賞球制御基板37等の遊技装置用制御基板と独立して設置され、遊技機内の各遊技装置用制御基板および機構部品が使用する電圧を生成する。この例では、AC24V、DC+30V、DC+21V、DC+12VおよびDC+5Vを生成する。また、バックアップ電源となるコンデンサ916は、DC+5Vすなわち各基板上のIC等を駆動する電源のラインから充電される。   FIG. 6 is a block diagram illustrating a configuration example of the power supply substrate 910. The power supply board 910 is installed independently of control boards for gaming machines such as the main board 31, the display control board 80, the sound control board 70, the lamp control board 35, and the prize ball control board 37, and is used for each gaming machine in the gaming machine. A voltage used by the control board and the mechanical component is generated. In this example, AC24V, DC + 30V, DC + 21V, DC + 12V and DC + 5V are generated. A capacitor 916 serving as a backup power supply is charged from a line of power supply for driving DC + 5V, that is, an IC or the like on each substrate.

トランス911は、交流電源からの交流電圧を24Vに変換する。AC24V電圧は、コネクタ915に出力される。また、整流回路912は、AC24Vから+30Vの直流電圧を生成し、DC−DCコンバータ913およびコネクタ915に出力する。DC−DCコンバータ913は、+21V、+12Vおよび+5Vを生成してコネクタ915に出力する。コネクタ915は例えば中継基板に接続され、中継基板から各遊技装置用制御基板および機構部品に必要な電圧の電力が供給される。   The transformer 911 converts AC voltage from the AC power source into 24V. The AC 24V voltage is output to the connector 915. The rectifier circuit 912 also generates a DC voltage of +30 V from AC 24 V and outputs it to the DC-DC converter 913 and the connector 915. The DC-DC converter 913 generates + 21V, + 12V, and + 5V and outputs them to the connector 915. The connector 915 is connected to, for example, a relay board, and power of a voltage necessary for each gaming machine control board and mechanism parts is supplied from the relay board.

DC−DCコンバータ913からの+5Vラインは分岐してバックアップ+5Vラインを形成する。バックアップ+5Vラインとグラウンドレベルとの間には大容量のコンデンサ916が接続されている。コンデンサ916は、遊技機に対する電力供給が遮断されたときの遊技装置用制御基板のバックアップRAM(電源バックアップされているRAM)に対するバックアップ電源となる。また、+5Vラインとバックアップ+5Vラインとの間に、逆流防止用のダイオード917が挿入される。   The + 5V line from the DC-DC converter 913 branches to form a backup + 5V line. A large-capacitance capacitor 916 is connected between the backup + 5V line and the ground level. The capacitor 916 serves as a backup power source for the backup RAM (RAM that is backed up by the power source) of the gaming machine control board when the power supply to the gaming machine is cut off. Further, a backflow preventing diode 917 is inserted between the + 5V line and the backup + 5V line.

なお、バックアップ電源として、+5V電源から充電可能な電池を用いてもよい。電池を用いる場合には、+5V電源から電力供給されない状態が所定時間継続すると容量がなくなるような充電池が用いられる。   A battery that can be charged from a + 5V power supply may be used as the backup power supply. In the case of using a battery, a rechargeable battery is used in which the capacity disappears when a state in which no power is supplied from the +5 V power source continues for a predetermined time.

次に遊技機の動作について説明する。
図7は、主基板31におけるCPU56が実行するメイン処理を示すフローチャートである。遊技機に対する電源が投入されると、メイン処理において、CPU56は、まず、停電からの復旧時であったか否か確認する(ステップS1)。停電からの復旧時であったか否かは、例えば、電源断時にバックアップRAM領域に設定される電源断フラグによって確認される。すなわち、停電からの復旧時には、バックアップRAM領域に所定のデータが保存されているのに対して、そうでないときにはRAMの内容は不定になっていることにもとづいて、電源断フラグがセットされているか否かによって停電からの復旧時であったか否かを確認することができる。
Next, the operation of the gaming machine will be described.
FIG. 7 is a flowchart showing main processing executed by the CPU 56 on the main board 31. When the power to the gaming machine is turned on, in the main process, the CPU 56 first confirms whether or not it is a time of recovery from a power failure (step S1). Whether or not the power failure has been recovered is confirmed by, for example, a power-off flag set in the backup RAM area when the power is cut off. That is, whether or not the power-off flag is set based on the fact that the predetermined data is stored in the backup RAM area at the time of recovery from a power failure, but otherwise the contents of the RAM are undefined. Whether or not it was at the time of recovery from the power failure can be confirmed.

停電からの復旧時であった場合には、CPU56は、後述する停電復旧処理を実行する(ステップS3)。そうでない場合には、初期化処理を実行する。その後、メイン処理では、電圧異常の監視(ステップS4)とタイマ割込フラグの監視(ステップS7)の確認が行われるループ処理に移行する。なお、ループ内では、表示用乱数更新処理(ステップS6)も実行される。   When it is at the time of recovery from a power failure, the CPU 56 executes a power failure recovery process described later (step S3). Otherwise, initialization processing is executed. Thereafter, in the main process, the process proceeds to a loop process in which a voltage abnormality monitoring (step S4) and a timer interrupt flag monitoring (step S7) are confirmed. In the loop, display random number update processing (step S6) is also executed.

初期化処理では、図8に示すように、初期化処理では、レジスタおよびRAMのクリア処理(ステップS2a)と、必要な初期値設定処理(ステップS2b)が行われた後に、2ms毎に定期的にタイマ割込がかかるようにCPU56に設けられているタイマレジスタの初期設定(タイムアウトが2msであることと繰り返しタイマが動作する設定)が行われる(ステップS2c)。すなわち、ステップS2cで、タイマ割込を能動化する処理と、タイマ割込インタバルを設定する処理とが実行される。なお、ここでは、初期化処理の最後の部分でタイマレジスタの初期設定が行われたが、タイマレジスタの初期設定は、初期化処理において、最後の部分の近傍で実行されればよい。   In the initialization process, as shown in FIG. 8, in the initialization process, a register and RAM clear process (step S2a) and a necessary initial value setting process (step S2b) are performed, and then periodically every 2 ms. The timer register provided in the CPU 56 is initialized (timeout is 2 ms and the timer is repeatedly operated) so that a timer interrupt is generated (step S2c). That is, in step S2c, processing for activating a timer interrupt and processing for setting a timer interrupt interval are executed. Here, the initial setting of the timer register is performed in the last part of the initialization process. However, the initial setting of the timer register may be performed in the vicinity of the last part in the initialization process.

ステップS4の電圧異常の監視は、入力ポート570を介して電源監視用IC902からの電源断信号を監視することによって実行される。電圧異常すなわち電源電圧の低下を検出したら、CPU56は、後述する停電発生処理(電源断処理:ステップS5)を実行する。   The monitoring of the voltage abnormality in step S4 is executed by monitoring the power-off signal from the power monitoring IC 902 via the input port 570. When detecting a voltage abnormality, that is, a drop in the power supply voltage, the CPU 56 executes a power failure generation process (power supply cut-off process: step S5) described later.

この実施の形態では、CPU56の内部タイマが繰り返しタイマ割込を発生するように設定される。そのような設定は、例えば、初期化処理(ステップS2)で行われる。この実施の形態では、繰り返し周期は2msに設定される。そして、図9に示すように、タイマ割込が発生すると、CPU56は、タイマ割込フラグをセットする(ステップS11)。   In this embodiment, the internal timer of the CPU 56 is set to repeatedly generate a timer interrupt. Such setting is performed, for example, in an initialization process (step S2). In this embodiment, the repetition period is set to 2 ms. Then, as shown in FIG. 9, when a timer interrupt occurs, the CPU 56 sets a timer interrupt flag (step S11).

CPU56は、ステップS7において、タイマ割込フラグがセットされたことを検出すると、タイマ割込フラグをリセットするとともに(ステップS8)、遊技制御処理を実行する(ステップS9)。以上の制御によって、この実施の形態では、遊技制御処理は2ms毎に起動されることになる。   When detecting that the timer interrupt flag is set in step S7, the CPU 56 resets the timer interrupt flag (step S8) and executes a game control process (step S9). With the above control, in this embodiment, the game control process is started every 2 ms.

図10は、遊技制御処理を示すフローチャートである。遊技制御処理において、CPU56は、まず、表示制御基板80に送出される表示制御コマンドをRAM55の所定の領域に設定する処理を行った後に(表示制御データ設定処理:ステップS21)、表示制御コマンドを出力する処理を行う(表示制御データ出力処理:ステップS22)。   FIG. 10 is a flowchart showing the game control process. In the game control process, the CPU 56 first performs a process of setting a display control command sent to the display control board 80 in a predetermined area of the RAM 55 (display control data setting process: step S21), and then displays the display control command. An output process is performed (display control data output process: step S22).

次いで、各種出力データの格納領域の内容を各出力ポートに出力する処理を行う(データ出力処理:ステップS23)。また、ホール管理用コンピュータに出力される大当り情報、始動情報、確率変動情報などの出力データを格納領域に設定する出力データ設定処理を行う(ステップS24)。さらに、パチンコ遊技機1の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる(エラー処理:ステップS25)。   Next, a process of outputting the contents of the storage area for various output data to each output port is performed (data output process: step S23). Also, output data setting processing is performed for setting output data such as jackpot information, start information, probability variation information, etc., output to the hall management computer in the storage area (step S24). Further, various abnormality diagnosis processes are performed by the self-diagnosis function provided in the pachinko gaming machine 1, and an alarm is issued if necessary according to the result (error process: step S25).

次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を示す各カウンタを更新する処理を行う(ステップS26)。   Next, a process of updating each counter indicating each determination random number such as a big hit determination random number used for game control is performed (step S26).

さらに、CPU56は、特別図柄プロセス処理を行う(ステップS27)。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機1を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う(ステップS28)。普通図柄プロセス処理では、7セグメントLEDによる可変表示器10を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。   Further, the CPU 56 performs special symbol process processing (step S27). In the special symbol process control, corresponding processing is selected and executed according to a special symbol process flag for controlling the pachinko gaming machine 1 in a predetermined order according to the gaming state. The value of the special symbol process flag is updated during each process according to the gaming state. Further, normal symbol process processing is performed (step S28). In the normal symbol process, the corresponding process is selected and executed in accordance with the normal symbol process flag for controlling the variable display 10 using the 7-segment LED in a predetermined order. The value of the normal symbol process flag is updated during each process according to the gaming state.

さらに、CPU56は、スイッチ回路58を介して、ゲートセンサ12、始動口センサ17、カウントセンサ23および入賞口スイッチ19a,24aの状態を入力し、各入賞口や入賞装置に対する入賞があったか否か判定する(スイッチ処理:ステップS29)。CPU56は、さらに、停止図柄の種類を決定する乱数等の表示用乱数を更新する処理を行う(ステップS30)。   Further, the CPU 56 inputs the states of the gate sensor 12, the start port sensor 17, the count sensor 23, and the winning port switches 19a and 24a via the switch circuit 58, and determines whether or not there has been a winning for each winning port or winning device. (Switch processing: step S29). The CPU 56 further performs a process of updating a display random number such as a random number that determines the type of stop symbol (step S30).

また、CPU56は、賞球制御基板37との間の信号処理を行う(ステップS31)。すなわち、所定の条件が成立すると賞球制御基板37に賞球制御コマンドを出力する。賞球制御基板37に搭載されている賞球制御用CPUは、賞球制御コマンドに応じて玉払出装置97を駆動する。   Further, the CPU 56 performs signal processing with the prize ball control board 37 (step S31). That is, when a predetermined condition is satisfied, a prize ball control command is output to the prize ball control board 37. The prize ball control CPU mounted on the prize ball control board 37 drives the ball payout device 97 according to the prize ball control command.

以上のように、メイン処理には遊技制御処理に移行すべきか否かを判定する処理が含まれ、CPU56の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理で遊技制御処理に移行すべきか否かを判定するためのフラグがセットされるので、遊技制御処理の全てが確実に実行される。つまり、遊技制御処理の全てが実行されるまでは、次回の遊技制御処理に移行すべきか否かの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することは保証されている。   As described above, the main process includes a process for determining whether or not to shift to the game control process, and the timer control process based on the timer interrupt periodically generated by the internal timer of the CPU 56 is used for the game control process. Since a flag for determining whether or not to shift is set, all the game control processes are executed reliably. In other words, until all the game control processes are executed, it is not determined whether or not to shift to the next game control process, so it is guaranteed that all the processes in the game control process are completed. ing.

従来の一般的な遊技制御処理は、定期的に発生する外部割込によって、強制的に最初の状態に戻されていた。図10に示された例に則して説明すると、例えば、ステップS31の処理中であっても、強制的にステップS21の処理に戻されていた。つまり、遊技制御処理中の全ての各処理が実行完了する前に、次回の遊技制御処理が開始されてしまう可能性があった。   Conventional general game control processing is forcibly returned to the initial state by an external interrupt that occurs periodically. If it demonstrates in accordance with the example shown by FIG. 10, for example, even if it was during the process of step S31, it was forcibly returned to the process of step S21. In other words, there is a possibility that the next game control process will be started before all the processes in the game control process are completed.

なお、この実施の形態では、電源電圧低下の判定(ステップS4)はタイマ割込フラグのセット待ちで繰り返し実行されたが、すなわち、遊技制御処理(ステップS9)の開始前に繰り返し実行されたが、遊技制御処理中の適当な箇所でも電源電圧低下の判定処理を行い電圧低下が検出されたら停電発生処理(ステップS5)を実行するようにしてもよい。そのように、タイマ割込フラグがセットされて遊技制御処理が開始された後、遊技制御処理終了前に電源電圧低下の判定を行うように構成した場合には、遊技制御処理実行中に電源監視用IC902から電源断信号が出力されたときに早めにそのことを確認することができ、直ちに停電発生処理を開始することができる。また、遊技制御処理(ステップS9)の開始の直前でも、電源電圧低下の判定処理を行い電圧低下が検出されたら停電発生処理(ステップS5)を実行するようにしてもよい。その場合には、タイマ割込発生直後に電源断信号が出力されたような場合でも、直ちに停電発生処理を開始することができる。   In this embodiment, the determination of the power supply voltage drop (step S4) is repeatedly executed while waiting for the timer interrupt flag to be set, that is, it is repeatedly executed before the start of the game control process (step S9). The power supply voltage drop determination process may be performed at an appropriate location during the game control process, and the power failure occurrence process (step S5) may be executed when a voltage drop is detected. As described above, when the timer interruption flag is set and the game control process is started, the power supply voltage monitoring is performed during the game control process when the power supply voltage drop is determined before the game control process ends. When the power-off signal is output from the IC 902, it can be confirmed early, and the power failure generation process can be started immediately. Further, immediately before the start of the game control process (step S9), the power supply voltage drop determination process may be performed, and if a voltage drop is detected, the power failure generation process (step S5) may be executed. In that case, even when a power-off signal is output immediately after the occurrence of a timer interrupt, the power failure generation process can be started immediately.

また、ここでは、主基板31のCPU56が実行する遊技制御処理は、CPU56の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理でセットされるフラグに応じて実行されたが、定期的に(例えば2ms毎)信号を発生するハードウェア回路を設け、その回路からの信号をCPU56の外部割込端子に導入し、割込信号によって遊技制御処理に移行すべきか否かを判定するためのフラグをセットするようにしてもよい。そのように構成した場合にも、遊技制御処理の全てが実行されるまでは、フラグの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することが保証される。   Further, here, the game control process executed by the CPU 56 of the main board 31 is executed according to the flag set in the timer interrupt process based on the timer interrupt that the internal timer of the CPU 56 periodically generates. A hardware circuit that generates a signal periodically (for example, every 2 ms) is provided, a signal from the circuit is introduced into an external interrupt terminal of the CPU 56, and it is determined whether or not to shift to a game control process by the interrupt signal. A flag may be set for this purpose. Even in such a configuration, the determination of the flag is not performed until all of the game control processes are executed, so that it is guaranteed that all the processes in the game control process are completed.

図11は、停電発生処理(ステップS5)の一例を示すフローチャートである。停電発生処理において、CPU56は、まず、割込禁止に設定する(ステップS41)。停電発生処理ではRAM内容の保存を確実にするためにチェックサムの生成処理を行う。その処理中に他の割込処理が行われたのではチェックサムの生成処理が完了しないうちにCPUが動作し得ない電圧にまで低下してしまうことがことも考えられるので、まず、他の割込が生じないような設定がなされる。   FIG. 11 is a flowchart illustrating an example of a power failure generation process (step S5). In the power failure generation process, the CPU 56 first sets prohibition of interruption (step S41). In the power failure generation process, a checksum generation process is performed to ensure the storage of the RAM contents. If another interrupt process is performed during the process, the CPU may not be able to operate before the checksum generation process is completed. Settings are made so that no interruption occurs.

次いで、CPU56は、全ての出力ポートをオフ状態にする(ステップS42)。そして、必要ならば各レジスタの内容をバックアップRAM領域に格納する(ステップS43)。また、バックアップRAM領域のバックアップチェックデータ領域に適当な初期値を設定し(ステップS44)、初期値およびバックアップRAM領域のデータについて順次排他的論理和をとって(ステップS45)、最終的な演算値をバックアップパリティデータ領域に設定する(ステップS46)。その後、RAMアクセス禁止状態にしてループする(ステップS47)。電源電圧が低下していくときには、各種信号線のレベルが不安定になってRAM内容が化ける可能性があるが、このようにRAMアクセス禁止状態にしておけば、バックアップRAM内のデータが化けることはない。   Next, the CPU 56 turns off all output ports (step S42). If necessary, the contents of each register are stored in the backup RAM area (step S43). Also, an appropriate initial value is set in the backup check data area of the backup RAM area (step S44), the exclusive value is sequentially calculated for the initial value and the data in the backup RAM area (step S45), and the final calculation value is obtained. Is set in the backup parity data area (step S46). Thereafter, the RAM access is prohibited and loops (step S47). When the power supply voltage is lowered, the level of various signal lines may become unstable and the contents of the RAM may be altered, but if the RAM access is prohibited in this manner, the data in the backup RAM will be altered. There is no.

なお、RAMアクセス禁止にする前に、電源断フラグをセットするようにしてもよい。その場合、電源断フラグを、上述したように、電源投入時において停電からの復旧か否かを判断する際に使用することができる。   Note that the power-off flag may be set before the RAM access is prohibited. In that case, as described above, the power-off flag can be used when determining whether or not to recover from a power failure when the power is turned on.

図12は、停電復旧処理(ステップS3)の一例を示すフローチャートである。停電復旧処理において、CPU56は、まず、バックアップRAM領域のデータチェック(この例ではパリティチェック)を行う(ステップS51)。不測の電源断が生じた後に復旧した場合には、バックアップRAM領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理(ステップS2)と同様の初期化処理を実行する(ステップS52,S54)。   FIG. 12 is a flowchart illustrating an example of a power failure recovery process (step S3). In the power failure recovery process, the CPU 56 first performs data check (parity check in this example) in the backup RAM area (step S51). In the case of recovery after an unexpected power failure, the data in the backup RAM area should have been saved, so the check result is normal. If the check result is not normal, the internal state cannot be returned to the state at the time of power-off, so the initialization process similar to the initialization process (step S2) executed at the time of power-on not at the time of power failure recovery is executed. (Steps S52 and S54).

チェック結果が正常であれば、CPU56は、内部状態を電源断時の状態に戻すための遊技状態復旧処理を行う(ステップS53)。   If the check result is normal, the CPU 56 performs a game state recovery process for returning the internal state to the state at the time of power-off (step S53).

なお、ここでは、ステップS1で停電からの復旧か否かを確認し、停電からの復旧時であればパリティチェックを行ったが、最初に、パリティチェックを実行し、チェック結果が正常でなければ停電からの復旧ではないと判断してステップS2の初期化処理を実行し、チェック結果が正常であれば遊技状態復帰処理を行ってもよい。すなわち、パリティチェックの結果をもって停電からの復旧であるか否かを判断してもよい。   Here, it is confirmed in step S1 whether or not the recovery from the power failure, and if the recovery from the power failure, the parity check is performed. First, the parity check is performed and the check result is not normal. If it is determined that the power is not recovered from the power failure, the initialization process of step S2 is executed. If the check result is normal, the game state return process may be performed. That is, it may be determined whether or not recovery from a power failure is made based on the result of the parity check.

図13は、バックアップパリティデータ作成方法を説明するための説明図である。ただし、図13に示す例では、簡単のために、バックアップデータRAM領域のデータのサイズを3バイトとする。電源電圧低下にもとづく停電発生処理において、図13(A)に示すように、バックアップチェックデータ領域に、初期データ(この例では00H)が設定される。次に、「00H」と「F0H」の排他的論理和がとられ、その結果と「16H」の排他的論理和がとられる。さらに、その結果と「DFH」の排他的論理和がとられる。そして、その結果(この例では「39H」)がバックアップパリティデータ領域に設定される。   FIG. 13 is an explanatory diagram for explaining a backup parity data creation method. However, in the example shown in FIG. 13, for the sake of simplicity, the size of the data in the backup data RAM area is 3 bytes. In the power failure generation process based on the power supply voltage drop, as shown in FIG. 13A, initial data (00H in this example) is set in the backup check data area. Next, an exclusive logical sum of “00H” and “F0H” is taken, and an exclusive logical sum of “16H” is obtained. Further, an exclusive OR of the result and “DFH” is taken. Then, the result (“39H” in this example) is set in the backup parity data area.

電源が再投入されたときには、停電復旧処理においてパリティ診断が行われるが、図13(B)はパリティ診断の例を示す説明図である。バックアップ領域の全データがそのまま保存されていれば、電源再投入時に、図13(A)に示すようなデータがバックアップ領域に設定されている。   When power is turned on again, parity diagnosis is performed in the power failure recovery process. FIG. 13B is an explanatory diagram illustrating an example of parity diagnosis. If all the data in the backup area is stored as it is, data as shown in FIG. 13A is set in the backup area when the power is turned on again.

ステップS51の処理において、CPU56は、バックアップRAM領域のバックアップパリティデータ領域に設定されていたデータ(この例では「39H」)を初期データとして、バックアップデータ領域の各データについて順次排他的論理和をとる処理を行う。バックアップ領域の全データがそのまま保存されていれば、最終的な演算結果は、「00H」、すなわちバックアップチェックデータ領域に設定されているデータと一致する。バックアップRAM領域内のデータにビット誤りが生じていた場合には、最終的な演算結果は「00H」にならない。   In the processing of step S51, the CPU 56 sequentially performs exclusive OR for each data in the backup data area using the data (in this example, “39H”) set in the backup parity data area in the backup RAM area as initial data. Process. If all the data in the backup area is stored as it is, the final calculation result matches “00H”, that is, the data set in the backup check data area. If a bit error has occurred in the data in the backup RAM area, the final calculation result is not “00H”.

よって、CPU56は、最終的な演算結果とバックアップチェックデータ領域に設定されているデータとを比較して、一致すればパリティ診断正常とする。一致しなければ、パリティ診断異常とする。   Therefore, the CPU 56 compares the final calculation result with the data set in the backup check data area, and if they match, the parity diagnosis is normal. If they do not match, the parity diagnosis is abnormal.

以下、遊技状態復旧処理について説明する。
まず、この実施の形態において、主基板31のCPU56が、表示制御基板80、音制御基板70およびランプ制御基板35に送出する表示制御コマンド、音制御コマンドおよびランプ制御コマンドについて説明する。各制御コマンドは、図10に示された遊技制御処理における特別図柄プロセス処理(ステップS28)で遊技進行に応じて送出することが決定され、表示制御データ設定処理(ステップS21)で具体的なデータが設定され、表示制御データ出力処理(ステップS22)で出力ポートから出力されることによって送出される。
Hereinafter, the gaming state restoration process will be described.
First, in this embodiment, the display control command, the sound control command, and the lamp control command sent from the CPU 56 of the main board 31 to the display control board 80, the sound control board 70, and the lamp control board 35 will be described. Each control command is determined to be sent according to the game progress in the special symbol process (step S28) in the game control process shown in FIG. 10, and specific data is displayed in the display control data setting process (step S21). Is set and is output by being output from the output port in the display control data output process (step S22).

図14(A)は、可変表示部9における図柄変動に関する各制御コマンドの送出タイミング例を示す説明図である。この実施の形態では、主基板31のCPU56は、図柄変動を開始させるときに、表示制御基板80、音制御基板70およびランプ制御基板35のそれぞれに対して変動開始コマンドを送出する。表示制御基板80に対しては、さらに、左右中図柄の確定図柄を示す図柄指定コマンドを送出する。   FIG. 14A is an explanatory diagram showing an example of the transmission timing of each control command related to symbol variation in the variable display unit 9. In this embodiment, the CPU 56 of the main board 31 sends a change start command to each of the display control board 80, the sound control board 70, and the lamp control board 35 when starting the pattern change. Further, a symbol designating command indicating the determined symbols of the left and right middle symbols is transmitted to the display control board 80.

そして、図柄変動を確定させるときに、表示制御基板80、音制御基板70およびランプ制御基板35のそれぞれに対して変動停止コマンドを送出する。表示制御基板80、音制御基板70およびランプ制御基板35に搭載されている各CPUは、変動開始コマンドで指定された変動態様に応じた表示制御、音発生制御およびランプ点灯制御を行う。なお、変動開始コマンドには変動時間を示す情報が含まれている。   When the symbol variation is determined, a variation stop command is sent to each of the display control board 80, the sound control board 70, and the lamp control board 35. Each CPU mounted on the display control board 80, the sound control board 70, and the lamp control board 35 performs display control, sound generation control, and lamp lighting control according to the variation mode specified by the variation start command. The change start command includes information indicating the change time.

図14(B)は、可変表示部9の表示結果が所定の大当り図柄であった場合に実行される大当り遊技に関する各制御コマンドの送出タイミング例を示す説明図である。この実施の形態では、主基板31のCPU56は、大当り遊技開始時に、表示制御基板80、音制御基板70およびランプ制御基板35のそれぞれに対して大当り開始コマンドを送出する。また、所定時間経過後に、1ラウンド(1R)指定コマンドを送出する。表示制御基板80、音制御基板70およびランプ制御基板35に搭載されている各CPUは、大当り開始コマンドを受信すると、大当り開始時の表示制御、音発生制御およびランプ点灯制御を行う。また、1ラウンド指定コマンドを受信すると、大当り中の表示制御、音発生制御およびランプ点灯制御を行う。ただし、表示制御基板80のCPUは、1ラウンド目の表示を行う。   FIG. 14B is an explanatory diagram showing an example of a transmission timing of each control command related to the jackpot game executed when the display result of the variable display unit 9 is a predetermined jackpot symbol. In this embodiment, the CPU 56 of the main board 31 sends a big hit start command to each of the display control board 80, the sound control board 70, and the lamp control board 35 when the big hit game is started. Further, after a predetermined time elapses, a one round (1R) designation command is transmitted. When the CPUs mounted on the display control board 80, the sound control board 70, and the lamp control board 35 receive the jackpot start command, they perform display control, sound generation control, and lamp lighting control at the start of the jackpot. When a one-round designation command is received, display control, sound generation control, and lamp lighting control during a big hit are performed. However, the CPU of the display control board 80 performs the first round display.

その後、主基板31のCPU56は、表示制御基板80に対して各ラウンドを示すコマンド等を順次送出する。表示制御基板80のCPUは、それらのコマンドに応じて対応する表示制御を行う。   Thereafter, the CPU 56 of the main board 31 sequentially sends commands indicating each round to the display control board 80. The CPU of the display control board 80 performs corresponding display control according to these commands.

また、大当り遊技終了時に、主基板31のCPU56は、表示制御基板80、音制御基板70およびランプ制御基板35のそれぞれに対して大当り終了コマンドを送出する。そして、所定時間経過後に、通常画面表示コマンドを送出する。各遊技装置用制御手段は、通常画面表示コマンドを受信すると、制御状態を遊技待ちの状態にする。   At the end of the big hit game, the CPU 56 of the main board 31 sends a big hit end command to each of the display control board 80, the sound control board 70, and the lamp control board 35. Then, after a predetermined time has elapsed, a normal screen display command is sent out. Each game device control means, when receiving the normal screen display command, sets the control state to a game waiting state.

図15は、図12に示された停電復旧処理で行われる遊技状態復旧処理の一例を示すフローチャートである。この例では、CPU56は、レジスタ内容を復元する必要があれば、バックアップRAMに保存されていた値をレジスタに復元する(ステップS61)。そして、バックアップRAMに保存されていたデータにもとづいて停電時の遊技状態を確認する。例えば、特別図柄プロセス処理の進行状況に対応した特別図柄プロセスフラグの値によって遊技状態を確認することができる。   FIG. 15 is a flowchart illustrating an example of the gaming state recovery process performed in the power failure recovery process illustrated in FIG. In this example, if it is necessary to restore the register contents, the CPU 56 restores the value stored in the backup RAM to the register (step S61). Then, based on the data stored in the backup RAM, the game state at the time of power failure is confirmed. For example, the gaming state can be confirmed by the value of the special symbol process flag corresponding to the progress of the special symbol process.

遊技状態が図柄変動中であった場合には(ステップS62)、変動開始コマンドを表示制御基板80、音制御基板70およびランプ制御基板35に送出する制御を行う(ステップS63)。また、遊技状態が大当り遊技中であった場合には(ステップS64)、停電前に最後の送出された制御コマンドを表示制御基板80、音制御基板70およびランプ制御基板35に送出する制御を行う(ステップS65)。そして、それ以外の遊技状態であった場合には、例えば、通常画面表示コマンドを制御コマンドを表示制御基板80、音制御基板70およびランプ制御基板35に送出する制御を行う(ステップS66)。   If the gaming state is changing in the design (step S62), control is performed to send a change start command to the display control board 80, the sound control board 70, and the lamp control board 35 (step S63). If the gaming state is a big hit game (step S64), control is performed to send the last sent control command to the display control board 80, the sound control board 70, and the lamp control board 35 before the power failure. (Step S65). If the game state is other than that, for example, control is performed to send a normal screen display command to the display control board 80, the sound control board 70, and the lamp control board 35 (step S66).

図16は、停電が発生した後に復旧した場合の制御状態の一例を示す説明図である。図16において、可変表示の状態は表示制御基板80のCPU(表示制御手段)によって実現され、音の状態は音制御基板70のCPU(音制御手段)によって実現され、ランプの状態はランプ制御基板35のCPU(ランプ制御手段)によって実現される。   FIG. 16 is an explanatory diagram illustrating an example of a control state when the power is restored after a power failure. In FIG. 16, the variable display state is realized by the CPU (display control means) of the display control board 80, the sound state is realized by the CPU (sound control means) of the sound control board 70, and the lamp state is the lamp control board. This is realized by 35 CPUs (lamp control means).

図16(A)は、図柄変動中に停電が生じた後に復旧した場合の例を示す。この場合には、電源復旧時に、主基板31から変動開始コマンドが送出される(図15におけるステップS63)。変動開始コマンドは、図柄変動開始時に送出されるコマンドであるから、可変表示制御、音制御およびランプ制御の状態は、変動開始時の状態に戻る。この実施の形態では、変動開始コマンドには変動時間を指定する情報を含まれ、主基板31のCPU56は変動開始コマンド送出後では変動終了時の確定コマンド(変動停止コマンド)まで何も送出しない(図柄指定コマンドを除く)。従って、図柄変動中に停電が生じた場合には、変動途中の状態から変動を再開することはできないが、変動開始コマンドを再送出することによって、表示制御、音制御およびランプ制御は同期した状態に戻る。   FIG. 16A shows an example in the case where the power is restored after a power failure occurs during symbol variation. In this case, when the power is restored, a change start command is sent from the main board 31 (step S63 in FIG. 15). Since the variation start command is a command sent at the start of symbol variation, the states of variable display control, sound control, and lamp control are returned to the state at the beginning of variation. In this embodiment, the change start command includes information for specifying the change time, and after sending the change start command, the CPU 56 of the main board 31 does not send anything until the confirmation command at the end of change (change stop command) ( Except for the designating command). Therefore, if a power failure occurs during symbol fluctuation, fluctuation cannot be resumed from the middle of fluctuation, but display control, sound control, and lamp control are synchronized by retransmitting the fluctuation start command. Return to.

なお、主基板31において、変動開始時に使用した各種パラメータはバックアップRAMに保存されている。従って、電源復旧後の変動における表示結果(確定図柄)等は、停電によって中断した変動においてなされるはずであった表示結果等と同じである。従って、遊技者に不利益が与えられるということはない。   In the main board 31, various parameters used at the start of the change are stored in the backup RAM. Accordingly, the display result (determined symbol) or the like in the fluctuation after power restoration is the same as the display result or the like that should have been in the fluctuation interrupted by the power failure. Therefore, there is no disadvantage to the player.

図16(B)は、大当り遊技中に停電が生じた後に復旧した場合の例を示す。この場合には、電源復旧時に、主基板31から停電前の最後に表示制御基板80、音制御基板70およびランプ制御基板35に送出されたコマンドが再送出される(図15におけるステップS65)。従って、音制御およびランプ制御は、大当り遊技中の制御状態に戻る。また、表示制御も、停電時に行われていた状態に戻る。   FIG. 16B shows an example in the case of recovery after a power failure occurs during a big hit game. In this case, when power is restored, the command sent from the main board 31 to the display control board 80, the sound control board 70, and the lamp control board 35 at the end before the power failure is re-sent (step S65 in FIG. 15). Therefore, the sound control and the lamp control are returned to the control state during the big hit game. In addition, the display control returns to the state performed at the time of power failure.

なお、主基板31において、大当り遊技中の各種パラメータ(大入賞口開放回数、大入賞口入賞球数等)はバックアップRAMに保存されている。従って、遊技者にとっての遊技状態も停電前の状態に戻るので、遊技者に不利益が与えられるということはない。   In the main board 31, various parameters during the big hit game (number of times of opening of the big winning opening, number of winning balls of the big winning opening, etc.) are stored in the backup RAM. Therefore, the gaming state for the player also returns to the state before the power failure, so there is no disadvantage to the player.

以上のように、主基板31のCPU56(遊技制御手段)は、電源監視手段の出力信号を入力ポートを介して入力し、その信号が電源電圧低下を示していたら、RAMチェックデータを作成してRAMに格納した後に、RAMアクセス禁止状態に設定する。また、電源投入時に、RAMチェックデータにもとづいてRAMチェックを行い、データが正しく保存されていたか否か確認する。そして、正しく保存されていたことが確認されたら、遊技状態を電源断時の状態に復旧させる。よって、電源断時の遊技状態が保存されるとともに、復旧時の正確性が保証される。従って、遊技中に電源断が生じても、復旧時に遊技が電源断時の状態から再開されるので、遊技者に不利益が与えられることが防止される。   As described above, the CPU 56 (game control means) of the main board 31 inputs the output signal of the power supply monitoring means via the input port, and if the signal indicates a power supply voltage drop, creates RAM check data. After being stored in the RAM, the RAM access prohibited state is set. In addition, when the power is turned on, a RAM check is performed based on the RAM check data to check whether the data has been stored correctly. When it is confirmed that the game has been saved correctly, the gaming state is restored to the state when the power is cut off. Therefore, the gaming state at the time of power-off is saved, and the accuracy at the time of restoration is guaranteed. Therefore, even if the power is cut off during the game, the game is resumed from the power-off state at the time of recovery, so that it is possible to prevent the player from being disadvantaged.

なお、上記の実施の形態では、遊技制御手段において電源監視処理、データ保存処理および復旧処理が行われる場合について説明したが、音声制御手段、ランプ制御手段および表示制御手段におけるRAMの一部も電源バックアップされ、表示制御手段、音制御手段およびランプ制御手段も、上述したような処理を行ってもよい。ただし、表示制御手段、音制御手段およびランプ制御手段は、復旧時にコマンド送出処理を行う必要はない。   In the above embodiment, the case where the power supply monitoring process, the data storage process, and the restoration process are performed in the game control unit has been described. However, a part of the RAM in the voice control unit, the lamp control unit, and the display control unit is also powered. The display control means, the sound control means, and the lamp control means that are backed up may also perform the processing as described above. However, the display control means, the sound control means, and the lamp control means do not need to perform command transmission processing at the time of recovery.

また、上記の実施の形態では、停電発生処理において、最後に電源断待ちのためにループしたが、電源監視手段の出力信号を監視して、電源復旧したことを検出したらもとの状態に戻るようにしてもよい。そのように構成した場合には、電源瞬断が発生し短期間で電源復旧したような場合に、遊技を続行することができる。   Further, in the above embodiment, in the power failure occurrence process, the loop is finally made to wait for the power supply to be cut off. You may do it. In such a configuration, the game can be continued when a power interruption occurs and the power is restored in a short period of time.

1 パチンコ遊技機
31 主基板
53 基本回路
56 CPU
570 入力ポート
902 電源監視用IC
910 電源基板
916 コンデンサ
1 Pachinko machine 31 Main board 53 Basic circuit 56 CPU
570 Input port 902 Power monitoring IC
910 Power supply board 916 Capacitor

Claims (1)

所定の遊技を行った結果として遊技者に遊技結果価値を付与可能な遊技機であって、
遊技の進行を制御する遊技制御手段が搭載された遊技制御基板を備え、
前記遊技制御手段は、遊技制御を行うための遊技制御プログラムを実行する遊技制御用マイクロコンピュータを含み、
遊技制御プログラムは、少なくとも、メインルーチンと、メインルーチンの実行中に呼び出されるサブルーチンと、タイマ割込によって定期的に起動される割込処理とを含み、
前記メインルーチンは、少なくとも、初期化処理と、遊技機の遊技状態を制御するための遊技制御処理と、遊技制御処理に移行するための移行条件の成立を判定する判定処理とを含み、
前記割込処理は、前記判定処理で移行条件の成立を判定させるためのフラグを設定する符号設定処理を含む
ことを特徴とする遊技機。
A gaming machine capable of giving a game result value to a player as a result of performing a predetermined game,
A game control board on which game control means for controlling the progress of the game is mounted;
The game control means includes a game control microcomputer for executing a game control program for performing game control,
The game control program includes at least a main routine, a subroutine called during execution of the main routine, and an interrupt process periodically started by a timer interrupt,
The main routine includes at least an initialization process, a game control process for controlling the gaming state of the gaming machine, and a determination process for determining establishment of a transition condition for shifting to the game control process,
The interruption process includes a code setting process for setting a flag for determining whether or not the transition condition is satisfied in the determination process.
JP2009160159A 2009-07-06 2009-07-06 Game machine Expired - Fee Related JP4689738B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009160159A JP4689738B2 (en) 2009-07-06 2009-07-06 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009160159A JP4689738B2 (en) 2009-07-06 2009-07-06 Game machine

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009077338A Division JP4689728B2 (en) 2009-03-26 2009-03-26 Game machine

Publications (3)

Publication Number Publication Date
JP2009219909A true JP2009219909A (en) 2009-10-01
JP2009219909A5 JP2009219909A5 (en) 2010-09-09
JP4689738B2 JP4689738B2 (en) 2011-05-25

Family

ID=41237304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009160159A Expired - Fee Related JP4689738B2 (en) 2009-07-06 2009-07-06 Game machine

Country Status (1)

Country Link
JP (1) JP4689738B2 (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH067531A (en) * 1992-06-26 1994-01-18 Sophia Co Ltd Game machine
JPH06233867A (en) * 1993-02-08 1994-08-23 Sophia Co Ltd Game machine
JPH09220349A (en) * 1996-02-20 1997-08-26 Daito Seisakusho:Kk Display device of game machine
JPH09299592A (en) * 1996-05-17 1997-11-25 Kobishi Denki Kk Call display device for game machine
JPH1015175A (en) * 1996-06-28 1998-01-20 Heiwa Corp Game machine
JPH10108962A (en) * 1996-10-07 1998-04-28 Sophia Co Ltd Game machine
JPH10155981A (en) * 1996-11-26 1998-06-16 Sophia Co Ltd Pachinko game machine and prize winning ball discharge number control method for pachinko game machine
JP2000116887A (en) * 1998-10-15 2000-04-25 Sankyo Kk Game machine

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH067531A (en) * 1992-06-26 1994-01-18 Sophia Co Ltd Game machine
JPH06233867A (en) * 1993-02-08 1994-08-23 Sophia Co Ltd Game machine
JPH09220349A (en) * 1996-02-20 1997-08-26 Daito Seisakusho:Kk Display device of game machine
JPH09299592A (en) * 1996-05-17 1997-11-25 Kobishi Denki Kk Call display device for game machine
JPH1015175A (en) * 1996-06-28 1998-01-20 Heiwa Corp Game machine
JPH10108962A (en) * 1996-10-07 1998-04-28 Sophia Co Ltd Game machine
JPH10155981A (en) * 1996-11-26 1998-06-16 Sophia Co Ltd Pachinko game machine and prize winning ball discharge number control method for pachinko game machine
JP2000116887A (en) * 1998-10-15 2000-04-25 Sankyo Kk Game machine

Also Published As

Publication number Publication date
JP4689738B2 (en) 2011-05-25

Similar Documents

Publication Publication Date Title
JP4880051B2 (en) Game machine
JP4008165B2 (en) Game machine
JP4393634B2 (en) Game machine
JP4689734B2 (en) Game machine
JP4689733B2 (en) Game machine
JP4689737B2 (en) Game machine
JP4689740B2 (en) Game machine
JP4689735B2 (en) Game machine
JP4689728B2 (en) Game machine
JP4689738B2 (en) Game machine
JP4828650B2 (en) Game machine
JP4689739B2 (en) Game machine
JP4689741B2 (en) Game machine
JP4689736B2 (en) Game machine
JP2006150100A (en) Game machine
JP4443688B2 (en) Game machine
JP4376949B2 (en) Game machine
JP4376950B2 (en) Game machine
JP4579276B2 (en) Game machine
JP4142054B2 (en) Game machine
JP2010234159A (en) Game machine
JP2010234162A (en) Game machine
JP2010234156A (en) Game machine
JP2010234158A (en) Game machine
JP2010234155A (en) Game machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100723

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20100723

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20100824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20101005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110216

R150 Certificate of patent or registration of utility model

Ref document number: 4689738

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees