JP2009217429A - デバッグ支援装置 - Google Patents
デバッグ支援装置 Download PDFInfo
- Publication number
- JP2009217429A JP2009217429A JP2008059135A JP2008059135A JP2009217429A JP 2009217429 A JP2009217429 A JP 2009217429A JP 2008059135 A JP2008059135 A JP 2008059135A JP 2008059135 A JP2008059135 A JP 2008059135A JP 2009217429 A JP2009217429 A JP 2009217429A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- mask
- request signal
- program
- interrupt request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
【解決手段】割り込みコントローラ23は、割り込みマスク部24を備える。割り込みマスク部24は、CPUコア21が連続実行状態時に割り込み要求信号IRQiが与えられたときは、割り込み要求信号IRQiがプログラム同期型であってもプログラム非同期型であっても、割り込み要求信号IRQiを通過させ、また、CPUコア21がステップ実行状態時及びブレーク状態時に割り込み要求信号IRQiが与えられたときは、割り込み要求信号IRQiがプログラム同期型である場合には、割り込み要求信号IRQiを通過させ、割り込み要求信号IRQiがプログラム非同期型である場合には、割り込み要求信号IRQiをマスクする。
【選択図】図1
Description
図1は本発明の第1実施形態を示すブロック回路図である。図1中、21はターゲットプログラムの実行を行うCPUコア、22はインサーキット・エミュレータとの間のインタフェースをなすデバッグ補助装置、23は割り込み要求信号IRQ1〜IRQ5を出力するデバイスとCPUコア21との間に接続された割り込みコントローラである。
図3は本発明の第2実施形態を示すブロック回路図である。図3中、31はターゲットプログラムの実行を行うCPUコア、32はインサーキット・エミュレータとの間のインタフェースをなすデバッグ補助装置、33は割り込み要求信号IRQ1〜IRQ5を出力するデバイスとCPUコア31との間に接続された割り込みコントローラである。
図6は本発明の第3実施形態を示すブロック回路図である。図6中、51はターゲットプログラムの実行を行うCPUコア、52はインサーキット・エミュレータとの間のインタフェースをなすデバッグ補助装置、53は割り込み要求信号IRQ1〜IRQ5を出力するデバイスとCPUコア51との間に接続された割り込みコントローラである。
2…グラフィック表示装置
3、4…CPUコア
5…タイマ
6…割り込みコントローラ
7(n)〜7(n+3)…ターゲットプログラムによる非割り込み処理工程
8(n)〜8(n+3)…割り込み要求
9(n−1)〜9(n+2)…ターゲットプログラムによる割り込み処理工程
10(n)、10(n+1)、10(p)…ステップ実行指示
11(n−1)〜11(n+1)、11(p)…ターゲットプログラムによる非割り込み処理工程
12(n)−1〜12(n)−5、12(n+1)−1〜12(n+1)−5、12(n+2)−1〜12(n+2)−5…割り込み要求
13(n)〜13(n+2)…ステップ実行指示
14(n)〜14(n+2)…ターゲットプログラムによる割り込み処理工程
15(n−1)〜15(n+2)…ターゲットプログラムによる非割り込み処理工程
21…CPUコア
22…デバッグ補助装置
23…割り込みコントローラ
24…割り込みマスク部
25…割り込みコントローラ機能部
26−1〜26−5…属性設定レジスタ
27…レジスタ設定経路
31…CPUコア
32…デバッグ補助装置
33…割り込みコントローラ
34…割り込みマスク部
35…割り込みコントローラ機能部
36…マスク一時停止指示部
37…マスク機能ON/OFFスイッチ
38−1〜38−5…属性設定レジスタ
39…レジスタ設定経路
40−1〜40−5…マスク一時停止ステップ実行数設定レジスタ
51…CPUコア
52…デバッグ補助装置
53…割り込みコントローラ
54…割り込みマスク部
55…割り込みコントローラ機能部
56…マスク解除PC値格納部
57…マスク機能ON/OFFスイッチ
58−1〜58−5…属性設定レジスタ
59…レジスタ設定経路
60…マスク解除PC値設定レジスタ
Claims (4)
- CPUコアと、割り込みコントローラとを備えるデバッグ支援装置において、
前記割り込みコントローラは、割り込みマスク部を備え、
前記割り込みマスク部は、割り込み要求信号毎にプログラム同期型であるかプログラム非同期型であるかの属性を設定する属性設定レジスタを備え、前記CPUコアがステップ実行状態時及びブレーク状態時には、プログラム非同期型の割り込み要求信号をマスクする
ことを特徴とするデバッグ支援装置。 - 前記割り込みコントローラは、前記割り込みマスク部による前記プログラム非同期型の割り込み要求信号に対するマスクを一時停止させるマスク一時停止ステップ実行数を設定するマスク一時停止ステップ実行数設定レジスタを備え、
前記割り込みマスク部は、前記CPUコアによるステップ実行数が前記マスク一時停止ステップ実行数になる度に、それまでに発生した前記プログラム非同期型の割り込み要求信号に対して1個の割り込み要求信号を出力する
ことを特徴とする請求項1に記載のデバッグ支援装置。 - 前記割り込みコントローラは、前記割り込みマスク部による前記プログラム非同期型の割り込み要求信号に対するマスクを解除させるマスク解除プログラムカウンタ値を設定するマスク解除プログラムカウンタ値設定レジスタを備え、
前記割り込みマスク部は、前記CPUコア内のプログラムカウンタの値が前記マスク解除プログラムカウンタ値になったときは、前記プログラム非同期型の割り込み要求信号に対するマスクを解除する
ことを特徴とする請求項1に記載のデバッグ支援装置。 - 前記割り込みコントローラは、前記割り込みマスク部のマスク機能を無効にするマスク機能無効化手段を備えることを特徴とする請求項1乃至3のいずれか一項に記載のデバッグ支援装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008059135A JP5130962B2 (ja) | 2008-03-10 | 2008-03-10 | デバッグ支援装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008059135A JP5130962B2 (ja) | 2008-03-10 | 2008-03-10 | デバッグ支援装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009217429A true JP2009217429A (ja) | 2009-09-24 |
JP5130962B2 JP5130962B2 (ja) | 2013-01-30 |
Family
ID=41189228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008059135A Expired - Fee Related JP5130962B2 (ja) | 2008-03-10 | 2008-03-10 | デバッグ支援装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5130962B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54162942A (en) * | 1978-06-14 | 1979-12-25 | Toshiba Corp | Step control system |
JPS5846448A (ja) * | 1981-09-16 | 1983-03-17 | Matsushita Electric Ind Co Ltd | 割り込み制御回路 |
JPS60124746A (ja) * | 1983-12-09 | 1985-07-03 | Fujitsu Ltd | デ−タ処理装置 |
JPH0512062A (ja) * | 1991-07-02 | 1993-01-22 | Fujitsu Ltd | ステツプブレーク処理方式 |
JP2003044317A (ja) * | 2001-07-31 | 2003-02-14 | Casio Electronics Co Ltd | Romモニタ |
-
2008
- 2008-03-10 JP JP2008059135A patent/JP5130962B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54162942A (en) * | 1978-06-14 | 1979-12-25 | Toshiba Corp | Step control system |
JPS5846448A (ja) * | 1981-09-16 | 1983-03-17 | Matsushita Electric Ind Co Ltd | 割り込み制御回路 |
JPS60124746A (ja) * | 1983-12-09 | 1985-07-03 | Fujitsu Ltd | デ−タ処理装置 |
JPH0512062A (ja) * | 1991-07-02 | 1993-01-22 | Fujitsu Ltd | ステツプブレーク処理方式 |
JP2003044317A (ja) * | 2001-07-31 | 2003-02-14 | Casio Electronics Co Ltd | Romモニタ |
Also Published As
Publication number | Publication date |
---|---|
JP5130962B2 (ja) | 2013-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0298741A (ja) | マルチプロセッサコンピュータにおいてネスト式ループを実行する階層的方法 | |
JP5130962B2 (ja) | デバッグ支援装置 | |
CN103309668A (zh) | 应用程序未截获异常的处理方法及装置 | |
RU2010149275A (ru) | Восстановление управления ресурсом обработки, который исполняет внешний контекст исполнения | |
EP3486811A1 (en) | Simulation device, simulation system, simulation method and simulation program | |
ATE124552T1 (de) | Auffangen eines priviligierten befehlswortes zur kontrolle eines betriebssystems. | |
US9672135B2 (en) | System, method and apparatus for debugging of reactive applications | |
JP2017084361A (ja) | 汎用マイクロプロセッサを用いたplcのデバッグ方法 | |
KR20180019594A (ko) | 프로세서 시스템의 프로그램 카운터 구조를 보호하고 인터럽트 요청의 처리를 모니터링하기 위한 방법 및 장치 | |
JPH1091480A (ja) | コンピュータプログラムのシミュレーション装置および方法 | |
JP4021670B2 (ja) | 半導体集積回路 | |
JP2653411B2 (ja) | ブレークポイント設定方法 | |
JPH05233365A (ja) | 最適化コードデバッグ方式 | |
JP2006079142A (ja) | マルチプロセッサ装置 | |
JPH02270041A (ja) | プログラムテスト方式 | |
JP2016184443A5 (ja) | 情報表示プログラム、情報表示装置、情報表示方法、配信装置および配信方法 | |
JPH01205349A (ja) | 時間待ち可能型デバグ方式 | |
JP3358123B2 (ja) | コントローラの入出力シミュレート方法および装置 | |
JPH0581041A (ja) | 情報処理装置 | |
JP2998299B2 (ja) | プロセッサ制御装置 | |
CN115756779A (zh) | 任务迁移的方法、调度器、电子设备及可读存储介质 | |
JP2001147830A (ja) | リアルタイムosの状態変更方法 | |
JPH11238002A (ja) | シミュレーション方式 | |
JPS62264341A (ja) | マイクロプログラム・デバツグ装置 | |
JPH07306792A (ja) | 電子計算機システムにおける割込み制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121009 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121022 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |