JP2009216950A - アクティブマトリクス型表示装置 - Google Patents
アクティブマトリクス型表示装置 Download PDFInfo
- Publication number
- JP2009216950A JP2009216950A JP2008060245A JP2008060245A JP2009216950A JP 2009216950 A JP2009216950 A JP 2009216950A JP 2008060245 A JP2008060245 A JP 2008060245A JP 2008060245 A JP2008060245 A JP 2008060245A JP 2009216950 A JP2009216950 A JP 2009216950A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- display device
- active matrix
- light emission
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000003990 capacitor Substances 0.000 claims description 17
- 230000008859 change Effects 0.000 claims description 5
- 238000005286 illumination Methods 0.000 abstract 1
- 238000005401 electroluminescence Methods 0.000 description 100
- 101100451713 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) HTL1 gene Proteins 0.000 description 24
- 235000019557 luminance Nutrition 0.000 description 11
- 102100029563 Somatostatin Human genes 0.000 description 8
- 102100026437 Branched-chain-amino-acid aminotransferase, cytosolic Human genes 0.000 description 6
- 101000766268 Homo sapiens Branched-chain-amino-acid aminotransferase, cytosolic Proteins 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 101000805729 Homo sapiens V-type proton ATPase 116 kDa subunit a 1 Proteins 0.000 description 2
- 101000854879 Homo sapiens V-type proton ATPase 116 kDa subunit a 2 Proteins 0.000 description 2
- 101000854873 Homo sapiens V-type proton ATPase 116 kDa subunit a 4 Proteins 0.000 description 2
- 102100020737 V-type proton ATPase 116 kDa subunit a 4 Human genes 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】良好な表示を実現し、かつ消費電力を大幅に低減することが可能なアクティブマトリクス型表示装置を提供する。
【解決手段】アクティブマトリクス型表示装置は、表示素子PXと、前記表示素子に駆動電流を供給し、1画素が複数のサブエリアからなる画素回路とを含み、基板上の表示領域にマトリクス状に配置された複数の画素と、画素の列毎にそれぞれ接続された複数の映像信号配線Xnと、各映像信号配線の一端に接続され、各映像信号配線に信号配線電流を供給する信号線駆動回路とを備えているおり、動作ステップが、1)書き込み期間、2)複数個に分割された発光期間からなる。
【選択図】 図1
【解決手段】アクティブマトリクス型表示装置は、表示素子PXと、前記表示素子に駆動電流を供給し、1画素が複数のサブエリアからなる画素回路とを含み、基板上の表示領域にマトリクス状に配置された複数の画素と、画素の列毎にそれぞれ接続された複数の映像信号配線Xnと、各映像信号配線の一端に接続され、各映像信号配線に信号配線電流を供給する信号線駆動回路とを備えているおり、動作ステップが、1)書き込み期間、2)複数個に分割された発光期間からなる。
【選択図】 図1
Description
本発明は、アクティブマトリクス型表示装置に関し、特にデジタル電圧信号にて信号書き込みを行なうアクティブマトリクス型表示装置に関する。
近年、薄型、軽量、低消費電力の特徴を活かして、液晶表示装置に代表される平面表示装置の需要が急速に伸びている。中でも、オン画素とオフ画素とを電気的に分離し、かつオン画素への映像信号を保持する機能を有する画素スイッチを各画素に設けたアクティブマトリクス型表示装置は、隣接画素間でのクロストークのない良好な表示品位が得られることから、携帯情報機器を始め、種々のディスプレイに利用されるようになってきた。
このような平面型のアクティブマトリクス型表示装置として、自己発光素子を用いた有機エレクトロルミネセンス(EL)表示装置が注目され、盛んに研究開発が行われている。この有機EL表示装置は、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地でも使用できるという特徴を備えている。
一般に、有機EL表示装置は、複数行、複数列に並んで設けられ表示画面を構成した複数の表示画素、表示画素の各行に沿って延びた複数の走査線、表示画素の各列に沿って延びた複数の映像信号線、各走査線を駆動する走査線駆動回路、各映像信号線を駆動する信号線駆動回路等を備えている。各表示画素は自己発光素子である有機EL素子、およびこの有機EL素子に駆動電流を供給する画素回路により構成され、有機EL素子の発光輝度を制御することにより表示動作を行う。各画素回路は、有機EL素子と電源線との間に直列に接続され、有機EL素子に流す電流量を映像信号に基づいて制御する駆動トランジスタ等を備えている。
画素回路への画像情報の供給には、電流信号により行なう方式(例えば、特許文献1)と、電圧信号により行なう方式(例えば、特許文献2)とが知られている。
米国特許第6,373,454 B1号明細書
米国特許第6,229,506 B1号明細書
上記のような電流信号方式および電圧信号方式のいずれの有機EL表示装置においても、薄膜トランジスタ(以下、TFTと称する)により形成された駆動トランジスタの特性のばらつき、特に、移動度のばらつき、に応じて表示ムラが視認される問題がある。また、駆動トランジスタは飽和領域で動作するため、発光動作に必要なTFT印加電圧が大きくなり、駆動トランジスタの消費電力が増大する問題がある。
本発明は、上記課題に鑑みなされたもので、その目的は、良好な表示を実現し、かつ消費電力を大幅に低減することが可能なアクティブマトリクス型表示装置を提供することにある。
上記課題を達成するため、この発明の態様に係るアクティブマトリクス型表示装置は、基板上にマトリクス状に配設された複数の画素部と、前記画素部の列毎に接続された複数の映像信号線と、それぞれ前記画素部の行毎に接続された複数の第1走査線および第2走査線と、前記第1走査線にオン、オフ電位の制御信号を出力するとともに、前記第2走査線に、段階的に電位が変化する制御信号を出力する走査線駆動回路と、前記映像信号線に複数階調の映像電圧信号を出力する信号線駆動回路と、を具備し、
前記各画素部は、複数のサブ領域に分割され、各サブ領域は、一方の電極が第1電圧電源に接続されているとともに発光面積を有する表示素子と、前記表示素子に駆動電流を供給する画素回路と、を有し、
前記各画素回路は、第1端子が第2電圧電源に接続され第2端子が前記表示素子の他方の電極に接続される駆動トランジスタと、前記駆動トランジスタの制御端子と前記第2走査線との間に接続された保持容量と、第1端子が前記駆動トランジスタの制御端子に接続され、第2端子が前記映像信号線に接続され、制御端子が前記第1走査線に接続された画素スイッチと、を有し、
前記各画素部は、前記映像信号線から前記各画素スイッチを介して複数のサブ領域に階調映像電圧信号を書込む書込み期間と、前記段階的に変化する制御信号に応じて複数に分割され、それぞれ前記書込まれた階調映像電圧信号に応じて前記複数の表示素子を選択的に発光させる複数の発光期間と、を有している。
前記各画素部は、複数のサブ領域に分割され、各サブ領域は、一方の電極が第1電圧電源に接続されているとともに発光面積を有する表示素子と、前記表示素子に駆動電流を供給する画素回路と、を有し、
前記各画素回路は、第1端子が第2電圧電源に接続され第2端子が前記表示素子の他方の電極に接続される駆動トランジスタと、前記駆動トランジスタの制御端子と前記第2走査線との間に接続された保持容量と、第1端子が前記駆動トランジスタの制御端子に接続され、第2端子が前記映像信号線に接続され、制御端子が前記第1走査線に接続された画素スイッチと、を有し、
前記各画素部は、前記映像信号線から前記各画素スイッチを介して複数のサブ領域に階調映像電圧信号を書込む書込み期間と、前記段階的に変化する制御信号に応じて複数に分割され、それぞれ前記書込まれた階調映像電圧信号に応じて前記複数の表示素子を選択的に発光させる複数の発光期間と、を有している。
この発明の態様によれば、良好な表示を実現し、かつ消費電力を大幅に低減することが可能なアクティブマトリクス型表示装置を得ることができる。
以下図面を参照しながら、この発明の第1の実施形態として、有機EL表示装置を例にとり詳細に説明する。
図1に示すように、有機EL表示装置は、例えば、2型以上のアクティブマトリクス型表示装置として構成され、有機ELパネル10および有機ELパネルを制御するコントローラ13を備えている。
図1に示すように、有機EL表示装置は、例えば、2型以上のアクティブマトリクス型表示装置として構成され、有機ELパネル10および有機ELパネルを制御するコントローラ13を備えている。
有機ELパネル10は、ガラス板等の光透過性を有する絶縁基板8、この絶縁基板上にマトリクス状に配列され表示領域11を構成したm×n個の表示画素PX、表示画素の行毎に接続されているとともにそれぞれ独立してm本ずつ設けられた第1走査線SG(1〜m)および第2走査線Cs(1〜m)、表示画素PXの列毎に接続されたn本の映像信号線X(1〜n)を備えている。なお、後述するように、各表示画素PXは複数の表示素子を有し、各映像信号線X(1〜n)は、各表示画素PXにおける表示素子の数に対応した複数の映像信号線を含んでいる。
また、有機ELパネル10は、第1および第2走査線SG(1〜m)、Cs(1〜m)を表示画素PXの行毎に順次駆動する走査線駆動回路14a、14b、複数の映像信号線X(1〜n)を駆動する信号線駆動回路15を備えている。走査線駆動回路14a、14bおよび信号線駆動回路15は、表示領域11の外側で絶縁基板8上に一体的に形成され、コントローラ13とともに制御部を構成している。
図2に表示画素PXの等価回路を示す。画素部として機能する各表示画素PXは、対向電極間に光活性層を備えた複数、例えば、4つの表示素子と、各表示素子に駆動電流を供給する4つの画素回路18と、を含んでいる。表示素子は、例えば自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた有機EL素子16a、16b、16c、16dを用いている。
各表示画素PXは、複数、ここでは、4つのサブ領域1、2、3、4で構成され、各サブ領域が1つの表示素子と画素回路とを有している。4つのサブ領域にそれぞれ設けられた4つの有機EL素子16a、16b、16c、16dは、互いに等しい、あるいは、互いに異なる発光面積を有している。本実施形態において、4つの発光素子16a、16b、16c、16dの発光面積比は、1:4:16:64に形成されている。有機EL表示装置において、(n)ビットの階調表現を行う場合、各表示画素PXはn/2個のサブ領域に分割され、これらのサブ領域に設けられた有機EL素子16a、16b、16c、16dの発光面積比は、 1:22 :…22 (n−2) に設定される。なお、図2においては、図面の複雑化を避けるため、有機EL素子16a、16b、16c、16dの発光面積は互いに同一の大きさで示している。
各画素回路18は、電圧信号からなる映像信号に応じて有機EL素子の発光を制御する電圧信号方式の画素回路であり、画素スイッチSST(1〜4)、駆動トランジスタDRT(1〜4)、およびキャパシタとしての保持容量C(1〜4)を備えている。
4つの画素回路18はそれぞれ同一の構成を有していることから、サブ領域1の画素回路18を代表して説明する。画素スイッチSST1および駆動トランジスタDRT1は、ここでは同一導電型、例えばPチャネル型の薄膜トランジスタにより構成されている。本実施形態において、各駆動トランジスタおよび各スイッチをそれぞれ構成した薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。
画素スイッチSST1および駆動トランジスタDRT1の各々は、第1端子、第2端子、および制御端子を有し、本実施形態では、これら第1端子、第2端子、および制御端子をそれぞれソース、ドレイン、ゲートとしている。
画素回路18において、有機EL素子16aおよび駆動トランジスタDRT1は、第1電圧電源として機能する低電位の基準電圧電源線Vssと第2電圧電源として機能する高電位の電圧電源線Vddとの間でこの順番で直列に接続され、駆動トランジスタDRT1は、映像信号に応じた電流量の駆動電流を有機EL素子に出力する。ここでは、駆動トランジスタDRT1は、そのソースが電圧電源線Vddに接続され、ドレインが有機EL素子16aの一方の電極、例えば、陽極に接続される。有機EL素子16aの陰極は、基準電圧電源線Vssに接続されている。電圧電源線Vddおよび基準電圧電源線Vssは、例えば、+5Vおよび−3Vの電位にそれぞれ設定される。電圧電源線Vddおよび基準電圧電源線Vssは、信号線駆動回路15に接続され、信号線駆動回路から電源電圧を供給される。
保持容量C1は、駆動トランジスタDRT1のゲートと第2走査線Csとの間に接続されている。保持容量C1は、駆動トランジスタDRT1のゲート電位を保持すると同時に、複数に分割された発光期間毎に変化する第2走査線Cs1の電位変化に応じて駆動トランジスタDRT1のゲート電位を変化させ、駆動トランジスタDRT1のオン、オフを制御する役割を担っている。
画素スイッチSST1は、対応する映像信号線X1aと駆動トランジスタDRT1のゲートとの間に接続され、そのゲートは対応する第1走査線SG(1〜m)に接続されている。画素スイッチSST1は、第1走査線SG(1〜m)から供給される制御信号Sa(1〜m)に応答して、画素回路18と映像信号線X1aとの接続、非接続を制御し、対応する映像信号線X1aから階調に応じた映像電圧信号を駆動トランジスタDRT1のゲート電位に書込む。
なお、前述したように、1つの表示画素PXに対して4本の独立した映像信号線X1(a〜d)が設けられ、それぞれ各サブ領域1、2、3、4の画素回路18に接続されている。また、これらの映像信号線X(a〜d)は、信号線駆動回路15に設けられた電圧供給部Vに接続されている。各表示画素PXの4つのサブ領域は、共通の第1走査線SG(1〜m)および共通の第2走査線BG(1〜m)によって駆動される。
一方、図1に示すコントローラ12は有機ELパネル10の外部に配置されたプリント回路基板上に形成され、走査線駆動回路14a、14bおよび信号線駆動回路15を制御する。コントローラ12は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。そして、コントローラ12は、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路14a、14bおよび信号線駆動回路15に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路15に供給する。
信号線駆動回路15は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換して電圧信号とし、複数の映像信号線X(1〜n)に並列的に供給する。信号線駆動回路15において、電圧源として機能する電圧供給部Vは、映像信号に応じた複数階調の階調電圧信号Vsig を映像信号線X(1〜n)に出力する。
走査線駆動回路14a、14bは、シフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、出力バッファを介して各行の表示画素PXに制御信号Sa、制御信号Sbを供給する。
次に、以上のように構成された有機EL表示装置の動作について説明する。有機EL表示装置の駆動では、表示画素Pxを行毎に順次選択し、表示画素Pxの選択期間において、階調電圧信号書き込み動作を行い、非選択期間において発光動作を行う。図3は走査線駆動回路14a、14bの出力信号のタイミングチャートを示し、図4は制御信号Sb(1〜m)の電位と駆動トランジスタDRT(1〜4)のトランジスタ特性との関係を示し、図5は、各表示画素PXの1つのサブ領域における動作を示している。
走査線駆動回路14a、14bは、例えば、スタート信号(STV1、STV2)とクロック(CKV1、CKV2)とから各水平走査期間に対応した1水平走査期間の幅(Tw−Starta)のパルスを生成し、そのパルスを制御信号Sa、Sbとして出力する。
8ビット階調を例にとり、1つのサブ領域内の画素回路の動作を説明する。1垂直周期(V)における表示画素PXの動作は、1)書き込み期間、2)第1発光期間、3)第2発光期間、4)第3発光期間に分けられる。
1)書き込み期間では、表示画素PXの制御信号Sa(1〜m)が画素スイッチSSTをオン状態とするオン電位(ロウレベル)となり、画素スイッチSSTがオン(導通状態)に切換えられる。書き込み期間において、信号線駆動回路15の電圧供給部Vから映像信号線X(1〜n)に、階調映像電圧信号Vsig が出力され、画素スイッチSSTを介して保持容量Cに書き込まれる。これにより、駆動トランジスタDRTのゲート電位VgはVsig となる。
1)書き込み期間では、表示画素PXの制御信号Sa(1〜m)が画素スイッチSSTをオン状態とするオン電位(ロウレベル)となり、画素スイッチSSTがオン(導通状態)に切換えられる。書き込み期間において、信号線駆動回路15の電圧供給部Vから映像信号線X(1〜n)に、階調映像電圧信号Vsig が出力され、画素スイッチSSTを介して保持容量Cに書き込まれる。これにより、駆動トランジスタDRTのゲート電位VgはVsig となる。
電圧信号Vsig としては、階調に応じてデジタル的に設定される複数、例えば、4つの信号線電位(設定電位)V1、V2、V3、V4が書き込まれる。この時、信号線電位はV1<V2<V3<V4の関係を満たすように設定される。複数、例えば、n個に分割された発光期間を有する場合、信号線電位は(n+1)個の設定電位を用いる。また、信号線電位V1、V2、V3、V4は、その値が等差数列的に変化するように設定され、各電位間の差分(公差)ΔVsig は一定の値、例えば、10vに設定されている。
図4に示すように、V1は、駆動トランジスタDRTがその線形領域で動作し、オン状態となる値に設定され、V2、V3、V4は、駆動トランジスタDRTがオフとなる値に設定されている。
なお、駆動トランジスタDRTがNch型トランジスタで構成されている場合、電圧信号の値は、逆の関係、すなわち、V1>V2>V3>V4に設定される。
なお、駆動トランジスタDRTがNch型トランジスタで構成されている場合、電圧信号の値は、逆の関係、すなわち、V1>V2>V3>V4に設定される。
次に、図3および図5(b)に示すように、制御信号Sa(1〜m)がオフ電位(ハイレベル)となり、画素スイッチSSTがオフとなる。これにより、映像電圧信号書込み動作が終了する。これと同時に又はこれに続いて、第1発光動作が開始される。
2)第1発光期間において、駆動トランジスタDRTは、保持容量Cに書込まれたゲート制御電圧Vg=Vsig により、対応した電流量の駆動電流Ieを出力する。この駆動電流Ieが有機EL素子16に供給される。これにより、有機EL素子16が駆動電流Ieに応じた輝度で発光し、発光動作を行う。
第1発光動作において、書込まれた信号線電位Vsig がV1のときのみ駆動トランジスタDRTがオンし、有機EL素子16に電流が流れて発光する。また、書込まれた信号線電位がV2、V3、V4の場合は、駆動トランジスタDRTはオフ状態に維持され、有機EL素子の発光は行われない。
図3ないし図5に示すように、3)第2発光期間では、第2走査線Csから供給される制御信号の電位がΔVsig だけマイナス側に変化する。それに伴い、駆動トランジスタDRTのゲート電位VgもΔVsig だけ変化する(Vg=Vsig −ΔVsig )。そのため、初期の書込み信号線電位Vsig がV1の場合、ゲート電位はVg=V1−ΔVsig となり、駆動トランジスタDRTは引き続きオン状態に維持され、初期の書込み信号線電位Vsig がV2の場合も、ゲート電位はVg=V2−ΔVsig =V1となり、駆動トランジスタDRTはオン状態となる。これにより、駆動トランジスタDRTを通して有機EL素子16に電流が流れ、有機EL素子は発光状態に維持される。
初期の書込み信号線電位Vsig がV3、V4の場合、駆動トランジスタDRTのゲート電位は、ΔVsig だけ下がった後もV2、V3であり、駆動トランジスタDRTは、オフ状態に維持され、有機EL素子の発光は行われない。
4)第3発光期間では、第2走査線Csから供給される制御信号の電位が更にΔVsig だけマイナス側に変化する。それに伴い、駆動トランジスタDRTのゲート電位VgもΔVsig だけ変化する(Vg=Vsig −2ΔVsig )。そのため、初期の書込み信号線電位Vsig がV1あるいはV2の場合、駆動トランジスタDRTは引き続きオン状態に維持される。これにより、駆動トランジスタDRTを通して有機EL素子16に電流が流れ、有機EL素子は発光状態に維持される。
初期の書込み信号線電位Vsig がV3の場合も、ゲート電位はVg=V3−2ΔVsig =V1となり、駆動トランジスタDRTはオン状態となる。これにより、駆動トランジスタDRTを通して有機EL素子16に電流が流れ、有機EL素子が発光する。
初期の書込み信号線電位Vsig がV4の場合、駆動トランジスタDRTのゲート電位は、2ΔVsig だけ下がった後もV2であり、駆動トランジスタDRTは、オフ状態に維持され、有機EL素子の発光は行われない。
有機EL素子16は、1垂直周期(V)の経過後、再び制御信号Ssがオン電位となるまで発光状態を維持する。なお、本実施形態において、第1、第2、第3発光期間は互いに等しい期間に設定されている。上記のように、第2走査線BG(1〜m)から保持容量C1〜C4に供給される制御信号電位は、等差数列的に変化し、その公差は、信号線電位V1、V2、V3、V4間の公差と等しく設定されている。
各表示画素PXにおいて、4つのサブ領域1、2、3、4の各々において上記と同様の動作を行う。これらの動作をまとめると、図6および図7に示すように、映像信号線X(1〜m)を通して書込まれる信号線電位がV1の場合、第1、第2、第3の全発光期間中で駆動トランジスタDRTがオンし、有機EL素子に電流が流れて発光状態に維持される。書込み電圧信号の電位がV2の場合、第1発光期間で駆動トランジスタDRTがオフされ、有機EL素子16は発光せず、第2、第3発光期間で駆動トランジスタDRTがオンし、有機EL素子に電流が流れて発光状態に維持される。
書込み電圧信号の電位がV3の場合、第1、第2発光期間で駆動トランジスタDRTがオフされ、有機EL素子16は発光せず、第3発光期間で駆動トランジスタDRTがオンし、有機EL素子に電流が流れて発光状態に維持される。書込み電圧信号の電位がV4の場合、第1、第2、第3の全発光期間中で駆動トランジスタDRTがオフされ、有機EL素子16は発光しない。
これにより、書込まれる信号線電位がV1の場合の発光電流を3とすると、V2では2、V3では1、V4では0となり、1つのサブ領域内で2ビット分の階調表現を行うことができる。
例えば、8ビット階調表現の場合、1つの表示画素PX内の領域は4つのサブ領域1、2、3、4に分かれており、その発光面積比は1:4:16:64になっている。この場合、サブ領域1では、階調0、1、2、3、サブ領域2では階調0、4、8、12、サブ領域3では階調0、16、32、48、サブ領域4では階調0、64、128、192を表現することができる。そのため、図7に示すように、これら4つのサブ領域1〜4を組み合わせることで、各表示画素PXについて、8ビットで、256階調の表現を行うことが可能になる。
上記のように構成された有機EL表示装置およびその駆動方法によれば、画素回路の駆動トランジスタをその線形領域で駆動し、オン、オフスイッチとして動作させることにより、駆動トランジスタの特性のばらつき、特に、移動度、閾値のばらつきの影響を受けることがなく、表示ムラを低減することができる。同時に、発光動作時に必要な駆動トランジスタの印加電圧が小さく、駆動トランジスタの消費電力を大幅に低減することが可能となる。また、時分割駆動およびサブ領域の発光面積分割を組み合わせて階調表現を行うため、デジタル信号駆動方式の表示装置で用いられているような、1フレーム全体の映像信号を記憶するためのフレームメモリを設ける必要がなく、製造コストの低減を図ることができ、同時に、高ビット化が可能となる。また、発光面積分割駆動のみの場合に比較して、表示画素のサブ領域の分割数を大幅に低減することができ、構成の簡略化を図ることができる。これにより、良好な表示を実現し、かつ消費電力を大幅に低減することが可能なアクティブマトリクス型表示装置を提供することができる。
次に、この発明の第2の実施形態に係る有機EL表示装置について説明する。
図8は、第2の実施形態に係る有機EL表示装置の有機ELパネル10を示し、図9は、表示画素の等価回路を示している。
図8は、第2の実施形態に係る有機EL表示装置の有機ELパネル10を示し、図9は、表示画素の等価回路を示している。
図8に示すように、有機ELパネル10は、ガラス板等の光透過性を有する絶縁基板8、この絶縁基板上にマトリクス状に配列され表示領域11を構成したm×n個の表示画素PX、表示画素の行毎に接続されているとともにそれぞれ独立してm本ずつ設けられた第1走査線SG(1〜m)、第2走査線Cs(1〜m)、第3走査線BG(1〜m)、表示画素PXの列毎に接続されたn本の映像信号線X(1〜n)を備えている。なお、後述するように、各表示画素PXは複数の表示素子を有し、各映像信号線X(1〜n)は、各表示画素PXにおける表示素子の数に対応した複数の映像信号線を含んでいる。
有機ELパネル10は、第1、第2、および第3走査線SG(1〜m)、Cs(1〜m)、BG(1〜m)を表示画素PXの行毎に順次駆動する走査線駆動回路14a、14b、複数の映像信号線X(1〜n)を駆動する信号線駆動回路15を備えている。走査線駆動回路14a、14bおよび信号線駆動回路15は、表示領域11の外側で絶縁基板8上に一体的に形成され、コントローラ12とともに制御部を構成している。
図9に示すように、画素部として機能する各表示画素PXは、複数、例えば、4つの有機EL素子16a、16b、16c、16dと、各表示素子に駆動電流を供給する4つの画素回路18と、を含んでいる。各表示画素PXは、4つのサブ領域1、2、3、4で構成され、各サブ領域が1つの有機EL素子と画素回路18とを有している。4つのサブ領域にそれぞれ設けられた4つの有機EL素子16a、16b、16c、16dは、互いに等しい、あるいは、互いに異なる発光面積を有している。本実施形態において、4つの発光素子16a、16b、16c、16dの発光面積比は、1:4:16:64に形成されている。図9においては、図面の複雑化を避けるため、有機EL素子16a、16b、16c、16dの発光面積は互いに同一の大きさで示している。
各画素回路18は、電圧信号からなる映像信号に応じて有機EL素子の発光を制御する電圧信号方式の画素回路であり、画素スイッチSST(1〜4)、駆動トランジスタDRT(1〜4)、キャパシタとしての保持容量C(1〜4)、および有機EL素子16aのオンオフを制御する出力スイッチBCT(1〜4)を備えている。
4つの画素回路18はそれぞれ同一の構成を有していることから、サブ領域1の画素回路18を代表して説明する。画素スイッチSST1、駆動トランジスタDRT1、および出力スイッチBCT1は、ここでは同一導電型、例えばPチャネル型の薄膜トランジスタにより構成されている。本実施形態において、各駆動トランジスタおよび各スイッチをそれぞれ構成した薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。
画素スイッチSST1、駆動トランジスタDRT1、およびBCT1の各々は、第1端子、第2端子、および制御端子を有し、本実施形態では、これら第1端子、第2端子、および制御端子をそれぞれソース、ドレイン、ゲートとしている。
画素回路18において、駆動トランジスタDRT1、出力スイッチBCT1、および有機EL素子16aは、高電位の電圧電源線Vddと低電位の基準電圧電源線Vssとの間でこの順番で直列に接続されている。駆動トランジスタDRT1は、映像信号に応じた電流量の駆動電流を有機EL素子に出力する。ここでは、駆動トランジスタDRT1は、そのソースが電圧電源線Vddに接続されている。出力スイッチBCT1は、そのソースが駆動トランジスタDRT1のドレインに接続され、そのドレインが有機EL素子16aの一方の電極、例えば、陽極に接続される。有機EL素子16aの陰極は、基準電圧電源線Vssに接続されている。電圧電源線Vddおよび基準電圧電源線Vssは、例えば、+5Vおよび−3Vの電位にそれぞれ設定される。電圧電源線Vddおよび基準電圧電源線Vssは、信号線駆動回路15に接続され、信号線駆動回路から電源電圧を供給される。
保持容量C1は、駆動トランジスタDRT1のゲートと第2走査線Csとの間に接続されている。保持容量C1は、駆動トランジスタDRT1のゲート電位を保持すると同時に、複数に分割された発光期間毎に変化する第2走査線Cs1の電位変化に応じて駆動トランジスタDRT1のゲート電位を変化させ、駆動トランジスタDRT1のオン、オフを制御する役割を担っている。
画素スイッチSST1は、対応する映像信号線X1aと駆動トランジスタDRT1のゲートとの間に接続され、そのゲートは対応する第1走査線SG(1〜m)に接続されている。画素スイッチSST1は、第1走査線SG(1〜m)から供給される制御信号Sa(1〜m)に応答して、画素回路18と映像信号線X1aとの接続、非接続を制御し、対応する映像信号線X1aから階調に応じた映像電圧信号を駆動トランジスタDRT1のゲート電位に書込む。
出力スイッチBCT1は、そのゲートが第3走査線BG(1〜m)に接続されている。出力スイッチBCT1は、第3走査線BG(1〜m)から供給される制御信号Sc(1〜m)に応答してオンオフ制御され、駆動トランジスタDRT1と有機EL素子16aとの接続、非接続を制御する。
前述したように、1つの表示画素PXに対して4本の映像信号線X1(a〜d)が設けられ、それぞれ各サブ領域1、2、3、4の画素回路18に接続されている。また、これらの映像信号線X(a〜d)は、信号線駆動回路15に設けられた電圧供給部Vに接続されている。
一方、図8に示すコントローラ13は、有機ELパネル10の外部に配置されたプリント回路基板上に形成され、走査線駆動回路14a、14bおよび信号線駆動回路15を制御する。コントローラ13は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。そして、コントローラ13は、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路および信号線駆動回路に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路に供給する。
信号線駆動回路15は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換して信号配線電圧とし、複数の映像信号線X(1〜n)に並列的に供給する。走査線駆動回路14a、14bは、シフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、出力バッファを介して第1、第2、第3走査線SG(1〜m)、Cs(1〜m)、BG(1〜m)に制御信号Sa(1〜m)、Sb(1〜m)、Sc(1〜m)を供給する。
なお、有機EL表示装置の他の構成は前述した第1の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。
なお、有機EL表示装置の他の構成は前述した第1の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。
次に、以上のように構成された有機EL表示装置の動作について説明する。有機EL表示装置の駆動では、表示画素Pxを行毎に順次選択し、表示画素Pxの選択期間において、階調電圧信号書き込み動作を行い、非選択期間において発光動作を行う。図10は、通常駆動時における走査線駆動回路14a、14bの出力信号のタイミングチャートを示している。
走査線駆動回路14a、14bは、例えば、スタート信号(STV1、STV2)とクロック(CKV1、CKV2)とから各水平走査期間に対応した1水平走査期間の幅(Tw−Starta)のパルスを生成し、そのパルスを制御信号Sa(1〜m)、Sb(1〜m)、Sc(1〜m)として出力する。
8ビット階調を例にとり、1つのサブ領域内の画素回路の動作を説明する。1垂直周期(V)における表示画素PXの動作は、1)書き込み期間、2)第1発光期間、3)第2発光期間、4)第3発光期間に分けられる。
1)書き込み期間では、表示画素PXの制御信号Sa(1〜m)が画素スイッチSSTをオン状態とするオン電位(ロウレベル)となり、画素スイッチSSTがオン(導通状態)に切換えられる。書き込み期間において、信号線駆動回路15の電圧供給部Vから映像信号線X(1〜n)に、階調映像電圧信号Vsig が出力され、画素スイッチSSTを介して保持容量Cに書き込まれる。これにより、駆動トランジスタDRTのゲート電位VgはVsig となる。
1)書き込み期間では、表示画素PXの制御信号Sa(1〜m)が画素スイッチSSTをオン状態とするオン電位(ロウレベル)となり、画素スイッチSSTがオン(導通状態)に切換えられる。書き込み期間において、信号線駆動回路15の電圧供給部Vから映像信号線X(1〜n)に、階調映像電圧信号Vsig が出力され、画素スイッチSSTを介して保持容量Cに書き込まれる。これにより、駆動トランジスタDRTのゲート電位VgはVsig となる。
電圧信号Vsig としては、階調に応じてデジタル的に設定される複数、例えば、4つの信号線電位(設定電位)V1、V2、V3、V4が書き込まれる。この時、信号線電位はV1<V2<V3<V4の関係を満たすように設定される。複数、例えば、n個に分割された発光期間を有する場合、信号線電位は(n+1)個の設定電位を用いる。また、信号線電位V1、V2、V3、V4は、その値が等差数列的に変化するように設定され、各電位間の差分(公差)ΔVsig は一定の値、例えば、10vに設定されている。
図4に示した場合と同様に、V1は、駆動トランジスタDRTがその線形領域で動作し、オン状態となる値に設定され、V2、V3、V4は、駆動トランジスタDRTがオフとなる値に設定されている。
なお、駆動トランジスタDRTがNch型トランジスタで構成されている場合、電圧信号の値は、逆の関係、すなわち、V1>V2>V3>V4に設定される。
なお、駆動トランジスタDRTがNch型トランジスタで構成されている場合、電圧信号の値は、逆の関係、すなわち、V1>V2>V3>V4に設定される。
次に、図9および図10に示すように、制御信号Sa(1〜m)がオフ電位(ハイレベル)となり、画素スイッチSSTがオフとなる。これにより、映像電圧信号書込み動作が終了する。これと同時に又はこれに続いて、制御信号Sc(1〜m)がオン電位(ローレベル)となり、出力スイッチBCTがオンに切換えられ、第1発光動作が開始される。
2)第1発光期間において、駆動トランジスタDRTは、保持容量Cに書込まれたゲート制御電圧Vg=Vsig により、対応した電流量の駆動電流Ieを出力する。この駆動電流Ieが有機EL素子16に供給される。これにより、有機EL素子16が駆動電流Ieに応じた輝度で発光し、発光動作を行う。
本実施形態では、第1発光期間において、出力スイッチBCTをオンオフ制御することにより、実際に有機EL素子16の発光を行う所定の発光期間が設定されるとともに、この発光期間に続いて、発光を行わない非発光期間が設定されている。
第1発光期間において、書込まれた信号線電位Vsig がV1のときのみ駆動トランジスタDRTがオンし、有機EL素子16に電流が流れて発光する。また、書込まれた信号線電位がV2、V3、V4の場合は、駆動トランジスタDRTはオフ状態に維持され、有機EL素子の発光は行われない。
3)第2発光期間では、第2走査線Csから供給される制御信号の電位がΔVsig だけマイナス側に変化する。それに伴い、駆動トランジスタDRTのゲート電位VgもΔVsig だけ変化する(Vg=Vsig −ΔVsig )。そのため、初期の書込み信号線電位Vsig がV1の場合、ゲート電位はVg=V1−ΔVsig となり、駆動トランジスタDRTは引き続きオン状態に維持され、初期の書込み信号線電位Vsig がV2の場合も、ゲート電位はVg=V2−ΔVsig =V1となり、駆動トランジスタDRTはオン状態となる。これにより、駆動トランジスタDRTを通して有機EL素子16に電流が流れ、有機EL素子は発光状態に維持される。
初期の書込み信号線電位Vsig がV3、V4の場合、駆動トランジスタDRTのゲート電位は、ΔVsig だけ下がった後もV2、V3であり、駆動トランジスタDRTは、オフ状態に維持され、有機EL素子の発光は行われない。
第2発光期間においても、出力スイッチBCTをオンオフ制御することにより、実際に有機EL素子16の発光を行う所定の発光期間が設定されるとともに、この発光期間に続いて、発光を行わない非発光期間が設定されている。
4)第3発光期間では、第2走査線Csから供給される制御信号の電位が更にΔVsig だけマイナス側に変化する。それに伴い、駆動トランジスタDRTのゲート電位VgもΔVsig だけ変化する(Vg=Vsig −2ΔVsig )。そのため、初期の書込み信号線電位Vsig がV1あるいはV2の場合、駆動トランジスタDRTは引き続きオン状態に維持される。これにより、駆動トランジスタDRTを通して有機EL素子16に電流が流れ、有機EL素子は発光状態に維持される。
初期の書込み信号線電位Vsig がV3の場合も、ゲート電位はVg=V3−2ΔVsig =V1となり、駆動トランジスタDRTはオン状態となる。これにより、駆動トランジスタDRTを通して有機EL素子16に電流が流れ、有機EL素子が発光する。
初期の書込み信号線電位Vsig がV4の場合、駆動トランジスタDRTのゲート電位は、2ΔVsig だけ下がった後もV2であり、駆動トランジスタDRTは、オフ状態に維持され、有機EL素子の発光は行われない。
第3発光期間においても、出力スイッチBCTをオンオフ制御することにより、実際に有機EL素子16の発光を行う所定の発光期間が設定されるとともに、この発光期間に続いて、発光を行わない非発光期間が設定されている。
第1、第2、第3発光期間において、発光期間の間に存在する非発光期間の長さは全て等しく設定されている。
第1、第2、第3発光期間において、発光期間の間に存在する非発光期間の長さは全て等しく設定されている。
有機EL素子16は、1垂直周期(V)の経過後、再び制御信号Ssがオン電位となるまで発光状態を維持する。なお、本実施形態において、第1、第2、第3発光期間は互いに等しい期間に設定されている。上記のように、第2走査線BG(1〜m)から保持容量C1〜C4に供給される制御信号電位は、等差数列的に変化し、その公差は、信号線電位V1、V2、V3、V4間の公差と等しく設定されている。
例えば、8ビット階調表現の場合、1つの表示画素PX内の領域は4つのサブ領域1、2、3、4に分かれており、その発光面積比は1:4:16:64になっている。この場合、サブ領域1では、階調0、1、2、3、サブ領域2では階調0、4、8、12、サブ領域3では階調0、16、32、48、サブ領域4では階調0、64、128、192を表現することができる。そのため、図7に示すように、これら4つのサブ領域1〜4を組み合わせることで、各表示画素PXについて、8ビットで、256階調の表現を行うことが可能になる。
図11は、ピーク輝度表示時における走査線駆動回路14a、14bの出力信号のタイミングチャートを示している。例えば、全面白表示をするようなピーク輝度表示時、第1、第2、第3発光期間の全期間において、出力スイッチBCTをオンとして発光可能な状態を維持する。
上記のように構成された有機EL表示装置およびその駆動方法によれば、画素回路の駆動トランジスタをその線形領域で駆動し、オン、オフスイッチとして動作させることにより、駆動トランジスタの特性のばらつき、特に、移動度、閾値のばらつきの影響を受けることがなく、表示ムラを低減することができる。同時に、発光動作時に必要な駆動トランジスタの印加電圧が小さく、駆動トランジスタの消費電力を大幅に低減することが可能となる。また、時分割駆動およびサブ領域の発光面積分割を組み合わせて階調表現を行うため、デジタル信号駆動方式の表示装置で用いられているような、1フレーム全体の映像信号を記憶するためのフレームメモリを設ける必要がなく、製造コストの低減を図ることができ、同時に、高ビット化が可能となる。また、発光面積分割駆動のみの場合に比較して、表示画素のサブ領域の分割数を大幅に低減することができ、構成の簡略化を図ることができる。これにより、良好な表示を実現し、かつ消費電力を大幅に低減することが可能なアクティブマトリクス型表示装置を提供することができる。
また、第2の実施形態によれば、第1、第2、第3発光期間において、実際に発光する発光期間を制御することができ、通常表示時の発光輝度と、ピーク輝度表示時との発光輝度の間で輝度差を持たせ、コントラストの向上を図ることが可能となる。
上述した第2の実施形態において、各画素回路の出力スイッチBCTは、駆動トランジスタDRTと有機EL素子との間に設けられているが、これに限らず、図12に示すように、駆動トランジスタDRTと高電位の電圧電源線Vddとの間に設けても良い。
本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
例えば、表示画素PXにおけるサブ領域の数は4つに限らず、5つ以上あるいは3つ以下としてもよい。複数のサブ領域における発光面積は、上述した面積比に限らず、他の面積比としてもよく、また、全サブ領域の発光面積を互いに等しい面積とすることも可能である。発光期間において、駆動トランジスタDRTのゲート電位を2段位で変化させる構成としたが、1段階あるいは3段階以上に変化させてもよい。更に、複数の発光期間は互いに同一期間の場合に限らず、互いに異なる期間に設定することも可能である。
薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。また、トランジスタおよびスイッチの寸法は、前述した実施形態に限定されることなく、必要に応じて変更可能である。表示画素を構成する自己発光素子は、有機EL素子に限定されず自己発光可能な様々な表示素子を適用可能である。
1、2、3、4…サブ領域、8…絶縁基板、10…有機ELパネル、
11…表示領域、13…コントローラ、14a、14b…走査線駆動回路、
15…信号線駆動回路、16…有機EL素子、18…画素回路、V…電圧供給部、
SST…画素スイッチ、DRT…駆動トランジスタ、BCT…出力スイッチ、
X…映像信号線、SG…第1走査線、Cs…第2走査線、BG…第3走査線
11…表示領域、13…コントローラ、14a、14b…走査線駆動回路、
15…信号線駆動回路、16…有機EL素子、18…画素回路、V…電圧供給部、
SST…画素スイッチ、DRT…駆動トランジスタ、BCT…出力スイッチ、
X…映像信号線、SG…第1走査線、Cs…第2走査線、BG…第3走査線
Claims (19)
- 基板上にマトリクス状に配設された複数の画素部と、
前記画素部の列毎に接続された複数の映像信号線と、
それぞれ前記画素部の行毎に接続された複数の第1走査線および第2走査線と、
前記第1走査線にオン、オフ電位の制御信号を出力するとともに、前記第2走査線に、段階的に電位が変化する制御信号を出力する走査線駆動回路と、
前記映像信号線に複数階調の映像電圧信号を出力する信号線駆動回路と、を具備し、
前記各画素部は、複数のサブ領域に分割され、各サブ領域は、一方の電極が第1電圧電源に接続されているとともに発光面積を有する表示素子と、前記表示素子に駆動電流を供給する画素回路と、を有し、
前記各画素回路は、第1端子が第2電圧電源に接続され第2端子が前記表示素子の他方の電極に接続される駆動トランジスタと、前記駆動トランジスタの制御端子と前記第2走査線との間に接続された保持容量と、第1端子が前記駆動トランジスタの制御端子に接続され、第2端子が前記映像信号線に接続され、制御端子が前記第1走査線に接続された画素スイッチと、を有し、
前記各画素部は、前記映像信号線から前記各画素スイッチを介して複数のサブ領域に階調映像電圧信号を書込む書込み期間と、前記段階的に変化する制御信号に応じて複数に分割され、それぞれ前記書込まれた階調映像電圧信号に応じて前記複数の表示素子を選択的に発光させる複数の発光期間と、を有しているアクティブマトリクス型表示装置。 - 基板上にマトリクス状に配設された複数の画素部と、
前記画素部の列毎に接続された複数の映像信号線と、
それぞれ前記画素部の行毎に接続された複数の第1走査線、第2走査線、第3走査線と、
前記第1走査線にオン、オフ電位の制御信号を出力し、前記第2走査線に、段階的に電位が変化する制御信号を出力し、前記第3走査線にオン、オフ電位の制御信号を出力する走査線駆動回路と、
前記映像信号線に複数階調の映像電圧信号を出力する信号線駆動回路と、を具備し、
前記各画素部は、複数のサブ領域に分割され、各サブ領域は、一方の電極が第1電圧電源に接続されているとともに発光面積を有する表示素子と、前記表示素子に駆動電流を供給する画素回路と、を有し、
前記各画素回路は、第1端子が第2電圧電源に接続され第2端子が前記表示素子の他方の電極に接続される駆動トランジスタと、前記駆動トランジスタの制御端子と前記第2走査線との間に接続された保持容量と、第1端子が前記駆動トランジスタの制御端子に接続され、第2端子が前記映像信号線に接続され、制御端子が前記第1走査線に接続された画素スイッチと、制御端子が前記第3走査線に接続されているとともに前記第2電圧電源と前記表示素子との間に接続され、前記表示素子の発光、非発光を制御する出力スイッチと、を有し、
前記各画素部は、前記映像信号線から前記各画素スイッチを介して複数のサブ領域に階調映像電圧信号を書込む書込み期間と、前記段階的に変化する制御信号に応じて複数に分割され、それぞれ前記書込まれた階調映像電圧信号に応じて前記複数の表示素子を選択的に発光させる複数の発光期間と、を有し、各発光期間は、前記出力スイッチのオンオフに応じて変化する発光期間および非発光期間を含んでいるアクティブマトリクス型表示装置。 - 前記走査線駆動回路から前記第2走査線に出力する制御信号は、段階的に電位が変化する複数の設定電位を有し、前記複数に分割された発光期間毎にそれぞれ異なる設定電圧となる請求項1又は2に記載のアクティブマトリクス型表示装置。
- 前記信号線駆動回路から前記映像信号線に出力される映像電圧信号は、デジタル的に設定される複数の設定電位を有し、前記各画素部がX個に分割された発光期間を有する場合、(X+1)種類の異なる設定電圧を有して請求項3に記載のアクティブマトリクス型表示装置。
- 前記映像電圧信号の設定電位は等差数列的に変化する請求項4に記載のアクティブマトリクス型表示装置。
- 前記走査線駆動回路から前記第2走査線に出力する制御信号は、等差数列的に変化する複数の設定電位を有している請求項5に記載のアクティブマトリクス型表示装置。
- 前記映像電圧信号の公差と前記制御信号の公差とは互いに等しい請求項6に記載のアクティブマトリクス型表示装置。
- 前記各画素部の分割された複数の発光期間は、互いに長さが同一である請求項1又は2に記載のアクティブマトリクス型表示装置。
- 前記各画素部は、通常駆動時において、前記分割された複数の発光期間の間に非発光期間を有している請求項2に記載のアクティブマトリクス型表示装置。
- 前記複数の分割された発光期間の間に存在する非発光期間は長さが互いに等しいアクティブマトリクス型表示装置。
- 前記各画素部は、ピーク輝度表示時において、前記分割された複数の発光期間は、非発光期間を挟むことなく連続している請求項2に記載のアクティブマトリクス型表示装置。
- 前記各駆動回路の出力スイッチは、前記駆動トランジスタに接続された第1端子と前記表示素子に接続された第2端子とを有している請求項2に記載のアクティブマトリクス型表示装置。
- 前記各駆動回路の出力スイッチは、前記第2電圧電源に接続された第1端子と前記駆動トランジスタの第1端子に接続された第2端子とを有している請求項2に記載のアクティブマトリクス型表示装置。
- 前記各画素部の複数の表示素子は、互いに異なる発光面積を有している請求項1又は2に記載のアクティブマトリクス型表示装置。
- nビットの階調表現を行う場合に、各画素部はn/2個にサブ領域に分割され、これらサブ領域に設けられた複数の表示素子の発光面積の比は、1:22 :…:22 (n−2)に形成されている請求項13に記載のアクティブマトリクス型表示装置。
- 各画素部の複数のサブ領域は、共通の前記第2電圧電源に接続されている請求項1又は2に記載のアクティブマトリクス型表示装置。
- 前記映像信号線は、各画素部の複数のサブ領域にそれぞれ接続された複数の独立した映像信号線を有している請求項1又は2に記載のアクティブマトリクス型表示装置。
- 各画素部の複数のサブ領域は、共通の前記第1走査線に接続されている請求項1又は2に記載のアクティブマトリクス型表示装置。
- 各画素部の複数のサブ領域は、共通の前記第2走査線に接続されている請求項1又は2に記載のアクティブマトリクス型表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008060245A JP2009216950A (ja) | 2008-03-10 | 2008-03-10 | アクティブマトリクス型表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008060245A JP2009216950A (ja) | 2008-03-10 | 2008-03-10 | アクティブマトリクス型表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009216950A true JP2009216950A (ja) | 2009-09-24 |
Family
ID=41188884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008060245A Withdrawn JP2009216950A (ja) | 2008-03-10 | 2008-03-10 | アクティブマトリクス型表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009216950A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012093434A (ja) * | 2010-10-25 | 2012-05-17 | Canon Inc | 表示装置の駆動方法 |
-
2008
- 2008-03-10 JP JP2008060245A patent/JP2009216950A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012093434A (ja) * | 2010-10-25 | 2012-05-17 | Canon Inc | 表示装置の駆動方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100515351B1 (ko) | 표시 패널, 이를 이용한 발광 표시 장치 및 그 구동 방법 | |
US7609234B2 (en) | Pixel circuit and driving method for active matrix organic light-emitting diodes, and display using the same | |
JP4082396B2 (ja) | 電気光学装置、電子機器、データ線駆動回路、及び電源線駆動回路 | |
JP5719571B2 (ja) | 表示装置および表示装置の駆動方法 | |
JP2010266848A (ja) | El表示装置及びその駆動方法 | |
JP2009116115A (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
JP2010128183A (ja) | アクティブマトリクス型の表示装置およびその駆動方法 | |
JP2019101098A (ja) | 表示装置 | |
JP2009109784A (ja) | 画像表示装置 | |
JP2008102214A (ja) | アクティブマトリクス型表示装置 | |
JP2010122320A (ja) | アクティブマトリクス型表示装置 | |
JP2010276783A (ja) | アクティブマトリクス型表示装置 | |
JP2007004035A (ja) | アクティブマトリクス型表示装置およびアクティブマトリクス型表示装置の駆動方法 | |
JP5192208B2 (ja) | 画像表示装置 | |
US20050030266A1 (en) | Active matrix type display apparatus | |
JP2009122196A (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
JP2008134346A (ja) | アクティブマトリクス型表示装置 | |
JP5019217B2 (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
JP2009216950A (ja) | アクティブマトリクス型表示装置 | |
JP2008304573A (ja) | 表示装置 | |
JP5085011B2 (ja) | アクティブマトリクス型表示装置 | |
JP2006215255A (ja) | 発光表示パネルの駆動装置および駆動方法 | |
JP2009025413A (ja) | アクティブマトリクス型表示装置 | |
JP2009193027A (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
JP2007316512A (ja) | アクティブマトリクス型表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110510 |