JP2009211617A - 電源電圧変動解析システム、電源電圧変動解析方法及び電源電圧変動解析プログラム - Google Patents
電源電圧変動解析システム、電源電圧変動解析方法及び電源電圧変動解析プログラム Download PDFInfo
- Publication number
- JP2009211617A JP2009211617A JP2008056211A JP2008056211A JP2009211617A JP 2009211617 A JP2009211617 A JP 2009211617A JP 2008056211 A JP2008056211 A JP 2008056211A JP 2008056211 A JP2008056211 A JP 2008056211A JP 2009211617 A JP2009211617 A JP 2009211617A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- equivalent circuit
- model
- wiring
- voltage fluctuation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【課題】 半導体集積回路及びその他の受動部品が搭載されたプリント配線基板における電源電圧の変動を短時間で精度良く解析する計算システムを提供する。
【解決手段】 半導体集積回路の格子状に粗く分割された電源系配線領域に対し、電源系配線と単位電流源を複数分割し、生成した等価回路を用いた回路シミュレーションにより、電源系配線モデルを生成する手段と、前記電源系配線モデルを含むＬＳＩモデルと受動部品を含むプリント配線基板モデルを結合して電源供給系の等価回路モデル生成手段とを備え、細分割した場合と同等のモデル精度を確保する。
【選択図】図１
【解決手段】 半導体集積回路の格子状に粗く分割された電源系配線領域に対し、電源系配線と単位電流源を複数分割し、生成した等価回路を用いた回路シミュレーションにより、電源系配線モデルを生成する手段と、前記電源系配線モデルを含むＬＳＩモデルと受動部品を含むプリント配線基板モデルを結合して電源供給系の等価回路モデル生成手段とを備え、細分割した場合と同等のモデル精度を確保する。
【選択図】図１
Description
本発明は、電源電圧の変動を解析するための電源電圧変動解析システム、電源電圧変動解析方法及びプログラムに関し、特に半導体集積回路及びその他の受動部品が搭載されたプリント配線基板における電源電圧の変動を解析するための電源電圧変動解析システム、電源電圧変動解析方法及び電源電圧変動解析プログラムに関するものである。
従来、プリント配線基板のレイアウト情報を取り込み、取り込まれたレイアウト情報から電源供給系回路のレイアウト情報のみを抽出し、抽出された電源供給系回路のレイアウト情報を電気回路情報に変換して、指定した電源端子接続位置から見たインピーダンス特性を算出し、計算結果を表示するという電源電圧変動解析手段が提案されている（例えば、特許文献１参照）。
また、半導体集積回路を電源配線、内部容量、内部消費電流及び入出力セルに分け、図５に示すように電源配線サブモデル作成手段により電源配線サブモデルを作成し、内部容量サブモデル作成手段により内部容量サブモデルを作成し、内部消費電流サブモデル作成手段により内部消費電流サブモデルを作成し、サブモデル結合手段により電源ノイズ解析用の半導体装置モデルを作成する、電源電圧変動解析モデル作成手段が提案されている（例えば、特許文献２参照）。
この特許文献２に記載された電源電圧変動解析サブモデル作成手段は、図６に示すように、電源配線領域を指定した分割数で格子状に分割し、分割した領域の各々に存在する電源配線の抵抗及びインダクタンスを回路モデルに割り付けている。
この図において、２６は３．３Ｖ系の電源配線層であるＶＤＥ配線層、２７は１．２Ｖ系の電源配線層であるＶＤＤ配線層、２８は０Ｖ（接地）系の電源配線層であるＶＳＳ配線層、２９は電源配線サブモデルの単位である。
電源配線層は、２ｍｍ×２ｍｍの正方形とされ、ＶＤＥ配線層２６と、ＶＤＤ配線層２７と、ＶＳＳ配線層２８に分けられ、これらＶＤＥ配線層２６、ＶＤＤ配線層２７及びＶＳＳ配線層２８は、それぞれ４（縦）×４（横）に分割され、分割された５００μｍ×５００μｍの格子領域内に存在する電源配線の抵抗及びインダクタンスを同じ電源配線種の異なる配線層について合成を行った後で、２次元十字形の回路モデルに割り付けて電源配線サブモデルが作成されている。
この他に、特開２０００−９９５５４号公報、特開２００３−２７１６９５号公報、特開２００４−１７８５０１号公報にも電源電圧変動解析技術が示されている。
特開２００５−２５１２２３号公報
特開２００４−２３４６１８号公報
特開２０００−９９５５４号公報
特開２００３−２７１６９５号公報
特開２００４−１７８５０１号公報
特許文献２の電源配線サブモデル作成手段半導体集積回路の電源配線領域格子状に分割する分割数と領域中央部の等価抵抗との関係の例を図７に示す。
この図から明らかなように、分割数が小さいと等価抵抗が大きすぎ、モデル精度の問題がある。
また、分割数を１０×１０以上と大きくとると、電流源サブモデル、容量サブモデルも同じ分割数となり、これらを結合し、更にパッケージおよびプリント配線基板の電源系モデルとも結合するとモデルである等価回路の規模が膨大となるため、電源電圧変動を短時間で計算することが困難である。
本発明は、半導体集積回路及びその他の受動部品が搭載されたプリント配線基板における電源電圧の変動を短時間で精度良く解析する計算システムを提供することを課題とする。
この課題を解決するために、半導体集積回路の格子状に粗く分割された電源系配線領域に対し、電源系配線と単位電流源を複数分割し、生成した等価回路を用いた回路シミュレーションにより、電源系配線モデルを生成する手段と、前記電源系配線モデルを含むＬＳＩモデルと受動部品を含むプリント配線基板モデルを結合して電源供給系の等価回路モデル生成手段とを備え、細分割した場合と同等のモデル精度を確保するようにする。
本発明のシステム内の半導体集積回路等価回路モデル作成手段は、モデル精度を確保し、かつ等価回路規模の小さいモデルを生成するため、半導体集積回路及びその他の受動部品が搭載されたプリント配線基板上の電源供給系における電源電圧変動を精度良くかつ高速に解析でき、モデル等価回路規模を小さくし、高速に電源電圧変動解析することにより、本発明の課題が解決される。
以下、発明を実施するための最良の形態に関して、図面を参照して詳細に説明する。
図１は、本発明のシステム構成である。
このシステムは、解析に必要な情報を入力する入力装置１００、プリント配線基板および半導体集積回路の設計データベースを格納する記憶装置１０９、等価回路モデルを作成し電源電圧変動解析を行うデータ処理装置１０１及び計算結果を出力する出力装置１０８から構成されている。
図１は、本発明のシステム構成である。
このシステムは、解析に必要な情報を入力する入力装置１００、プリント配線基板および半導体集積回路の設計データベースを格納する記憶装置１０９、等価回路モデルを作成し電源電圧変動解析を行うデータ処理装置１０１及び計算結果を出力する出力装置１０８から構成されている。
データ処理装置１０１は、解析エンジン１０２及び入力データ、生成された等価回路モデル及び計算結果を一時的に保存・逐次読み出し可能なデータ記憶部１０７を含んでいる。
解析エンジン１０２は、電源系配線分割手段・単位電流源分割手段１０３を含む電源系配線モデル生成手段１０４、モデル結合・電源供給系等価回路モデル生成手段を含むモデル結合生成手段１０５及び演算手段１０６を含んでいる。
記憶装置１０９には、プリント配線基板設計データベース１１０及び半導体集積回路データベース１１１が格納されている。
このように構成されたシステムにおいては、以下の処理が行われる。
入力装置１００からの入力情報に基づき、半導体集積回路設計データベース１１１から選択されたチップ電源系配線レイアウト情報を用いて、電源系配線モデル生成手段１０４が電源系配線モデルを生成する。
入力装置１００からの入力情報に基づき、半導体集積回路設計データベース１１１から選択されたチップ電源系配線レイアウト情報を用いて、電源系配線モデル生成手段１０４が電源系配線モデルを生成する。
前記電源系配線モデルに、半導体集積回路設計データベース１１１から選択されたチップ電源系電流源記述モデル、チップ電源系容量等価回路モデル、パッケージ電源系配線等価回路モデルとを結合して半導体集積回路モデルを作成し、プリント配線基板設計データベース１１０から選択された受動部品を含むプリント配線基板の等価回路モデルとを結合して、モデル結合生成手段１０５が電源供給系等価回路モデルを作成する。
電源供給系等価回路モデルを用いて演算手段１０６が解析を行う。
解析エンジン１０２内での処理が終了すると、計算された電源供給系回路での電圧変動値の結果が出力装置１０８へ出力され、システムでの処理が完了する。
解析エンジン１０２内での処理が終了すると、計算された電源供給系回路での電圧変動値の結果が出力装置１０８へ出力され、システムでの処理が完了する。
図２のフロー図を参照して本実施の形態の全体の動作について詳細に説明する。
初めに、半導体集積回路情報入力ステップ２０１で、半導体集積回路設計データベース２０９からチップ電源系配線レイアウト情報が選択され、入力される。
初めに、半導体集積回路情報入力ステップ２０１で、半導体集積回路設計データベース２０９からチップ電源系配線レイアウト情報が選択され、入力される。
次に、ＬＳＩ等価回路モデル作成ステップ２０２の電源配線モデル作成ステップ２０３で、電源配線分割及び単位電流源分割が行われ、モデル結合ステップ２０４で電流源モデル、容量モデル及びパッケージモデルが結合される。
さらに、半導体集積回路情報入力ステップ２０１で、半導体集積回路設計データベース２０９から選択された、チップ電源系電流源記述モデル、チップ電源系容量等価回路モデル、パッケージ電源系配線等価モデルが結合され、ＬＳＩ等価回路モデル作成ステップ２０２で、ＬＳＩ等価回路モデルが作成される。
次に、プリント配線基板情報入力ステップ２０５で、プリント配線基板設計データベース２１０から選択されたプリント配線基板の電源系モデルは、電源供給系等価回路モデル作成ステップ２０６において、ＬＳＩ等価回路モデルと結合され、搭載部品の全てを含むプリント回路基板全体の等価回路モデルが作成される。
最後に、回路シミュレーションステップ２０７において、電源電圧変動が算出され、結果出力／表示ステップ２０８で、解析結果が出力される。
次に、具体的な実施例を用いて本発明を実施するための最良の形態の動作を図３及び図４により説明する。
図４に示す半導体集積回路の電源系配線全体６０１は、粗く３×３に９分割されており、これらの格子状の９個の領域それぞれがモデル化対象領域である。
図４に示す半導体集積回路の電源系配線全体６０１は、粗く３×３に９分割されており、これらの格子状の９個の領域それぞれがモデル化対象領域である。
図３に示す処理フロー図の５０１において、各モデル化対象領域が更に細分割対象領域６０２に細分割される。
この細分割数は、従来技術である図７に例示されたように、等価抵抗が一定値に収束する値、例えば、２１×２１とする。
この細分割数は、従来技術である図７に例示されたように、等価抵抗が一定値に収束する値、例えば、２１×２１とする。
次に、処理フロー図の５０２において、単位電流源をこの細分割数で細分割し、処理フロー図の５０３において、配線等価回路と電流源からなる等価回路記述を作成する。
図４に１個の細分割領域の等価回路例６０４を示す。
図４に１個の細分割領域の等価回路例６０４を示す。
次に、処理フロー図の５０４において、作成された対象領域全体の結合された等価回路記述を用いて、回路シミュレーションし、対象領域中央部の電圧が算出される。
この電圧値は、対象領域中央部を第一のノードとし、対象領域の４角を短絡した第二のノード間の電位差である。
この電圧値は、対象領域中央部を第一のノードとし、対象領域の４角を短絡した第二のノード間の電位差である。
最後に、処理フロー図の５０５において、対象領域中央部の電圧値と対象領域全体の電流値単位電流から等価抵抗、等価インダクタンスを算出し、処理フロー図の５０６において、等価回路記述を作成し、対象領域の等価回路記述６０３を作成する。
このように、等価回路モデル記述は３×３の粗い分割規模でありながら、６３×６３の細かい分割規模の場合と同等のモデル精度を得ることができる。
本 発明は、半導体集積回路及びその他の受動部品が搭載されたプリント配線基板上の電源供給系における電源電圧変動を精度良くかつ高速に解析する用途に適用可能である。
また、本発明のシステム内の要素技術である電源電圧変動解析用半導体集積回路等価回路モデルの作成技術は、他の解析で使用する半導体集積回路の等価回路モデルを作成する用途にも適用可能で、例えばプリント配線基板からの不要電磁放射ＥＭＩの解析用の半導体集積回路の等価回路モデルを作成する用途にも適用可能である。
１３ 電源配線分割手段
１４ 抵抗インダクタンス算出手段
１５ 回路記述作成手段
２６ ＶＤＥ配線層
２７ ＶＤＤ配線層
２８ ＶＳＳ配線層
２９ 電源配線サブモデル
１００ 入力装置
１０１ データ処理装置
１０２ 解析エンジン
１０３ 電源配線・単位電流源分割手段
１０４ 電源系配線モデル生成手段
１０５ モデル結合・電源供給系等価回路モデル生成手段
１０６ 演算手段
１０７ データ記憶部
１０８ 出力装置
１０９ 記憶装置
１１０ プリント配線基板設計データベース
１１１ 半導体集積回路設計データベース
６０１ 全体電源系配線
６０２ 細分割された対象領域電源系配線
６０３ 対象領域等価回路モデル
６０４ 細分割領域等価回路モデル
１４ 抵抗インダクタンス算出手段
１５ 回路記述作成手段
２６ ＶＤＥ配線層
２７ ＶＤＤ配線層
２８ ＶＳＳ配線層
２９ 電源配線サブモデル
１００ 入力装置
１０１ データ処理装置
１０２ 解析エンジン
１０３ 電源配線・単位電流源分割手段
１０４ 電源系配線モデル生成手段
１０５ モデル結合・電源供給系等価回路モデル生成手段
１０６ 演算手段
１０７ データ記憶部
１０８ 出力装置
１０９ 記憶装置
１１０ プリント配線基板設計データベース
１１１ 半導体集積回路設計データベース
６０１ 全体電源系配線
６０２ 細分割された対象領域電源系配線
６０３ 対象領域等価回路モデル
６０４ 細分割領域等価回路モデル
Claims (9)
- 半導体集積回路を搭載したプリント配線基板の電源供給系回路電圧変動を解析するシステムであって、
半導体集積回路の格子状に分割された電源系配線モデル化対象領域に関し、電源系配線と単位電流源を複数分割し、等価回路を生成する手段と前記等価回路を用いた回路シミュレーションによる対象領域中央部の電圧から等価抵抗、等価インダクタンスを算出する手段から構成される電源系配線等価回路モデル生成手段を備えたことを特徴とする電源電圧変動解析システム。 - チップ全体を格子状に分割した電源系配線モデル化対象領域毎に生成された電源系配線等価回路モデルを結合して、チップ全体の電源系配線等価回路モデルを生成する手段を備えたことを特徴とする請求項１記載の電源電圧変動解析システム。
- 電源系配線等価回路モデルと、半導体集積回路設計データベースから選択されたチップ電源系容量等価回路モデルとチップ電源系電流源モデルとパッケージ電源系配線等価回路モデルと、プリント配線基板設計データベースから選択された受動部品を含むプリント配線基板の電源系配線等価回路モデルとを結合して電源供給系の等価回路モデル生成手段を備えたことを特徴とする請求項１記載の電源電圧変動解析システム。
- 半導体集積回路を搭載したプリント配線基板の電源供給系回路電圧変動を解析する方法であって、
半導体集積回路の格子状に分割された電源系配線モデル化対象領域に関し、電源系配線と単位電流源を複数分割し、等価回路を生成し、生成した等価回路を用いた回路シミュレーションによる対象領域中央部の電圧から等価抵抗、等価インダクタンスを算出し、電源系配線等価回路モデル生成することを特徴とする電源電圧変動解析方法。 - チップ全体を格子状に分割した電源系配線モデル化対象領域毎に生成された電源系配線等価回路モデルを結合して、チップ全体の電源系配線等価回路モデルを生成することを特徴とする請求項４記載の電源電圧変動解析方法。
- 電源系配線等価回路モデルと、半導体集積回路設計データベースから選択されたチップ電源系容量等価回路モデルとチップ電源系電流源モデルとパッケージ電源系配線等価回路モデルと、プリント配線基板設計データベースから選択された受動部品を含むプリント配線基板の電源系配線等価回路モデルとを結合して電源供給系の等価回路モデル生成することを特徴とする請求項４記載の電源電圧変動解析方法。
- 半導体集積回路を搭載したプリント配線基板の電源供給系回路電圧変動解析をコンピュータに実行させるプログラムであって、
半導体集積回路の格子状に分割された電源系配線モデル化対象領域に関し、電源系配線と単位電流源を複数分割し、等価回路を生成する処理と前記等価回路を用いた回路シミュレーションによる対象領域中央部の電圧から等価抵抗、等価インダクタンスを算出する処理から構成される電源系配線等価回路モデル生成処理をコンピュータに実行させることを特徴とする電源電圧変動解析プログラム。 - チップ全体を格子状に分割した電源系配線モデル化対象領域毎に生成された電源系配線等価回路モデルを結合して、チップ全体の電源系配線等価回路モデル生成処理をコンピュータに実行させることを特徴とする請求項７記載の電源電圧変動解析プログラム。
- 電源系配線等価回路モデルと、半導体集積回路設計データベースから選択されたチップ電源系容量等価回路モデルとチップ電源系電流源モデルとパッケージ電源系配線等価回路モデルと、プリント配線基板設計データベースから選択された受動部品を含むプリント配線基板の電源系配線等価回路モデルとを結合して電源供給系の等価回路モデル生成処理をコンピュータに実行させることを特徴とする請求項７記載の電源電圧変動解析プログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008056211A JP5040735B2 (ja) | 2008-03-06 | 2008-03-06 | 電源電圧変動解析システム及び電源電圧変動解析プログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008056211A JP5040735B2 (ja) | 2008-03-06 | 2008-03-06 | 電源電圧変動解析システム及び電源電圧変動解析プログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009211617A true JP2009211617A (ja) | 2009-09-17 |
| JP5040735B2 JP5040735B2 (ja) | 2012-10-03 |
Family
ID=41184668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008056211A Expired - Fee Related JP5040735B2 (ja) | 2008-03-06 | 2008-03-06 | 電源電圧変動解析システム及び電源電圧変動解析プログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5040735B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002197139A (ja) * | 2000-12-26 | 2002-07-12 | Toshiba Corp | 電圧降下解析システム |
| JP2004234618A (ja) * | 2002-12-06 | 2004-08-19 | Fujitsu Ltd | 半導体装置モデルとその作成方法及び装置 |
-
2008
- 2008-03-06 JP JP2008056211A patent/JP5040735B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002197139A (ja) * | 2000-12-26 | 2002-07-12 | Toshiba Corp | 電圧降下解析システム |
| JP2004234618A (ja) * | 2002-12-06 | 2004-08-19 | Fujitsu Ltd | 半導体装置モデルとその作成方法及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5040735B2 (ja) | 2012-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7643980B2 (en) | Electromagnetic field analysis apparatus, method and computer program | |
| JP5639907B2 (ja) | 設計支援装置、方法およびプログラム | |
| WO2012138897A1 (en) | Bim based 3-d visualization | |
| JP2006209629A (ja) | 有限要素法を用いた構造解析方法 | |
| US20150067632A1 (en) | Efficient analog layout prototyping by layout reuse with routing preservation | |
| JP2006031510A (ja) | ジッタ解析方法、ジッタ解析装置及びジッタ解析プログラム | |
| US9715571B1 (en) | Systems and methods for simulations of reliability in printed circuit boards | |
| JP2006253187A (ja) | 電源解析方法および電源解析を実行するプログラム | |
| CN114492289A (zh) | 一种在电路版图中定位提取电容的方法及装置 | |
| US8185864B2 (en) | Circuit board analyzer and analysis method | |
| US20080215303A1 (en) | Method, Apparatus and Program for Creating a Power Pin Model of a Semiconductor Integrated Circuit | |
| CN103853861A (zh) | 评估3d ic的电源供应的方法和装置 | |
| JP2004234618A (ja) | 半導体装置モデルとその作成方法及び装置 | |
| JP4678027B2 (ja) | 集積回路装置の評価装置、評価方法及び評価プログラム | |
| JP5040735B2 (ja) | 電源電圧変動解析システム及び電源電圧変動解析プログラム | |
| JP5136333B2 (ja) | 電源ノイズ解析モデル作成方法、電源ノイズ解析モデル作成装置および電源ノイズ解析モデル作成プログラム | |
| JP2016132538A (ja) | 搬入据付け作業計画支援装置および搬入据付け作業計画支援方法 | |
| CN116702689A (zh) | 量子芯片版图的构建方法和装置及存储介质 | |
| JP2009276822A (ja) | 半導体デバイス設計支援装置及び半導体デバイス設計支援方法 | |
| JP2007299268A (ja) | 基板レイアウトチェックシステムおよび方法 | |
| JP5003407B2 (ja) | プリント回路基板設計システム、プリント回路基板設計方法及びプログラム | |
| JP7125208B2 (ja) | ノイズ解析装置及びノイズ解析方法 | |
| US11080450B1 (en) | Calculating inductance based on a netlist | |
| JP6569498B2 (ja) | 電圧降下シミュレーションプログラム、情報処理装置、および電圧降下シミュレーション方法 | |
| JP2008097541A (ja) | レイアウト検証方法およびレイアウト検証装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110202 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120526 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120612 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120625 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |