JP2009205419A - 電子制御装置 - Google Patents

Abstract

【課題】内部回路への不正アクセスを物理的に防止して、セキュリティを向上させることができる電子制御機器を提供すること。
【解決手段】プリンタに搭載した電子制御装置１０に、内部回路１１のパルス出力ポート１６からＨパルスを印加し、インターフェース１２と接続部１３に電圧を印加して内部回路１１へのアクセスを禁止する電子回路１５を結線部１４に設ける。電子制御装置１０は、例えば、プリンタ製造工程において、パルス出力ポート１６からＬパルスを出力し、接続部１３に接続した外部装置が内部回路１１へアクセスすることを許容する。一方、電子制御装置１０は、プリンタ出荷後において、パルス出力ポート１６からＨパルスを出力し、接続部１３に接続した外部装置が内部回路１１へアクセスすることを禁止する。
【選択図】図１

Description

本発明は、電子制御装置に関する。

近年、プリンタやパソコン、家電機器などの電子機器は、使用者の利便性等を向上させるために多機能化されている。電子機器は、内部回路を備える電子制御機器を搭載し、動作をソフトウエアで制御される。内部回路は、多数のプログラムを格納し、プログラムを適宜選択して実行することにより、電子機器に各種機能を行わせる。

電子制御機器は、例えば、内部回路に記憶したプログラムに異常があると、電子機器を適正に動作させることができない。そのため、電子制御機器は、内部回路への接続を制御するインターフェースに接続する接続部を備え、電子機器が出荷される前に、内部回路の検査を行う外部装置を接続部に接続してデバック環境を構築し、内部回路のプログラム等が検査される。

電子機器の出荷後に、いつ誰でも接続部にパソコンを接続して内部回路へアクセスできるようにしていると、第三者が簡単に電子制御機器の内部動作を見ることができる。そこで、従来、電子制御機器は、使用者にパスワードを入力させ、そのパスワードに基づいて個人情報が正当であると判断したときだけ外部装置から内部回路へアクセス可能にしていた（例えば特許文献１参照。）。

特開２００７−１９９４４号公報

しかしながら、従来の電子制御機器は、電子機器が出荷された後、パスワード入力によりソフト的に外部装置が内部回路へアクセスするのを禁止していた。そのため、パスワードが漏洩すると、第三者は、デバック環境を簡単に構築して外部装置から内部回路へアクセスし、プログラムを盗むことができた。

本発明は、上記問題点を解決するためになされたものであり、内部回路への不正アクセスを物理的に防止して、セキュリティを向上させることができる電子制御機器を提供することを目的とする。

本発明に係る電子制御機器は、次のような構成を有している。
（１）電子機器を制御する内部回路と、前記内部回路へのアクセスを制御するインターフェースと、前記内部回路の動作を検査するための外部装置を前記インターフェースに接続させる接続部と、を備える電子制御装置であって、前記インターフェースと前記接続部との間に設けられ、制御電圧が印加されることにより、前記外部装置が前記接続部及び前記インターフェースを介して前記内部回路へアクセスすることを禁止する禁止手段を有する。

（２）（１）に記載の発明において、前記外部装置が前記接続部及び前記インターフェースを介して前記内部回路へアクセスして前記検査を終了し、前記電子機器を出荷する前に、前記禁止手段に前記制御電圧を印加する禁止制御手段を有する。

（３）電子機器を制御する内部回路と、前記内部回路へのアクセスを制御するインターフェースと、前記内部回路の動作を検査するための外部装置を前記インターフェースに接続させる接続部と、を備える電子制御装置であって、前記インターフェースの耐圧電圧よりも高い電圧を出力可能な電源と、前記電源と前記インターフェースとの接続状態と非接続状態を切り替えるスイッチ手段と、前記接続状態と前記非接続状態を切り替える指令を前記スイッチ手段に与えるスイッチ制御手段と、を有する。

（４）（３）に記載の発明において、前記スイッチ制御手段は、前記外部装置が前記接続部及び前記インターフェースを介して前記内部回路へアクセスして前記検査を終了し、前記電子機器を出荷する前に、前記スイッチ手段に前記電源を前記インターフェースに接続させる指令を前記スイッチ手段に与える。

（５）（１）乃至（４）の何れか１つに記載の発明において、前記インターフェースの機能を検査する検査手段を有する。

上記構成を有する電子制御装置は、インターフェースと接続部との間に設けられた禁止手段に、制御電圧が印加されていないときには、外部装置を接続部に接続すると、外部装置が接続部とインターフェースを介して内部回路へアクセスして内部回路の動作を検査できる。しかし、電子制御装置は、禁止手段に制御電圧が印加され、外部装置が接続部及びインターフェースを介して内部回路へアクセスすることを禁止すると、外部装置を接続部に接続しても、外部装置が接続部とインターフェースを介して内部回路へ物理的にアクセスできず、内部回路の動作を検査できなくなる。このような電子制御装置は、例えば、電子機器の出荷後に禁止手段に制御電圧を印加するようにすれば、第三者が、接続部にパソコン等を接続しても、内部回路へアクセスしてプログラム等の情報を盗むことができない。よって、本発明の電子制御装置によれば、内部回路への不正なアクセスを物理的に防止して、セキュリティを高めることができる。

特に、電子制御装置は、外部装置が接続部及びインターフェースを介して内部回路へアクセスして検査を終了し、電子機器を出荷する前に、禁止手段に制御電圧を印加させるようにすれば、電子機器出荷後に、検査終了により不要になった接続部を介して第三者が内部回路へアクセスするのを確実に防止できる。

上記構成を有する電子制御機器は、スイッチ手段が、電源とインターフェースとを接続するまでは、インターフェースの耐圧電圧よりも高い電圧がインターフェースに印加されない。そのため、接続部に接続された外部装置は、接続部とインターフェースを介して内部回路へアクセスして内部回路の動作を検査できる。しかし、スイッチ手段が、スイッチ制御手段からの指令を受けて電源をインターフェースに接続すると、インターフェースの耐圧電圧より高い電圧が電源からインターフェースへ印加され、インターフェースが破壊される。この場合、外部装置を接続部に接続しても、外部装置はインターフェースを介して内部回路へアクセスできず、内部回路の動作を検査できなくなる。このような電子制御装置は、例えば、電子機器の出荷前に電源をインターフェースに接続させてインターフェースを破壊しておけば、第三者が、接続部にパソコン等を接続しても、内部回路へアクセスしてプログラム等の情報を盗むことができない。よって、本発明の電子制御装置によれば、内部回路への不正なアクセスを物理的に防止して、セキュリティを高めることができる。

特に、電子制御装置は、外部装置が接続部及びインターフェースを介して内部回路へアクセスして検査を終了し、電子機器を出荷する前に、電源をインターフェースに接続させれば、電子機器出荷後に、検査終了により不要になった接続部を介して第三者が内部回路へアクセスするのを確実に防止できる。

更に、上記構成を有する電子制御機器は、インターフェースと接続部の少なくとも一方に電圧を印加した後、或いは、インターフェースに耐圧電圧より高い電圧を印加した後に、インターフェースの機能を検査し、内部回路への接続を遮断できたか否かを確認するので、内部回路への不正なアクセスをより確実に防止できる。

次に、本発明に係る電子制御装置の一実施形態について図面を参照して説明する。

（第１実施形態）
図３は、電子制御装置の一例であるプリンタ１を示す図である。
第１実施形態の電子制御装置１０は、「電子機器」の一例であるプリンタ１に内蔵され、各種プログラムに従ってプリンタ１の印字動作を制御する。プリンタ１は、正常な印字動作を確保するために、出荷前にデバック処理が行われる。デバッグ処理では、通信線３を介して「外部装置」の一例であるパソコン２をプリンタ１に接続してデバッグ環境が構築され、電子制御装置１０に格納された各種プログラムを修正する。

＜電子制御装置の概略構成＞
図１は、本発明の第１実施形態に係る電子制御装置１０の概略構成を示す図である。
電子制御装置１０は、プリンタ１を制御する内部回路１１と、内部回路１１へのアクセスを制御するインターフェース１２と、内部回路の動作を検査するためのパソコン２をインターフェース１２に接続させる接続部１３とを備える。

内部回路１１は、図示しないＣＰＵやメモリなどを内蔵するＡｓｉｃであり、プリンタ１の動作制御に必要な各種プログラムやデータ等の情報を記憶している。内部回路１１は、後述するデバッグ処理プログラム（図２参照）を実行することにより、パソコン２が接続部１３及びインターフェース１２を介して内部回路１１へアクセスして検査を終了し、パソコン１を出荷する前に、結線部１４に制御電圧を印加するように構成されている。よって、内部回路１１は「禁止制御手段」の一例である。また、内部回路１１は、後述するデバッグ処理プログラム（図２参照）を実行することにより、インターフェース１２の機能を検査するように構成されている。よって内部回路１１は「検査手段」の一例である。

インターフェース１２は、内部回路１１に組み込まれ、所定の通信プロトコルに従って内部回路１１とパソコン２の通信状態を制御する。インターフェース１２は、データを送信するための第１端子１２ａと、データを受信するための第２端子１２ｂと、電力供給される第３端子１２ｃと、グランドに接地されて基準電圧を入力する第４端子１２ｄとを備える。

一方、接続部１３は、データをパソコン２へ出力するための第１端子１３ａと、データをパソコン２から入力するための第２端子１３ｂと、電力をパソコン２から供給される第３端子１３ｃと、基準電圧を入力する第４端子１３ｄとを備える。接続部１３は、結線部１４を介してインターフェース１２に接続されている。

「禁止手段」の一例である結線部１４は、インターフェース１２と接続部１３との間に設けられ、制御電圧が印加されることにより、パソコン２が接続部１３及びインターフェース１２を介して内部回路１１へアクセスすることを禁止する電子回路１５を備える。電子回路１５は、第１ＯＲ回路Ｌ１や第２ＯＲ回路Ｌ２等で構成されている。

インターフェース１２は、第１端子１２ａが、接続線１４ａを介して第１ＯＲ回路Ｌ１のＢポートに接続されている。第１ＯＲ回路Ｌ１は、出力ポートが、接続部１３の第１端子１３ａに接続線１４ｂを介して接続されている。第１ＯＲ回路Ｌ１のＡポートは、接続線１４ｃを介して接続線１４ｄ上の接点Ｐ１に接続されている。接続線１４ｄは、内部回路１１のパルス出力ポート１６を第２ＯＲ回路Ｌ２のＢポートに接続している。

第２ＯＲ回路Ｌ２は、Ａポートが接続線１４ｆを介して接続部１３の第２端子１３ｂに接続され、出力ポートが接続線１４ｇを介してインターフェース１２の第２端子１２ｂに接続されている。接続線１４ｂ，１４ｆの接点Ｐ２，Ｐ３には、電圧制御回路１７の抵抗Ｒ１，Ｒ２が接続し、データ送受信時の電圧を制御している。

インターフェース１２の第３端子１２ｃと接続部１３の第３端子１３ｃは、接続線１４ｈを介して接続されている。また、インターフェース１２の第４端子１２ｄと接続部１３の第４端子１３ｄは、接続線１４ｉを介して接続されている。

電子回路１５は、第１及び第２ＯＲ回路Ｌ１，Ｌ２が、ＡポートとＢポートの少なくとも一方にハイ状態のパルス（以下「Ｈパルス」という。）を入力する場合には、出力ポートからＨパルスを出力する。一方、電子回路１５は、第１及び第２ＯＲ回路Ｌ１，Ｌ２が、ＡポートとＢポートの両方にロー状態のパルス（以下「Ｌパルス」という。）を入力する場合には、出力ポートからＬパルスを出力する。

よって、電子回路１５は、パルス出力ポート１６がＨパルスを出力するときには、第１及び第２ＯＲ回路Ｌ１，Ｌ２がＨパルスを出力し、インターフェース１２の第２端子１２ｂと接続部１３の第１端子１３ａに電圧が印加される。これにより、内部回路１１は、接続部１３とインターフェース１４との間でデータを送受信できなくなり、外部装置からのアクセスが禁止される。

一方、電子回路１５は、パルス出力ポート１６がＬパルスを出力するときには、第１及び第２ＯＲ回路Ｌ１，Ｌ２がＬパルスを出力し、内部回路１１の第２端子１２ｂと接続部１３の第１端子１３ａに電圧が印加されない。これにより、内部回路１１は、接続部１３とインターフェース１４との間でデータを送受信可能になり、外部装置からのアクセスが許容される。

電子制御装置１０は、内部回路１１によってパルス出力ポート１６からパルスを出力するタイミングを制御する。電子制御装置１０は、プリンタ１の製造工程において、少なくともパソコン２によって内部回路１１の検査する時には、パルス出力ポート１６からＨパルスを出力して接続部１３とインターフェース１２に電圧を印加しない指令を電子回路１５に与える。一方、電子制御装置１０は、少なくともプリンタ１の出荷後には、パルス出力ポート１６からＨパルスを出力して接続部１３とインターフェース１２に電圧を印加する指令を電子回路１５に与える。

＜デバッグ処理＞
図２は、図１に示す電子制御装置１０が実行するデバッグ処理プログラムの流れを示すフローチャートである。
電子制御装置１０は、プリンタ１の製造工程において内部回路１１の検査が終了するまでは、内部回路１１の検査のために、接続部１３とインターフェース１２を介して内部回路１１へアクセス可能にしておく必要がある。しかし、電子制御装置１０は、内部回路１１の検査が終了し、プリンタ１を出荷する際には、第三者が内部回路１１へ不正アクセスするのを防止するために、接続部１３とインターフェース１２を介して内部回路１１へアクセスできないようにする必要がある。

そこで、電子制御装置１０は、例えば、プリンタ１に搭載されて出荷される前にパソコン２が通信線３を介して接続部１３に接続され、プリンタ１の操作部にデバック開始指示が入力されると、図３に示すプログラムを実行し、デバック処理をした後に内部回路１１へのアクセスを禁止する。
尚、デバック開始指示入力前にパスワードを入力させて本人認証を行い、プリンタ１のプログラムにアクセスする正当権限の有無を判断するようにしても良いことは言うまでもない。

デバック処理について具体的に説明する。
先ず、電子制御装置１０は、ステップ１（以下「Ｓ１」という。）において、パルス出力ポート１６からＬパルスを出力し、接続部１３とインターフェース１２を介して内部回路１１へアクセスするのを許可する。次に、Ｓ２において、内部回路１１とパソコン２との通信を開始し、内部回路１１に記憶されているプログラム等の情報へアクセスして検査を行い、必要に応じて修正を行う。

Ｓ３において、内部回路１１の情報について検査が終了し、パソコン２と内部回路１１との通信が終了したら、Ｓ４において、パルス出力ポート１６からＨパルスを出力する。これにより、第１及び第２ＯＲ回路Ｌ１，Ｌ２が接続部１３の第１端子１３ａとインターフェース１２の第２端子１２ｂにＨパルスを出力し、電圧を印加する。

そして、Ｓ５において、内部回路１１とパソコン２との通信状態をチェックする。通信状態は、インターフェース１２の機能を検査することにより行う。より具体的には、インターフェース１２が内部回路１１とパソコン２との通信状態を制御する機能を発揮しているか否かを調べることにより行う。

インターフェース１２が内部回路１１とパソコン２との通信状態を制御する機能を発揮し、内部回路１１とパソコン２が通信可能である場合には（Ｓ５：通信ＯＫ）、Ｓ４へ戻り、パルス出力ポート１６がＨパルスを出力しているか再確認する。尚、このとき、パルス出力ポート１６が出力する電圧を、インターフェース１２の耐圧電圧を超えない範囲で大きくし、第１端子１３ａと第２端子１２ｂに印加する電圧を大きくしても良い。

一方、インターフェース１２が内部回路１１とパソコン２との通信状態を制御する機能を発揮せず、内部回路１１とパソコン２が通信不能である場合には（Ｓ５：通信ＮＧ）、デバッグ処理を終了する。

＜作用効果＞
以上説明した第１実施形態の電子制御装置１０は、インターフェース１２と接続部１３との間に設けられた結線部１４の電子回路１５に、制御電圧が印加されていないとき（内部回路１１が結線部１４の電子回路１５にＬパルスを出力しているとき）には、パソコン２を接続部１３に接続すると、パソコン２が接続部１３とインターフェース１２を介して内部回路１１へアクセスして内部回路１１の動作を検査できる。しかし、電子制御装置１０は、結線部１４の電子回路１５に制御電圧が印加され（内部回路１１が結線部１４の電子回路１５にＨパルスを出力し）、パソコン２が接続部１３及びインターフェース１２を介して内部回路１１へアクセスすることを禁止すると、パソコン２を接続部１３に接続しても、パソコン２が接続部１３とインターフェース１２を介して内部回路１１へ物理的にアクセスできず、内部回路１１の動作を検査できなくなる。このような電子制御装置１０は、例えば、プリンタ１の出荷後に結線部１４の電子回路１５に制御電圧（Ｈパルス）を印加するようにすれば、第三者が、出荷されたプリンタ１の接続部１３にパソコン等を接続しても、内部回路１１へアクセスしてプログラム等の情報を盗むことができない。よって、第１実施形態の電子制御装置１０によれば、内部回路１１への不正なアクセスを物理的に防止して、セキュリティを高めることができる。

そして、電源制御装置１０は、パソコン２が接続部１３及びインターフェース１２を介して内部回路１１へアクセスして検査を終了し、プリンタ１を出荷する前に、結線部１４の電子回路１５に制御電圧（Ｈパルス）を印加するようにしたので、プリンタ１の出荷後に、検査終了により不要になった接続部１３を介して第三者が内部回路１１へアクセスするのを確実に防止できる。

更に、電子制御機器１０は、インターフェース１２と接続部１３に電圧を印加した後に、インターフェース１２の機能を検査し、内部回路１１への接続を遮断できたか否かを確認するので、内部回路１１への不正なアクセスをより確実に防止できる。

尚、第１実施形態の電子制御装置１０は、パルス出力ポート１６から出力するパルスを制御することにより、内部回路１１へのアクセスの禁止と許可を制御している。そのため、プリンタ１の出荷後に、メンテナンスや修理等でデバッグ処理を行う必要が生じた場合には、パルス出力ポート１６からＬパルスを出力させれば、デバックを行うことができる。

（第２実施形態）
続いて、本発明の第２実施形態について図面を参照して説明する。図４は、第２実施形態に係る電子制御装置２０の概略構成図である。
電子制御装置２０は、インターフェース１２を破壊して内部回路２１へのアクセスを禁止する点が、第１実施形態と相違する。ここでは、第１実施形態と相違する点を中心に説明し、第１実施形態と共通する点は第１実施形態と同一符号を図面と説明に用い、説明を適宜省略する。

＜電子制御装置の概略構成＞
第２実施形態の電子制御装置２０は、プリンタ１を制御する内部回路２１と、内部回路２１へのアクセスを制御するインターフェース２２と、内部回路２１の動作を検査するためのパソコン２をインターフェース２２に接続させる接続部１３とを備える。

内部回路２１は、ＣＰＵやメモリなどを内蔵するＡｓｉｃであり、プリンタ１の動作制御に必要な各種プログラムやデータ等の情報を記憶している。内部回路２１は、後述するデバックポートテストプログラム（図５）を実行することにより、後述する電源２６，２７とインターフェース２２との接続状態と非接続状態とを切り替える指令をスイッチ手段２５に与えるように構成されている。より具体的には、内部回路２１は、パソコン２が接続部１３及びインターフェース２２を介して内部回路２１へアクセスして検査を終了し、プリンタ１を出荷する前に、スイッチ手段２５に電源２６，２７をインターフェース２２に接続させる指令をスイッチ手段２５に与えるように構成されている。よって、内部回路２１は、「スイッチ制御手段」の一例である。また、内部回路２１は、後述するデバックポートテストプログラム（図５）を実行することにより、インターフェース２２の機能を検査するように構成されている。よって、内部回路２１は「検査手段」の一例である。

インターフェース２２は、内部回路２１に組み込まれている。インターフェース２２は、第１及び第２端子１２ａ，１２ｂより内部回路２１側に、第１トランジスタＴＲ１と第２トランジスタＴＲ２が配置されている。インターフェース２２は、第１〜第４端子１２ａ〜１２ｄが結線部２４を介して接続部１３の第１〜第４端子１３ａ〜１３ｄに接続されている。

結線部２４は、インターフェース２２の第１端子１２ａと接続部１３の第１端子１３ａとを接続線２４ａを介して接続している。また、結線部２４は、インターフェース２２の第２端子１２ｂと接続部１３の第２端子１３ｂとを接続線２４ｂを介して接続している。接続線２４ａ，２４ｂには、接点Ｐ２，Ｐ３に電圧制御回路１７の抵抗Ｒ１，Ｒ２が接続し、データ送受信時の電圧が制御されている。

結線部２４には、インターフェース２２の耐圧電圧よりも高い電圧を出力可能な電源２６，２７と、インターフェース２２との接続状態と非接続状態を切り替えるスイッチ手段２５が設けられている。スイッチ手段２５は、内部回路２１がパルス出力ポート１６から出力するパルス（指令）に従って、第３トランジスタＴＲ１１と第４トランジスタＴＲ１２に、電源２６，２７とインターフェース２２との接続状態と非接続状態とを切り替えさせる。

第３トランジスタＴＲ１１は、ベースが接続線２４ｄを介して接続線２４ｃ上の接点Ｐ１１に接続し、パルス出力ポート１６に接続されている。また、第３トランジスタＴＲ１１は、コレクタが電源２６に接続され、エミッタが抵抗Ｒ１１を介して接続線２４ａ上の接点Ｐ１２に接続されている。

一方、第４トランジスタＴＲ１２は、ベースが接続線２４ｃを介してパルス出力ポート１６に接続されている。また、第４トランジスタＴＲ１２は、コレクタが電源２７に接続され、エミッタが抵抗Ｒ１２を介して接続線２４上の接点Ｐ１３に接続されている。

第２実施形態では、インターフェース２２の耐圧電圧を５Ｖとし、電源２６，２７が出力可能な電圧を２４Ｖとする。

このような第３及び第４トランジスタＴＲ１１，ＴＲ１２は、パルス出力ポート１６がＬパルスを出力するときには、電源２６，２７から接続線２４ａ，２４ｂの接点Ｐ１２，Ｐ１３に電圧が印加されない。

一方、第３及び第４トランジスタＴＲ１１，ＴＲ１２は、パルス出力ポート１６がＨパルスを出力するときには、電源２６，２７から接続線２４ａ，２４ｂの接点Ｐ１２，Ｐ１３に電圧が印加される。その電圧は、第１及び第２トランジスタＴＲ１，ＴＲ２の耐圧電圧を超えているため、第１及び第２トランジスタＴＲ１，ＴＲ２を全損させる。これにより、インターフェース２２と接続部１３とが電気的に接続できなくなり、接続部１３とインターフェース２２を介して内部回路２１へアクセスできなくなる。

電源制御装置１０は、内部回路２１によってパルス出力ポート１６からパルスを出力するタイミングを制御する。電子制御装置１０は、プリンタ１の製造工程において、少なくともパソコン２によって内部回路２１の動作を検査するまでは、パルス出力ポート１６からＬパルスを出力し、電源２６，２７をインターフェース２２に接続しない指令をスイッチ手段２５に与える。一方、電子制御装置１０は、パソコン２が内部回路２１へアクセスして内部回路２１の検査を終了し、プリンタ１を出荷する前に、パルス出力ポート１６からＨパルスを出力し、電源２６，２７をインターフェース２２に接続する指令をスイッチ手段２５に与える。

＜デバックポートテスト処理＞
図５は、図４に示す電子制御装置２０が実行するデバッグポートテストプログラムの流れを示すフローチャートである。
電子制御装置２０は、プリンタ１の出荷前に、プリンタ１を通信線３を介してパソコン２に接続してデバック環境を構築し、プリンタ１の図示しない操作部にデバック実行命令が入力されると、図５に示すデバッグポートテストプログラムを実行する。

具体的には、電子制御装置２０は、Ｓ１１において、プリンタ２と内部回路２１との通信をチェックし、デバッグ処理が終了したか判断する。デバッグ処理の終了を確認したら、Ｓ１２において、パルス出力ポート１６からＨパルスを印加する。スイッチ手段２５は、第３及び第４トランジスタＴＲ１１，ＴＲ１２がエミッタとコレクタを接続し、電源２６，２７を接点Ｐ１２，Ｐ１３を介してインターフェース２２に接続させる。これにより、第１及び第２トランジスタＴＲ１，ＴＲ２が、インターフェース２２の耐圧電圧よりも高い電圧を電源２６，２７から印加される。

そして、Ｓ１３において、内部回路２１とパソコン２との通信状態をチェックする。このチェック方法は、図２に示すＳ５の処理と同様であるので、説明を省略する。

内部回路２１とパソコン２との通信が成立する場合には（Ｓ１３：通信ＯＫ）、第１及び第２トランジスタＴＲ１，ＴＲ２を完全に破壊しておらず、接続部１３とインターフェース２２を介して内部回路２１へアクセス可能である。そこで、Ｓ１２に戻り、もう一度パルス出力ポート１６からＨパルスを印加する。

一方、内部回路２１とパソコン２との通信が成立しない場合には（Ｓ１３：通信ＮＧ）、第１及び第２トランジスタＴＲ１，ＴＲ２を完全に破壊しており、接続部１３とインターフェース２２を介して内部回路２１へアクセスできない。そこで、Ｓ１４へ進み、当該プリンタ１の出荷を許可した後、処理を終了する。

＜作用効果＞
第２実施形態の電子制御機器２０は、スイッチ手段２５が、電源２６，２７とインターフェース２２とを接続するまでは、インターフェース２２の耐圧電圧よりも高い電圧がインターフェース２２に印加されない。そのため、接続部１３に接続されたパソコン２は、接続部１３とインターフェース２２を介して内部回路２１へアクセスして内部回路２１の動作を検査できる。しかし、スイッチ手段２５が、内部回路２１から指令を受けて電源２６，２７をインターフェース２２に接続すると、インターフェース２２の耐圧電圧より高い電圧が電源２６，２７からインターフェース２２へ印加され、インターフェース２２が破壊される。この場合、パソコン２を接続部１３に接続しても、パソコン２はインターフェース２２を介して内部回路２１へアクセスできず、内部回路２１の動作を検査できなくなる。このような電子制御装置２０は、例えば、プリンタ１の出荷前に電源２６，２７をインターフェース２２に接続させてインターフェース２２を破壊しておけば、第三者が、出荷されたプリンタ１の接続部１３にパソコン等を接続しても、内部回路２１へアクセスしてプログラム等の情報を盗むことができない。よって、第２実施形態の電子制御装置２０によれば、内部回路２１への不正なアクセスを物理的に防止して、セキュリティを高めることができる。

また、電子制御装置２０は、パソコン２が接続部１３及びインターフェース２２を介して内部回路２１へアクセスして検査を終了し、プリンタ１を出荷する前に、電源２６，２７をインターフェース２２に接続させるので、プリンタ１の出荷後に、検査終了により不要になった接続部１３を介して第三者が内部回路２１へアクセスするのを確実に防止できる。

更に、電子制御機器２０は、インターフェース２２に耐圧電圧より高い電圧を印加した後に、インターフェース２２の機能を検査し、内部回路２１への接続を遮断できたか否かを確認するので、内部回路２１への不正なアクセスをより確実に防止できる。

尚、本発明は、上記実施形態に限定されることなく、色々な応用が可能である。
例えば、上記実施形態では、デバッグを行う接続部１３の破壊を例に挙げて説明したが、内部回路の動作内容やプログラム、データを見ることを防止するものであれば、電子制御機器をプリンタ１以外の他の装置に適用できることは当然である。
例えば、上記実施形態では、インターフェース１２，２２を内部回路１１，２１内に設けたが、内部回路１１，２１の外側にインターフェース１２，２２を設けても良い。
例えば、上記第１実施形態では、接続部１３とインターフェース１２の両方に電圧を印加したが、接続部１３とインターフェース１２の何れか一方に電圧を印加して内部回路１１へのアクセスを禁止しても良い。
例えば、上記第２実施形態では、第１，第２トランジスタＴＲ１，ＴＲ２を内部回路２１内に設けたが、内部回路２１の外部の結線部２４上に第１，第２トランジスタＴＲ１，ＴＲ２を設けても良い。

本発明の第１実施形態に係り、電子制御装置の概略構成図である。 図１に示す電子制御装置が実行するデバッグ処理プログラムの流れを示すフローチャートである。 図１に示す電子制御装置を内蔵する電子機器の一例を示す図である。 本発明の第２実施形態に係り、電子制御装置の概略構成図である。 図４に示す電子制御装置が実行するデバッグポートテストプログラムの流れを示すフローチャートである。

符号の説明

１０，２０ 電子制御装置
１１，２１ 内部回路（禁止制御手段、スイッチ制御手段）
１２，２２ インターフェース
１３ 接続部
１４ 結線部（禁止手段）
２５ スイッチ手段
２６，２７ 電源

Claims (5)

1. 電子機器を制御する内部回路と、前記内部回路へのアクセスを制御するインターフェースと、前記内部回路の動作を検査するための外部装置を前記インターフェースに接続させる接続部と、を備える電子制御装置であって、
   前記インターフェースと前記接続部との間に設けられ、制御電圧が印加されることにより、前記外部装置が前記接続部及び前記インターフェースを介して前記内部回路へアクセスすることを禁止する禁止手段を有する
   ことを特徴とする電子制御装置。
2. 請求項１に記載する電子制御装置において、
   前記外部装置が前記接続部及び前記インターフェースを介して前記内部回路へアクセスして前記検査を終了し、前記電子機器を出荷する前に、前記禁止手段に前記制御電圧を印加する禁止制御手段を有する
   ことを特徴とする電子制御装置。
3. 電子機器を制御する内部回路と、前記内部回路へのアクセスを制御するインターフェースと、前記内部回路の動作を検査するための外部装置を前記インターフェースに接続させる接続部と、を備える電子制御装置であって、
   前記インターフェースの耐圧電圧よりも高い電圧を出力可能な電源と、
   前記電源と前記インターフェースとの接続状態と非接続状態を切り替えるスイッチ手段と、
   前記接続状態と前記非接続状態を切り替える指令を前記スイッチ手段に与えるスイッチ制御手段と、
   を有することを特徴とする電子制御装置。
4. 請求項３に記載する電子制御装置において、
   前記スイッチ制御手段は、前記外部装置が前記接続部及び前記インターフェースを介して前記内部回路へアクセスして前記検査を終了し、前記電子機器を出荷する前に、前記スイッチ手段に前記電源を前記インターフェースに接続させる指令を前記スイッチ手段に与える
   ことを特徴とする電子制御装置。
5. 請求項１乃至請求項４の何れか１つに記載する電子制御装置において、
   前記インターフェースの機能を検査する検査手段を有する
   ことを特徴とする電子制御装置。

Images