JP5603993B2 - 電装ユニット及びデータ処理方法 - Google Patents
電装ユニット及びデータ処理方法 Download PDFInfo
- Publication number
- JP5603993B2 JP5603993B2 JP2013238455A JP2013238455A JP5603993B2 JP 5603993 B2 JP5603993 B2 JP 5603993B2 JP 2013238455 A JP2013238455 A JP 2013238455A JP 2013238455 A JP2013238455 A JP 2013238455A JP 5603993 B2 JP5603993 B2 JP 5603993B2
- Authority
- JP
- Japan
- Prior art keywords
- security state
- storage device
- state
- security
- nonvolatile storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Storage Device Security (AREA)
Description
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
本発明の代表的な実施の形態に係る半導体装置(10)は、夫々内部バス(18)に接続された電気的に書き換え可能な不揮発性記憶装置(14)、命令を実行する中央処理装置(11)、外部インタフェース回路(16,17)、及び外部バス回路(19)を有し、前記不揮発性記憶装置の遷移可能なセキュリティ状態として、第1セキュリティ状態乃至第3セキュリティ状態を有する。
第2セキュリティ状態(プロテクトアンロック状態2)は、前記不揮発性記憶装置に前記秘密情報がセットされているとき、前記不揮発性記憶装置に対する読み出しが許可され、且つ当該秘密情報を利用する認証結果が正当であることを条件に、前記不揮発性記憶装置に対する書き換えが許可され、且つ前記外部インタフェース回路からの外部出力が許可される状態であり、
第3セキュリティ状態(プロテクトロック状態3)は、前記不揮発性記憶装置に前記秘密情報がセットされているとき、当該秘密情報を利用する認証結果の正当性が確認されるまで、前記不揮発性記憶装置に対する書き換えが禁止され、且つ前記不揮発性記憶装置に対する読み出しが所定の条件下で禁止され、且つ前記外部インタフェース回路からの外部出力が許可される状態である。
項1の半導体装置において、前記不揮発性記憶装置は不揮発性メモリセルのアレイが配置された不揮発性記憶部(13)と、前記不揮発性記憶部のメモリセルに対する消去書き込みと読み出し動作手順を制御するメモリ制御部(12)とを有し、前記メモリ制御部は更に前記第1セキュリティ状態乃至第3セキュリティ状態の制御を行う。
項1又は2の半導体装置において、前記第2セキュリティ状態又は第3セキュリティ状態において指示される半導体装置のリセット動作において前記メモリ制御部は前記不揮発性記憶装置の初期セキュリティ状態を第3セキュリティ状態とする。
項2の半導体装置において、前記メモリ制御部は、前記第1セキュリティ状態乃至第3セキュリティ状態の制御を行うためのコマンドセットとして、セットコマンド、リセットコマンド及び認証コマンドを有する。前記セットコマンドは、外部インタフェース回路から入力された秘密情報を前記不揮発性記憶部の前記所定の記憶領域に書き込む動作を指示するコマンドである。リセットコマンドは、前記所定の記憶領域の情報に対して無効を指示するコマンドである。前記認証コマンドは、前記所定の記憶領域に記憶されている秘密情報と外部インタフェース回路から与えられた情報を比較し、比較一致により認証正当、比較不一致により認証不当、と判別して前記セキュリティ状態の遷移制御を行う動作を指示するコマンドである。
項4の半導体装置において、前記メモリ制御部は、前記第2セキュリティ状態(プロテクトアンロック状態)における前記リセットコマンドの実行、又は前記所定の記憶領域の情報が無効にされている状態での半導体装置のリセット動作により、セキュリティ状態を第1セキュリティ状態(アンプロテクト状態)とする。
項4の半導体装置において、セキュリティ制御モードビット(CM)を有する制御モードレジスタ(MREG)を更に有する。前記セキュリティ制御モードビットが第1の値に設定されたとき、前記セットコマンド、リセットコマンド及び認証コマンドの実行が可能にされる。前記セキュリティ制御モードビットが第2の値に設定されたとき、前記セットコマンド、リセットコマンド及び認証コマンドの実行によるセキュリティ状態の変更が不可能にされる。
項6の半導体装置において、前記セキュリティ制御モードにおいて現在のセキュリティ状態を示すセキュリティ制御ステータスレジスタ(SREG)を更に備える。
項1乃至7の何れかの半導体装置において、前記所定の条件下とは前記中央処理装置による前記外部バス回路を経由した外部アドレス空間への命令フェッチを一旦検出した以降である。前記第3セキュリティ状態における不揮発性記憶装置からの読み出し禁止は、読み出し要求に応答する前記不揮発性記憶装置の出力をメモリ読み出し動作によらない所定の既定値又は前記不揮発性記憶装置の出力データとは異なるランダムな値とすることである。
項1乃至7の何れかの半導体装置において、前記メモリ制御部は、前記内部バスを介して与えられる秘密情報を記憶する領域への読み出しアクセスの要求を無効にする。
本発明の別の実施の形態に係る半導体装置(400)は、夫々内部バス(418)に接続された電気的に書き換え可能な不揮発性記憶装置(414)、命令を実行する中央処理装置(411)、デバッグ専用の外部インタフェースに割り当てられた第1外部インタフェース回路(417)、その他の外部インタフェースに割り当てられた第2外部インタフェース回路(416)、及び外部バス回路(419)を有する半導体装置である。
第2セキュリティ状態(第1プロテクトアンロック状態2A)は、前記不揮発性記憶装置に前記第1秘密情報がセットされているとき、前記不揮発性記憶装置に対する読み出しが許可され、且つ当該秘密情報を利用する認証結果が正当であることを条件に、前記不揮発性記憶装置に対する書き換えが許可され、且つ前記第1外部インタフェース回路及び第2外部インタフェース回路からの外部出力が許可される状態である。
第4セキュリティ状態(第2プロテクトアンロック状態2B)は、前記不揮発性記憶装置に前記第2秘密情報がセットされているとき、前記不揮発性記憶装置に対する読み出しが許可され、且つ当該秘密情報を利用する認証結果が正当であることを条件に、前記不揮発性記憶装置に対する書き換えが許可され、且つ前記第1外部インタフェース回路及び第2外部インタフェース回路からの外部出力が許可される状態であり、
第5セキュリティ状態(第2プロテクトロック状態3B)は、前記不揮発性記憶装置に前記第2秘密情報がセットされているとき、当該秘密情報を利用する認証結果の正当性が確認されるまで、前記不揮発性記憶装置に対する書き換えが禁止され、且つ前記不揮発性記憶装置に対する読み出しが所定の条件下で禁止され、且つ前記第1外部インタフェース回路のインタフェース動作が無効にされ、且つ前記第2外部インタフェース回路からの外部出力が許可される状態である。
項10の半導体装置において、前記不揮発性記憶装置は不揮発性メモリセルのアレイが配置された不揮発性記憶部と、前記不揮発性記憶部のメモリセルに対する消去書き込みと読み出し動作手順を制御するメモリ制御部とを有する。前記メモリ制御部は更に前記第1セキュリティ状態乃至第5セキュリティ状態の制御を行う。
項11の半導体装置において、前記第2セキュリティ状態又は第3セキュリティ状態において指示される半導体装置のリセット動作において前記メモリ制御部は前記不揮発性記憶装置の初期セキュリティ状態を第3セキュリティ状態とし、前記第4セキュリティ状態又は第5セキュリティ状態において指示される半導体装置のリセット動作において前記メモリ制御部は前記不揮発性記憶装置の初期セキュリティ状態を第5セキュリティ状態とする。
項11の半導体装置において、前記不揮発性記憶部は前記第1秘密情報の格納に割り当てられた第1記憶領域と第2秘密情報の格納に割り当てられた第2記憶領域とを別々に有する。
項13の半導体装置において、前記メモリ制御部は、前記第1セキュリティ状態乃至第5セキュリティ状態の制御を行うためのコマンドセットとして、セットコマンド、リセットコマンド及び認証コマンドを有する。前記セットコマンドは、前記第1外部インタフェース回路又は第2外部インタフェース回路から入力された情報を前記第1記憶領域又は第2記憶領域を指定して書き込む動作を指示するコマンドである。リセットコマンドは、前記第1記憶領域及び第2記憶領域の情報に対して無効を指示するコマンドである。前記認証コマンドは、前記第1記憶領域又は第2記憶領域を指定して入力された情報を指定された前記第1記憶領域又は第2記憶領域の情報とを比較し、指定された記憶領域の情報に関する比較一致により当該指定された記憶領域の秘密譲情報について認証正当、指定された記憶領域の情報に関する比較不一致により認証不当、と判別して前記セキュリティ状態の遷移制御を行う動作を指示するコマンドである。
項14の半導体装置において、前記メモリ制御部は、前記第2セキュリティ状態(第1プロテクトアンロック状態)における前記リセットコマンドの実行、前記第4セキュリティ状態(第2プロテクトアンロック状態)における前記リセットコマンドの実行、又は前記第1記憶領域及び第2記憶領域の情報が無効にされている状態での半導体装置のリセット動作により、セキュリティ状態を第1セキュリティ状態(アンプロテクト状態)とする。前記第1セキュリティ状態における(アンプロテクト状態)前記第1記憶領域を指定したセットコマンドの実行、又は第3セキュリティ状態(第1プロテクトロック状態)における前記第1記憶領域を指定した認証コマンド実行による認証結果の認証正当により、セキュリティ状態を前記第2セキュリティ状態とする。前記第2セキュリティ状態(第1プロテクトアンロック状態)における前記第1記憶領域を指定した認証コマンド実行による認証結果の認証不当、又は前記第1記憶領域に秘密情報がセットされている状態での半導体装置のリセット動作により、セキュリティ状態を第3セキュリティ状態(第1プロテクトロック状態)とする。前記第1セキュリティ状態(アンプロテクト状態)における前記第2記憶領域を指定したセットコマンドの実行、第5セキュリティ状態(第2プロテクトロック状態)における前記第2記憶領域を指定した認証コマンド実行による認証結果の認証正当、又は前記第2セキュリティ状態における(第1プロテクトアンロック状態)前記第2記憶領域を指定したセットコマンドの実行により、セキュリティ状態を前記第4セキュリティ状態(第2プロテクトアンロック状態)とする。前記第4セキュリティ状態(第2プロテクトアンロック状態)における前記第2記憶領域を指定した認証コマンド実行による認証結果の認証不当、又は前記第2記憶領域に秘密情報がセットされている状態での半導体装置のリセット動作により、セキュリティ状態を第5セキュリティ状態(第2プロテクトロック状態)とする。
項14又は15の半導体装置において、セキュリティ制御モードビットを有する制御モードレジスタを更に有する。前記セキュリティ制御モードビットが第1の値に設定されたとき、前記セットコマンド、リセットコマンド及び認証コマンドの実行が可能にされる。前記セキュリティ制御モードビットが第2の値に設定されたとき、前記セットコマンド、リセットコマンド及び認証コマンドの実行によるセキュリティ状態の変更が不可能にされる。
項16の半導体装置において、前記セキュリティ制御モードにおいて現在のセキュリティ状態を示すセキュリティ制御ステータスレジスタを更に備える。
項10乃至17の何れかの半導体装置において、前記所定の条件下とは前記中央処理装置による前記外部バス回路を経由した外部アドレス空間への命令フェッチを一旦検出した以降である。前記第3セキュリティ状態及び第5セキュリティ状態における不揮発性記憶装置からの読み出し禁止は、読み出し要求に応答する前記不揮発性記憶装置の出力をメモリ読み出し動作によらない所定の既定値又は前記不揮発性記憶装置の出力データとは異なるランダムな値とすることである。
項10乃至18の何れかの半導体装置において、前記メモリ制御部は、前記内部バスを介して与えられる秘密情報を記憶する領域への読み出し要求を無効にする。
項1記載の半導体装置を用いたデータ処理システムにおいて、前記外部インタフェース回路に外部機器を接続して前記不揮発性記憶装置を書き換えるデータ処理方法は、前記不揮発性記憶装置が秘密情報を保持しているとき、外部機器から半導体装置に供給された情報が秘密情報に一致するかを半導体装置が判別する第1処理を含む。
項1記載の半導体装置を用いたデータ処理システムにおいて前記外部インタフェース回路に外部機器を接続して前記不揮発性記憶装置を書き換えるデータ処理方法は、前記不揮発性記憶装置が秘密情報を保持しているとき、外部機器から半導体装置に供給された情報が秘密情報に一致するかを半導体装置が判別する第1処理を含む。
請求項10記載の半導体装置を用いたデータ処理システムにおいて前記第1外部インタフェース回路又は第2外部インタフェース回路に外部機器を接続して前記不揮発性記憶装置を書き換えるデータ処理方法は、前記不揮発性記憶装置が秘密情報を保持しているとき、外部機器から半導体装置に供給された情報が秘密情報に一致するかを半導体装置が判別する第1処理を含む。
請求項10記載の半導体装置を用いたデータ処理システムにおいて前記第1外部インタフェース回路又は第2外部インタフェース回路に外部機器を接続して前記不揮発性記憶装置を書き換えるデータ処理方法は、前記不揮発性記憶装置が秘密情報を保持しているとき、外部機器から半導体装置に供給された情報が秘密情報に一致するかを半導体装置が判別する第1処理を含む。
請求項10記載の半導体装置を用いたデータ処理システムにおいて前記第2外部インタフェース回路に外部機器を接続して前記不揮発性記憶装置を書き換えデータ処理方法は、前記不揮発性記憶装置が秘密情報を保持しているとき、外部機器から半導体装置に供給された情報が秘密情報に一致するかを半導体装置が判別する第1処理を含む。
実施の形態について更に詳述する。
《マイクロコンピュータ》
図2には本発明に係る半導体装置の一例としてマイクロコンピュータの構成が例示される。マイクロコンピュータ(MCU)10は、特に制限されないが、単結晶シリコンのような1個の半導体基板に相補型MOS集積回路製造技術等によって構成される。
図3には不揮発性記憶装置のセキュリティ状態(セキュリティレベル)が例示される。ここに例示されるセキュリティ状態は、アンプロテクト状態(第1セキュリティ状態)、プロテクトアンロック状態(第2セキュリティ状態)及びプロテクトロック状態(第3セキュリティ状態)の3状態とされる。
開始時においてキーコードがセットされているためセキュリティ状態はプロテクトロックでありソフトウェアは保護されている。
nをn+1に更新しながら(236)ベリファイサイクル数が4になるまでステップ234のベリファイを繰り返す(235)。その間、CPU11はキーコード認証終了フラグがセットされたか否かを確認しており(237)、その前に、ベリファイに必要なベリファイ動作時間が経過したときは(238のyes)、フラッシュ制御シーケンサ12が初期化され今回のキーコード認証コマンドによる認証要求がクリアされる(240)。キーコードセット終了フラグのセットが確認されると(237の“1”)、ステータスレジスタSREG等をリードしてエラーの確認を行う(239)。即ち、今回のキーコード認証動作によってセキュリティ状態がプロテクトアンロック状態になっていることステータスSTTによって確認する。これによって、不揮発性メモリ部13にキーコードがセットされて不揮発性記憶装置はプロテクトロック状態になる。
実施の形態2では実施の形態1で説明したマイクロコンピュータを自動車用の電装ユニットに搭載する場合の例を説明する。
《マイクロコンピュータ》
実施の形態3では、不揮発性記憶装置のセキュリティ状態として5状態を採り得る場合の例を説明する。
図20には不揮発性記憶装置414のセキュリティ状態(セキュリティレベル)が例示される。ここに例示されるセキュリティ状態は、アンプロテクト状態(第1セキュリティ状態)、第1プロテクトアンロック状態(第2セキュリティ状態)第1プロテクトロック状態(第3セキュリティ状態)、第2プロテクトアンロック状態(第4セキュリティ状態)、及び第2プロテクトロック状態(第5セキュリティ状態)、の5状態とされる。以下の説明では、第1プロテクトアンロック状態をセキュリティレベル1のプロテクトアンロック状態、第1プロテクトロック状態をセキュリティレベル1のプロテクトロック状態、第2プロテクトアンロック状態をセキュリティレベル2のプロテクトアンロック状態、第2プロテクトロック状態をセキュリティレベル2のプロテクトロック状態とも称する。
14 不揮発性記憶装置
11 中央処理装置(CPU)
17 第1外部インタフェース回路(デバッグインタフェース回路)
16 第2外部インタフェース回路(通信インタフェース回路)
18 内部バス
19 外部バス回路
13 不揮発性記憶部(不揮発性メモリ部)
12 メモリ制御部(メモリ制御シーケンサ)
1 アンプロテクト状態
2 プロテクトアンロック状態
3 プロテクトロック状態
MREG 制御モードレジスタ
SCM セキュリティ制御モードビット
SREG セキュリティ制御ステータスレジスタ
STT セキュリティ制御ステータスコード
21 インサーキットエミュレータ
22 エミュレータホスト装置
31 オンボード書き込みホスト装置
300 電装ユニット量産ラインの初期書き込みホスト装置
310 電装ユニット用ソフトウェア書き換えホスト装置
400 マイクロコンピュータ(MCU)
414 不揮発性記憶装置
411 中央処理装置(CPU)
417 第1外部インタフェース回路(デバッグインタフェース回路)
416 第2外部インタフェース回路(通信インタフェース回路)
418 内部バス
419 外部バス回路
413 不揮発性記憶部(不揮発性メモリ部)
412 メモリ制御部(メモリ制御シーケンサ)
3A セキュリティレベル1のプロテクトロック状態
2A セキュリティレベル1のプロテクトアンロック状態
3B セキュリティレベル2のプロテクトロック状態
2B セキュリティレベル2のプロテクトアンロック状態
Claims (14)
- 自動車に搭載された電装ユニットであって、
前記電装ユニットは、
内部バスと、前記内部バスに接続された電気的に書き換え可能な不揮発性記憶装置、前記内部バスに接続され命令を実行する中央処理装置、前記内部バスに接続された外部インタフェース回路、及び、前記内部バスに接続された外部バス回路を含むマイクロコンピュータと、
前記マイクロコンピュータの前記外部バス回路に接続されたメモリ装置と、を含み
前記マイクロコンピュータは、
前記不揮発性記憶装置の遷移可能なセキュリティ状態として、
前記不揮発性記憶装置に秘密情報がセットされていないとき、前記不揮発性記憶装置に対する読み出しが許可され、且つ前記不揮発性記憶装置に対する書き換えが許可され、且つ前記外部インタフェース回路からの外部出力が許可される第1セキュリティ状態と、
前記不揮発性記憶装置に前記秘密情報がセットされているとき、前記不揮発性記憶装置に対する読み出しが許可され、且つ当該秘密情報を利用する認証結果が正当であることを条件に、前記不揮発性記憶装置に対する書き換えが許可され、且つ前記外部インタフェース回路からの外部出力が許可される第2セキュリティ状態と、
前記不揮発性記憶装置に前記秘密情報がセットされているとき、当該秘密情報を利用する認証結果の正当性が確認されるまで、前記不揮発性記憶装置に対する書き換えが禁止され、且つ前記不揮発性記憶装置に対する読み出しが所定の条件下で禁止され、且つ前記外部インタフェース回路からの外部出力が許可される第3セキュリティ状態と、を有する電装ユニット。 - 前記マイクロコンピュータの前記不揮発性記憶装置は、
不揮発性メモリセルのアレイが配置された不揮発性記憶部と、
前記不揮発性記憶部の前記不揮発性メモリセルに対する消去書き込みと読み出し動作手順を制御するメモリ制御部と、を有し、
前記メモリ制御部は、更に、前記第1セキュリティ状態乃至第3セキュリティ状態の制御を行う、請求項1記載の電装ユニット。 - 前記第2セキュリティ状態又は第3セキュリティ状態において指示される半導体装置のリセット動作において前記メモリ制御部は前記不揮発性記憶装置の初期セキュリティ状態を第3セキュリティ状態とする、請求項2記載の電装ユニット。
- 前記メモリ制御部は、前記第1セキュリティ状態乃至第3セキュリティ状態の制御を行うためのコマンドセットとして、セットコマンド、リセットコマンド及び認証コマンドを有し、
前記セットコマンドは、前記外部インタフェース回路から入力された秘密情報を前記不揮発性記憶部の所定の記憶領域に書き込む動作を指示するコマンドであり、
リセットコマンドは、前記所定の記憶領域の情報に対して無効を指示するコマンドであり、
前記認証コマンドは、前記所定の記憶領域に記憶されている秘密情報と前記外部インタフェース回路から与えられた情報を比較し、比較一致により認証正当、比較不一致により認証不当、と判別して前記セキュリティ状態の遷移制御を行う動作を指示するコマンドである、請求項2記載の電装ユニット。 - 前記メモリ制御部は、前記第2セキュリティ状態における前記リセットコマンドの実行、又は前記所定の記憶領域の情報が無効にされている状態での半導体装置のリセット動作により、セキュリティ状態を第1セキュリティ状態とし、
前記第1セキュリティ状態におけるセットコマンドの実行、又は第3セキュリティ状態における認証コマンド実行による認証結果の認証正当により、セキュリティ状態を前記第2セキュリティ状態とし、
前記第2セキュリティ状態における認証コマンド実行による認証結果の認証不当、又は前記所定の記憶領域に秘密情報がセットされている状態での前記マイクロコンピュータのリセット動作により、セキュリティ状態を第3セキュリティ状態とする、請求項4記載の電装ユニット。 - セキュリティ制御モードビットを有する制御モードレジスタを更に有し、
前記セキュリティ制御モードビットが第1の値に設定されたとき、前記セットコマンド、リセットコマンド及び認証コマンドの実行が可能にされ、
前記セキュリティ制御モードビットが第2の値に設定されたとき、前記セットコマンド、リセットコマンド及び認証コマンドの実行によるセキュリティ状態の変更が不可能にされる、請求項4記載の電装ユニット。 - 前記セキュリティ制御モードにおいて現在のセキュリティ状態を示すセキュリティ制御ステータスレジスタを更に備える、請求項6記載の電装ユニット。
- 前記所定の条件下とは、前記中央処理装置による前記外部バス回路を経由した外部アドレス空間への命令フェッチを一旦検出した以降であり、
前記第3セキュリティ状態における外部出力の禁止は、読み出し要求に応答する前記不揮発性記憶装置の出力をメモリ読み出し動作によらない所定の既定値又は前記不揮発性記憶装置の出力データとは異なるランダムな値とすることである、請求項1記載の電装ユニット。 - 前記メモリ制御部は、前記内部バスを介して与えられる秘密情報を記憶する領域への読み出しアクセスの要求を無効にする、請求項2記載の電装ユニット。
- 前記電装ユニットは、パワートレイン制御システムである、請求項1記載の電装ユニット。
- 内部バスと、前記内部バスに接続された電気的に書き換え可能な不揮発性記憶装置、前記内部バスに接続され命令を実行する中央処理装置、前記内部バスに接続された外部インタフェース回路、及び、前記内部バスに接続された外部バス回路を含むマイクロコンピュータと、
前記マイクロコンピュータの前記外部バス回路に接続されたメモリ装置と、を含む自動車用の電装システムであって、
前記マイクロコンピュータは、
前記不揮発性記憶装置の遷移可能なセキュリティ状態として、
前記不揮発性記憶装置に秘密情報がセットされていないとき、前記不揮発性記憶装置に対する読み出しが許可され、且つ前記不揮発性記憶装置に対する書き換えが許可され、且つ前記外部インタフェース回路からの外部出力が許可される第1セキュリティ状態と、
前記不揮発性記憶装置に前記秘密情報がセットされているとき、前記不揮発性記憶装置に対する読み出しが許可され、且つ当該秘密情報を利用する認証結果が正当であることを条件に、前記不揮発性記憶装置に対する書き換えが許可され、且つ前記外部インタフェース回路からの外部出力が許可される第2セキュリティ状態と、
前記不揮発性記憶装置に前記秘密情報がセットされているとき、当該秘密情報を利用する認証結果の正当性が確認されるまで、前記不揮発性記憶装置に対する書き換えが禁止され、且つ前記不揮発性記憶装置に対する読み出しが所定の条件下で禁止され、且つ前記外部インタフェース回路からの外部出力が許可される第3セキュリティ状態と、を有し、
前記マイクロコンピュータの前記外部インタフェース回路に外部機器を接続して前記マイクロコンピュータの前記不揮発性記憶装置を書き換えるデータ処理方法であって、
前記不揮発性記憶装置が秘密情報を保持しているとき、前記外部機器から前記マイクロコンピュータに供給された情報が秘密情報に一致するかを前記マイクロコンピュータが判別する第1処理と、
前記第3セキュリティ状態において前記第1処理による判別結果が一致のとき、前記マイクロコンピュータは前記不揮発性記憶装置のセキュリティ状態を第2セキュリティ状態に遷移させる第2処理と、
前記第2処理によって遷移された第2セキュリティ状態において、前記外部装置が前記マイクロコンピュータの前記不揮発性記憶装置を書き換える第3処理と、
前記第3処理の後に前記秘密情報と異なる情報を前記外部機器が前記マイクロコンピュータに供給する第4処理と、
前記第4処理で供給された情報が前記秘密情報に一致しないことを確認して前記マイクロコンピュータが前記不揮発性記憶装置のセキュリティ状態を第3セキュリティ状態に遷移させる第5処理と、を含むデータ処理方法。 - 前記電装システムは、パワートレイン制御システムである、請求項11記載のデータ処理方法。
- 内部バスと、前記内部バスに接続された電気的に書き換え可能な不揮発性記憶装置、前記内部バスに接続され命令を実行する中央処理装置、前記内部バスに接続された外部インタフェース回路、及び、前記内部バスに接続された外部バス回路を含むマイクロコンピュータと、
前記マイクロコンピュータの前記外部バス回路に接続されたメモリ装置と、を含む自動車用の電装システムであって、
前記マイクロコンピュータは、
前記不揮発性記憶装置の遷移可能なセキュリティ状態として、
前記不揮発性記憶装置に秘密情報がセットされていないとき、前記不揮発性記憶装置に対する読み出しが許可され、且つ前記不揮発性記憶装置に対する書き換えが許可され、且つ前記外部インタフェース回路からの外部出力が許可される第1セキュリティ状態と、
前記不揮発性記憶装置に前記秘密情報がセットされているとき、前記不揮発性記憶装置に対する読み出しが許可され、且つ当該秘密情報を利用する認証結果が正当であることを条件に、前記不揮発性記憶装置に対する書き換えが許可され、且つ前記外部インタフェース回路からの外部出力が許可される第2セキュリティ状態と、
前記不揮発性記憶装置に前記秘密情報がセットされているとき、当該秘密情報を利用する認証結果の正当性が確認されるまで、前記不揮発性記憶装置に対する書き換えが禁止され、且つ前記不揮発性記憶装置に対する読み出しが所定の条件下で禁止され、且つ前記外部インタフェース回路からの外部出力が許可される第3セキュリティ状態と、を有し、
前記マイクロコンピュータの前記外部インタフェース回路に外部機器を接続して前記マイクロコンピュータの前記不揮発性記憶装置を書き換えるデータ処理方法であって、
前記マイクロコンピュータの前記不揮発性記憶装置が秘密情報を保持しているとき、前記外部機器から前記マイクロコンピュータに供給された情報が秘密情報に一致するかを前記マイクロコンピュータが判別する第1処理と、
前記第3セキュリティ状態において前記第1処理による判別結果が一致のとき、前記マイクロコンピュータは不揮発性記憶装置のセキュリティ状態を第2セキュリティ状態に遷移させる第2処理と、
前記第2処理によって遷移された第2セキュリティ状態において、前記外部装置が前記マイクロコンピュータの前記不揮発性記憶装置に格納されている秘密情報を無効化して第1セキュリティ状態に遷移させる第3処理と、
前記第3処理によって遷移された前記不揮発性記憶装置の第1セキュリティ状態で、前記外部機器が前記マイクロコンピュータの前記不揮発性記憶装置を書き換えながら動作の解析を行う第4処理と、
前記第4処理の後に、前記外部機器が秘密情報をセットする第5処理と、
前記第5処理でセットした秘密情報と異なる情報を前記外部機器が前記マイクロコンピュータに供給する第6処理と、
前記第6処理で供給された情報が第5処理でセットされた秘密情報に一致しないことを確認して前記マイクロコンピュータが前記不揮発性記憶装置のセキュリティ状態を第3セキュリティ状態に遷移させる第7処理と、を含むデータ処理方法。 - 前記電装システムは、パワートレイン制御システムである、請求項13記載のデータ処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013238455A JP5603993B2 (ja) | 2013-11-19 | 2013-11-19 | 電装ユニット及びデータ処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013238455A JP5603993B2 (ja) | 2013-11-19 | 2013-11-19 | 電装ユニット及びデータ処理方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010077532A Division JP5419776B2 (ja) | 2010-03-30 | 2010-03-30 | 半導体装置及びデータ処理方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014168924A Division JP5761880B2 (ja) | 2014-08-22 | 2014-08-22 | 自動車 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014056600A JP2014056600A (ja) | 2014-03-27 |
JP5603993B2 true JP5603993B2 (ja) | 2014-10-08 |
Family
ID=50613805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013238455A Active JP5603993B2 (ja) | 2013-11-19 | 2013-11-19 | 電装ユニット及びデータ処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5603993B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2023171443A1 (ja) * | 2022-03-10 | 2023-09-14 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07271751A (ja) * | 1994-03-28 | 1995-10-20 | Toshiba Corp | セキュリティ回路内蔵マイクロコントローラ |
JP3421526B2 (ja) * | 1997-02-14 | 2003-06-30 | モトローラ株式会社 | デ−タ処理装置 |
JP2001014871A (ja) * | 1999-06-29 | 2001-01-19 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2003044457A (ja) * | 2001-07-27 | 2003-02-14 | Hitachi Ltd | データプロセッサ |
SG120868A1 (en) * | 2001-08-28 | 2006-04-26 | Seagate Technology Llc | Data storage device security method and apparatus |
JP4138291B2 (ja) * | 2001-10-19 | 2008-08-27 | スパンション エルエルシー | 不揮発性半導体記憶装置及びその制御方法 |
JP4692231B2 (ja) * | 2005-11-04 | 2011-06-01 | 株式会社デンソー | 車両用の電子制御装置 |
-
2013
- 2013-11-19 JP JP2013238455A patent/JP5603993B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014056600A (ja) | 2014-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5419776B2 (ja) | 半導体装置及びデータ処理方法 | |
JP2011210037A5 (ja) | ||
EP2248063B1 (en) | Method and apparatus for controlling system access during protected modes of operation | |
US8719595B2 (en) | Semiconductor device including encryption section, semiconductor device including external interface, and content reproduction method | |
US11455397B2 (en) | Secure boot assist for devices, and related systems, methods and devices | |
US6622184B1 (en) | Information processing system | |
US8006095B2 (en) | Configurable signature for authenticating data or program code | |
US7461268B2 (en) | E-fuses for storing security version data | |
US7917716B2 (en) | Memory protection for embedded controllers | |
JP4521269B2 (ja) | セル電話などの電子デバイスのセキュリティに使用する方法およびデバイス | |
US20070237325A1 (en) | Method and apparatus to improve security of cryptographic systems | |
US9164927B2 (en) | Integrated circuit and memory data protection apparatus and methods thereof | |
JP2001356963A (ja) | 半導体装置およびその制御装置 | |
JP6636028B2 (ja) | セキュア素子 | |
WO2020002441A1 (en) | Method of debugging a device | |
JP5761880B2 (ja) | 自動車 | |
JP5603993B2 (ja) | 電装ユニット及びデータ処理方法 | |
CN111026683A (zh) | 访问存储器的方法 | |
WO2018040678A1 (zh) | 一种存储器数据保护方法、集成电路芯片及存储介质 | |
JP2010160765A (ja) | システムlsi及びこのデバッグ方法 | |
JP2020149236A (ja) | 電子機器及び電子機器の制御方法 | |
CN111968693B (zh) | 一种mcu及mcu调试接口控制方法 | |
CN114968117A (zh) | 存储器保护系统 | |
JP2003233431A (ja) | データ処理装置 | |
JP2004070740A (ja) | データ出力制限装置、回路素子及びデータ出力制限方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140822 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5603993 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |