JP2009200798A

JP2009200798A - 電圧制御発振器、電圧並びにバイアス設定方法

Info

Publication number: JP2009200798A
Application number: JP2008040171A
Authority: JP
Inventors: Tetsutaro Oyama; 鉄太郎大山; Shinji Mitsuya; 伸司三矢
Original assignee: Asahi Kasei Electronics Co Ltd
Current assignee: Asahi Kasei Electronics Co Ltd
Priority date: 2008-02-21
Filing date: 2008-02-21
Publication date: 2009-09-03
Anticipated expiration: 2028-02-21
Also published as: JP4965482B2

Abstract

【課題】位相雑音とＤＣバイアス電流特性上第１領域にて動作させることで安定した位相雑音特性を有する電圧制御発振器を得る。
【解決手段】インダクタＬ１、Ｌ２と可変容量素子Ｍ１、Ｍ２からなるＬＣタンク回路と負性抵抗を発生するバイポーラトランジスタＱ１、Ｑ２とを備える電圧制御発振器にあって、バイポーラトランジスタＱ１、Ｑ２のコレクターエミッタ間電圧Ｖｃ_Ｅは、発振動作中バイポーラトランジスタのベースーエミッタ間電圧Ｖ_ＢＥ以上であり、しかもバイポーラトランジスＱ１、Ｑ２タのトランジスタ耐圧ＢＶ_CEO以下とするようにした。
【選択図】図１

Description

本発明は、電圧制御発振器、電圧並びにバイアス設定方法に関し、特にＬＣ共振型のタイプのものに関する。

無線通信機等、電波を利用してデータ通信を行う装置には、通常、電圧制御発振器（以下ＶＣＯという）が搭載されている。このＶＣＯは、周波数シンセサイザ等の制御回路を伴い、所望の周波数の電波を経時的に安定して発生することができる。そして、発生した電波をキャリアとし、このキャリア周波数にデータを載せたり（変調）、また、変調されたキャリア周波数からデータを取り出す（復調）ことで通信が実現する。一般にこのＶＣＯを用いて通信装置内にて局所的に作られる電波は、ローカル信号と呼ばれる。

通信装置の通信精度を左右する重要な特性の一つにＶＣＯの位相雑音がある。ＶＣＯの位相雑音は、ローカル信号を使った変調・復調の場合の周波数偏移幅よりも速い揺らぎ成分からなり、データに対して雑音として付加され、通信データのＣ／Ｎ（信号成分対ノイズ成分のエネルギ比）を下げる。すなわち、ＶＣＯの位相雑音特性の劣化により通信精度が劣化する。

一方、近年、通信データ量の増大や高速化に伴い、高精度な通信が要求され、このためＶＣＯに対しても低位相雑音特性が求められる。しかも、各種通信システムが使用する周波数も多様化しており、このため、自他通信システムの妨害波の放出あるいは放出した妨害波による復調時のノイズの発生を低減するためにも、送受信に用いられるローカル信号を発生するＶＣＯには更なる低位相雑音特性が求められる。

ＶＣＯとしては、例えば携帯電話等の移動体通信では数百ＭＨｚから数ＧＨｚのキャリア周波数が使用されることが多く、インダクタと可変容量とからなるＬＣタンク回路、負性抵抗を発生させるバイポーラトランジスタとを備えたいわゆるＬＣ共振型ＶＣＯが用いられる。図１は、移動体端末としてよく用いられるＬＣ共振型ＶＣＯを例示し、集積回路内等でよく使われる差動型ＶＣＯを示している。

図１のＶＣＯの回路構成においては、周知のタンク回路を有し、このタンク回路はインダクタＬ１、Ｌ２と、ＤＣ電圧を遮断するための固定容量Ｃ１、Ｃ２と、バラクタ等の可変容量素子Ｍ１、Ｍ２と、この可変容量素子Ｍ１、Ｍ２にＤＣバイアス電圧Ｖ１を与えるためのアイソレーション抵抗Ｒ１、Ｒ２を備えており、更には、このタンク回路の共振周波数で正帰還増幅するパイポーラトランジスタＱ１、Ｑ２と、電流源Ｉ１と、ＤＣ電圧を遮断するための固定容量Ｃ３、Ｃ４と、バイポーラトランジスタＱ１、Ｑ２のべースにＤＣバイアス電圧Ｖ３を与えるためのアイソレーション抵抗Ｒ３、Ｒ４を有している。

また、図１にてタンク回路内の可変容量素子Ｍ１、Ｍ２としてはＭＯＳ可変容量素子を示し、この可変容量素子Ｍ１、Ｍ２のドレインとソースの共通接続点であるアノードには制御電圧Ｖ２を与える周波数制御端子が接続され、また可変容量素子Ｍ１、Ｍ２のゲートであるカソードには固定容量Ｃ１、Ｃ２の−方の端子が接続されている。また、可変容量素子Ｍ１、Ｍ２と固定容量Ｃ１、Ｃ２との接続点には、抵抗Ｒ１、Ｒ２を介してＤＣバイアス電圧Ｖ１が印加されており、ＤＣバイアス電圧Ｖ１と周波数制御端子の電圧Ｖ２の電位差によって、可変容量値が決定される。固定容量Ｃ１、Ｃ２の他方の端子はそれぞれインダクタＬ１、Ｌ２の一方の端子に接続されている。またインダクタＬ１、Ｌ２の他方の端子は電源ＶＤＤに接続されている。

更に、パイポーラトランジスタＱ１、Ｑ２のコレクタ出力は、ＤＣ電圧を遮断するための固定容量Ｃ３、Ｃ４を介して相互のべースに入力される正帰還形の構成となっている。同時にバイポーラトランジスタＱ１、Ｑ２のコレクタは、それぞれインダクタＬ１、Ｌ２と固定容量Ｃ１、Ｃ２の共通接続点にてタンク回路に接続され、負性抵抗を発生して安定したＬＣ発振を持続する。また、バイポーラトランジスタＱ１、Ｑ２のエミッタは互いに共通接続され、その接続点にて電流源Ｉ１に接続されており、この電流源Ｉ１はバイポーラトランジスタＱ１、Ｑ２のＤＣバイアス電流を決めている。バイポーラトランジスタＱ１、Ｑ２のべースには、抵抗Ｒ３、Ｒ４を介してＤＣバイアス電圧Ｖ３が印加される。

以上の構成において、図１の中で左右対杯となっている素子の対、すなわち、Ｌ１とＬ２、Ｒ１とＲ２、Ｃ１とＣ２、Ｍ１とＭ２、Ｒ３とＲ４、Ｃ３とＣ４、およびＱ１とＱ２のそれぞれの対は基本的に同一の素子特性を有し差動型の電圧制御発振器を構成している。
このような構成のＶＣＯにおいては、位相雑音特性は電流源Ilのバイアス電流値にて決定される。すなわち、バイポーラトランジスタＱ１、Ｑ２のＤＣバイアス電流を増加していくと、一般に、図２に示すような位相雑音とＤＣバイアス電流の関係が現れる。すなわち、ＤＣバイアス電流の増加に伴い位相雑音が減少する第1領域と、ＤＣバイアス電流がある一定の値を超え、更にＤＣバイアス電流を増加すると位相雑音が増大する第２領域が存在する。この現象は以下のように説明される。

まず、第1領域ではＤＣバイアス電流増加に伴い発振振幅が増加するため、一般に位相雑音は減少する。一方、第２領域では、ＤＣバイアス電流が増加しても発振振幅は増加せず、増加した電流は雑音のエネルギに変換されてしまうので位相雑音が増大する。従ってバイアス電流を増加していくと、第１領域と第２領域の境界点Ｚで位相雑音が最も低くなる。

一般に、ＬＣ共振型ＶＣＯにおけるこのようなＤＣバイアス電流と位相雑音の間の関係は、ＶＣＯの構成の違いに拘らず広く知られている。例えば、図１に示した可変容量素子Ｍ１，Ｍ２がＭＯＳタイプではなくＰＮ接合タイプの場合でも、バイポーラトランジスタＱ１、Ｑ２の代わりに電界効果型トランジスタを用いた場合でも、またトランジスタに流れる電流を図１のように接地側の電流源Ｉ１で決定せずに他の方法で決定する構成の場合でも、広く一般に知られる雑音特性となっている。

図２に示すＤＣバイアス電流の増加に対する位相雑音の特性は、上述のように発振振幅の飽和と関係するため、一般に発振周波数Ｆｏｓｃを上げていくと一層低いＤＣバイアス電流値で境界点Ｚに至ることになる。また、発振周波数Ｆｏｓｃを下げていくと一層高いＤＣバイアス電流値で境界点Ｚに至ることになる。ＬＣ共振型ＶＣＯでは、一般にインダクタンスと発振周波数Ｆｏｓｃとの積に比例した発振振幅が得られるため、発振周波数Ｆｏｓｃが高いと発振振幅が大きくなり、一層小さなＤＣバイアス電流で発振振幅の飽和が起こり、発振周波数Ｆｏｓｃが低いと発振振幅が小さくなり、一層大きなＤＣバイアス電流で発振振幅の飽和が起こる。この点の特性に着目した先行技術として、例えば特許文献１では、発振周波数Ｆｏｓｃに応じてひいては発振周波数Ｆｏｓｃを制御する制御電圧Ｖ２に応じて、ＤＣバイアス電流値を変化させることで、広い周波数範囲にわたる位相雑音の改善方法を開示している。また、特許文献２ではＶＣＯの持つ発振周波数可変範囲を複数のバンドに分割し、発振周波数が低いバンドではバイアス電流を増加し、また発振周波数が高いバンドではバイアス電流を減少することで、広い周波数範囲にて良好な位相雑音で動作する電圧制御発振回路を開示している。
特許第３７６０１００号明細書特開２００６−８６７４０号公報

上述のような先行文献では、第１領域を実現するＤＣバイアス電流範囲が発振周波数に応じて変わること、すなわちＬＣ共振型ＶＣＯの持つＤＣバイアス電流値依存の特性が活用される。しかしながら、ＶＣＯ回路の構成の中で、何に起因して第1領域と第２領域の境目（図２中のＺ点）のＤＣバイアス電流値が左右され決定されているかという究明、すなわちこの依存性を発生させている回路構成上の要因についてはこれまで十分な解明がなされていなかった。

図２のＺ点で示される境界を挟み、バイアス電流の増加、減少は共にＣ／Ｎの劣化として現れるが、一般に第２領域側、例えばＹ点での動作は電流に対する位相雑音特性の変化が急峻で、また、その変化が個体間で容易にばらつくことから、安定した良好な位相雑音特性を得るためには、第２領域でＶＣＯの発振動作をさせることは望ましくない。
図２に示すＤＣバイアス電流に対する依存性を決定するＶＣＯ回路構成上の要因を明らかにできれば、Ｚ点の位置が製造上のばらつきや使用電圧や温度等の動作環境でどのように影響されるかの詳細な把握が可能となり、Ｚ点に近いＤＣ電流値での第１領域内での安定で良好な位相雑音性能をもつＶＣＯを、製造上のばらつきや動作環境の影響を配慮した上で、確実に製造することが可能となる。

本発明は、上記した点に鑑みてなされたものであって、前述の特性上第２領域にて動作することなく、第１領域にて動作させることで安定した位相雑音特性を有する電圧制御発振器及び電圧並びにバイアス設定方法を提供することを目的とする。
更に、本発明は、特性上限界点であるＺ点に対応するように十分に低くかつ安定した位相雑音特性を有する電圧制御発振器及び電圧並びにバイアス設定方法を提供することを目的とする。

以上の課題を解決するため、本発明の請求項１に記載の電圧制御発振器は、インダクタと可変容量素子からなるＬＣタンク回路と負性抵抗を発生するバイポーラトランジスタとを備える電圧制御発振器において、前記バイポーラトランジスタのコレクターエミッタ間電圧は、発振動作中前記バイポーラトランジスタのベースーエミッタ間電圧以上であり、しかも前記バイポーラトランジスタのトランジスタ耐圧以下とすることを特徴とする。

また、請求項２に記載の電圧制御発振器は、請求項１に記載の発明において、前記バイポーラトランジスタの発振動作中に該バイポーラトランジスタのコレクタ電流が最大となってベースーエミッタ間に加わる電圧に等しくなるときのコレクターエミッタ間電圧をＶ_CE-MINとしかつ前記トランジスタ耐圧BV_CEOに当たるコレクターエミッタ間電圧をＶ_CE-MAXとしたとき、前記バイポーラトランジスタのコレクターエミッタ間電圧が（Ｖ_CE-MIN＋Ｖ_CE-MAX）／２となる電圧を中心にして、振幅（Ｖ_CE-MIN＋Ｖ_CE-MAX）／２にて発振動作を行うように、前記バイポーラトランジスタのベースのＤＣバイアス電位及びＤＣバイアス電流を設定することを特徴とする。

また、請求項３に記載の電圧制御発振器の電圧設定方法は、インダクタと可変容量素子からなるＬＣタンク回路と負性抵抗を発生するバイポーラトランジスタとを備える電圧制御発振器の電圧設定方法において、前記バイポーラトランジスタのコレクターエミッタ間電圧は、発振動作中前記バイポーラトランジスタのベースーエミッタ間電圧以上であり、しかも前記バイポーラトランジスタのトランジスタ耐圧以下とすることを特徴とする。

また、請求項４に記載の電圧制御発振器のバイアス設定方法は、前記請求項３の電圧制御発振器の電圧設定方法において、前記バイポーラトランジスタの発振動作中に該バイポーラトランジスタのコレクタ電流が最大となってベースーエミッタ間に加わる電圧に等しくなるときのコレクターエミッタ間電圧をＶ_CE-MINとしかつ前記トランジスタ耐圧BV_CEOに当たるコレクターエミッタ間電圧をＶ_CE-MAXとしたとき、前記バイポーラトランジスタのコレクターエミッタ間電圧が（Ｖ_CE-MIN＋Ｖ_CE-MAX）／２となる電圧を中心にして、振幅（Ｖ_CE-MIN＋Ｖ_CE-MAX）／２にて発振動作を行うように、前記バイポーラトランジスタのベースのＤＣバイアス電位及びＤＣバイアス電流を設定することを特徴とする。

本発明によると、Ｚ点の位置を決定するＶＣＯ回路構成上の要因を定量的に把握できるため、動作環境の影響や製造上のばらつきの影響等を正確に勘案した上で、確実に前記第１領域のみで動作するＶＣＯ、すなわち安定な位相雑音特性を有するＶＣＯを得ることが可能となる。
また、本発明によれば、前記第１領域のみで動作する時に許される最大振幅と、かつ、それを第１領域内の動作で実現するための構成が明らかであるため、動作環境の影響や製造上のばらつきの影響等を正確に把握した上で、Ｚ点に対応する十分に低い位相雑音特性を安定に有するＶＣＯを確実に得ることが可能となる。

本発明者は、ＬＣ共振型ＶＣＯが一般に備える図２に示すような位相雑音のＤＣバイアス電流依存性を、特に負性抵抗を発生するバイポーラトランジスタで構成される場合について解明し、このバイポーラトランジスタのコレクターエミッタ間にかかる電圧Ｖｃ_Ｅが発振動作中に、常にベースーエミッタ間にかかる電圧Ｖ_ＢＥ以上である場合に、ＶＣＯは常に図２における第１領域での位相雑音特性が得られることを見出した。
（実施形態１）
以下に、図１の回路図を用い、本実施形態によるＶＣＯについて述べる。
一般に、バイポーラトランジスタのベースーエミッタ間電圧Ｖ_ＢＥと、コレクタ電流Ｉｃは次式（１）で表される。

ここで、Ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の電荷量、Ｉｓはバイポーラトランジスタの飽和電流をそれぞれ示す。
電流源Ｉ１によって引かれるＤＣバイアス電流をＩ_ＢＩＡＳとすると、ＶＣＯの発振動作中にはコレクターエミッタ間電圧Ｖｃ_Ｅが最小となる時にコレクタ電流Ｉｃの値は最大となり、ＤＣバイアス電流Ｉ_ＢＩＡＳのほぼ２倍の電流値となる。すなわち、より詳しくはベース電流Ｉ_Ｂ＝Ｉｃ／β分の寄与も考慮すると、Ｉ_ＢＩＡＳ（１＋１／β）の２倍の電流値となる。ここにβはトランジスタのコレクタ電流Ｉｃとべース電流Ｉ_Ｂからβ＝Ｉｃ／Ｉ_Ｂの比率で表される順方向電流利得である。
従ってコレクタ電流Ｉｃが最大となるＶ_ＢＥ＝Ｖｃ_Ｅとなる限界でのＶｃ_Ｅの許容最小電圧Ｖ_CE-MINは、次式（２）で表される。

また、一般に、バイポーラトランジスタのコレクターエミッタ間にかかる最大電圧は、トランジスタの耐圧ＢＶ_CEOを超えるようには動作されない。したがって、本実施形態でのＶＣＯの発振動作中Ｖｃ_Ｅの許容最大電圧Ｖ_CE-MAXはトランジスタ耐圧ＢＶ_CEOである。
すなわち、許容限度として
Ｖ_CE-MAX＝ＢＶ_CEO・・・（３）
となる。
このトランジスタの耐圧ＢＶ_CEOは、より詳細にはべースを開放した場合に、コレクターエミッタ間に加えられる最大の電圧で、これを超えるとＰＮ接合部がなだれ降伏を起こし破壊される電圧である。
トランジスタの耐圧ＢＶ_CEOの値は以下の式（４）で与えられる。

ここでＢＶc_Boはエミッタを開放した場合のベースーコレクタ間の耐圧であり、ｎはプロセスによって3〜６の値をとることが知られている。この耐圧ＢＶc_Boは以下の式（5）で表される。

ここでＮ_Ａはバイポーラトランジスタのｎ形材料の不純物濃度、Ｎ_Ｄはバイポーラトランジスタのｐ形材料の不純物濃度、εはシリコンの誘電率、ｑは電子の電荷量、Ｅcritはアバランシュ過程が起こる電界である。
このようなことからバイポーラトランジスタの動作範囲は、発振動作中の許容最小電圧Ｖ_CE-MINと耐圧となる許容最大電圧Ｖ_CE-MAXとの間にて動作させる必要が生ずる。
一方、図１のＯＵＴ,ＯＵＴＢ端子からそれぞれ出力される、差動ＶＣＯの片側の出力電圧振幅Ｖ_ＡＭＰは、Ｑ１、Ｑ２のコレクタ電圧振幅であり、次式（６）で表される。

ここでＲpはタンク回路の直流抵抗部分であり、Ｉ_ＢＩＡＳは電流源Ｉ１の引くＤＣバイアス電流値である。なお、ここで電圧振幅Ｖ_ＡＭＰとは電圧振動中心から上下振動端までの電圧差でいわゆるＶｐｋを表している。式（６）中のＲｐは、次式（７）のように表される。
Ｒｐ＝Ｑ＊ω＊Ｌ・・・（７）
ここで、Ｑは、タンク回路のＱ値、ωは発振周波数Ｆｏｓｃの角周波数表示でありω＝Ｆｏｓｃ/２π、Ｌはインダクタのインダクタンス値を表す。従って、ＶＣＯの出力電圧振幅Ｖ_ＡＭＰは式（６）に式（７）を代入して次式（８）のように表される。

図１のＶＣＯでは出力端子ＯＵＴ,ＯＵＴＢの発振動作は電源電圧ＶＤＤを中心に行われる。この場合、差動対のバイポーラトランジスタＱ１,Ｑ２において、コレクターエミッタ間電圧Ｖｃ_Ｅが常にベースーエミッタ間電圧Ｖ_ＢＥ以上である条件を満足することは、以下の式（９）を満たすことと等価であり、また、Ｖ_ＣＥがＢＶ_CEO以下であることは、以下の式（10）を満足することと等価である。
ＶＤＤ−Ｖ_{ＡＭＰ ≧}Ｖ_Ｅ＋Ｖ_CE-MIN・・・（９）
ＶＤＤ＋Ｖ_{ＡＭＰ ≦} Ｖ_Ｅ＋Ｖ_CE-MAX・・・（１０）

ここにＶ_ＥはバイポーラトランジスタＱ１、Ｑ２のエミッタ電位である。式（９）、式（１０）をまとめると以下に示す式（１１）となる。
Ｖ_CE-MIN＋Ｖ_{ＡＭＰ ≦}ＶＤＤ−Ｖ_{Ｅ ≦}Ｖ_CE-MAX−Ｖ_ＡＭＰ・・・（１１）
すなわち、この式（１１）にて発振振幅の範囲が決定される。そして、Ｖ_ＡＭＰは式（８）に示すように発振周波数とバイアス電流とインダクタンスによって決まるため、バイポーラトランジスタが決まっている場合には、式（１１）の条件を満たすように、所要のＶＤＤおよび発振周波数Ｆｏｓｃに対して、バイアス電流Ｉ_ＢＩＡＳとインダクタＬ１、Ｌ２のインダクタンスＬ、およびＱの組み合わせを選定することが本実施形態の構成である。

更には、式（１１）中の、Ｖ_CE-MINは式（２）で表わされ、Ｖ_CE-MAX式（３）、（４）、（５）で表わされるので、これらはトランジスタのサイズによっても変わる。また、エミッタ電位Ｖ_Ｅは、バイポーラトランジスタＱ１、Ｑ２のべ−ス電位Ｖ_Ｂとバイアス電流Ｉ_ＢＩＡＳによって決まるが、これもトランジスタのサイズによっても変わる。よって本実施形態は、所要のＶＤＤおよび発振周波数Ｆｏｓｃに対して、式（１１）を満足するようにＩ_ＢＩＡＳ、Ｌ、Ｑ、トランジスタサイズ、およびＶ_Ｂの電圧値の組み合わせを選定することで構成が可能である。

以上、本実施形態の構成を図１の回路例および数式を用いて開示したが、図面を用いて、模式的に図３によっても理解することが可能である。この実施形態の図３において横軸はパイポーラトランジスタＱ１、Ｑ２のコレクターエミッタ間電圧Ｖｃ_Ｅを表し、縦軸はパイポーラトランジスタＱ１、Ｑ２のコレクタ電流Ｉｃを表している。また縦の破線１はＶｃ_Ｅ＝Ｖ_ＢＥとなる本発明の限界点でのＶｃ_Ｅ対Ｉｃの関係を例示しており、縦の破線２はトランジスタ耐圧ＢＶ_CEOの値をＩｃの関数として例示している。実線１-１は、本発明によるＶＣＯの動作曲線の例でＶＣＯを構成するバイポーラトランジスタの発振動作中のＶｃ_Ｅ―Ｉｃの周期曲線である。図３のようにＶＣＯの動作曲線の全体が破線１の左側、および破線２の右側にはみ出さないようにＩ_ＢＩＡＳ、Ｌ、Ｑ、トランジスタサイズ、およびＶ_Ｂの電圧値の組み合わせを選定することが本実施形態の構成である。なお、図３の実線２−１ないし２−７はバイポーラトランジスタＱ１、Ｑ２のＶｃ_Ｅ−ＩｃのＤＣ特性を表しており、複数の実線は入力ベースＤＣ電流Ｉ_Ｂを変化させた場合を示している。

（実施形態２）
式（１１）を満足するように構成された本発明によるＶＣＯは、図２における第１領域の安定な位相雑音特性を実現するが、より好ましくは発振振幅が最大、すなわち図２のＺ点に対応する十分に低い位相雑音特性の実現が望ましい。このことは、式（１１）を満足した条件下で最大の出力電圧振幅Ｖ_ＡＭＰを得るようにエミッタ電位Ｖ_Ｅの値が決められることである。このことは式（１１）における最大のＶ_ＡＭＰはＶ_Ｅが次式（１２）となった場合に可能である。

このときＶ_ＡＭＰは次式（１３）となり、式（１１）で取り得る最大値となる。
Ｖ_ＡＭＰ＝（Ｖ_CE-MAX−Ｖ_CE-MIN）／２・・・（１３）
実際の回路上で式（１２）を満足するＶ_Ｅは、Ｑ１、Ｑ２のベース電位Ｖ_Ｂを調整することで設定可能である。一般にトランジスタのサイズとＩ_ＢＩＡＳによって決まる電位差Ｖ_ＢＥだけＶ_Ｂから電位降下した電圧がＶ_Ｅとなる。Ｖ_Ｂを決めることは図１におけるＶ３のＤＣバイアス電圧値を決めることに他ならない。具体的なＶ３の印加に関しては、例えば図４に示すような抵抗Ｒ５と電流源Ｉ２からなる回路で構成することが可能である。より詳細には、Ｖ３は、図１において抵抗Ｒ３、Ｒ４の値をＲ_ＩＳＯとするとＱ１、Ｑ２のべ−ス電流Ｉ_Ｂが流れることによる電位降下分、Ｒ_ＩＳＯ＊Ｉ_Ｂが加味される。以上から、式（１２）を満足するようなＶ_Ｅを実現するために図１におけるＶ３の値は、式（１４）で決定できる。

一方、実際の回路構成上で出力電圧振幅Ｖ_ＡＭＰは前述の式（８）で決定されるため、所要の発振周波数Ｆｏｓｃに対して、Ｉ_ＢＩＡＳを十分大きくすることで式（１３）に示す振幅まで到達することができる。この際、式（１１）中のＶ_CE-MINも、式（２）によってＩ_ＢＩＡＳの関数であることは注意すべきである。また、より詳細には式（１４）中のＩ_Ｂもβ＝Ｉｃ／Ｉ_Ｂの関係からＩ_ＢＩＡＳに依存している。そして、これを満足するようにＩ_ＢＩＡＳとＶ３を決定することが可能である。

以上の説明を、説明の便宜に用いた図１の記号にとらわれない一般的な表現で言い換えると、バイポーラトランジスタのＤＣバイアス電流Ｉ_ＢＩＡＳとべース電位Ｉ_Ｂの組み合わせを選択することで式（１２）と式（１３）を同時に満足するＶＣＯが構成可能であり、この時、図２のＺ点に対応する十分に低い位相雑音特性が得られる。なお、このとき、式（１２）においてコレクタの中心電位がＶＤＤであることに注意すれば、式（１２）はＶ_ＣＥの電圧振幅中心が（Ｖ_CE-MIN＋Ｖ_CE-MAX）／２であることを意味する。
つまり、バイボーレラトランジスタのＤＣバイアス電流Ｉ_ＢＩＡＳとベース電位Ｉ_Ｂの組み合わせを選択することで式（１２）と式（１３）とを同時に満足するＶＣＯが、第2実施形態のＶＣＯである。

図５は式（１２）と式（１３）の条件を満たした場合のＶＣＯ発振動作時のバイポーラトランジスタＱ１、Ｑ２の動作曲線を例示している。図５において、図３と同様に横軸はバイポーラトランジスタＱ１、Ｑ２のコレクターエミッタ間電圧Ｖｃ_Ｅを表し、縦軸はバイポーラトランジスタＱ１、Ｑ２のコレクタ電流Ｉｃを表している。また縦の破線１はＶｃ_Ｅ＝Ｖ_ＢＥとなる限界点でのＶ_ＣＥ対Ｉｃの関係を例示しており、縦の破線１上の点ａはバイポーラのＩｃが最大値を取り、Ｖｃ_ＥはＶ_CE-MINとなる点を示している。縦の破線２はＢＶ_CEOの値をＩｃの関数として例示している。実線１−２は、本発明による実施形態２に記載のＶＣＯの動作曲線の例でＶＣＯを構成するバイポーラトランジスタの発振動作中のＶｃ_Ｅ―Ｉｃの周期曲線である。なお、図５の実線２−１ないし２−７はバイポーラトランジスタＱ１、Ｑ２のＶｃ_Ｅ対ＩｃのＤＣ特性を表しており、複数の実線は入力ベースＤＣ電流Ｉ_Ｂを変化させた場合を示している。

式（１１）を満足する本発明によるＶＣＯは、図２の第１領域でのみ発振動作を行うため、過剰な電流により歪や電流雑音が急激に劣化することなく、かつ固体ばらつきも少ないため、安定した位相雑音特性を得ることができる。さらに、好ましくは式（１２）、式（１３）をも満足する本発明によるＶＣＯは、図２のＺ点に対応する十分に低い位相雑音特性を安定に最適な電流で実現することが可能である。

電圧制御発振器を例示する回路図である。位相雑音―バイアス電流特性線図である。Ｉｃ―Ｖｃ_Ｅ特性線図である。Ｖ３供給回路を例示する回路図である。Ｉｃ―Ｖｃ_Ｅ特性線図である。

符号の説明

Ｌ１，Ｌ２インダクタ
Ｃ１，Ｃ２，Ｃ３，Ｃ４固定容量
Ｒ１，Ｒ２，Ｒ３，Ｒ４アイソレーション抵抗
Ｑ１，Ｑ２バイポーラトランジスタ
Ｍ１，Ｍ２可変容量素子
Ｉ１電流源

Claims

インダクタと可変容量素子からなるＬＣタンク回路と負性抵抗を発生するバイポーラトランジスタとを備える電圧制御発振器において、
前記バイポーラトランジスタのコレクターエミッタ間電圧は、発振動作中前記バイポーラトランジスタのベースーエミッタ間電圧以上であり、しかも前記バイポーラトランジスタのトランジスタ耐圧以下とすることを特徴とする電圧制御発振器。
前記バイポーラトランジスタの発振動作中に該バイポーラトランジスタのコレクタ電流が最大となってベースーエミッタ間に加わる電圧に等しくなるときのコレクターエミッタ間電圧をＶ_CE-MINとしかつ前記トランジスタ耐圧BV_ＣＥＯに当たるコレクターエミッタ間電圧をＶ_CE-MAXとしたとき、前記バイポーラトランジスタのコレクターエミッタ間電圧が（Ｖ_CE-MIN＋Ｖ_CE-MAX）／２となる電圧を中心にして、振幅（Ｖ_CE-MIN＋Ｖ_CE-MAX）／２にて発振動作を行うように、前記バイポーラトランジスタのベースのＤＣバイアス電位及びＤＣバイアス電流を設定することを特徴とする請求項１に記載の電圧制御発振器。
インダクタと可変容量素子からなるＬＣタンク回路と負性抵抗を発生するバイポーラトランジスタとを備える電圧制御発振器の電圧設定方法において、
前記バイポーラトランジスタのコレクターエミッタ間電圧は、発振動作中前記バイポーラトランジスタのベースーエミッタ間電圧以上であり、しかも前記バイポーラトランジスタのトランジスタ耐圧以下とすることを特徴とする電圧制御発振器の電圧設定方法。
前記請求項３の電圧制御発振器の電圧設定方法において、
前記バイポーラトランジスタの発振動作中に該バイポーラトランジスタのコレクタ電流が最大となってベースーエミッタ間に加わる電圧に等しくなるときのコレクターエミッタ間電圧をＶ_CE-MINとしかつ前記トランジスタ耐圧BV_ＣＥＯに当たるコレクターエミッタ間電圧をＶ_CE-MAXとしたとき、前記バイポーラトランジスタのコレクターエミッタ間電圧が（Ｖ_CE-MIN＋Ｖ_CE-MAX）／２となる電圧を中心にして、振幅（Ｖ_CE-MIN＋Ｖ_CE-MAX）／２にて発振動作を行うように、前記バイポーラトランジスタのベースのＤＣバイアス電位及びＤＣバイアス電流を設定することを特徴とする電圧制御発振器のバイアス設定方法。