JP2009199124A - 基板電位制御回路、オフリーク電流モニタ回路、及び動作電流モニタ回路 - Google Patents

Abstract

【課題】ＭＯＳトランジスタのリーク電流の低減を適切に図ることができる基板電位制御回路を得る。
【解決手段】動作電流モニタ信号ＳＢが動作電流が所定の基準を満足することを指示し、リークモニタ信号ＳＡ０が逆バイアス度合を高めることを指示する場合、活性状態のチャージポンプ回路３ＰによってＰＭＯＳ用基板電位ＶＢＰを深く引く制御が行われる。一方、動作電流モニタ信号ＳＢが動作電流が所定の基準を満足しないと指示する場合、リークモニタ信号ＳＡ０の指示内容に関係なく、所定の基準を満足させる動作電流を得るため、ディスチャージスイッチ回路４ＰによってＰＭＯＳ用基板電位ＶＢＰを浅くする制御が行われる。
【選択図】図１

Description

この発明は、ＭＯＳトランジスタの基板電圧を制御する基板電位制御回路に関する。

「ＭＯＳ」という用語は、古くは金属／酸化物／半導体の積層構造に用いられており、Metal-Oxide-Semiconductorの頭文字を採ったものとされている。しかしながら特にＭＯＳ構造を有する電界効果トランジスタ（以下、単に「ＭＯＳトランジスタ」と称す）においては、近年の集積化や製造プロセスの改善などの観点からゲート絶縁膜やゲート電極の材料が改善されている。

例えばＭＯＳトランジスタにおいては、主としてソース・ドレインを自己整合的に形成する観点から、ゲート電極の材料として金属の代わりに多結晶シリコンが採用されてきている。また電気的特性を改善する観点から、ゲート絶縁膜の材料として高誘電率の材料が採用されるが、当該材料は必ずしも酸化物には限定されない。

従って「ＭＯＳ」という用語は必ずしも金属／酸化物／半導体の積層構造のみに限定されて採用されているわけではなく、本明細書でもそのような限定を前提としない。即ち、技術常識に鑑みて、ここでは「ＭＯＳ」とはその語源に起因した略語としてのみならず、広く導電体／絶縁体／半導体の積層構造をも含む意義を有する。

ＭＯＳトランジスタ（MOSFET）のサブスレッショルド領域・あるいは飽和領域のある任意のゲート電圧値のドレイン電流が温度依存性、プロセスばらつき依存性がないようにＭＯＳトランジスタの基板電位を制御可能とする基板電位制御回路が用いられる。例えば、特許文献１において、速度性能を維持しながら消費電力を最小化するように電源電圧及び基板（バイアス）電圧を制御するＬＳＩが開示されている。

特開２００７−２６４７２６号公報

しかしながら、半導体装置の微細化に伴いＧＩＤＬ（Gate-Induced-Drain-Leakage）などの影響によって、基板電圧における逆バイアス度合を大きくしすぎたときがリーク電流はむしろ増える可能性がある。

特に、現在製品化されているチップの中には、スタンバイ電流のスペックが、常温・高温両方に対して存在しているものもあり、そのような場合、常温における基板電位と高温における基板電位の最適値は異なる可能性が高い。

このように、従来の基板電位制御技術では、ＭＯＳトランジスタのリーク電流の低減の適切に図ることができないという問題点があった。

この発明は上記問題点を解決するためになされたもので、ＭＯＳトランジスタのリーク電流の低減を適切に図ることができる基板電位制御回路を得ることを目的とする。

この発明の一実施の形態によれば、チャージポンプ回路は、動作電流モニタ回路から動作電流モニタ信号を受け、オフリーク電流モニタ回路からリークモニタ信号を受け、ディスチャージスイッチ回路は動作電流モニタ回路から動作電流モニタ信号を受ける。

そして、チャージポンプ回路は、動作電流モニタ信号が動作電流が所定の基準を満足することを指示し、リークモニタ信号が第１の基板電位の逆バイアス度合を高くすることを指示する場合、活性状態となり、第１の基板電位を逆バイアス度合が高くなるようにチャージポンブ動作を行う。

一方、ディスチャージスイッチ回路は、動作電流モニタ信号が所定の基準を満足しないことを指示する場合、リークモニタ信号の内容に関係なく活性状態となり、第１の基板電位を逆バイアス度合が低くなる方向にディスチャージする。

この実施の形態によれば、オフリーク電流モニタ回路リークモニタ信号に基づき、リーク電流が低減されるように動的に制御することにより、その時点において最適なＰＭＯＳ用基板電位及びＮＭＯＳ用基板電位を得ることができる効果を奏する。

加えて、動作電流モニタ回路の動作電流モニタ信号が動作電流が基準を満足していないと判断した場合、リーク電流の状況に関係なく、優先的にＰＭＯＳ用基板電位及びＮＭＯＳ用基板電位を浅く制御している。その結果、動作電流不足を生じさせることなく、ＰＭＯＳ用基板電位及びＮＭＯＳ用基板電位を制御することができる。

＜実施の形態１＞
図１はこの発明の実施の形態１である基板電位制御回路の構成を示すブロック図である。同図に示すように、実施の形態１の基板電位制御回路は、モニタ回路部Ｃ１及び基板電位制御部Ｃ２から構成され、ターゲット回路５内のＰＭＯＳ回路部分５ｐ及びＮＭＯＳ回路部分５ｎのＰＭＯＳ用基板電位ＶＢＰ及びＮＭＯＳ用基板電位ＶＢＮ基板電位を制御する。

モニタ回路部Ｃ１は、オフリーク電流モニタ回路１Ｐ、動作電流モニタ回路２及びオフリーク電流モニタ回路１Ｎから構成される。

オフリーク電流モニタ回路１ＰはＰＭＯＳ用基板電位ＶＢＰに基板電位を設定したＰＭＯＳトランジスタのオフ状態時におけるリーク電流をモニタし、基板電位の逆バイアス度合を高める必要があると判断した場合は、“Ｌ”のリークモニタ信号ＳＡ０（“Ｈ”のリークモニタ信号ＳＡ１）を出力し、基板電位の逆バイアス度合を高める必要がないと判断した場合は“Ｈ”のリークモニタ信号ＳＡ０（“Ｌ”の信号ＳＡ１）を出力する。なお、逆バイアス度合とは基板（ウェル領域）とソース・ドレイン領域とのＰＮ接合に係る逆方向バイアスの度合を意味する。

同様に、オフリーク電流モニタ回路１ＮはＮＭＯＳトランジスタのオフ状態時におけるリーク電流をモニタし、基板電位の逆バイアス度合を高める必要があると判断した場合は、“Ｈ”のリークモニタ信号ＳＤ０（“Ｌ”の信号リークモニタ信号ＳＤ１）を出力し、基板電位の逆バイアス度合を高める必要がないと判断した場合は“Ｌ”のリークモニタ信号ＳＤ０（“Ｈ”の信号ＳＤ１）を出力する。

なお、オフリーク電流モニタ回路１Ｐ及び１Ｎは、一般的には、一のＭＯＳトランジスタのリーク電流をカレントミラー回路等を用いて増幅したモニタ電流を検出し、差動増幅回路の出力として得る構成が考えられる。

（オフリーク電流モニタ回路）
図２は図１で示したオフリーク電流モニタ回路１Ｎにおいて、この発明に適した内部構成を示す回路図である。同図に示すように、オフリーク電流モニタ回路１Ｎは、ＰＭＯＳトランジスタＱ１０，Ｑ１１、ＮＭＯＳモニタトランジスタＱＭ，ＱＲ、接続線Ｌ０，Ｌ１及びセンス回路１２から構成される。

ＰＭＯＳトランジスタＱ１０，Ｑ１１はソースが共に電源電位ＶＤＤに接続され、ゲートにプリチャージ信号ＰＣＥＮを共通に受ける。ＰＭＯＳトランジスタＱ１０のドレインに接続線Ｌ０が接続され、ＰＭＯＳトランジスタＱ１１のドレインが接続線Ｌ１に接続される。

接続線Ｌ０に対応してメインモニタトランジスタ群１０が設けられ、接続線Ｌ１に対応してサブモニタトランジスタ群１１が設けられる。

メインモニタトランジスタ群１０は、各々が接続線Ｌ０，接地電位ＧＮＤ間に並列に設けられた所定数個（１００個程度）の、ゲート・ソース共通のＮＭＯＳモニタトランジスタＱＭから構成される。

一方、サブモニタトランジスタ群１１は、各々が接続線Ｌ１，接地電位ＧＮＤ間に並列に設けられた上記所定数個の、ゲート・ソース共通のＮＭＯＳモニタトランジスタＱＲから構成される。なお、ＮＭＯＳモニタトランジスタＱＭ及びＮＭＯＳモニタトランジスタＱＲは同一トランジスタサイズで構成される。すなわち、ＮＭＯＳモニタトランジスタＱＭ及びＱＭそれぞれに同一基板電位が付与されると同一量のリーク電流が生じる。

そして、サブモニタトランジスタ群１１の所定数個のＮＭＯＳモニタトランジスタＱＲの基板電位（ウェル電位）として近接基板電位ＶＢＮ１が付与される。一方、メインモニタトランジスタ群１０の所定数個のＮＭＯＳモニタトランジスタＱＭの基板電位としてＮＭＯＳ用基板電位ＶＢＮが付与される。なお、近接基板電位ＶＢＮ１は後述するチャージポンプ回路３Ｎによって生成され、ＮＭＯＳ用基板電位ＶＢＮより少し高い電位である。

したがって、プリチャージイネーブル信号ＰＣＥＮを所定期間“Ｈ”にして、接続線Ｌ０，Ｌ１を電源電位ＶＤＤにプリチャージした後、メインモニタトランジスタ群１０に生じるリーク電流量がサブモニタトランジスタ群１１に生じるリーク電流量より小さい場合、接続線Ｌ０の電位ＶＬ０は接続線Ｌ１の電位ＶＬ１より高くなる。逆に、サブモニタトランジスタ群１１のリーク電流量がメインモニタトランジスタ群１０のリーク電流量より小さい場合、電位ＶＬ０は電位ＶＬ１より低くなる。

センス回路１２は接続線Ｌ０及び接続線Ｌ１の電位ＶＬ０，ＶＬ１間の電位差をセンスして増幅することにより、リークモニタ信号ＳＤ０及びＳＤ１を得る。すなわち、「ＶＬ０＞ＶＬ１」のとき、リークモニタ信号ＳＤ０及びＳＤ１は“Ｈ”及び“Ｌ”となり、「ＶＬ０＜ＶＬ１」のとき、リークモニタ信号ＳＤ０及びＳＤ１は“Ｌ”及び“Ｈ”となる。

加えて、センス回路１２は、メインモニタトランジスタ群１０及びサブモニタトランジスタ群１１の双方にリーク電流がほとんどなく、電位ＶＬ０と電位ＶＬ１とが電源電位ＶＤＤレベルで等しい場合、センス回路１２のリークモニタ信号ＳＤ０及びＳＤ１は“Ｈ”及び“Ｈ”となるように動作する。

また、メインモニタトランジスタ群１０及びサブモニタトランジスタ群１１の双方に同程度の比較的多量のリーク電流が流れ、電位ＶＬ０と電位ＶＬ１とが接地電位ＧＮＤ近くの電位（例えば、センス回路１２のセンス可能範囲を下回る領域の電位）で等しい場合、センス回路１２のリークモニタ信号ＳＤ０及びＳＤ１は“Ｌ”及び“Ｌ”となるように動作する。

このように、オフリーク電流モニタ回路１Ｎは、ＮＭＯＳ用基板電位ＶＢＮに設定されたメインモニタトランジスタ群１０のリーク電流量が、近接基板電位ＶＢＮ１に設定されたサブモニタトランジスタ群１１のリーク電流量より大きいに応じて、リークモニタ信号ＳＤ０及びＳＤ１として“Ｈ”及び“Ｌ”を出力する差動増幅を基本動作としたオフリーク電流のモニタ動作を行う。

その結果、オフリーク電流モニタ回路１Ｎは、オフリーク電流量の微小変化に対しても、正確にオフリーク電流の増減を指示するリークモニタ信号ＳＤ０及びＳＤ１を得ることができる。

なお、オフリーク電流モニタ回路１Ｐにおいても、一部極性が反対になる点をのぞき、オフリーク電流モニタ回路１Ｎと同様に構成することができ、同様な効果を奏する。

ただし、オフリーク電流モニタ回路１Ｐにおけるセンス回路は、極性が逆のため、メインモニタトランジスタ群及びサブモニタトランジスタ群の双方にリーク電流がほとんどない場合、リークモニタ信号ＳＡ０及びＳＡ１は“Ｌ”及び“Ｌ”となるように動作する。

したがって、オフリーク電流モニタ回路１Ｐにおけるセンス回路は、メインモニタトランジスタ群及びサブモニタトランジスタ群の双方に同程度の比較的多量のリーク電流が流れると、リークモニタ信号ＳＡ０及びＳＡ１は“Ｈ”及び“Ｈ”となるように動作する。

動作電流モニタ回路２はＰＭＯＳトランジスタ及びＮＭＯＳトランジスタそれぞれの動作電流をモニタし、ＰＭＯＳトランジスタの動作電流が所定の基準を満足している場合は、“Ｌ”の動作電流モニタ信号ＳＢを出力し、所定の基準を満足していない（スペック割れ）場合は“Ｈ”の動作電流モニタ信号ＳＢを出力する。

同様にして、動作電流モニタ回路２はＮＭＯＳトランジスタの動作電流が所定の基準を満足している場合は“Ｌ”の動作電流モニタ信号ＳＣを出力し、所定の基準を満足していない場合は“Ｈ”の動作電流モニタ信号ＳＣを出力する。

上記のように、動作電流モニタ回路２は動作電流モニタ信号ＳＢを出力する第１の動作電流モニタ回路と動作電流モニタ信号ＳＣを出力する第２の動作電流モニタ回路とが一体化した構成を呈している。

基板電位制御部Ｃ２は、チャージポンプ回路３Ｐ、ディスチャージスイッチ回路４Ｐ、ディスチャージスイッチ回路４Ｎ及びチャージポンプ回路３Ｎから構成されている。

チャージポンプ回路３Ｐはターゲット回路５のＰＭＯＳ回路部分５ｐに対応して設けられ、オフリーク電流モニタ回路１Ｐからの信号ＳＡ０及び信号ＳＡ１並びに動作電流モニタ信号ＳＢに基づき、ＰＭＯＳ用基板電位ＶＢＰを設定するチャージポンプ動作を行う。

チャージポンプ回路３Ｎはターゲット回路５のＮＭＯＳ回路部分５ｎに対応して設けられ、オフリーク電流モニタ回路１Ｎからのリークモニタ信号ＳＤ０及びＳＤ１並びに動作電流モニタ信号ＳＣに基づき、ＮＭＯＳ用基板電位ＶＢＮを設定するチャージポンプ動作を行う。

なお、センス回路１２を差動増幅構成とせず、電位ＬＶ０を第１のＶＣＯに制御電圧として入力し発振周波数ｆ１で発振させ、電位ＬＶ１を第２のＶＣＯに制御電圧として入力し発振周波数ｆ２で発振させ、発振周波数ｆ１，ｆ２との差を検知する構成で実現することもできる。

図３はチャージポンプ回路３Ｎの回路構成例を示す説明図である。同図に示すように、チャージポンプ回路３Ｎは、ＮＯＲゲートＧ１、クロック生成部３１、ポンプ回路部３２、基板電位生成用抵抗群３３、参照電位生成用抵抗群３４及びコンパレータ３５から構成される。

ＮＯＲゲートＧ１はコンパレータ３５のコンパレータ出力信号Ｓ３５、動作電流モニタ信号ＳＣ、リークモニタ信号ＳＤ１を受け、その出力がクロック生成部３１に付与される。クロック生成部３１は初段はＮＡＮＤゲートＧ３１であり、以降がインバータＧ３２でＮＯＲゲートＧ３１とインバータＧ３２との総数が奇数段のリング回路により構成され、リング発振によるクロックＳ３１を生成する。

ポンプ回路部３２は発振しているクロックＳ３１に基づきＮＭＯＳ用基板電位ＶＢＮが負の方向によりシフトされるようにチャージポンプ機能を有する。

基板電位用抵抗群３３は、電源電位ＶＤＤとＮＭＯＳ用基板電位ＶＢＮ生成用のノードＮ３２との間に直接に設けられた抵抗Ｒ３１〜Ｒ３３より構成され、抵抗Ｒ３１，抵抗Ｒ３２間の電位である検出電位ＶＢＮＲがコンパレータ３５の負入力に付与される。また、抵抗Ｒ３３の中間点付近から、近接基板電位ＶＢＮ１が得られる。したがって、近接基板電位ＶＢＮ１はＮＭＯＳ用基板電位ＶＢＮから少し正方向にシフトさせた電位となる。

このように、チャージポンプ回路３ＮはＮＭＯＳ用基板電位ＶＢＮと共に、近接基板電位ＶＢＮ１を生成することができる。

参照電位用抵抗群３４は、電源電位ＶＤＤと接地電位ＧＮＤとの間に直接に設けられた抵抗Ｒ３４〜Ｒ３６より構成され、抵抗Ｒ３５，抵抗Ｒ３６間の電位である比較電位ＶＲ１がコンパレータ３５の正入力に付与される。比較電位ＶＲ１は、ＮＭＯＳ用基板電位ＶＢＮが信頼性限界電位以下になると「ＶＢＮＲ＜ＶＲＥＦ１」のなる値に設定される。

このような構成のチャージポンプ回路３Ｎは、コンパレータ出力信号Ｓ３５、動作電流モニタ信号ＳＣ及びリークモニタ信号ＳＤ１の全てが“Ｌ”のとき、ＮＯＲゲートＧ１の出力が“Ｈ”となる。

すなわち、ＮＭＯＳ用基板電位ＶＢＮが「ＶＢＮＲ＞ＶＲＥＦ１」を満足し、動作電流モニタ信号ＳＣが動作電流が所定の基準を満足していることを指示し、かつ、リークモニタ信号ＳＤ１がＮＭＯＳ用基板電位ＶＢＮを低くすることを指示する場合に、クロック生成部３１が発振することにより、チャージポンプ回路３Ｎは活性状態となる。

チャージポンプ回路３Ｎが活性状態になると、クロック生成部３１のクロックＳ３１によりポンプ回路部３２によるチャージポンプ動作によりＮＭＯＳ用基板電位ＶＢＮが逆バイアス度合が高められる。このように、チャージポンプ回路３Ｎは活性状態時にＮＭＯＳ用基板電位ＶＢＮを深く引くように動作する。

なお、チャージポンプ回路３Ｐも一部極性が反対になる点を除き、チャージポンプ回路３Ｎと同様に構成され、活性状態時にＰＭＯＳ用基板電位ＶＢＰを深く引く動作を行う。

図４はディスチャージスイッチ回路４Ｎの構成例を示す回路図である。同図に示すように、ディスチャージスイッチ回路４ＮはバッファＧ４、及びＮＭＯＳトランジスタＱ４１から構成される。

バッファＧ４は動作電流モニタ信号ＳＣを入力し、バッファＧ４の出力がＮＭＯＳトランジスタＱ４１のゲートに付与される。ＮＭＯＳトランジスタＱ４１はドレインに接地電位ＧＮＤを受け、ソースがＮＭＯＳ用基板電位ＶＢＮが付与されるノードに接続される。

このような構成のディスチャージスイッチ回路４Ｎは、動作電流モニタ信号ＳＣが“Ｌ”のときはＮＭＯＳトランジスタＱ４１がオフし、ＮＭＯＳ用基板電位ＶＢＮに何ら影響を与えない。

一方、動作電流モニタ信号ＳＣが“Ｈ”のとき、ＮＭＯＳトランジスタＱ４１がオンし、活性状態となり、ＮＭＯＳ用基板電位ＶＢＮを接地電位ＧＮＤに向けて引き上げる。その結果、ＮＭＯＳ用基板電位ＶＢＮを浅くする基板電位制御がなされる。

なお、ディスチャージスイッチ回路４Ｐも一部極性が反対になる点を除き、ディスチャージスイッチ回路４Ｎと同様に構成される。

図５はリークモニタ信号ＳＡ０及びＳＡ１と動作電流モニタ信号ＳＢとによる、チャージポンプ回路３Ｐ及びディスチャージスイッチ回路４Ｐの動作内容を表形式で示した説明図である。同図において、チャージポンプ回路３Ｐ及びディスチャージスイッチ回路４Ｐの活性／非活性状態を“on”／“off”で示している。

同図に示すように、動作電流モニタ信号ＳＢが“Ｌ”でリークモニタ信号ＳＡ０が“Ｌ”（ＳＡ１＝“Ｈ”）のとき、チャージポンプ回路３Ｐが活性状態となり、ディスチャージスイッチ回路４Ｐは非活性状態となり、ＰＭＯＳ用基板電位ＶＢＰの逆バイアス度合を高める制御が行われる。

すなわち、実施の形態１の基板電位制御回路は、動作電流モニタ信号ＳＢが動作電流が所定の基準を満足することを指示し、リークモニタ信号ＳＡ０が逆バイアス度合を高めることを指示する場合、活性状態のチャージポンプ回路３ＰによりＰＭＯＳ用基板電位ＶＢＰを深く引く制御を行う。

また、動作電流モニタ信号ＳＢが“Ｌ”でリークモニタ信号ＳＡ０が“Ｈ”（ＳＡ１＝“Ｌ”）のとき、チャージポンプ回路３Ｐが非活性状態となり、ディスチャージスイッチ回路４Ｐが非活性状態となり、ＰＭＯＳ用基板電位ＶＢＰに関し何ら制御が行われない。

すなわち、実施の形態１の基板電位制御回路は、動作電流モニタ信号ＳＢが動作電流が所定の基準を満足することを指示しても、リークモニタ信号ＳＡ０が逆バイアス度合を高めることを指示しない場合、現状がリーク電流が最適な状況と判断し、ＰＭＯＳ用基板電位ＶＢＰに関する制御は行わない。この場合、基板，ウェル間のリーク電流等の原因により、ＰＭＯＳ用基板電位ＶＢＰは電源電位ＶＤＤ側に緩やかに遷移すると考えられる。

一方、動作電流モニタ信号ＳＢが“Ｈ”の場合、リークモニタ信号ＳＡ０（及びＳＡ１）の“Ｈ”／“Ｌ”に関係なく、チャージポンプ回路３Ｐが非活性状態となり、ディスチャージスイッチ回路４Ｐが活性状態となり、ＰＭＯＳ用基板電位ＶＢＰを電源電位ＶＤＤに向けてディスチャージする。

すなわち、実施の形態１の基板電位制御回路は、動作電流モニタ信号ＳＢが動作電流が所定の基準を満足しないと指示する場合、リークモニタ信号ＳＡ０の指示内容に関係なく、所定の基準を満足させる動作電流を得るため、ＰＭＯＳ用基板電位ＶＢＰを浅くする制御を行う。

なお、図２で示したオフリーク電流モニタ回路のように、リークモニタ信号ＳＡ０及びＳＡ１の“Ｈ”及び“Ｈ”出力（リーク電流が比較的多量な場合）、“Ｌ”及び“Ｌ”出力（リーク電流がほとんど無い場合）の機能が存在するときは、図５のカッコ内の動作を行う。

すなわち、動作電流モニタ信号ＳＢが“Ｌ”の際、リークモニタ信号ＳＡ０及びＳＡ１が“Ｈ”及び“Ｈ”の場合も、リーク電流が比較的多量に発生し基板電位を深くする必要があると判断し、チャージポンプ回路３Ｐを活性状態にしている。

図６はリークモニタ信号ＳＤ０及びＳＤ１と動作電流モニタ信号ＳＣとによる、チャージポンプ回路３Ｎ及びディスチャージスイッチ回路４Ｎの動作内容を表形式で示した説明図である。同図において、チャージポンプ回路３Ｎ及びディスチャージスイッチ回路４Ｎの活性／非活性状態を“on”／“off”で示している。

同図に示すように、動作電流モニタ信号ＳＣが“Ｌ”でリークモニタ信号ＳＤ０が“Ｈ”（ＳＤ１＝“Ｌ”）のとき、チャージポンプ回路３Ｎが活性状態となり、ディスチャージスイッチ回路４Ｎは非活性状態となり、ＮＭＯＳ用基板電位ＶＢＮの逆バイアス度合を高める制御が行われる。

すなわち、実施の形態１の基板電位制御回路は、動作電流モニタ信号ＳＣが動作電流が所定の基準を満足し、リークモニタ信号ＳＤ０がＮＭＯＳ用基板電位ＶＢＮを低くすることを指示する場合、活性状態のチャージポンプ回路３ＮによりＮＭＯＳ用基板電位ＶＢＮを深く引く制御を行う。

また、動作電流モニタ信号ＳＣが“Ｌ”でリークモニタ信号ＳＤ０が“Ｌ”（ＳＤ１＝“Ｈ”）のとき、チャージポンプ回路３Ｎが非活性状態となり、ディスチャージスイッチ回路４Ｎが非活性状態となり、ＮＭＯＳ用基板電位ＶＢＮに関し何ら制御が行われない。

すなわち、実施の形態１の基板電位制御回路は、動作電流モニタ信号ＳＣが動作電流が所定の基準を満足し、リークモニタ信号ＳＤ０をＮＭＯＳ用基板電位ＶＢＮを低くすることを指示しない場合、現状がリーク電流が最適な状況と判断し、ＮＭＯＳ用基板電位ＶＢＮに関する制御は行わない。この場合、基板，ウェル間のリーク電流等の原因により、ＮＭＯＳ用基板電位ＶＢＮは接地電位ＧＮＤ側に緩やかに遷移すると考えられる。

一方、動作電流モニタ信号ＳＣが“Ｈ”の場合、リークモニタ信号ＳＤ０（ＳＤ１）の“Ｈ”／“Ｌ”に関係なく、チャージポンプ回路３Ｎが非活性状態となり、ディスチャージスイッチ回路４Ｎが活性状態となり、ＮＭＯＳ用基板電位ＶＢＮを接地電位ＧＮＤにディスチャージする。

すなわち、実施の形態１の基板電位制御回路は、動作電流モニタ信号ＳＣが動作電流が所定の基準を満足しない場合、リークモニタ信号ＳＤ０（ＳＤ１）の指示内容に関係なく、動作電流が所定の基準を満足させるべく、ＮＭＯＳ用基板電位ＶＢＮを浅くする制御を行う。

なお、図２で示したオフリーク電流モニタ回路のように、リークモニタ信号ＳＤ０及びＳＤ１の“Ｌ”及び“Ｌ”出力（リーク電流が比較的多量な場合）、“Ｈ”及び“Ｈ”出力（リーク電流がほとんど無い場合）の機能が存在するときは、図６のカッコ内の動作を行う。

すなわち、動作電流モニタ信号ＳＢが“Ｌ”の際、リークモニタ信号ＳＡ０及びＳＡ１が“Ｌ”及び“Ｌ”の場合も、リーク電流が比較的多量に発生し基板電位を深くする必要があると判断し、チャージポンプ回路３Ｎを活性状態にしている。

このように実施の形態１の基板電位制御回路は、動作電流が所定の基準を満足している場合は、オフリーク電流モニタ回路１Ｐ及び１Ｄのリークモニタ信号ＳＡ０及びＳＡ１並びにリークモニタ信号ＳＤ０及びＳＤ１に基づきチャージポンプ回路３Ｐ，３Ｎを動作させている。その結果、チャージポンプ回路３Ｐ，３Ｎのチャージポンプ動作によって、リーク電流が低減されるように動的に制御することにより、その時点において最適なＰＭＯＳ用基板電位ＶＢＰ及びＮＭＯＳ用基板電位ＶＢＮを得ることができる効果を奏する。

加えて、動作電流モニタ回路２の動作電流モニタ信号ＳＢ及びＳＣが動作電流が基準を満足していないと判断した場合、リーク電流の状態に関係なく、優先的にＰＭＯＳ用基板電位ＶＢＰ及びＮＭＯＳ用基板電位ＶＢＮを浅く制御している。その結果、動作電流不足を生じさせることなく、ＰＭＯＳ用基板電位ＶＢＰ及びＮＭＯＳ用基板電位ＶＢＮを制御することができる。

その結果、実施の形態１の基板電位制御回路は、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタそれぞれのリーク電流の低減を適切に図ることができる。

＜実施の形態２＞
図７はこの発明の実施の形態２である基板電位制御回路の構成を示すブロック図である。同図に示すように、実施の形態２の基板電位制御回路は、モニタ回路部Ｃ１及び基板電位制御部Ｃ３から構成され、ターゲット回路５内のＰＭＯＳ回路部分５ｐ及びＮＭＯＳ回路部分５ｎのＰＭＯＳ用基板電位ＶＢＰ及びＮＭＯＳ用基板電位ＶＢＮ基板電位を制御する。

モニタ回路部Ｃ１は、実施の形態１と同様に、オフリーク電流モニタ回路１Ｐ、動作電流モニタ回路２及びオフリーク電流モニタ回路１Ｎから構成される。

基板電位制御部Ｃ３は、チャージポンプ回路３Ｐ、ディスチャージスイッチ回路６Ｐ、ディスチャージスイッチ回路６Ｎ及びチャージポンプ回路３Ｎから構成されている。チャージポンプ回路３Ｐ及び３Ｎについては実施の形態１と同様に構成される。

図８はディスチャージスイッチ回路６Ｎの構成例を示す回路図である。同図に示すように、ディスチャージスイッチ回路６ＮはＡＮＤゲートＧ２、ＯＲゲートＧ３及びＮＭＯＳトランジスタＱ４１から構成される。

ＡＮＤゲートＧ２は一方入力にリークモニタ信号ＳＤ１を受け、他方入力にリークモニタ信号ＳＤ０の反転信号を受ける。ＯＲゲートＧ３は一方入力に動作電流モニタ信号ＳＣを受け、他方入力にＡＮＤゲートＧ２の出力を受ける。

ＯＲゲートＧ３の出力がＮＭＯＳトランジスタＱ４１のゲートに付与される。ＮＭＯＳトランジスタＱ４１はドレインに接地電位ＧＮＤを受け、ソースがＮＭＯＳ用基板電位ＶＢＮとなる。

このような構成のディスチャージスイッチ回路６Ｎは、動作電流モニタ信号ＳＣが“Ｌ”のとき、リークモニタ信号ＳＤ０が“Ｈ”あるいはリークモニタ信号ＳＤ１が“Ｌ”であれば、ＡＮＤゲートＧ２の出力は“Ｌ”となり、ＮＭＯＳトランジスタＱ４１がオフし、ＮＭＯＳ用基板電位ＶＢＮに何ら影響を与えない。

動作電流モニタ信号ＳＣが“Ｌ”のとき、リークモニタ信号ＳＤ１が“Ｈ”で、かつ、リークモニタ信号ＳＤ０が“Ｌ”であれば、ＮＭＯＳトランジスタＱ４１がオンし、活性状態となり、ＮＭＯＳ用基板電位ＶＢＮを接地電位ＧＮＤ側に引き上げる。その結果、ＮＭＯＳ用基板電位ＶＢＮを浅くする電位制御がなされる。

一方、動作電流モニタ信号ＳＣが“Ｈ”のとき、リークモニタ信号ＳＤ０及びＳＤ１の値に関係なく、ＮＭＯＳトランジスタＱ４１がオンし、活性状態となり、ＮＭＯＳ用基板電位ＶＢＮを接地電位ＧＮＤ側に引き上げる。その結果、ＮＭＯＳ用基板電位ＶＢＮを浅くする電位制御がなされる。

なお、ディスチャージスイッチ回路６Ｐも一部極性が反対になる点を除き、ディスチャージスイッチ回路６Ｎと同様に構成される。

図９はリークモニタ信号ＳＡ０及びＳＡ１と動作電流モニタ信号ＳＢとによる、チャージポンプ回路３Ｐ及びディスチャージスイッチ回路６Ｐの動作内容を表形式で示した説明図である。同図において、チャージポンプ回路３Ｐ及びディスチャージスイッチ回路６Ｐの活性／非活性状態を“on”／“off”で示している。

同図に示すように、動作電流モニタ信号ＳＢが“Ｌ”でリークモニタ信号ＳＡ０が“Ｌ”（ＳＡ１＝“Ｈ”）のとき、チャージポンプ回路３Ｐが活性状態となり、ディスチャージスイッチ回路６Ｐは非活性状態となり、ＰＭＯＳ用基板電位ＶＢＰの逆バイアス度合を高める制御が行われる。

すなわち、実施の形態２の基板電位制御回路は、動作電流モニタ信号ＳＢが動作電流が所定の基準を満足することを指示し、リークモニタ信号ＳＡ０がＰＭＯＳ用基板電位ＶＢＰを高くすることを指示する場合、活性状態のチャージポンプ回路３ＰによりＰＭＯＳ用基板電位ＶＢＰを深く引く制御を行う。

また、動作電流モニタ信号ＳＢが“Ｌ”でリークモニタ信号ＳＡ０が“Ｈ”（ＳＡ１＝“Ｌ”）のとき、チャージポンプ回路３Ｐが非活性状態となり、ディスチャージスイッチ回路６Ｐが非活性状態となる。

このとき、リークモニタ信号ＳＡ１が“Ｌ”のため、ディスチャージスイッチ回路６Ｐが活性状態となり、ＰＭＯＳ用基板電位ＶＢＰを電源電位ＶＤＤにディスチャージする。

すなわち、実施の形態２の基板電位制御回路は、動作電流モニタ信号ＳＢが動作電流が所定の基準を満足していると指示する場合でも、リークモニタ信号ＳＡ０がＰＭＯＳ用基板電位ＶＢＰを高くすることを指示していない場合、ＰＭＯＳ用基板電位ＶＢＰを高めすぎたと判断し、ディスチャージスイッチ回路６Ｐを活性化してＰＭＯＳ用基板電位ＶＢＰを浅くする制御を行う。

このように、実施の形態２の基板電位制御回路は、ディスチャージスイッチ回路６Ｐをリーク電流の抑制のための基板電位制御にも用いることにより、実施の形態１以上に細やかな基板電位制御を行うことができる。

一方、動作電流モニタ信号ＳＢが“Ｈ”の場合、リークモニタ信号ＳＡ０（ＳＡ１）の“Ｈ”／“Ｌ”に関係なく、チャージポンプ回路３Ｐは非活性状態となり、ディスチャージスイッチ回路６Ｐは活性状態となり、ＰＭＯＳ用基板電位ＶＢＰを電源電位ＶＤＤにディスチャージする。

すなわち、実施の形態２の基板電位制御回路は、動作電流モニタ信号ＳＢが動作電流が所定の基準を満足しない場合、リークモニタ信号ＳＡ０が指示内容に関係なく、動作電流が所定の基準を満足させるべく、ＰＭＯＳ用基板電位ＶＢＰを浅くする制御を行う。

なお、図２で示したオフリーク電流モニタ回路のように、リークモニタ信号ＳＡ０及びＳＡ１の“Ｈ”及び“Ｈ”出力（リーク電流が比較的多量な場合）、“Ｌ”及び“Ｌ”出力（リーク電流がほとんど無い場合）の機能が存在するときは、図９のカッコ内の動作を行う。

すなわち、動作電流モニタ信号ＳＢが“Ｌ”の際、リークモニタ信号ＳＡ０及びＳＡ１が“Ｈ”及び“Ｈ”の場合も、リーク電流が多量に発生し基板電位を深くする必要があると判断し、チャージポンプ回路３Ｐを活性状態にしている。

図１０はリークモニタ信号ＳＤ０及びＳＤ１と動作電流モニタ信号ＳＣとによる、チャージポンプ回路３Ｎ及びディスチャージスイッチ回路６Ｎの動作内容を表形式で示した説明図である。同図において、チャージポンプ回路３Ｎ及びディスチャージスイッチ回路６Ｎの活性／非活性状態を“on”／“off”で示している。

同図に示すように、動作電流モニタ信号ＳＣが“Ｌ”でリークモニタ信号ＳＤ０が“Ｈ”（ＳＤ１＝“Ｌ”）のとき、チャージポンプ回路３Ｎが活性状態となり、ディスチャージスイッチ回路６Ｎが非活性状態となり、ＮＭＯＳ用基板電位ＶＢＮの逆バイアス度合を高める制御が行われる。

すなわち、実施の形態２の基板電位制御回路は、動作電流モニタ信号ＳＣが動作電流が所定の基準を満足すると指示し、リークモニタ信号ＳＤ０がＮＭＯＳ用基板電位ＶＢＮを低くすることを指示する場合、活性状態のチャージポンプ回路３ＮによりＮＭＯＳ用基板電位ＶＢＮを深く引く制御を行う。

また、動作電流モニタ信号ＳＣが“Ｌ”でリークモニタ信号ＳＤ０が“Ｌ”（ＳＤ１＝“Ｌ”）のとき、チャージポンプ回路３Ｎが非活性状態となり、ディスチャージスイッチ回路６Ｎが非活性状態となる。

このとき、ディスチャージスイッチ回路６Ｎが活性状態となり、ＮＭＯＳ用基板電位ＶＢＮを接地電位ＧＮＤ側にディスチャージする。

すなわち、実施の形態２の基板電位制御回路は、動作電流モニタ信号ＳＣが動作電流が所定の基準を満足すると指示し、リークモニタ信号ＳＤ０がＮＭＯＳ用基板電位ＶＢＮを低くすることを指示しない場合、ＮＭＯＳ用基板電位ＶＢＮが低く過ぎると判断し、ＮＭＯＳ用基板電位ＶＢＮを浅くする制御を行う。

このように、実施の形態２の基板電位制御回路は、ディスチャージスイッチ回路６Ｎをリーク電流の抑制のための基板電位制御にも用いることにより、実施の形態１以上に細やかな基板電位制御を行うことができる。

一方、動作電流モニタ信号ＳＣが“Ｈ”の場合、リークモニタ信号ＳＤ０の“Ｈ”／“Ｌ”に関係なく、チャージポンプ回路３Ｎが非活性状態となり、ディスチャージスイッチ回路６Ｎが活性状態となり、ＮＭＯＳ用基板電位ＶＢＮを接地電位ＧＮＤ側にディスチャージする。

すなわち、実施の形態２の基板電位制御回路は、動作電流モニタ信号ＳＣが動作電流が所定の基準を満足しないと指示した場合、リークモニタ信号ＳＤ０が指示内容に関係なく、動作電流が所定の基準を満足させるべく、ＮＭＯＳ用基板電位ＶＢＮを浅くする制御を行う。

＜実施の形態３＞
図１１はこの発明の実施の形態３である動作電流モニタ回路２Ａの回路構成を示す回路図である。動作電流モニタ回路２Ａは図１及び図７で示した実施の形態１及び実施の形態２の基板電位制御回路における動作電流モニタ回路２として利用することができる。

同図に示すように、動作電流モニタ回路２Ａは、コンパレータ２１〜２３、定電流源２４、ＰＭＯＳトランジスタＱ２１〜Ｑ２４及びＮＭＯＳトランジスタＱ２５から構成される。

コンパレータ２１は正入力に１．２Ｖ程度の電源電位ＶＤＤを受け、その出力がＰＭＯＳトランジスタＱ２１のゲートに接続される。ＰＭＯＳトランジスタＱ２１はソースが例えば１．８Ｖ，２．５Ｖ，３．３Ｖ程度の高電源電圧ＶＤＨに接続され、ドレインが定電流源２４を介して接地される。

定電流源２４としてはＰＭＯＳトランジスタＱ２１のオン抵抗に対して十分大きな抵抗値を有する外付け抵抗が考えられる。外付け抵抗は温度、電源電圧・ターゲット回路５の仕上がりの影響を受けにくい特性を有しており、定電流源として適している。

ＰＭＯＳトランジスタＱ２１のドレインであるノードＮ２１はコンパレータの負入力に付与される。

ＰＭＯＳトランジスタＱ２２及びＱ２３は高電源電圧ＶＤＨ，接地電位ＧＮＤ間に直列に接続される。ＰＭＯＳトランジスタＱ２２のゲートはコンパレータ２１の出力に接続される。ＰＭＯＳトランジスタＱ２２はドレイン電流ＩＤ１の供給部であり、高電源電圧ＶＤＨ，ＰＭＯＳトランジスタＱ２３との間に介挿された負荷素子としても機能する。

ＰＭＯＳトランジスタＱ２３のゲートはドレインと共通に接続され、基板電位としてＰＭＯＳ用基板電位ＶＢＰが付与される。

コンパレータ２２は正入力に電源電位ＶＤＤを受け、負入力にＰＭＯＳトランジスタＱ２２のドレインであるノードＮ２２に接続され、その出力が動作電流モニタ信号ＳＢとなる。

ノードＮ２２と接地電位ＧＮＤとの間にＰＭＯＳトランジスタＱ２０が介挿され、ＰＭＯＳトランジスタＱ２０のゲートにＰＭＯＳ用基板電位ＶＢＰが付与される。このＰＭＯＳトランジスタＱ２０の基板電位としてノードＮ２２の電位が付与される。このＰＭＯＳトランジスタＱ２０が後に詳述するラッチアップ防止用トランジスタとして機能する。

ＰＭＯＳトランジスタＱ２４及びＮＭＯＳトランジスタＱ２５は高電源電圧ＶＤＨ，接地電位ＧＮＤ間に直列に接続される。ＰＭＯＳトランジスタＱ２４のゲートはコンパレータ２１の出力に接続される。

ＮＭＯＳトランジスタＱ２５のゲートはドレインと共通に接続され、基板電位としてＮＭＯＳ用基板電位ＶＢＮが付与される。

コンパレータ２３は正入力がＰＭＯＳトランジスタＱ２４のドレインであるノードＮ２４に接続され、正入力に電源電位ＶＤＤを受け、その出力が動作電流モニタ信号ＳＣとなる。

なお、ＰＭＯＳトランジスタＱ２１，Ｑ２２及びＱ２４は同一トランジスタサイズで形成される。

ＰＭＯＳトランジスタＱ２３の動作電流が所定の基準電流量の場合、ノードＮ２２の電位Ｖ２２（ＩＤ１（ＰＭＯＳトランジスタＱ２３のドレイン電流）×ＲonＰ（ＰＭＯＳトランジスタＱ２３のオン抵抗値））は電源電位ＶＤＤと同程度になるように設定される。同様に、ＮＭＯＳトランジスタＱ２５の動作電流が所定の基準電流量の場合、ノードＮ２４の電位Ｖ２４（ＩＤ２（ＮＭＯＳトランジスタＱ２５のドレイン電流）×ＲonＮ（ＮＭＯＳトランジスタＱ２５のオン抵抗値））は電源電位ＶＤＤと同程度になるように設定される。

このような構成において、コンパレータ２１は電源電位ＶＤＤとノードＮ２１の電位Ｖ２１とを比較し、電源電位ＶＤＤと電位Ｖ２１とが等しくなるようにＰＭＯＳトランジスタＱ２１のゲート電位を制御することにより、定電流源２４には定電流Ｉ２４（電流量ＩＣ）が流される。

その結果、ＰＭＯＳトランジスタＱ２２及びＰＭＯＳトランジスタＱ２４のドレイン電流ＩＤ１及びＩＤ２は、定電流Ｉ２４と同一の電流量ＩＣとなる。このように、コンパレータ２１、定電流源２４、ＰＭＯＳトランジスタＱ２１，Ｑ２２，Ｑ２４は、ＰＭＯＳトランジスタＱ２３及びＮＭＯＳトランジスタＱ２５のドレイン電流ＩＤ１及びＩＤ２として、定電流を供給する定電流供給部として機能する。

ＰＭＯＳトランジスタＱ２３の動作電流が所定の基準電流量より多く流れている場合、ＰＭＯＳトランジスタＱ２３のオン抵抗値(ＲonＰ)は小さくなり、ノードＮ２２の電位Ｖ２２（ＩＣ×ＲonＰ）は電源電位ＶＤＤを下回る。その結果、コンパレータ２２より“Ｌ”の動作電流モニタ信号ＳＢが出力される。

一方、ＰＭＯＳトランジスタＱ２３の動作電流が所定の基準電流量を下回る場合、ＰＭＯＳトランジスタＱ２３のオン抵抗値(ＲonＰ)は大きくなりノードＮ２２の電位Ｖ２２は電源電位ＶＤＤを上回る。その結果、コンパレータ２３より“Ｌ”の動作電流モニタ信号ＳＣが出力される。

同様にして、ＮＭＯＳトランジスタＱ２５の動作電流が所定の基準電流量より多く流れている場合、ＮＭＯＳトランジスタＱ２５のオン抵抗値(ＲonＮ)は小さくなり、ノードＮ２４の電位Ｖ２４（ＩＣ×ＲonＮ）は電源電位ＶＤＤを下回る。その結果、コンパレータ２３より“Ｌ”の動作電流モニタ信号ＳＣが出力される。

一方、ＮＭＯＳトランジスタＱ２５の動作電流が所定の基準電流量を下回る場合、ＮＭＯＳトランジスタＱ２５のオン抵抗値(ＲonＮ)は大きくなりノードＮ２４の電位Ｖ２２は電源電位ＶＤＤを上回る。その結果、コンパレータ２３より“Ｌ”の動作電流モニタ信号ＳＣが出力される。

図１２〜図１４はＰＭＯＳトランジスタＱ２０によるラッチアップ効果を説明する図である。図１２はラッチアップ現象を示す回路図である。図１３はＰＭＯＳトランジスタＱ２０が存在しない場合のＰＭＯＳトランジスタＱ２３の周辺断面図であり、図１４はＰＭＯＳトランジスタＱ２０が存在する場合のＰＭＯＳトランジスタＱ２３の周辺断面図である。

図１３及び図１４に示すように、図示しないＰ基板（上層部にＮＭＯＳトランジスタを選択的に形成）の上層部にＰＭＯＳトランジスタＱ２３が形成されるＮウェル領域２５が設けられる。このＮウェル領域２５の上層部にＰソース領域２６，Ｐドレイン領域２７が選択的に形成され、Ｐソース領域２６，Ｐドレイン領域２７間のＮウェル領域２５上にゲート酸化膜（図示せず）を介してゲート電極２８が形成される。Ｐドレイン領域２７は接地電位ＧＮＤに接続され、Ｐソース領域２６がノードＮ２２となる。また、Ｎウェル領域２５にはＰＭＯＳ用基板電位ＶＢＰが印加される。

一方、図１４に示すように、図示しない上記Ｐ基板の上層部にＰＭＯＳトランジスタＱ２０が形成されるＮウェル領域１５がＮウェル領域２５と独立して設けられる。このＮウェル領域２５の上層部にＰソース領域１６，Ｐドレイン領域１７が選択的に形成され、Ｐソース領域１６，Ｐドレイン領域１７間のＮウェル領域１５上にゲート酸化膜（図示せず）を介してゲート電極１８が形成される。Ｐドレイン領域１７は接地電位ＧＮＤに接続され、Ｐソース領域１６及びＮウェル領域１５にはノードＮ２２の電位Ｖ２２が付与される。なお、ＰＭＯＳトランジスタＱ２０の閾値Ｖｔ２０は、ＰＭＯＳトランジスタＱ２３のラッチアップ発生電流ＩＬ１によるラッチアップが生じる恐れのあるＰＭＯＳ用基板電位ＶＢＰ，Ｖ２２間の電位差をより低く設定される必要がある。

ＰＭＯＳトランジスタＱ２３の動作電流は上記基準電流量の前後で変動するため、ノードＮ２２の電位Ｖ２２は電源電位ＶＤＤ付近の電位となる。しかし、動作状況によっては、電位Ｖ２２がはるかに高い電位となるケースがある。

このようなケースにおいて、例えば、電位Ｖ２２がＰＭＯＳ用基板電位ＶＢＰよりも０．７Ｖ以上高い電位なると、図１２及び図１３に示すように、Ｐソース領域２６とＮウェル領域２５との間にラッチアップ発生電流ＩＬ１が流れ、ＰＭＯＳトランジスタＱ２３を含む寄生サイリスタ構造においてラッチアップ現象が発生してしまう。

実施の形態３の動作電流モニタ回路２Ａは、ＰＭＯＳトランジスタＱ２０を設けているため、電位Ｖ２２がＰＭＯＳ用基板電位ＶＢＰより高くなり、「ＶＢＰ＋Ｖｔ２０」を超えるとＰＭＯＳトランジスタＱ２２がオンし、電位Ｖ２２を低下させる。したがって、上述したＰＭＯＳトランジスタＱ２３に発生するラッチアップ現象を回避し、大電流消費を未然に防ぐことができる効果を奏する。

＜実施の形態４＞
図１５はこの発明の実施の形態４である動作電流モニタ回路４Ｂを示す回路図である。動作電流モニタ回路２Ｂも、動作電流モニタ回路２Ａと同様、は図１及び図７で示した実施の形態１及び実施の形態２の基板電位制御回路における動作電流モニタ回路２として利用することができる。

同図に示すように、他の構成例である動作電流モニタ回路２Ｂは、リング発振回路４０Ｐ，４０Ｎ、カウンタ４３Ｐ，４３Ｎ、比較用カウンタ４４Ｐ，４４Ｎ及び引算器４５Ｐ，４５Ｎから構成される。

リング発振回路４０Ｐは３段直列接続の３入力ＮＯＲゲートＧ１１〜Ｇ１３より構成される。ＮＯＲゲートＧ１１〜Ｇ１３はそれぞれＣＭＯＳで実現される。

ＮＯＲゲートＧ１１〜Ｇ１３それぞれの２入力は接地電位ＧＮＤに固定され、残りの１入力によって入出力間がループ接続される。リング発振回路４０ＰはＮＯＲゲートＧ１１〜Ｇ１３を構成すべくＰＭＯＳ回路部分４１ｐ及びＮＭＯＳ回路部分４１ｎを有する。ＰＭＯＳ回路部分４１ｐにはＰＭＯＳ用基板電位ＶＢＰが付与され、ＮＭＯＳ回路部分４１ｎにはＮＭＯＳ用基板電位ＶＢＮが付与される。

このような構成のリング発振回路４０Ｐは、ＮＯＲゲートＧ１１〜Ｇ１３の信号伝搬遅延時間に基づく発振周波数で発振クロックＰＣＬＫを生成する。

カウンタ４３Ｐは発振クロックＰＣＬＫのクロック数を所定期間カウントし、カウント結果Ｃ４３Ｐを出力する。

一方、比較用カウンタ４４Ｐは比較用クロックＲＣＬＫＰのクロック数を所定期間カウントし、カウント結果Ｃ４４Ｐを出力する。比較用クロックＲＣＬＫＰは水晶振動子を用いる等、正確性の高いクロックが用いられる。

引算器４５Ｐは比較結果Ｃ４４Ｐから比較結果Ｃ４３Ｐを差し引きその正／負に基づき“Ｈ”／“Ｌ”の動作電流モニタ信号ＳＢを出力する。

リング発振回路４０Ｎは３段直列接続の３入力ＮＡＮＤゲートＧ２１〜Ｇ２３より構成される。ＮＡＮＤゲートＧ２１〜Ｇ２３はそれぞれＣＭＯＳで実現される。

ＮＡＮＤゲートＧ２１〜Ｇ２３それぞれの２入力は電源電位ＶＤＤに固定され、残りの１入力によって入出力間がループ接続される。リング発振回路４０ＮはＮＡＮＤゲートＧ２１〜Ｇ２３を構成すべくＮＭＯＳ回路部分４２ｐ及びＮＭＯＳ回路部分４２ｎを有する。ＰＭＯＳ回路部分４２ｐにはＰＭＯＳ用基板電位ＶＢＰが付与され、ＮＭＯＳ回路部分４２ｎにはＮＭＯＳ用基板電位ＶＢＮが付与される。

このような構成のリング発振回路４０Ｎは、ＮＡＮＤゲートＧ２１〜Ｇ２３の信号伝搬遅延時間に基づく発振周波数で発振クロックＮＣＬＫを生成する。

カウンタ４３Ｎは発振クロックＮＣＬＫのクロック数を所定期間カウントし、カウント結果Ｃ４３Ｎを出力する。

比較用カウンタ４４Ｎは比較用クロックＲＣＬＫＮのクロック数を上記所定期間カウントし、カウント結果Ｃ４４Ｎを出力する。比較用クロックＲＣＬＫＮは水晶振動子を用いる等、正確性の高いクロックが用いられる。

引算器４５Ｎは比較結果Ｃ４４Ｎから比較結果Ｃ４３Ｎを差し引きその正／負に基づき“Ｈ”／“Ｌ”の動作電流モニタ信号ＳＣを出力する。

３入力ＮＯＲゲートＧ１１〜Ｇ１３をＣＭＯＳで構成する場合、ＮＭＯＳトランジスタに比べＰＭＯＳトランジスタの動作速度の影響を受ける。なぜなら、３入力ＮＯＲゲートをＣＭＯＳで構成すると、ＮＭＯＳトランジスタが３個並列に接続されるのに対し、ＰＭＯＳトランジスタは３個直列に接続される構成を採るからである。

３入力ＮＡＮＤゲートＧ２１〜Ｇ２３をＣＭＯＳで構成する場合、ＰＭＯＳトランジスタに比べＮＭＯＳトランジスタの動作速度の影響を受ける。なぜなら、３入力ＮＡＮＤゲートをＣＭＯＳで構成すると、ＰＭＯＳトランジスタが３個並列に接続されるのに対し、ＮＭＯＳトランジスタは３個直列に接続される構成を採るからである。

そこで、ＰＭＯＳトランジスタが所定の基準量の動作電流で動作している場合に想定される、リング発振回路４０Ｐの発振クロックＰＣＬＫを周波数を比較用クロックＲＣＬＫＰの周波数として設定する。同様に、ＮＭＯＳトランジスタが所定の基準量の動作電流で動作している場合に想定される、リング発振回路４０Ｎの発振クロックＮＣＬＫを周波数を比較用クロックＲＣＬＫＮの周波数として設定する。なお、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタにおいて動作電流と動作速度とは正の相関がある。

したがって、ＰＭＯＳトランジスタの動作電流が所定の基準量を超えている場合、発振クロックＰＣＬＫは比較用クロックＲＣＬＫＰより発振周波数は高くなるため、動作電流モニタ信号ＳＢは“Ｌ”となる。一方、ＮＭＯＳトランジスタの動作電流が所定の基準量を下回っている場合、発振クロックＰＣＬＫは比較用クロックＲＣＬＫＰより発振周波数は低くなるため、動作電流モニタ信号ＳＢは“Ｈ”となる。

図１６は比較用クロックＲＣＬＫＰと発振クロックＰＣＬＫとの関係を示すタイミング図である。同図において、比較用クロックＲＣＬＫＰに比べ発振クロックＰＣＬＫの方が発振周波数が高い状態を示している。

同様にして、ＮＭＯＳトランジスタの動作電流が所定の基準量を超えている場合、発振クロックＮＣＬＫは比較用クロックＲＣＬＫＮより発振周波数は高くなるため、動作電流モニタ信号ＳＣは“Ｌ”となる。一方、ＮＭＯＳトランジスタの動作電流が所定の基準量を下回っている場合、発振クロックＮＣＬＫは比較用クロックＲＣＬＫＮより発振周波数は低くなるため、動作電流モニタ信号ＳＣは“Ｈ”となる。

このように、動作電流モニタ回路２Ｂによっても、ＰＭＯＳ用基板電位ＶＢＰによるＰＭＯＳトランジスタの動作電流の良否、及びＮＭＯＳ用基板電位ＶＢＮによるＮＭＯＳトランジスタの動作電流の良否をモニタすることができる。

この発明の実施の形態１である基板電位制御回路の構成を示すブロック図である。 図１で示したオフリーク電流モニタ回路１Ｎの内部構成を示す回路図である。 図１で示したチャージポンプ回路の回路構成例を示す説明図である。 図１で示したディスチャージスイッチ回路の構成例を示す回路図である。 図１で示したＰＭＯＳトランジスタ用チャージポンプ回路及びディスチャージスイッチ回路の動作内容を表形式で示した説明図である。 図１で示したＮＭＯＳトランジスタ用チャージポンプ回路及びディスチャージスイッチ回路の動作内容を表形式で示した説明図である。 この発明の実施の形態２である基板電位制御回路の構成を示すブロック図である。 図７で示したディスチャージスイッチ回路の構成例を示す回路図である。 図７で示したで示したＰＭＯＳトランジスタ用チャージポンプ回路及びディスチャージスイッチ回路の動作内容を表形式で示した説明図である。 図７で示したＮＭＯＳトランジスタ用チャージポンプ回路及びディスチャージスイッチ回路の動作内容を表形式で示した説明図である。 この発明の実施の形態３である動作電流モニタ回路の回路構成を示す回路図である。 ラッチアップ現象を示す回路図である。 ラッチアップ防止用トランジスタが存在しない場合の動作電流モニタ用ＰＭＯＳトランジスタの断面を示す断面図である。 動作電流モニタ用ＰＭＯＳトランジスタ及びラッチアップ防止用トランジスタの断面を示す断面図である。 この発明の実施の形態４である動作電流モニタ回路４Ｂを示す回路図である。 図１５で示した比較用クロックと発振クロックとの関係を示すタイミング図である。

符号の説明

１Ｎ，１Ｐ オフリーク電流モニタ回路、２，２Ａ，２Ｂ 動作電流モニタ回路、３Ｎ，３Ｐ チャージポンプ回路、４Ｎ，４Ｐ，６Ｎ，６Ｐ ディスチャージスイッチ回路、５ ターゲット回路、１０ メインモニタトランジスタ群、１１ サブモニタトランジスタ群、１２ センス回路、Ｃ１ モニタ回路部、Ｃ２，Ｃ３ 基板電位制御部。

Claims (6)

1. 第１の導電型の第１種のＭＯＳトランジスタを有する第１のＭＯＳ回路部分を含むターゲット回路に対し、前記第１のＭＯＳ回路部分の第１種のＭＯＳトランジスタ用の基板電位として第１の基板電位を付与する基板電位制御回路であって、
   前記第１の基板電位を基板電位として受ける第１種のＭＯＳトランジスタのオフリーク電流をモニタし、前記第１の基板電位の逆バイアス度合を高くするか否かを指示する第１のリークモニタ信号を出力する第１のオフリーク電流モニタ回路と、
   前記第１の基板電位で動作させた第１種のＭＯＳトランジスタの動作電流をモニタし、当該動作電流が第１の基準を満足するか否かを指示する第１の動作電流モニタ信号を出力する第１の動作電流モニタ回路と、
   前記第１の動作電流モニタ信号が前記第１の基準を満足することを指示し、前記第１のリークモニタ信号が前記第１の基板電位の逆バイアス度合を高くすることを指示する場合、活性状態となり、前記第１の基板電位を逆バイアス度合が高くなる方向にシフトさせる第１の基板電位設定回路と、
   前記第１の動作電流モニタ信号が前記第１の基準を満足しないことを指示する場合、前記第１のリークモニタ信号の内容に関係なく活性状態となり、前記第１の基板電位を逆バイアス度合が低くなる方向にディスチャージする第１のディスチャージスイッチ回路とを備える、
   基板電位制御回路。
2. 請求項１記載の基板電位制御回路であって、
   前記ターゲット回路は、第２の導電型の第２種のＭＯＳトランジスタを有する第２のＭＯＳ回路部分をさらに含み、
   前記基板電位制御回路は、
   前記第２のＭＯＳ回路部分の第２種のＭＯＳトランジスタ用の基板電位として第２の基板電位を付与し、
   前記第２の基板電位を基板電位として受ける第２種のＭＯＳトランジスタのオフリーク電流をモニタし、前記第２の基板電位の逆バイアス度合を高くするか否かを指示する第２のリークモニタ信号を出力する第２のオフリーク電流モニタ回路と、
   前記第２の基板電位で動作させた第２種のＭＯＳトランジスタの動作電流をモニタし、当該動作電流が第２の基準を満足するか否かを指示する第２の動作電流モニタ信号を出力する第２の動作電流モニタ回路と、
   前記第２の動作電流モニタ信号が前記第２の基準を満足することを指示し、前記第２のリークモニタ信号が前記第２の基板電位の逆バイアス度合を高くすることを指示する場合、活性状態となり、前記第２の基板電位を逆バイアス度合が高くなる方向にシフトさせる第２の基板電位設定回路と、
   前記第２の動作電流モニタ信号が前記第２の基準を満足しないことを指示する場合、前記第２のリークモニタ信号の内容に関係なく活性状態となり、前記第２の基板電位を逆バイアス度合が低くなる方向にディスチャージする第２のディスチャージスイッチ回路とをさらに備える、
   基板電位制御回路。
3. 請求項１記載の基板電位制御回路であって、
   第１のディスチャージスイッチ回路は、前記第１の動作電流モニタ信号が前記第１の基準を満足する場合においても、前記第１のリークモニタ信号が前記第１の基準電位の逆バイアス度合を高くすることを指示しない場合、前記第１の基板電位を逆バイアス度合が低くなる方向にディスチャージする、
   基板電位制御回路。
4. 請求項２記載の基板電位制御回路であって、
   第１のディスチャージスイッチ回路は、前記第１の動作電流モニタ信号が前記第１の基準を満足する場合においても、前記第１のリークモニタ信号が前記第１の基準電位の逆バイアス度合を高くすることを指示しない場合、前記第１の基板電位を逆バイアス度合が低くなる方向にディスチャージし、
   第２のディスチャージスイッチ回路は、前記第２の動作電流モニタ信号が前記第２の基準を満足する場合においても、前記第２のリークモニタ信号が前記第２の基準電位の逆バイアス度合を高くすることを指示しない場合、前記第２の基板電位を逆バイアス度合が低くなる方向にディスチャージする、
   基板電位制御回路。
5. 所定の導電型のＭＯＳトランジスタ用の基板電位として、所定の電源電位よりも逆バイアス度合が高くなる所定方向にシフトさせて所定の基板電位を付与した場合の当該ＭＯＳトランジスタのオフリーク電流をモニタするオフリーク電流モニタ回路であって、
   前記第１及び第２の接続線に対し所定のプリチャージ電位を付与するプリチャージ動作を行うプリチャージ手段と、
   オフ設定された前記所定の導電型の複数の第１のＭＯＳトランジスタからなるメインモニタトランジスタ群とを備え、前記複数の第１のＭＯＳトランジスタはそれぞれ一方電極が前記第１の接続線に接続され、他方電極に前記所定のプリチャージ電位と異なる固定電位が付与され、基板電位として前記所定の基板電位が付与され、
   オフ設定された前記所定の導電型の複数の第２のＭＯＳトランジスタからなるサブモニタトランジスタ群とを備え、前記複数の第２のＭＯＳトランジスタはそれぞれ一方電極が前記第２の接続線に接続され、他方電極に前記固定電位が付与され、基板電位として前記所定の基板電位から前記所定方向と反対方向にシフトさせた近接基板電位が付与され、
   前記プリチャージ手段による前記プリチャージ動作後の前記第１及び第２の接続線の電位差に基づき、前記所定の基板電位の逆バイアス度合を高くするか否かを指示するリークモニタ信号を出力するセンス回路とをさらに備える、
   オフリーク電流モニタ回路。
6. ＰＭＯＳトランジスタの基板電位として所定の基板電位を付与した場合のＰＭＯＳトランジスタの動作電流をモニタする動作電流モニタ回路であって、
   電流量が同一の定電流を供給する定電流供給部と、
   一方電極に第１の電源電位を負荷素子を介して受け、他方電極に第２の電源電位が付与され、常時オン状態に設定されるモニタ用ＰＭＯＳトランジスタとを備え、前記モニタ用ＰＭＯＳトランジスタは、基板電位として前記所定の基板電位が付与され、一方電極から他方電極にかけて前記定電流供給部により供給される前記定電流が流れ、
   前記モニタ用ＰＭＯＳトランジスタの一方電極より得られる検出電位と基準電位との比較結果に基づき、ＰＭＯＳトランジスタの動作電流が所定の基準を満足するか否かを指示する動作電流モニタ信号を生成する比較回路をさらに備え、前記基準電位は前記第１及び第２の電源電位間の中間電位に設定され、
   前記所定の基板電位を制御電極に受け、一方電極が前記モニタ用ＰＭＯＳトランジスタの一方電極に接続され、他方電極に前記第２の電源電位が付与される、ラッチアップ防止用ＰＭＯＳトランジスタをさらに備える、
   動作電流モニタ回路。

Images