JP2009198359A - 半導体ホールセンサ - Google Patents
半導体ホールセンサ Download PDFInfo
- Publication number
- JP2009198359A JP2009198359A JP2008041143A JP2008041143A JP2009198359A JP 2009198359 A JP2009198359 A JP 2009198359A JP 2008041143 A JP2008041143 A JP 2008041143A JP 2008041143 A JP2008041143 A JP 2008041143A JP 2009198359 A JP2009198359 A JP 2009198359A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- magnetic field
- field detection
- detection circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Measuring Magnetic Variables (AREA)
- Hall/Mr Elements (AREA)
Abstract
【課題】低消費電力の利便性を高くできる半導体ホールセンサを提供する。
【解決手段】磁界検出回路30は、ホール素子31、増幅回路32、比較回路34、保持回路35、および出力回路36から成る。磁界検出回路30は、高速動作する場合と間欠動作する場合とが選択されることができる。制御回路22と論理回路23からの信号によって動作が選択される。入力端子11にロー信号が入力されると間欠動作が、入力端子11にハイ信号が入力されると高速動作が選択される。
【選択図】図1
【解決手段】磁界検出回路30は、ホール素子31、増幅回路32、比較回路34、保持回路35、および出力回路36から成る。磁界検出回路30は、高速動作する場合と間欠動作する場合とが選択されることができる。制御回路22と論理回路23からの信号によって動作が選択される。入力端子11にロー信号が入力されると間欠動作が、入力端子11にハイ信号が入力されると高速動作が選択される。
【選択図】図1
Description
本発明は、半導体ホールセンサに関する。
従来の半導体ホールセンサについて説明する。
磁界に基づき、ホール素子はホール電圧を発生して出力する。増幅回路は、ホール電圧を増幅して増幅ホール電圧を出力する。基準電圧回路は基準電圧を発生して出力する。比較回路は、増幅ホール電圧と基準電圧とを比較し、ハイ信号またはロー信号を出力信号として出力する。動作期間及び動作停止期間に、保持回路は、動作期間の比較回路の出力信号を保持信号として保持して出力する。保持信号に基づき、出力回路はハイ信号またはロー信号を出力信号として出力する。制御回路は、間欠動作期間に磁界検出回路が動作期間及び動作停止期間を持つよう磁界検出回路を制御する(例えば、特許文献1参照)。
特開2006−153699号公報(図2)
ここで、低消費電力化のため、半導体ホールセンサは間欠動作期間を持つことが望まれている。しかし、間欠動作期間に動作停止期間が存在するので、半導体ホールセンサは高速動作できなくなっている。よって、間欠動作及び高速動作の両方に対応し、利便性を高くできる半導体ホールセンサが望まれている。
本発明は、上記課題に鑑みてなされ、利便性を高くできる半導体ホールセンサを提供する。
本発明は、上記課題を解決するため、半導体ホールセンサにおいて、磁界に基づき、ホール電圧を発生して出力するホール素子と、前記ホール電圧を増幅し、増幅ホール電圧を出力する増幅回路と、基準電圧を発生して出力する基準電圧回路と、前記増幅ホール電圧と前記基準電圧とを比較し、ハイ信号またはロー信号を出力信号として出力する比較回路と、動作期間及び動作停止期間に、前記動作期間の前記比較回路の出力信号を保持信号として保持して出力する保持回路と、前記保持信号に基づき、ハイ信号またはロー信号を出力信号として出力する出力回路と、を有する磁界検出回路と、さらに、間欠動作期間に前記磁界検出回路が前記動作期間及び前記動作停止期間を持つよう前記磁界検出回路を制御する制御回路と、前記磁界検出回路が間欠動作する場合、前記制御回路が前記磁界検出回路を制御して前記磁界検出回路が前記動作期間及び前記動作停止期間を持つよう動作し、前記磁界検出回路が高速動作する場合、前記制御回路が前記磁界検出回路を制御しないで前記磁界検出回路が前記動作期間だけを持つよう動作する論理回路と、を備えることを特徴とする半導体ホールセンサを提供する。
また、本発明は、上記課題を解決するため、半導体ホールセンサにおいて、磁界に基づき、ホール電圧を発生して出力するホール素子と、前記ホール電圧を増幅し、増幅ホール電圧を出力する増幅回路と、動作期間及び動作停止期間に、前記動作期間の前記増幅ホール電圧を保持信号として保持して出力する保持回路と、を有する磁界検出回路と、さらに、間欠動作期間に前記磁界検出回路が前記動作期間及び前記動作停止期間を持つよう前記磁界検出回路を制御する制御回路と、前記磁界検出回路が間欠動作する場合、前記制御回路が前記磁界検出回路を制御して前記磁界検出回路が前記動作期間及び前記動作停止期間を持つよう動作し、前記磁界検出回路が高速動作する場合、前記制御回路が前記磁界検出回路を制御しないで前記磁界検出回路が前記動作期間だけを持つよう動作する論理回路と、を備えることを特徴とする半導体ホールセンサを提供する。
本発明では、磁界検出回路が間欠動作する場合と高速動作する場合とが選択されることができるので、半導体ホールセンサの利便性が高くなる。
以下、本発明の実施形態を、図面を参照して説明する。
[第一実施形態]
まず、半導体ホールセンサの構成について説明する。図1は、第一実施形態の半導体ホールセンサの概略回路図である。
まず、半導体ホールセンサの構成について説明する。図1は、第一実施形態の半導体ホールセンサの概略回路図である。
半導体ホールセンサは、入力端子11及び出力端子41を備える。また、半導体ホールセンサは、発振回路21、制御回路22、論理回路23、及び、磁界検出回路30を備える。磁界検出回路30は、ホール素子31、増幅回路32、基準電圧回路33、比較回路34、保持回路35、及び、出力回路36を備える。発振回路21は、出力端子が制御回路22の入力端子に接続される。制御回路22は、出力端子が論理回路23の第一入力端子に接続される。論理回路23は、第二入力端子が入力端子11に接続され、出力端子が磁界検出回路30に接続される。ホール素子31は、第一出力端子が増幅回路32の第一入力端子に接続され、第二出力端子が増幅回路32の第二入力端子に接続される。増幅回路32は、出力端子が比較回路34の第一入力端子に接続される。基準電圧回路33は、比較回路34の第二入力端子と接地端子との間に設けられる。比較回路34は、出力端子が保持回路の入力端子に接続される。保持回路35は、出力端子が出力回路36のゲートに接続される。出力回路36は、ソースが接地端子に接続され、ドレインが出力端子41に接続される。なお、出力端子41にプルアップ抵抗(図示せず)が設けられる。
ここで、論理回路23は、所定時にのみ制御回路22の出力信号を磁界検出回路30に伝える回路であり、例えば、図示しないが、OR回路である。保持回路35は、比較回路24の出力信号を一時的に保持する回路であり、例えば、ラッチ回路である。出力回路36は、保持回路35の保持信号をドライブする回路であり、例えば、NMOSトランジスタである。
次に、半導体ホールセンサの動作について説明する。
磁界に基づき、ホール素子31はホール電圧を発生して出力する。増幅回路32は、ホール電圧を増幅して増幅ホール電圧を出力する。基準電圧回路33は基準電圧を発生して出力する。比較回路34は、増幅ホール電圧と基準電圧とを比較し、ハイ信号またはロー信号を出力信号として出力する。動作期間及び動作停止期間に、保持回路35は、動作期間の比較回路34の出力信号を保持信号として保持して出力する。保持信号に基づき、出力回路36はハイ信号またはロー信号を出力信号として出力する。発振回路21は、発振し、クロック信号を発生して出力する。制御回路22は、間欠動作期間に磁界検出回路30が動作期間及び動作停止期間を持つよう磁界検出回路30を制御する。具体的には、クロック信号に基づき、制御回路22は所定周期のパルス信号を発生して出力する。パルス信号がハイ信号になって磁界検出回路30に伝わると、磁界検出回路30が動作期間で動作し、パルス信号がロー信号になって磁界検出回路30に伝わると、磁界検出回路30が動作停止期間で動作する。
ここで、磁界検出回路30が間欠動作期間(動作期間及び動作停止期間を持つ)で動作するように、入力端子11及び論理回路23の第二入力端子にロー信号が入力される。すると、制御回路22の出力信号はそのまま磁界検出回路30に伝わる。よって、間欠動作期間に制御回路22が磁界検出回路30を制御できるようになり、磁界検出回路30が動作期間及び動作停止期間を持つようになる。
また、磁界検出回路30が高速動作期間(動作期間だけを持つ)で動作するように、入力端子11及び論理回路23の第二入力端子にハイ信号が入力される。すると、制御回路22の出力信号は磁界検出回路30に伝わらず、論理回路23の出力信号はハイ信号に固定される。よって、高速動作期間に制御回路22が磁界検出回路30を制御できないようになり、磁界検出回路30が動作期間だけを持つようになる。
このようにすると、磁界検出回路30が低消費電力化のために間欠動作する場合と高速動作する場合とが選択されることができるので、半導体ホールセンサの利便性が高くなる。
なお、出力回路36において、NMOSトランジスタでなくてPMOSトランジスタでも良い。この時、プルアップ抵抗が削除されてプルダウン抵抗が追加される。
また、出力回路36において、NMOSトランジスタでなくてCMOSプッシュプル回路でも良い。この時、プルアップ抵抗が削除される。
また、入力端子11が削除され、論理回路23の第二入力端子にトリミングヒューズが設けられても良い。この時、例えば、トリミングヒューズが切断されると、論理回路23の第二入力端子の電圧がローになる。
[第二実施形態]
次に、半導体ホールセンサの構成について説明する。図2は、第二実施形態の半導体ホールセンサの概略回路図である。
次に、半導体ホールセンサの構成について説明する。図2は、第二実施形態の半導体ホールセンサの概略回路図である。
半導体ホールセンサは、第一実施形態と比較されると、入力端子11を削除され、電圧検出回路51を追加される。電圧検出回路51は、出力端子が論理回路23の第二入力端子に接続される。
ここで、電圧検出回路51は、図示しないが、分圧回路と基準電圧回路と比較回路とを有する。電圧検出回路51は、電源電圧が所定電圧未満になったり所定電圧以上になったりすると出力信号を切り換える回路である。
次に、半導体ホールセンサの動作について説明する。
電源電圧が所定電圧未満であると、電圧検出回路51はロー信号を検出信号として出力し、論理回路23の第二入力端子にロー信号が入力される。すると、制御回路22の出力信号はそのまま磁界検出回路30に伝わる。よって、間欠動作期間に制御回路22が磁界検出回路30を制御できるようになり、磁界検出回路30が動作期間及び動作停止期間を持つようになる。
また、半導体ホールセンサのテスト時などで、電源電圧が所定電圧以上に設定されると、電圧検出回路51はハイ信号を検出信号として出力し、論理回路23の第二入力端子にハイ信号が入力される。すると、制御回路22の出力信号は磁界検出回路30に伝わらず、論理回路23の出力信号はハイ信号に固定される。よって、高速動作期間に制御回路22が磁界検出回路30を制御できないようになり、磁界検出回路30が動作期間だけを持つようになる。
このようにすると、半導体ホールセンサのテスト時などで、磁界検出回路30が高速動作するので、テスト時間が短くなり、製造コストが安くなる。
[第三実施形態]
次に、半導体ホールセンサの構成について説明する。図3は、第三実施形態の半導体ホールセンサの概略回路図である。図5〜7は、保持回路の概略回路図である。
次に、半導体ホールセンサの構成について説明する。図3は、第三実施形態の半導体ホールセンサの概略回路図である。図5〜7は、保持回路の概略回路図である。
半導体ホールセンサは、第一実施形態と比較されると、基準電圧回路33と比較回路34と出力回路36とを削除される。増幅回路32は、出力端子が保持回路35の入力端子に接続される。保持回路35は、出力端子が出力端子41に接続される。
ここで、保持回路35は、増幅ホール電圧を一時的に保持する回路であり、例えば、図5に示すように、容量71及び増幅回路72を用いたボルテージフォロアである。増幅ホール電圧に基づいた電荷が容量71にチャージされ、チャージされた電荷に基づいて容量71に電圧が発生し、その電圧が保持回路35の出力信号になる。
次に、半導体ホールセンサの動作について説明する。
磁界に基づき、ホール素子31はホール電圧を発生して出力する。増幅回路32は、ホール電圧を増幅して増幅ホール電圧を出力する。動作期間及び動作停止期間に、保持回路35は、動作期間の増幅ホール電圧を保持信号として保持して出力する。発振回路21は、発振し、クロック信号を発生して出力する。制御回路22は、間欠動作期間に磁界検出回路30が動作期間及び動作停止期間を持つよう磁界検出回路30を制御する。具体的には、クロック信号に基づき、制御回路22は所定周期のパルス信号を発生して出力する。パルス信号がハイ信号になって磁界検出回路30に伝わると、磁界検出回路30が動作期間で動作し、パルス信号がロー信号になって磁界検出回路30に伝わると、磁界検出回路30が動作停止期間で動作する。
ここで、磁界検出回路30が間欠動作期間(動作期間及び動作停止期間を持つ)で動作するように、入力端子11及び論理回路23の第二入力端子にロー信号が入力される。すると、上記のように、磁界検出回路30が動作期間及び動作停止期間を持つようになる。
また、磁界検出回路30が高速動作期間(動作期間だけを持つ)で動作するように、入力端子11及び論理回路23の第二入力端子にハイ信号が入力される。すると、上記のように、磁界検出回路30が動作期間だけを持つようになる。
なお、保持回路35は、図6に示すように、容量73とPMOSトランジスタ74と電流源75とを用いたソースフォロアでも良い。増幅ホール電圧に基づいた電荷が容量73にチャージされ、チャージされた電荷に基づいて容量73に電圧が発生し、その電圧が保持回路35の出力信号になる。
また、保持回路35は、図7に示すように、容量76とNMOSトランジスタ78と電流源77とを用いたソースフォロアでも良い。増幅ホール電圧に基づいた電荷が容量76にチャージされ、チャージされた電荷に基づいて容量76に電圧が発生し、その電圧が保持回路35の出力信号になる。
また、入力端子11が削除され、論理回路23の第二入力端子にトリミングヒューズが設けられても良い。この時、例えば、トリミングヒューズが切断されると、論理回路23の第二入力端子の電圧がローになる。
[第四実施形態]
次に、半導体ホールセンサの構成について説明する。図4は、第四実施形態の半導体ホールセンサの概略回路図である。
次に、半導体ホールセンサの構成について説明する。図4は、第四実施形態の半導体ホールセンサの概略回路図である。
半導体ホールセンサは、第三実施形態と比較されると、入力端子11を削除され、電圧検出回路51を追加される。電圧検出回路51は、出力端子が論理回路23の第二入力端子に接続される。
次に、半導体ホールセンサの動作について説明する。
電源電圧が所定電圧未満であると、上記のように、磁界検出回路30が動作期間及び動作停止期間を持つようになる。
また、半導体ホールセンサのテスト時などで、電源電圧が所定電圧以上に設定されると、上記のように、磁界検出回路30が動作期間だけを持つようになる。
11……入力端子 21……発振回路 22……制御回路
23……論理回路 30……磁界検出回路 31……ホール素子
32……増幅回路 33……基準電圧回路 34……比較回路
35……保持回路 36……出力回路 41……出力端子
23……論理回路 30……磁界検出回路 31……ホール素子
32……増幅回路 33……基準電圧回路 34……比較回路
35……保持回路 36……出力回路 41……出力端子
Claims (3)
- 半導体ホールセンサにおいて、
磁界に基づき、ホール電圧を発生して出力するホール素子と、
前記ホール電圧を増幅し、増幅ホール電圧を出力する増幅回路と、
基準電圧を発生して出力する基準電圧回路と、
前記増幅ホール電圧と前記基準電圧とを比較し、ハイ信号またはロー信号を出力信号として出力する比較回路と、
動作期間及び動作停止期間に、前記動作期間の前記比較回路の出力信号を保持信号として保持して出力する保持回路と、
前記保持信号に基づき、ハイ信号またはロー信号を出力信号として出力する出力回路と、
を有する磁界検出回路と、
さらに、
間欠動作期間に前記磁界検出回路が前記動作期間及び前記動作停止期間を持つよう前記磁界検出回路を制御する制御回路と、
前記磁界検出回路が間欠動作する場合、前記制御回路が前記磁界検出回路を制御して前記磁界検出回路が前記動作期間及び前記動作停止期間を持つよう動作し、前記磁界検出回路が高速動作する場合、前記制御回路が前記磁界検出回路を制御しないで前記磁界検出回路が前記動作期間だけを持つよう動作する論理回路と、
を備えることを特徴とする半導体ホールセンサ。 - 半導体ホールセンサにおいて、
磁界に基づき、ホール電圧を発生して出力するホール素子と、
前記ホール電圧を増幅し、増幅ホール電圧を出力する増幅回路と、
動作期間及び動作停止期間に、前記動作期間の前記増幅ホール電圧を保持信号として保持して出力する保持回路と、
を有する磁界検出回路と、
さらに、
間欠動作期間に前記磁界検出回路が前記動作期間及び前記動作停止期間を持つよう前記磁界検出回路を制御する制御回路と、
前記磁界検出回路が間欠動作する場合、前記制御回路が前記磁界検出回路を制御して前記磁界検出回路が前記動作期間及び前記動作停止期間を持つよう動作し、前記磁界検出回路が高速動作する場合、前記制御回路が前記磁界検出回路を制御しないで前記磁界検出回路が前記動作期間だけを持つよう動作する論理回路と、
を備えることを特徴とする半導体ホールセンサ。 - 電源電圧が所定電圧以上になると、検出信号を出力することにより、前記磁界検出回路が高速動作するよう前記論理回路を制御する電圧検出回路、
をさらに備えることを特徴とする請求項1及び2記載の半導体ホールセンサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008041143A JP2009198359A (ja) | 2008-02-22 | 2008-02-22 | 半導体ホールセンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008041143A JP2009198359A (ja) | 2008-02-22 | 2008-02-22 | 半導体ホールセンサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009198359A true JP2009198359A (ja) | 2009-09-03 |
Family
ID=41142001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008041143A Pending JP2009198359A (ja) | 2008-02-22 | 2008-02-22 | 半導体ホールセンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009198359A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160315569A1 (en) * | 2015-04-22 | 2016-10-27 | Semiconductor Components Industries, Llc | Motor drive circuit and method |
-
2008
- 2008-02-22 JP JP2008041143A patent/JP2009198359A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160315569A1 (en) * | 2015-04-22 | 2016-10-27 | Semiconductor Components Industries, Llc | Motor drive circuit and method |
US9722516B2 (en) * | 2015-04-22 | 2017-08-01 | Semiconductor Components Industries, Llc | Motor drive circuit and method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5754343B2 (ja) | 低電圧検出回路 | |
JP5008367B2 (ja) | 電圧発生装置 | |
US8575930B2 (en) | Magnetic detection device | |
US9148098B2 (en) | Differential amplifier circuit | |
JP2007274422A (ja) | 駆動回路 | |
KR101716941B1 (ko) | 스위치 회로 | |
KR20140104352A (ko) | 레벨 시프트 회로 | |
JP2004312686A (ja) | 入力バッファ | |
JP2009198359A (ja) | 半導体ホールセンサ | |
JP2007036653A (ja) | 演算増幅器及びそれを用いた定電流発生回路 | |
JP2007323114A (ja) | レギュレータ回路 | |
JP2015211345A (ja) | 電源電圧監視回路、および該電源電圧監視回路を備える電子回路 | |
JP2007150987A (ja) | 半導体集積装置 | |
JP2007096452A (ja) | レベルシフト回路 | |
KR20190036257A (ko) | 반도체 장치 및 이를 이용한 반도체 집적 회로 | |
JP2012109018A (ja) | 電圧発生装置 | |
KR100780767B1 (ko) | 클럭 입력회로 | |
JP2011061289A (ja) | 入力バッファ回路 | |
JP2013190932A (ja) | ボルテージレギュレータ | |
JP2013175908A (ja) | ゲートモニタ回路 | |
JP6036272B2 (ja) | レベルシフト回路、パワーオンリセット回路及び半導体集積回路 | |
JP2005136950A (ja) | Cmos出力バッファ回路 | |
JP2005242810A (ja) | 基準電圧発生回路 | |
JP2010206779A (ja) | スイッチ回路 | |
JP5768762B2 (ja) | 信号入力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091108 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091113 |