JP2009192465A - クーロンカウンタ、オフセット値の測定方法及びオフセット補正方法 - Google Patents
クーロンカウンタ、オフセット値の測定方法及びオフセット補正方法 Download PDFInfo
- Publication number
- JP2009192465A JP2009192465A JP2008035679A JP2008035679A JP2009192465A JP 2009192465 A JP2009192465 A JP 2009192465A JP 2008035679 A JP2008035679 A JP 2008035679A JP 2008035679 A JP2008035679 A JP 2008035679A JP 2009192465 A JP2009192465 A JP 2009192465A
- Authority
- JP
- Japan
- Prior art keywords
- output
- capacitor
- voltage
- signal
- count value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Tests Of Electric Status Of Batteries (AREA)
Abstract
【課題】回路規模の縮小を可能とすると共に、誤差の少ないカウント値を出力できるようにしたクーロンカウンタ、オフセット値の測定方法及びオフセット補正方法を提供する。
【解決手段】入力電圧に比例したカウント値を出力するクーロンカウンタであって、スイッチ素子が操作されることにより、入力電圧をサンプリング容量でサンプリングすると共に、サンプリングされた入力電圧に比例する電圧を積分容量で積分するスイッチト・キャパシタ方式の積分回路と、積分回路から出力される出力電圧Vout-をVCMと比較して、Vout-がVCM以上の場合は信号Qを出力し、出力電圧Vout-がVCMよりも低い場合は信号QBを出力するコンパレータ5と、信号Q、QBとを一定時間カウントしてカウント値を出力する内部カウンタ11と、内部カウンタ11から出力されるカウント値に含まれるオフセット値を保持するレジスタ20と、を備える。
【選択図】図4
【解決手段】入力電圧に比例したカウント値を出力するクーロンカウンタであって、スイッチ素子が操作されることにより、入力電圧をサンプリング容量でサンプリングすると共に、サンプリングされた入力電圧に比例する電圧を積分容量で積分するスイッチト・キャパシタ方式の積分回路と、積分回路から出力される出力電圧Vout-をVCMと比較して、Vout-がVCM以上の場合は信号Qを出力し、出力電圧Vout-がVCMよりも低い場合は信号QBを出力するコンパレータ5と、信号Q、QBとを一定時間カウントしてカウント値を出力する内部カウンタ11と、内部カウンタ11から出力されるカウント値に含まれるオフセット値を保持するレジスタ20と、を備える。
【選択図】図4
Description
本発明は、クーロンカウンタ、オフセット値の測定方法及びオフセット補正方法に関する。
例えば、特許文献1に開示されているように、ノート型パソコン(PC)、携帯電話やゲーム機等の2次電池を用いるモバイル機器分野において、それらのモバイル機器に使用中の2次電池の電池残量を検出するために電池残留検出装置が広く利用されている。電池残留検出装置は、クーロンカウンタとも呼ばれ、検出抵抗(センス抵抗)を流れる充放電の電流を電圧に変換し、変換された電圧値を基に2次電池の電池残量を把握する。
特開2006−184035号公報
ところで、特許文献1に開示された電池残留検出装置では、電池から充放電される電流に反比例したパルス数が出力されるため、最終段にそのパルス数を反転させるための反転ブロックが必要であり、それによって電流に比例したカウント値が出力されるようになっていた(例えば、段落[0023]〜[0025]を参照。)。このように、上記の従来例では、電池残量を算出するために反転ブロックを必要としており、少なくともその分だけ回路規模が大きくなってしまうという問題があった。
また、クーロンカウンタが有するオペアンプや、比較器の出力には通常オフセットが含まれる。このため、オフセットが原因で、クーロンカウンタから出力されるカウント値にずれ(誤差)が生じる可能性があった。
そこで、この発明はこのような事情に鑑みてなされたものであって、回路規模の縮小を可能とすると共に、誤差の少ないカウント値を出力できるようにしたクーロンカウンタ、オフセット値の測定方法及びオフセット補正方法の提供を目的とする。
そこで、この発明はこのような事情に鑑みてなされたものであって、回路規模の縮小を可能とすると共に、誤差の少ないカウント値を出力できるようにしたクーロンカウンタ、オフセット値の測定方法及びオフセット補正方法の提供を目的とする。
〔発明1〕 上記課題を解決するために、発明1のクーロンカウンタは、検出抵抗の両端に生じる電位差を入力電圧とし、前記入力電圧に比例したカウント値を出力するクーロンカウンタであって、スイッチ素子と、第1のキャパシタ及び第2のキャパシタを有し、前記スイッチ素子が操作されることにより、前記入力電圧を第1のキャパシタでサンプリングすると共に、サンプリングされた前記入力電圧に比例する電圧を前記第2のキャパシタで積分するスイッチト・キャパシタ方式の積分回路と、前記積分回路から出力される出力電圧を基準値と比較して、前記出力電圧が前記基準値以上の場合は第1の信号を出力し、前記出力電圧が前記基準値未満の場合は第2の信号を出力する比較回路と、前記比較回路から出力される前記第1の信号と前記第2の信号とを一定時間カウントしてその差を前記カウント値として出力するカウント回路と、前記カウント値に含まれるオフセット値を保持する記憶回路と、を備えることを特徴とするものである。
このような構成によれば、カウント回路から出力されるカウント値から検出抵抗を流れる電流量を把握することができる。従って、例えば、検出抵抗の一端が2次電池に接続されている場合は、検出抵抗を流れる充放電の電流量をカウント値から把握することができる。また、比較回路から出力される第1、第2の信号の出力数(即ち、パルス数)は検出抵抗の両端に生じる電位差(即ち、入力電圧)に比例した数であり、検出抵抗を流れる電流に比例した数である。従って、反転ブロックは不要であり、回路規模の縮小が可能である。
さらに、記憶回路によりオフセット値が保持されるので、比較回路から出力されるカウント値に対してオフセット補正することができ、オフセット値を含まないカウント値を出力することができる。
さらに、記憶回路によりオフセット値が保持されるので、比較回路から出力されるカウント値に対してオフセット補正することができ、オフセット値を含まないカウント値を出力することができる。
〔発明2〜4〕 発明2のオフセット値の測定方法は、検出抵抗の両端に生じる電位差を入力電圧とし、前記入力電圧に比例したカウント値を出力するクーロンカウンタにおいて、スイッチ素子と、第1のキャパシタ及び第2のキャパシタを有し、前記スイッチ素子が操作されることにより、前記入力電圧を第1のキャパシタでサンプリングすると共に、サンプリングされた前記入力電圧に比例する電圧を前記第2のキャパシタで積分するスイッチト・キャパシタ方式の積分回路と、前記積分回路から出力される出力電圧を基準値と比較して、前記出力電圧が前記基準値以上の場合は第1の信号を出力し、前記出力電圧が前記基準値未満の場合は第2の信号を出力する比較回路と、前記比較回路から出力される前記第1の信号と前記第2の信号とを一定時間カウントしてその差を前記カウント値として出力するカウント回路とを備えるクーロンカウンタの、前記カウント値に含まれるオフセット値を測定する方法であって、前記第1のキャパシタでサンプリングされる電圧を0Vに設定した状態で前記比較回路から出力されるカウント値を測定することを特徴とするものである。
発明3のオフセット値の測定方法は、発明2のオフセット値の測定方法において、前記スイッチ素子を操作して前記第1のキャパシタの入力側電極を一定の電位に維持することにより、前記第1のキャパシタでサンプリングされる電圧を0Vに設定することを特徴とするものである。
発明4のオフセット値の測定方法は、発明2のオフセット値の測定方法において、前記スイッチ素子を操作して前記第1のキャパシタの入力側電極を前記抵抗素子から電気的に離した状態に維持することにより、前記第1のキャパシタでサンプリングされる電圧を0Vに設定することを特徴とするものである。
発明4のオフセット値の測定方法は、発明2のオフセット値の測定方法において、前記スイッチ素子を操作して前記第1のキャパシタの入力側電極を前記抵抗素子から電気的に離した状態に維持することにより、前記第1のキャパシタでサンプリングされる電圧を0Vに設定することを特徴とするものである。
発明2〜4のオフセット値の測定方法によれば、入力電圧が0Vのときのカウント値(即ち、オフセット値)を測定することができる。また、発明3、4によれば、例えば、2次電池又は2次電池に接続されるシステムの側で電圧を制御しなくても、入力電圧を0Vに設定することができる。さらに、発明4によれば、サンプリング期間中に検出抵抗の両端の電位が変化した場合でも、第1のキャパシタの入力側電極には影響が生じないので、入力電圧を0Vに維持することができる。従って、オフセット値をより正しく測定することができる。
〔発明5〕 発明5のオフセット補正方法は、発明1に記載のクーロンカウンタにおいて前記カウント値をオフセット補正する方法であって、発明2から発明4の何れか一のオフセット値の測定方法により、前記オフセット値を測定するステップと、測定された前記オフセット値を前記記憶回路で保持するステップと、前記入力電圧に応じて前記比較回路から出力される前記カウント値に対して、前記記憶回路で保持されている前記オフセット値を反映させるステップと、を含むことを特徴とするものである。このような方法によれば、比較回路から出力されるカウント値をオフセット補正することができ、オフセット補正された誤差の少ないカウント値を出力することができる。
以下、本発明の実施の形態を添付図面を参照して説明する。
(1)第1実施形態
(クーロンカウンタの構成例)
図1は、本発明の実施の形態に係るクーロンカウンタ100と、クーロンカウンタ100の適用対象となるシステムSとの関係を示す概念図である。図1において、クーロンカウンタ100の適用対象となるシステムSは、例えば、ノート型パソコン、携帯電話又はゲーム機等の電子機器である。このようなシステムSには、例えば、リチウムイオン電池等の充放電可能な2次電池が着脱可能に装着されている。
(1)第1実施形態
(クーロンカウンタの構成例)
図1は、本発明の実施の形態に係るクーロンカウンタ100と、クーロンカウンタ100の適用対象となるシステムSとの関係を示す概念図である。図1において、クーロンカウンタ100の適用対象となるシステムSは、例えば、ノート型パソコン、携帯電話又はゲーム機等の電子機器である。このようなシステムSには、例えば、リチウムイオン電池等の充放電可能な2次電池が着脱可能に装着されている。
図1に示すように、クーロンカウンタ100は検出抵抗(以下、センス抵抗)Rsと、センス抵抗Rsの両端に生じる電位差を入力電圧とし、この入力電圧に比例したカウント値を出力するIC部50とを備える。これらのうち、センス抵抗Rsは2次電池に流れ込む又は2次電池から流れ出す電流(即ち、充放電の電流)を検出するための抵抗素子であり、その一端が例えばシステムS側の2次電池に接続され、その他端が例えば接地電位に接続されている。
また、IC部50には2つの入力端子Vin+、Vin-が設けられており、これら入力端子Vin+、Vin-がそれぞれセンス抵抗Rsの両端に接続されている。センス抵抗Rsに充放電の電流が流れると、電流の向きと大きさに応じて入力端子Vin+、Vin-間に電位差(即ち、入力電圧)が生じる。つまり、センス抵抗Rsにより、充放電の電流が入力電圧に変換される。そして、この入力電圧に比例して、IC部50から例えば13ビットのカウント値が出力される。
図2は、入力電圧とカウント値との関係を示す図である。図2において、その縦軸はIC部50への入力電圧を示し、その横軸はIC部50から出力される13ビットのカウント値を示す。図2の直線aに示すように、入力電圧とカウント値は例えば右肩上がりの比例関係にある。ここで、入力電圧は、基準電圧発生回路の基準電圧によって、例えば最大値50mV、最小値−50mVにそれぞれ設定されており、入力電圧が最大値をとるときのカウント値は8192(=213)に設定され、最小値をとるときのカウント値は−8192に設定されている。また、正の入力電圧は例えば放電流がセンス抵抗Rsに流れていることを示し、負の入力電圧は例えば充電流がセンス抵抗Rsに流れていることを示す。このように、図1に示したセンス抵抗Rsに充放電の電流が流れると、IC部から−8192〜+8192のカウント値が出力される。
なお、入力電圧は、例えば基準電圧発生回路の基準電圧によって、その値を一定の範囲に設定することが可能である。また、充放電の電流は、例えばセンス抵抗Rsの抵抗値を調整することによって、その値を測定可能な一定の範囲に設定することが可能である。
また、クーロンカウンタ100が有するIC部50は、後述するように、全差動入力オペアンプ1とコンパレータ5とを有するが、これらの出力には通常オフセットが含まれる。ここで、オフセットとは、入力信号が0Vであるにも関わらず僅かに出力されてしまう電圧のことである。このため、図2の直線bに示すように、オフセットが原因でIC部50から出力される内部カウント値にずれが生じる可能性がある。以下、この内部カウント値のずれを、オフセット値とも呼ぶ。オフセット値は、半導体チップの製造バラツキや、温度などにより変化する。
また、クーロンカウンタ100が有するIC部50は、後述するように、全差動入力オペアンプ1とコンパレータ5とを有するが、これらの出力には通常オフセットが含まれる。ここで、オフセットとは、入力信号が0Vであるにも関わらず僅かに出力されてしまう電圧のことである。このため、図2の直線bに示すように、オフセットが原因でIC部50から出力される内部カウント値にずれが生じる可能性がある。以下、この内部カウント値のずれを、オフセット値とも呼ぶ。オフセット値は、半導体チップの製造バラツキや、温度などにより変化する。
次に、IC部の構成について説明する。
図3は、IC部50の構成例を示すブロック図である。図3に示すように、クーロンカウンタが有するIC部50は、例えば、スイッチA1、A2、B1、B2、C1、C2、D1、D2、S1、S2、R1、R2、I1、I2と、サンプリング容量Cs1、Cs2と、積分容量Ci1、Ci2と、全差動入力オペアンプ1と、基準電圧発生回路(以下、VREF回路)3と、コンパレータ5と、ロジック回路10と、を備える。
図3は、IC部50の構成例を示すブロック図である。図3に示すように、クーロンカウンタが有するIC部50は、例えば、スイッチA1、A2、B1、B2、C1、C2、D1、D2、S1、S2、R1、R2、I1、I2と、サンプリング容量Cs1、Cs2と、積分容量Ci1、Ci2と、全差動入力オペアンプ1と、基準電圧発生回路(以下、VREF回路)3と、コンパレータ5と、ロジック回路10と、を備える。
次に、これら各部の接続関係を説明する。図3に示すように、サンプリング容量Cs1の入力側(即ち、図中の左側)電極はスイッチA1を介して入力端子Vin+に接続されると共に、スイッチB1を介して入力端子Vin-に接続されている。また、この入力側電極はスイッチC1を介してVREF回路3のX端子に接続されると共に、スイッチD1を介してVREF回路3のY端子に接続されている。また、サンプリング容量Cs1の出力側(即ち、図中の右側)電極は全差動入力オペアンプ1の正(+)入力端子に接続されると共に、スイッチS1を介してコモン電圧(以下、VCM)に接続されている。なお、VCMは例えば1Vである。
サンプリング容量Cs2の入力側電極はスイッチA2を介して入力端子Vin-に接続されると共に、スイッチB2を介して入力端子Vin+に接続されている。また、この入力側電極はスイッチD2を介してVREF回路3のX端子に接続されると共に、スイッチC2を介してVREF回路3のY端子に接続されている。また、サンプリング容量Cs2の出力側電極は全差動入力オペアンプ1の負(−)入力端子に接続されると共に、スイッチS2を介してVCMに接続されている。
なお、これらスイッチA1、A2、B1、B2、C1、C2、D1、D2、S1、S2、R1、R2、I1、I2は、例えば、MOS電界効果トランジスタからなり、そのオン・オフはロジック回路10から出力される制御信号により行われる。
積分容量Ci1は、その入力側電極が全差動入力オペアンプ1の正入力端子に接続されると共に、その出力側電極がスイッチI1を介して全差動入力オペアンプ1の負出力端子に接続されている。積分容量Ci2は、その入力側電極が全差動入力オペアンプ1の負入力端子に接続されると共に、その出力側電極がスイッチI2を介して全差動入力オペアンプ1の正出力端子に接続されている。さらに、積分容量Ci1、Ci2の両端には放電用のスイッチR1、R2がそれぞれ接続されている。
積分容量Ci1は、その入力側電極が全差動入力オペアンプ1の正入力端子に接続されると共に、その出力側電極がスイッチI1を介して全差動入力オペアンプ1の負出力端子に接続されている。積分容量Ci2は、その入力側電極が全差動入力オペアンプ1の負入力端子に接続されると共に、その出力側電極がスイッチI2を介して全差動入力オペアンプ1の正出力端子に接続されている。さらに、積分容量Ci1、Ci2の両端には放電用のスイッチR1、R2がそれぞれ接続されている。
全差動入力オペアンプ1の負出力端子及び正出力端子はそれぞれコンパレータ5に接続されており、負出力端子側の電位Vout-がコンパレータ5の入力端子In+に入力され、正出力端子側の電位Vout+がコンパレータ5の入力端子In−に入力されるようになっている。さらに、コンパレータ5はロジック回路10に接続し、コンパレータ5の出力端子Qから出力される信号Qと、コンパレータ5の出力端子QBから出力される信号QBとがそれぞれロジック回路10に入力されるようになっている。また、図示しないが、発振回路もロジック回路10に接続されており、発振回路で生成されるクロック(CLOCK)信号がロジック回路10に入力されるようになっている。
図4は、本発明の第1実施形態に係るロジック回路10の構成例を示すブロック図である。図4に示すように、このロジック回路10は、内部カウンタ11と、分周器13と、更新パルス発生器15と、CMR(Current Measurement Resistor)17と、演算回路18と、ACR(Accumulated Current Resistor)19と、オフセット値を保持するためのレジスタ20と、を備える。CMR17とACR19は、例えば、それぞれが複数個のフリップフロップからなるレジスタである。また、レジスタ20も複数個のフリップフロップからなる。
図4に示すように、内部カウンタ11には、図示しない発振回路で生成されたCLOCK信号と、分周器13によりCLOCK信号が例えば2分周された(即ち、パルス幅が2倍に調整された)分周信号ClkDiv1と、CLOCK信号を基に更新パルス発生器で生成されたレジスタ更新パルス(以下、更新パルス)と、コンパレータ5(図3参照。)から出力される信号Q、QBが入力されるようになっている。
さらに、内部カウンタ11は、少なくとも3つ以上の出力端子を有し、第1の端子はCMR17に接続され、第2の端子は演算回路18を介してACR19に接続され、第3の端子はレジスタ20に接続されている。ここで、CMR17は、更新パルスが入力されたときに内部カウンタ11から出力される内部カウント値を「1回変換時間当たりのカウント値」として保持すると共に、その保持する値を出力するようになっている。また、演算回路18は、更新パルスが入力されたときに内部カウンタ11から出力される内部カウント値に所定の演算処理を行って演算値を出力する。ACR19は、この演算値を順次積算して「単位時間当たりのカウント値」を保持すると共に、その保持する値を出力するようになっている。なお、「1回変換時間当たりのカウント値」「単位時間当たりのカウント値」は、その両方とも2次電池の充放電状態を示すデータである。
また、レジスタ20は、例えば(1回変換時間当たりの)オフセット値を保持すると共に、その保持するオフセット値を出力するようになっている。このオフセット値は、CMR17から出力される「1回変換時間当たりのカウント値」と、ACR19から出力される「単位時間当たりのカウント値」のオフセット補正に用いられる。
また、レジスタ20は、例えば(1回変換時間当たりの)オフセット値を保持すると共に、その保持するオフセット値を出力するようになっている。このオフセット値は、CMR17から出力される「1回変換時間当たりのカウント値」と、ACR19から出力される「単位時間当たりのカウント値」のオフセット補正に用いられる。
(クーロンカウンタの動作例)
次に、クーロンカウンタの動作例について説明する。
図5は、クーロンカウンタが有するスイッチ等の動作例を示すタイミングチャートである。図5において、「CLKR」は図3に示したスイッチR1、R2のクロック動作を示し、「CLKA」はスイッチA1、A2のクロック動作を示し、「CLKB」はスイッチB1、B2のクロック動作を示し、「CLKC」はスイッチC1、C2のクロック動作を示し、「CLKD」はスイッチD1、D2のクロック動作を示し、「CLKS」はスイッチS1、S2のクロック動作を示し、「CLKI」はスイッチS1、S2のクロック動作を示す。また、「EN」はコンパレータ5に入力される、出力制御信号(Enable)を示す。
次に、クーロンカウンタの動作例について説明する。
図5は、クーロンカウンタが有するスイッチ等の動作例を示すタイミングチャートである。図5において、「CLKR」は図3に示したスイッチR1、R2のクロック動作を示し、「CLKA」はスイッチA1、A2のクロック動作を示し、「CLKB」はスイッチB1、B2のクロック動作を示し、「CLKC」はスイッチC1、C2のクロック動作を示し、「CLKD」はスイッチD1、D2のクロック動作を示し、「CLKS」はスイッチS1、S2のクロック動作を示し、「CLKI」はスイッチS1、S2のクロック動作を示す。また、「EN」はコンパレータ5に入力される、出力制御信号(Enable)を示す。
まず、図5のTiming(タイミング)1では、スイッチR1、R2がオンとなり、積分容量Ci1、Ci2の電荷が放電される。これにより、積分容量の蓄積電荷は0(ゼロ)となる。なお、この放電操作は、クーロンカウンタによるカウント動作の開始前、即ち、リセット時にのみ行われる。
次に、Timing2では、スイッチA1、A2、S1、S2がオンとなり、他のスイッチは全てオフとなる。これにより、入力電圧のサンプリング動作が行われる。ここでは、サンプリング容量Cs1の入力側電極に入力端子Vin+の電位(以下、単にVin+)が印加され、その出力側電極にVCMが印加される。また、サンプリング容量Cs2の入力側電極に入力端子Vin-の電位(以下、単にVin-)が印加され、その出力側電極にVCMが印加される。これにより、サンプリング容量Cs1には(VCM−Vin+)に応じた電荷が蓄積され、サンプリング容量Cs2には(VCM−Vin-)に応じた電荷が蓄積される。また、全差動入力オペアンプ1の正入力端子と負入力端子にはそれぞれVCMが入力され、その負出力端子と正出力端子は積分容量Ci1、Ci2から電気的に離される。その結果、負出力端子側の電位Vout-と、正出力端子側の電位Vout+は共にVCMとなる。
次に、Timing2では、スイッチA1、A2、S1、S2がオンとなり、他のスイッチは全てオフとなる。これにより、入力電圧のサンプリング動作が行われる。ここでは、サンプリング容量Cs1の入力側電極に入力端子Vin+の電位(以下、単にVin+)が印加され、その出力側電極にVCMが印加される。また、サンプリング容量Cs2の入力側電極に入力端子Vin-の電位(以下、単にVin-)が印加され、その出力側電極にVCMが印加される。これにより、サンプリング容量Cs1には(VCM−Vin+)に応じた電荷が蓄積され、サンプリング容量Cs2には(VCM−Vin-)に応じた電荷が蓄積される。また、全差動入力オペアンプ1の正入力端子と負入力端子にはそれぞれVCMが入力され、その負出力端子と正出力端子は積分容量Ci1、Ci2から電気的に離される。その結果、負出力端子側の電位Vout-と、正出力端子側の電位Vout+は共にVCMとなる。
次に、Timing3では、スイッチB1、B2、I1、I2がオンとなり、他のスイッチは全てオフとなる。これにより、入力電圧の積分動作が行われる。ここでは、サンプリング容量Cs1の入力側電極にVin-が印加される。また、サンプリング容量Cs1の出力側電極はVCMから電気的に切り離される。その結果、サンプリング容量Cs1の出力側電極はVCM+(Vin-−Vin+)となり、この電位の変化に応じてサンプリング容量Cs1と積分容量Ci1との間で電荷が移動し、積分容量Ci1の入力側電極には(Vin+−Vin-)に比例した電圧V1が生じる。つまり、入力電圧に比例した電圧V1が積分容量Ci1に転送される。
また同時に、サンプリング容量Cs2の入力側電極にVin+が印加され、サンプリング容量Cs2の出力側電極はVCMから電気的に切り離される。その結果、サンプリング容量Cs2の出力側電極はVCM+(Vin+−Vin-)となり、この電位の変化に応じてサンプリング容量Cs2と積分容量Ci2との間で電荷が移動し、積分容量Ci2の入力側電極には(Vin-−Vin+)に比例した電圧−V1が生じる。つまり、電圧−V1が積分容量Ci2に転送される。
このような積分動作により、全差動入力オペアンプ1の負出力端子側には電圧V1が現れ、電位Vout-は「VCM+V1」となる。また同時に、全差動入力オペアンプ1の正出力端子側には−V1が現れ、電位Vout+は「VCM−V1」となる。
このような積分動作により、全差動入力オペアンプ1の負出力端子側には電圧V1が現れ、電位Vout-は「VCM+V1」となる。また同時に、全差動入力オペアンプ1の正出力端子側には−V1が現れ、電位Vout+は「VCM−V1」となる。
次に、Timing4では、スイッチC1、C2、S1、S2がオンとなり、他のスイッチは全てオフとなる。これにより、基準電圧のサンプリング動作が行われる。基準電圧とは、VREF回路3から出力される電圧のことであり、端子X、Y間の電位差のことである。ここでは、VREF回路3が有するX端子の電位(以下、単に電位X)がサンプリング容量Cs1に印加されると共に、VREF回路3が有するY端子の電位(以下、単に電位Y)がサンプリング容量Cs2に印加される。また、全差動入力オペアンプ1の正入力端子と負入力端子にはそれぞれVCMが入力され、その出力側は積分容量Ci1、Ci2から電気的に離される。従って、負出力端子側の電位Vout-と、正出力端子側の電位Vout+は共にVCMとなる。
次に、Timing5では、スイッチD1、D2、I1、I2がオンとなり、他のスイッチは全てオフとなる。これにより、基準電圧の積分動作が行われる。ここでは、サンプリング容量Cs1の入力側電極に電位Yが印加される。また、サンプリング容量Cs1の出力側電極はVCMから電気的に分離される。その結果、サンプリング容量Cs1の出力側電極はVCM+(Y−X)となり、この電位の変化に応じてサンプリング容量Cs1と積分容量Ci1との間で電荷が移動し、積分容量Ci1の入力側電極には基準電圧(X−Y)に比例した電圧V2が生じる。この電圧V2が積分容量Ci1に転送される。
また同時に、サンプリング容量Cs2の入力側電極に電位Xが印加される。また、サンプリング容量Cs2の出力側電極はVCMから電気的に分離される。その結果、サンプリング容量Cs2の出力側電極はVCM+(X−Y)となり、この電位の変化に応じてサンプリング容量Cs2と積分容量Ci2との間で電荷が移動し、積分容量Ci2の入力側電極には(Y−X)に比例した電圧−V2が生じる。この電圧−V2が積分容量Ci2に転送される。
このような積分動作により、全差動入力オペアンプ1の負出力端子側には電圧V2が現れ、電位Vout-は「VCM+V1+V2」となる。また同時に、全差動入力オペアンプ1の正出力端子側には−V2が現れ、電位Vout+は「VCM−V1−V2」となる。以降は、Timing2〜4の動作を繰り返し行って、入力電圧を信号Q,QBに変換していく。
図6は、入力電圧の信号Q,QBへの変換方法を説明する図である。ここでは、より具体的な説明を行うために、図3に示したVin+を10mV、Vin-を0mVとする。また、VREF回路3は端子Xと端子Yとの間の電位差を例えば50mV又は−50mVに切り替える機能を有するが、ここではVREF回路3の機能の一例として、端子Xの電位を50mV又は−50mVに切り替えることができ、端子Yの電位は0mVに固定するものとする。なお、図6では、「CLOCK」「CLKR」「CLKI」「EN」を示していないが、Timing2〜5におけるクロック動作は例えば図5と同じである。
図6に示すように、まず、リセット(即ち、Timing1)後の最初のTiming2では、入力電圧のサンプリング動作が行われるので、Vout-はVCMとなっている。次に、Timing3では、サンプリング容量Cs1の出力側電極はVCM−10mVとなり、この−10mVの変化に応じてサンプリング容量Cs1と積分容量Cs1との間で電荷が移動し、積分容量Ci1の入力側電極には入力電圧10mVに比例した電圧“10”が生じる。これにより、Vout-はVCMから“10”上昇し、VCM+10となる。
またこのとき、コンパレータ5は、Vout-≧VCMとなっていることを確認して信号Qを出力すると共に、信号Qの出力をVREF回路3にフィードバックする。これにより、VREF回路3において、端子Xの電位は−50mVに設定される。
またこのとき、コンパレータ5は、Vout-≧VCMとなっていることを確認して信号Qを出力すると共に、信号Qの出力をVREF回路3にフィードバックする。これにより、VREF回路3において、端子Xの電位は−50mVに設定される。
次に、Timing4では、基準電圧のサンプリング動作が行われるので、Vout-は再びVCMとなる。そして、Timing5では、サンプリング容量Cs1の出力側電極はVCM+50mVとなり、この50mVの変化に応じてサンプリング容量Cs1と積分容量Cs1との間で電荷が移動し、積分容量Ci1の入力側電極には基準電圧−50mVに比例した電圧“−50”が生じる。これにより、Vout-はVCM+10に“−50”が足されて、VCM−40となる。
次に、2回目のTiming2では、Vout-は再びVCMとなる。そして、Timing3では、サンプリング容量Cs1の出力側電極はVCM−10mVとなり、積分容量Ci1の入力側電極には入力電圧10mVに比例した電圧“10”が生じる。これにより、Vout-はVCM−40から“10”上昇し、VCM−30となる。またこのとき、コンパレータ5は、Vout-<VCMとなっていることを確認して信号QBを出力すると共に、信号QBの出力をVREF回路3にフィードバックする。これにより、VREF回路3において、端子Xの電位は50mVに設定される。次に、Timing4では、基準電圧のサンプリング動作が行われるので、Vout-は再びVCMとなる。そして、Timing5では、サンプリング容量Cs1の出力側電極はVCM−50mVとなり、積分容量Ci1の入力側電極には基準電圧50mVに比例した電圧“50”が生じる。これにより、Vout-はVCM−30に“50”が足されて、VCM+20となる。
以下同様の手順で、3回目、4回目とTiming2〜5を繰り返して、各回のTiming3のときのVout-をコンパレータ5でモニタする。そして、Timing3のときのVout-が、Vout-≧VCM、となっているときは、コンパレータ5から信号Qを出力する共に、VREF回路3の端子Xを−50mVに設定する。また、Timing3のときのVout-が、Vout-<VCM、となっているときは、コンパレータ5から信号QBを出すと共に、VREF回路3の端子Xを50mVに設定する。このように、コンパレータ5は、各回のTiming3のときのVout-をVCMを基準に2値化して、デジタル信号Q,QBを出力する。そして、出力された信号Q,QBはロジック回路10内で一定時間カウント(即ち、積算)されて、そのカウント値はオフセット補正された後で外部に出力される。
図7は、信号Q,QBのカウント方法を示す図である。図7において、分周信号ClkDiv1の1周期は例えば102μsec(≒0.8sec/8192、8192=213)に設定されている。また、更新パルスの1周期は例えば0.8sec(≒3600sec/4096、4096=212)に設定されており、1時間当たり約212回更新パルスが出力される。
図7において、内部カウンタ11は、ClkDiv1がLOW(ロウ)で、且つ、CLOCK信号が立ち下がるときに、信号Qの入力があれば+1をカウントし、信号QBの入力があれば−1をカウントする。そして、更新パルスの入力のタイミングで、内部カウンタ11は信号Q,QBを足した値(以下、内部カウント値)をCMR17とACR19の両方に向けて出力すると共に、内部カウント値をゼロ(0)にリセットする。例えば、図7では、更新パルスが入力されたときの内部カウント値の一例として6726を記載しているが、この内部カウント値(6726)がCMR17とACR19の両方に向けて同時に出力される。
なお、かりに、更新パルスが入力されてから次の更新パルスが入力されるまでの間に信号Qのみが内部カウンタ11に入力された場合は内部カウント値は例えば8192となる。その逆に、信号QBのみが内部カウンタ11に入力された場合は内部カウント値は例えば−8192となる。
上記のように、内部カウント値(6726)がCMR17とACR19の両方に向けて同時に出力されると、CMR17では、この内部カウント値を「1回変換時間当たりのカウント値」として保持する。ここで、1回変換時間とは、更新パルスが入力されてから次の更新パルスが入力されるまでの時間(即ち、更新パルスの1周期)のことである。CMR17により保持される「1回変換時間当たりのカウント値」は、図2に示したように1回変換時間当たりの充放電量を示しており、この値はオフセット補正された後で外部に出力される。
上記のように、内部カウント値(6726)がCMR17とACR19の両方に向けて同時に出力されると、CMR17では、この内部カウント値を「1回変換時間当たりのカウント値」として保持する。ここで、1回変換時間とは、更新パルスが入力されてから次の更新パルスが入力されるまでの時間(即ち、更新パルスの1周期)のことである。CMR17により保持される「1回変換時間当たりのカウント値」は、図2に示したように1回変換時間当たりの充放電量を示しており、この値はオフセット補正された後で外部に出力される。
また、ACR19に向けて出力される内部カウント値(6726)は、演算回路18によって演算処理されてからACR19に入力される。例えば、内部カウント値(6726)は演算回路によって4096(=212)で割り算され、小数点以下を切り捨てた値(例えば、整数1)がACR19に入力される。そして、ACR19は、更新パルスが入力されるたびに、このような整数値を足して「単位時間当たりのカウント値」として保持する。ここで、単位時間は任意に設定可能な時間であり、例えば、1回変換時間×4096回(≒0.8sec×4096≒1hour)である。ACR19により保持される「単位時間当たりのカウント値」は、図2に示したように単位時間当たりの充放電量を示しており、この値はオフセット補正された後で外部に出力される。
(オフセット値の測定方法)
次に、オフセット値の測定方法について説明する。
図8は、本発明の第1実施形態に係るオフセット値の測定方法を示す図である。なお、図8では、「CLOCK」「「CLKR」「CLKI」「EN」を図示しないが、Timing2〜5におけるクロック動作は例えば図5と同じである。また、図8では、オフセット値の測定前から積分容量Ci1、Ci2にそれぞれ電荷が蓄積されている場合を例にVout-を示している。
次に、オフセット値の測定方法について説明する。
図8は、本発明の第1実施形態に係るオフセット値の測定方法を示す図である。なお、図8では、「CLOCK」「「CLKR」「CLKI」「EN」を図示しないが、Timing2〜5におけるクロック動作は例えば図5と同じである。また、図8では、オフセット値の測定前から積分容量Ci1、Ci2にそれぞれ電荷が蓄積されている場合を例にVout-を示している。
図8に示すように、オフセット値の測定を開始するときは、Timing1(即ち、積分容量Ci1、Ci2の放電操作)は行わないで、Timing2から始める。つまり、積分容量Ci1、Ci2に蓄積された電荷を保持したまま、オフセット値の測定を開始する。図8に示すように、Timing2では、スイッチS1、S2がオンとなり、他のスイッチA1、A2、B1、B2、C1、C2、D1、D2はオフとなる。これにより、サンプリング容量Cs1、Cs2の入力側電極はVin+、Vin-からそれぞれ電気的に離された状態となる。このとき、全差動入力オペアンプ1の負出力端子側の電位Vout-と、正出力端子側の電位Vout+はそれぞれVCMとなる。
次に、Timing3では、スイッチA1、A2、B1、B2、C1、C2、D1、D2、S1、S2がオフとなる。これにより、サンプリング容量Cs1、Cs2の入力側電極は、Vin+、Vin-からそれぞれ電気的に離された状態に維持され、これら入力側電極に電位の変化は生じない。即ち、オフセット測定時の入力電圧は0mVに設定される。その結果、積分容量Ci1、Ci2には入力電圧0mVがそれぞれ積分されることとなる。ここでは、オフセット値の測定前から積分容量Ci1、Ci2にそれぞれ電荷が蓄積されているため、Vout-はVCMより大きい、又は小さい値となる。例えば、Vout-はVCM−20となる。また、コンパレータ5は、Vout-<VCMとなっていることを確認して信号QBを出力すると共に、信号QBの出力をVREF回路3にフィードバックする。これにより、VREF回路3において、端子Xの電位は50mVに設定される。
次に、Timing4では、スイッチC1、C2、S1、S2がオンとなり、スイッチA1、A2、B1、B2、D1、D2がオフとなる。これにより、基準電圧のサンプリング動作が行われ、Vout-は再びVCMとなる。そして、Timing5では、スイッチD1、D2がオンとなり、スイッチA1、A2、B1、B2、C1、C2、S1、S2がオフとなる。これにより、サンプリング容量Cs1の出力側電極はVCM−50mVとなり、積分容量Ci1の入力側電極には基準電圧50mVに比例した電圧“50”が生じる。その結果、Vout-はVCM−20に“50”が足されて、VCM+30となる。
次に、2回目のTiming2では、サンプリング容量Cs1、Cs2の入力側電極はVin+、Vin-からそれぞれ電気的に離された状態となり、Vout-とVout+は再びVCMとなる。次に、Timing3では、サンプリング容量Cs1、Cs2の入力側電極はVin+、Vin-からそれぞれ電気的に離された状態にあるため、積分容量Ci1、Ci2に入力電圧0mVがそれぞれ積分される。その結果、Vout-は例えばVCM+30となる。また、コンパレータ5は、Vout-≧VCMとなっていることを確認して信号Qを出力すると共に、信号Qの出力をVREF回路3にフィードバックする。これにより、VREF回路3において、端子Xの電位は−50mVに設定される。
次に、Timing4では、基準電圧のサンプリング動作が行われるので、Vout-は再びVCMとなる。そして、Timing5では、サンプリング容量Cs1の出力側電極はVCM+50mVとなり、積分容量Ci1の入力側電極には基準電圧−50mVに比例した電圧“−50”が生じる。これにより、Vout-はVCM+30に“−50”が足されて、VCM−20となる。
以下同様の手順で、例えば、3回目、4回目〜8192回目までTiming2〜5を繰り返す。そして、8192回まで繰り返すことにより得られた信号Q(+1)、信号QB(−1)のカウント値が、1回変換時間当たりのオフセット値である。ここで、全差動入力オペアンプ1やコンパレータ5のオフセットが完全にゼロ、又は、ゼロに近い場合は、信号Qと信号QBがそれぞれ4096ずつカウントされ、オフセット値は0(=4096−4096)となる。また、全差動入力オペアンプ1やコンパレータ5のオフセットが大きいほど、オフセット値も大きくなる。このように、内部カウンタ11で測定されたオフセット値は、内部カウンタ11から出力されて、レジスタ20に保持される。
そして、上述したように、このオフセット値がCMR17から出力される「1回変換時間当たりのカウント値」と、ACR19から出力される「単位時間当たりのカウント値」のオフセット補正に用いられる。
そして、上述したように、このオフセット値がCMR17から出力される「1回変換時間当たりのカウント値」と、ACR19から出力される「単位時間当たりのカウント値」のオフセット補正に用いられる。
(オフセット補正方法)
まず、CMR17に対するオフセット補正方法について説明する。例えば、CMR17から出力される「1回変換時間当たりのカウント値」が6726で、そのときレジスタ20で保持されているオフセット値が10の場合は、オフセットの影響により信号Qが信号QBよりも10多くカウントされている。従って、オフセット補正として「1回変換時間当たりのカウント値」6726から10の減算を行う。これにより、オフセット補正後の「1回変換時間当たりのカウント値」は6716(=6726−10)となる。また逆に、CMR17から出力される「1回変換時間当たりのカウント値」が6726で、そのときレジスタ20で保持されているオフセット値が−10の場合は、信号Qが信号QBよりも10少なくカウントされているので、カウント値に対して10の加算を行う。これにより、オフセット補正後の「1回変換時間当たりのカウント値」は6736(=6726+10)となる。
まず、CMR17に対するオフセット補正方法について説明する。例えば、CMR17から出力される「1回変換時間当たりのカウント値」が6726で、そのときレジスタ20で保持されているオフセット値が10の場合は、オフセットの影響により信号Qが信号QBよりも10多くカウントされている。従って、オフセット補正として「1回変換時間当たりのカウント値」6726から10の減算を行う。これにより、オフセット補正後の「1回変換時間当たりのカウント値」は6716(=6726−10)となる。また逆に、CMR17から出力される「1回変換時間当たりのカウント値」が6726で、そのときレジスタ20で保持されているオフセット値が−10の場合は、信号Qが信号QBよりも10少なくカウントされているので、カウント値に対して10の加算を行う。これにより、オフセット補正後の「1回変換時間当たりのカウント値」は6736(=6726+10)となる。
次に、ACR19に対するオフセット補正方法について説明する。例えば、単位時間=1回変換時間(約0.8sec)×4096回に設定した場合、単位時間当たりのオフセット値は、(1回変換時間当たりの)オフセット値を4096で割り算し、その値を4096回積算した値となる。つまり、「単位時間当たりのオフセット値」=「1回変換時間当たりのオフセット値」となる。従って、例えば、ACR19から出力される「単位時間当たりのカウント値」が6803で、そのときレジスタ20で保持されているオフセット値が10の場合は、カウント値に対して10の減算を行う。これにより、オフセット補正後の「単位時間当たりのカウント値」は6793(=6803−10)となる。また逆に、ACR19から出力される「単位時間当たりのカウント値」が6803で、そのときレジスタ20で保持されているオフセット値が−10の場合は、カウント値に対して10の加算を行う。これにより、オフセット補正後の「単位時間当たりのカウント値」は6813(=6803+10)となる。
なお、オフセット値は、半導体チップの製造バラツキや温度などにより変化する。従って、例えば、1回変換時間×1024回(≒0.8sec×1024≒15min)毎に、オフセット値の測定を行ってその値をレジスタ20に保持しておくことが好ましい。これにより、最新のオフセット値を「1回変換時間当たりのオフセット値」と「単位時間当たりのカウント値」にそれぞれ反映させることができる。
このように、本発明の第1実施形態によれば、特許文献1に開示された従来例とは異なり、コンパレータ5から出力される信号Q,QBの出力数(即ち、パルス数)は入力電圧に比例した数であり、センス抵抗Rsを流れる電流に比例した数である。このため、反転ブロックは不要であり、回路規模の縮小が可能である。
このように、本発明の第1実施形態によれば、特許文献1に開示された従来例とは異なり、コンパレータ5から出力される信号Q,QBの出力数(即ち、パルス数)は入力電圧に比例した数であり、センス抵抗Rsを流れる電流に比例した数である。このため、反転ブロックは不要であり、回路規模の縮小が可能である。
また、特許文献1に開示された従来例では、1変換時間ごとに内部容量の両端をショートして放電させているため、1LSB(Least Significant Bit)以下の僅かな電池充放電電流を検知することはできない。これに対して、本発明の第1実施形態では、IC部50の動作開始時(即ち、Timing1のとき)に、積算容量Ci1、Ci2の両端を一度ショートさせるだけである。変換時間ごとに積算容量Ci1、Ci2の両端をショートさせる必要はない。従って、カウント動作中に1LSB以下の充放電の電流が流れていても、Ci1、Ci2に少しずつ電荷が溜まり続け、それが1LSB分の電荷まで溜まれば信号Q,QBのカウント値として出力される。このため、1LSB以下の僅かな電流も検知可能である。
さらに、本発明の第1実施形態によれば、レジスタ20によりオフセット値が保持されるので、コンパレータ5から出力されるカウント値に対してオフセット補正することができ、オフセット値を含まないカウント値を出力することができる。即ち、CMR17からACR19から出力されるカウント値はオフセット値を含むが、その後、オフセット補正によりこれらのカウント値からオフセット値が取り除かれる。従って、誤差の少ないカウント値を最終的なカウント値として外部に出力することができる。
(2)第2実施形態
上記の第1実施形態では、図8に示したように、Timing2〜5の間、スイッチA1、A2、B1、B2をオフにして、オフセット値の測定を行う場合について説明した。しかしながら、本発明のオフセット値の測定方法はこれに限られることはない。例えば、図9に示すようなスイッチ操作により、オフセット値を測定しても良い。
上記の第1実施形態では、図8に示したように、Timing2〜5の間、スイッチA1、A2、B1、B2をオフにして、オフセット値の測定を行う場合について説明した。しかしながら、本発明のオフセット値の測定方法はこれに限られることはない。例えば、図9に示すようなスイッチ操作により、オフセット値を測定しても良い。
図9は、本発明の第2実施形態に係るオフセット値の測定方法を示す図である。なお、図9では、「CLOCK」「「CLKR」「CLKI」「EN」を図示しないが、Timing2〜5におけるクロック動作は例えば図5と同じである。また、図8と同様に、図9でも、オフセット値の測定前から積分容量Ci1、Ci2にそれぞれ電荷が蓄積されている場合を例にVout-を示している。
図9に示すように、オフセット値の測定はTiming2から始める。Timing2では、スイッチA1、A2、S1、S2がオンとなり、他のスイッチB1、B2、C1、C2、D1、D2はオフとなる。これにより、サンプリング容量Cs1、Cs2の入力側電極にはそれぞれVin+、Vin-が印加され、その出力側電極にはVCMが印加される。また、全差動入力オペアンプ1の負出力端子側の電位Vout-と、正出力端子側の電位Vout+はそれぞれVCMとなる。なお、図9に示すように、この第2実施形態では、Timing2からTiming3に移行するまでの短期間(例えば、20μsec)に、スイッチA1、A2はオンからオフとなる。
次に、Timing3では、スイッチA1、A2が再度オンとなり、スイッチB1、B2、C1、C2、D1、D2、S1、S2がオフとなる。このとき、サンプリング容量Cs1、Cs2の入力側電極にはVin+、Vin-が印加されるので、その電位はTiming1のときと同じ値となる。従って、サンプリングされる入力電圧は実質的に0mVとなり、積分容量Ci1、Ci2に入力電圧0mVがそれぞれ積分される。図9では、オフセット値の測定前から積分容量Ci1、Ci2にそれぞれ電荷が蓄積されている場合を想定しているので、Vout-は例えばVCM−20となる。また、コンパレータ5は、Vout-<VCMとなっていることを確認して信号QBを出力すると共に、信号QBの出力をVREF回路3にフィードバックする。これにより、VREF回路3において、端子Xの電位は50mVに設定される。
Timing4、5のスイッチ操作は第1実施形態で説明した図8と同じである。即ち、Timing4では、基準電圧のサンプリング動作が行われるので、Vout-は再びVCMとなる。そして、Timing5では、サンプリング容量Cs1の出力側電極はVCM−50mVとなり、積分容量Ci1の入力側電極には基準電圧50mVに比例した電圧“50”が生じる。これにより、Vout-はVCM−20に“50”が足されて、VCM+30となる。
以下同様の手順で、例えば、2回目、3回目〜8192回目までTiming2〜5を繰り返す。第1実施形態と同様、Timing2のときのVout-がVout-≧VCMとなっているときは信号Qを出力すると共に、端子Xの電位を−50mVに設定する。また、Timing2のときのVout-がVout-<VCMとなっているときは信号QBを出力すると共に、端子Xの電位を50mVに設定する。そして、Timing2〜5を8192回まで繰り返すことにより得られた信号Q(+1)、信号QB(−1)のカウント値が、1回変換時間当たりのオフセット値である。
このように、本発明の第2実施形態によれば、図9のTiming2、3で、スイッチA1、A2を2回続けてオンすることにより、それぞれ入力電圧0mVを作り出している。従って、入力電圧0mV時のVout-を出力することができ、このときの信号Q,QBのカウント値をオフセット値として測定することができる。
なお、第1実施形態で説明したオフセット値の測定方法と、第2実施形態で説明したオフセット値の測定方法は、基本的に、サンプリング容量Cs1、Cs2でサンプリングされる電圧を一定にすることで、入力電圧0mVを作り出すという点で同じである。しかしながら、第1実施形態は第2実施形態と比べて大きな利点がある。それは、第1実施形態では、センス抵抗Rsとサンプリング容量Cs1、Cs2との間は電気的に離れているので、サンプリング期間中にセンス抵抗Rsの両端の電位が変化した場合でも、サンプリング容量Cs1、Cs2の入力側電極には影響が生じないという点である。
なお、第1実施形態で説明したオフセット値の測定方法と、第2実施形態で説明したオフセット値の測定方法は、基本的に、サンプリング容量Cs1、Cs2でサンプリングされる電圧を一定にすることで、入力電圧0mVを作り出すという点で同じである。しかしながら、第1実施形態は第2実施形態と比べて大きな利点がある。それは、第1実施形態では、センス抵抗Rsとサンプリング容量Cs1、Cs2との間は電気的に離れているので、サンプリング期間中にセンス抵抗Rsの両端の電位が変化した場合でも、サンプリング容量Cs1、Cs2の入力側電極には影響が生じないという点である。
即ち、第2実施形態では、Timing2(1回目のスイッチA1、A2をオン)とTiming3(2回目のスイッチA1、A2をオン)との間の僅かな時間に、センス抵抗Rsを流れる電流が変化すると、入力電圧が0mVから変化してしまう。このため、センス抵抗Rsを流れる電流の変化が大きい場合は、オフセット値を正確に測定することができない可能性がある。これに対して、第1実施形態では、センス抵抗Rsとサンプリング容量Cs1、Cs2との間は電気的に離れているので、センス抵抗Rsの電流変化に関わりなく、入力電圧を0mVに維持することができる。従って、オフセット値をより正しく測定することができる。
この第1、第2実施形態では、サンプリング容量Cs1、Cs2が本発明の「第1のキャパシタ」に対応し、積分容量Ci1、Ci2が本発明の「第2のキャパシタ」に対応している。また、スイッチA1、A2、B1、B2、C1、C2、D1、D2、S1、S2、R1、R2、I1、I2と、サンプリング容量Cs1、Cs2と、積分容量Ci1、Ci2と、全差動入力オペアンプ1とにより、本発明の「スイッチト・キャパシタ方式の積分回路」が構成されている。さらに、コンパレータ5が本発明の「比較回路」に対応し、内部カウンタ11が本発明の「カウント回路」に対応し、レジスタ20が本発明の「記憶回路」に対応している。そして、VCMが本発明の「基準値」に対応し、信号Qが本発明の「第1の信号」に対応し、信号QBが本発明の「第2の信号」に対応している。
1 全差動入力オペアンプ、3 VREF回路、5 コンパレータ、10、10´ ロジック回路、11 内部カウンタ、13 分周器、15 更新パルス発生器、17 CMR、18 演算回路、19 ACR、20 レジスタ、A1、A2、B1、B2、C1、C2、D1、D2、S1、S2、R1、R2、I1、I2 スイッチ、Cs1、Cs2 サンプリング容量、Ci1、Ci2 積分容量
Claims (5)
- 検出抵抗の両端に生じる電位差を入力電圧とし、前記入力電圧に比例したカウント値を出力するクーロンカウンタであって、
スイッチ素子と、第1のキャパシタ及び第2のキャパシタを有し、前記スイッチ素子が操作されることにより、前記入力電圧を第1のキャパシタでサンプリングすると共に、サンプリングされた前記入力電圧に比例する電圧を前記第2のキャパシタで積分するスイッチト・キャパシタ方式の積分回路と、
前記積分回路から出力される出力電圧を基準値と比較して、前記出力電圧が前記基準値以上の場合は第1の信号を出力し、前記出力電圧が前記基準値未満の場合は第2の信号を出力する比較回路と、
前記比較回路から出力される前記第1の信号と前記第2の信号とを一定時間カウントしてその差を前記カウント値として出力するカウント回路と、
前記カウント値に含まれるオフセット値を保持する記憶回路と、を備えることを特徴とするクーロンカウンタ。 - 検出抵抗の両端に生じる電位差を入力電圧とし、前記入力電圧に比例したカウント値を出力するクーロンカウンタにおいて、スイッチ素子と、第1のキャパシタ及び第2のキャパシタを有し、前記スイッチ素子が操作されることにより、前記入力電圧を第1のキャパシタでサンプリングすると共に、サンプリングされた前記入力電圧に比例する電圧を前記第2のキャパシタで積分するスイッチト・キャパシタ方式の積分回路と、前記積分回路から出力される出力電圧を基準値と比較して、前記出力電圧が前記基準値以上の場合は第1の信号を出力し、前記出力電圧が前記基準値未満の場合は第2の信号を出力する比較回路と、前記比較回路から出力される前記第1の信号と前記第2の信号とを一定時間カウントしてその差を前記カウント値として出力するカウント回路とを備えるクーロンカウンタの、前記カウント値に含まれるオフセット値を測定する方法であって、
前記第1のキャパシタでサンプリングされる電圧を0Vに設定した状態で前記比較回路から出力されるカウント値を測定することを特徴とするオフセット値の測定方法。 - 前記スイッチ素子を操作して前記第1のキャパシタの入力側電極を一定の電位に維持することにより、前記第1のキャパシタでサンプリングされる電圧を0Vに設定することを特徴とする請求項2に記載のオフセット値の測定方法。
- 前記スイッチ素子を操作して前記第1のキャパシタの入力側電極を前記抵抗素子から電気的に離した状態に維持することにより、前記第1のキャパシタでサンプリングされる電圧を0Vに設定することを特徴とする請求項2に記載のオフセット値の測定方法。
- 請求項1に記載のクーロンカウンタにおいて前記カウント値をオフセット補正する方法であって、
請求項2から請求項4の何れか一項に記載のオフセット値の測定方法により、前記オフセット値を測定するステップと、
測定された前記オフセット値を前記記憶回路で保持するステップと、
前記入力電圧に応じて前記比較回路から出力される前記カウント値に対して、前記記憶回路で保持されている前記オフセット値を反映させるステップと、を含むことを特徴とするオフセット補正方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008035679A JP2009192465A (ja) | 2008-02-18 | 2008-02-18 | クーロンカウンタ、オフセット値の測定方法及びオフセット補正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008035679A JP2009192465A (ja) | 2008-02-18 | 2008-02-18 | クーロンカウンタ、オフセット値の測定方法及びオフセット補正方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009192465A true JP2009192465A (ja) | 2009-08-27 |
Family
ID=41074599
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008035679A Withdrawn JP2009192465A (ja) | 2008-02-18 | 2008-02-18 | クーロンカウンタ、オフセット値の測定方法及びオフセット補正方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009192465A (ja) |
-
2008
- 2008-02-18 JP JP2008035679A patent/JP2009192465A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7750612B2 (en) | Voltage-pulse converting circuit and charge control system | |
KR19990078450A (ko) | 전류 적산값 검출장치, 전류 검출 장치 및 이들을 이용한 전지팩 | |
CN107807511A (zh) | 校正设备和方法、校正设备制造方法和集成电路构造方法 | |
KR100763117B1 (ko) | 전압-주파수 변환 장치 및 전압-주파수 변환 장치의 기준전압 변경 방법 | |
US9075094B2 (en) | Method of measuring a physical parameter and electronic interface circuit for a capacitive sensor for implementing the same | |
CN109564130A (zh) | 光学传感器装置和用于光传感的方法 | |
JP2016121967A (ja) | 半導体装置及び電池電圧の測定方法 | |
CN113922822A (zh) | 模数转换装置及电池管理系统 | |
WO2015043020A1 (zh) | 一种高精度电压检测电路及方法 | |
JP2001204141A (ja) | 組電池のセル電圧検出装置及び検出方法 | |
CN109792498B (zh) | 模数转换电路、图像传感器和模数转换方法 | |
JP5082952B2 (ja) | クーロンカウンタ、そのダイナミックレンジ可変方法 | |
JP2009229165A (ja) | クーロンカウンタ、その内部電源制御方法 | |
JP3543579B2 (ja) | 二次電池の充放電電流検出方法及び装置 | |
JP2009192465A (ja) | クーロンカウンタ、オフセット値の測定方法及びオフセット補正方法 | |
KR102632360B1 (ko) | 병렬 카운팅 구조를 갖는 듀얼 슬로프 아날로그-디지털 변환기 | |
JP2009192464A (ja) | クーロンカウンタ | |
WO2010098090A1 (ja) | 電圧極性判別回路及び電荷量計測回路 | |
CN112769417B (zh) | 时钟故障检测器 | |
US20210105020A1 (en) | Light-to-digital converter arrangement and method for light-to-digital conversion | |
US7038610B2 (en) | Integration type A/D converter, and battery charger utilizing such converter | |
JP5635279B2 (ja) | 電荷量計測回路 | |
CN106257839B (zh) | 传感器装置以及检测方法 | |
JP2009222628A (ja) | クーロンカウンタ、その内部電源生成方法及びそれに適用される内部電源制御方法 | |
JP2003143011A (ja) | アナログ−ディジタル変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110510 |