JP2009182345A - 薄膜トランジスタ基板およびその製造方法 - Google Patents
薄膜トランジスタ基板およびその製造方法 Download PDFInfo
- Publication number
- JP2009182345A JP2009182345A JP2009117869A JP2009117869A JP2009182345A JP 2009182345 A JP2009182345 A JP 2009182345A JP 2009117869 A JP2009117869 A JP 2009117869A JP 2009117869 A JP2009117869 A JP 2009117869A JP 2009182345 A JP2009182345 A JP 2009182345A
- Authority
- JP
- Japan
- Prior art keywords
- recess
- substrate
- gate electrode
- insulating
- film layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】TFT基板を、絶縁性基板1に形成した凹部1aを含む領域にTFTのゲート電極2aを形成し、その上に絶縁膜層5を形成して、その凹部1aの直上の領域にソース電極3bが配置されるようにする。これにより、ゲート電極2aとソース電極3bとの間の距離が広がって寄生容量Cgsが小さく抑えられ、露光時にズレが生じた場合でも画素間の寄生容量Cgsの差が小さく、ショットムラの程度を軽減することが可能になる。さらに、フィードスルー電圧Vを低減して液晶パネル面内での輝度分布を目立たなくすることが可能になる。
【選択図】図2
Description
図1はTFT基板の一例の要部平面模式図、図2は図1のA−A断面模式図、図3は図1のB−B断面模式図である。
凹部が形成された絶縁性基板と、
前記絶縁性基板上の前記凹部を含む領域に形成されたゲート電極と、
前記ゲート電極が形成された前記凹部を埋め込むように前記絶縁性基板上に形成された絶縁膜層と、
前記絶縁膜層で埋め込まれた前記凹部の直上の領域を含む領域に形成されたソース・ドレイン電極と、
を有することを特徴とするTFT基板。
絶縁性基板に凹部を形成する工程と、
前記絶縁性基板上の前記凹部を含む領域にゲート電極を形成する工程と、
前記ゲート電極が形成された前記凹部を埋め込むように前記絶縁性基板上に絶縁膜層を形成する工程と、
前記絶縁膜層で埋め込まれた前記凹部の直上の領域を含む領域にソース・ドレイン電極を形成する工程と、
を有することを特徴とするTFT基板の製造方法。
前記凹部を、深さが前記絶縁性基板の前記凹部以外の領域上に形成された前記絶縁膜層の膜厚以上になるように形成することを特徴とする付記6記載のTFT基板の製造方法。
前記凹部を、幅が前記絶縁性基板の前記凹部以外の領域上に形成された前記絶縁膜層の膜厚以上になるように形成することを特徴とする付記6記載のTFT基板の製造方法。
前記凹部を、断面が前記絶縁性基板の表面から内部に向かって順テーパ形状になるように形成することを特徴とする付記6記載のTFT基板の製造方法。
前記凹部を、側壁のテーパ角が垂直から45°までの範囲になるように形成することを特徴とする付記9記載のTFT基板の製造方法。
前記TFT基板は、凹部が形成された絶縁性基板と、前記絶縁性基板上の前記凹部を含む領域に形成されたゲート電極と、前記絶縁性基板上に前記ゲート電極が形成された前記凹部を埋め込むように形成された絶縁膜層と、前記絶縁膜層で埋め込まれた前記凹部の直上の領域を含む領域に形成されたソース・ドレイン電極と、を有することを特徴とする液晶パネル。
前記TFT基板は、凹部が形成された絶縁性基板と、前記絶縁性基板上の前記凹部を含む領域に形成されたゲート電極と、前記絶縁性基板上に前記ゲート電極が形成された前記凹部を埋め込むように形成された絶縁膜層と、前記絶縁膜層で埋め込まれた前記凹部の直上の領域を含む領域に形成されたソース・ドレイン電極と、を有することを特徴とする液晶表示装置。
1a 凹部
2 ゲートバスライン
2a ゲート電極
3 ドレインバスライン
3a ドレイン電極
3b ソース電極
4 TFT
5 絶縁膜層
6 動作層
7 活性層
8 エッチングストッパ層
9 保護膜層
9a コンタクトホール
10 画素電極
Claims (5)
- ゲート電極直上にドレイン電極を配置した薄膜トランジスタが絶縁性基板上に形成された薄膜トランジスタ基板において、
凹部が形成された絶縁性基板と、
前記絶縁性基板上の前記凹部を含む領域に形成されたゲート電極と、
前記ゲート電極が形成された前記凹部を埋め込むように前記絶縁性基板上に形成された絶縁膜層と、
前記絶縁膜層で埋め込まれた前記凹部の直上の領域を含む領域に形成されたドレイン電極と、
を有することを特徴とする薄膜トランジスタ基板。 - 前記凹部は、深さが前記絶縁性基板の前記凹部以外の領域上に形成された前記絶縁膜層の膜厚以上であることを特徴とする請求項1記載の薄膜トランジスタ基板。
- 前記凹部は、幅が前記絶縁性基板の前記凹部以外の領域上に形成された前記絶縁膜層の膜厚以上であることを特徴とする請求項1記載の薄膜トランジスタ基板。
- 前記凹部は、断面が前記絶縁性基板の表面から内部に向かって順テーパ形状であることを特徴とする請求項1記載の薄膜トランジスタ基板。
- ゲート電極直上にドレイン電極を配置した薄膜トランジスタが絶縁性基板上に形成された薄膜トランジスタ基板の製造方法において、
絶縁性基板に凹部を形成する工程と、
前記絶縁性基板上の前記凹部を含む領域にゲート電極を形成する工程と、
前記ゲート電極が形成された前記凹部を埋め込むように前記絶縁性基板上に絶縁膜層を形成する工程と、
前記絶縁膜層で埋め込まれた前記凹部の直上の領域を含む領域にドレイン電極を形成する工程と、
を有することを特徴とする薄膜トランジスタ基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009117869A JP4430126B2 (ja) | 2009-05-14 | 2009-05-14 | 薄膜トランジスタ基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009117869A JP4430126B2 (ja) | 2009-05-14 | 2009-05-14 | 薄膜トランジスタ基板およびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005156924A Division JP4327128B2 (ja) | 2005-05-30 | 2005-05-30 | 薄膜トランジスタ基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009182345A true JP2009182345A (ja) | 2009-08-13 |
JP4430126B2 JP4430126B2 (ja) | 2010-03-10 |
Family
ID=41036022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009117869A Expired - Fee Related JP4430126B2 (ja) | 2009-05-14 | 2009-05-14 | 薄膜トランジスタ基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4430126B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014220483A (ja) * | 2013-04-30 | 2014-11-20 | エルジー ディスプレイ カンパニー リミテッド | 薄膜トランジスタアレイ基板及びその製造方法 |
CN105872394A (zh) * | 2015-12-08 | 2016-08-17 | 乐视移动智能信息技术(北京)有限公司 | 照片的处理方法及装置 |
KR20200018550A (ko) * | 2020-02-12 | 2020-02-19 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
-
2009
- 2009-05-14 JP JP2009117869A patent/JP4430126B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014220483A (ja) * | 2013-04-30 | 2014-11-20 | エルジー ディスプレイ カンパニー リミテッド | 薄膜トランジスタアレイ基板及びその製造方法 |
US9105524B2 (en) | 2013-04-30 | 2015-08-11 | Lg Display Co., Ltd. | Method of fabricating a thin film transistor array substrate |
US9508747B2 (en) | 2013-04-30 | 2016-11-29 | Lg Display Co., Ltd. | Thin film transistor array substrate |
CN105872394A (zh) * | 2015-12-08 | 2016-08-17 | 乐视移动智能信息技术(北京)有限公司 | 照片的处理方法及装置 |
KR20200018550A (ko) * | 2020-02-12 | 2020-02-19 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
KR102133345B1 (ko) | 2020-02-12 | 2020-07-13 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP4430126B2 (ja) | 2010-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2784574B1 (en) | Tft array substrate and forming method thereof, and display panel | |
JP4385993B2 (ja) | 液晶表示装置及びその製造方法 | |
JP3941032B2 (ja) | 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子 | |
US8300166B2 (en) | Display panel and method of manufacturing the same | |
US9759972B2 (en) | Array substrate and display device | |
JP2003195352A5 (ja) | ||
US20080055532A1 (en) | Liquid crystal display panel and fabricating method thereof | |
WO2015000255A1 (zh) | 阵列基板、显示装置及阵列基板的制造方法 | |
US20160109747A1 (en) | Liquid Crystal Panel and Method of Forming Groove in Insulating Film | |
CN104614910A (zh) | 阵列基板及其制作方法、显示装置 | |
WO2020248862A1 (zh) | 阵列基板及其制作方法和显示装置 | |
JP4327128B2 (ja) | 薄膜トランジスタ基板およびその製造方法 | |
CN103926765A (zh) | 一种双栅极扫描线驱动的像素结构及其制作方法 | |
JP2007164172A (ja) | 液晶ディスプレイ、及び液晶ディスプレイの製造方法 | |
US8964141B2 (en) | Thin film transistor, method of manufacturing the same, and display device having thin film transistor | |
KR100333179B1 (ko) | 박막트랜지스터액정표시소자및그의제조방법 | |
US20160268316A1 (en) | Array substrate and manufacturing method thereof, and display device | |
JP4430126B2 (ja) | 薄膜トランジスタ基板およびその製造方法 | |
KR102227519B1 (ko) | 표시 기판 및 그의 제조방법 | |
KR20140031191A (ko) | Tft 어레이 기판 및 그의 형성 방법, 및 디스플레이 패널 | |
US9164338B2 (en) | Array substrate, liquid crystal display panel and driving method | |
KR101183409B1 (ko) | 액티브 매트릭스 기판, 표시 패널 및 표시 장치 | |
JP2007121793A (ja) | 液晶表示装置及びその製造方法 | |
JP2000284723A (ja) | 表示装置 | |
US20190267408A1 (en) | Array substrate, manufacturing method thereof, and display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20090514 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20091215 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091216 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20121225 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20121225 |
|
LAPS | Cancellation because of no payment of annual fees |