JP2009177952A - Ｐｃｍ電流差動保護リレー - Google Patents

Abstract

【課題】リレー側では認識できない切替原因によって二重化伝送路の切り替えが行われ伝送遅延時間の急激な変化が発生した場合でもそれを検知して誤動作しないように制御する機構を備えたＰＣＭ電流差動保護リレーを得ること。
【解決手段】再設定処理部２０は、電流変化検出部１７が自端電流データに変化無しを示し、差電流検出部１９が整定値を超える差電流の発生を検出し、位相差検出部１８が現時点での自端電流データから１サイクル前の自端電流データまでに時刻同期がとれた自端電流データが存在する同期外れを判定したの３条件の成立によって同期処理部１４と比率差動演算部１５に動作指令を与える。動作指令を受けて、同期処理部１４は自端電流データの時刻同期を再設定し、比率差動演算部１５はその演算処理を中止して直前の演算結果を正しく同期した自端電流データが得られるまでの期間内保持出力する。
【選択図】 図４

Description

この発明は、両端間に存在するＰＣＭ（Pulse Code Modulation）信号伝送路を使用して、電力系統の保護区間における送電線保護を実施するＰＣＭ電流差動保護リレーに関するものである。

電力系統の送電線保護では、保護区間の各端（変電所などの電気所）にＰＣＭ電流差動保護リレーが配置される。各ＰＣＭ電流差動保護リレーは、自端における送電線電流を一定周期でサンプリングし、得られた自端のデータを相手端との間でＰＣＭ信号伝送路を使用して伝送し合って相手端のデータをと得して自端及び相手端の各データを用いた比率差動演算を実行し、保護区間内での送電線故障有無を判定する。そして、各ＰＣＭ電流差動保護リレーは、保護区間内での送電線故障を検出した場合に、自端側の遮断器をトリップして当該保護区間の送電線を電力系統から切り離すことで、保護区間内の送電線を保護するようにしている。

ところで、両端のＰＣＭ電流差動保護リレー間を接続するＰＣＭ信号伝送路では伝送エラーの発生が不可避であるので、送電線保護の信頼性を高める方策として、例えば特許文献１では、ＰＣＭ信号伝送路を２系統設け、ＰＣＭ電流差動保護リレーが、受信信号の擾乱を検出して伝送路を正常側に切り替える場合に、擾乱を検出した自端だけで切り替えるのではなく、送信した相手端に切替指令を送って相手端も切り替えることで、両端が同一経路の伝送路を選択するＰＣＭ信号伝送路切替方式が提案されている。

また、例えば特許文献２では、上記のＰＣＭ信号伝送路を２系統設けて切り替える方式が提案されている。この特許文献２では、片方のルートだけの運用となる場合が考慮されている。より具体的には、片方のルートだけの運用期間では、信頼性の低下が避けられないとして、２系統それぞれの伝送路を、主伝送路と副伝送路とで構成する。そして、それぞれの送信側信号を主伝送路と副伝送路とに分岐送信する。併せて、受信側では主伝送路と副伝送路での伝搬遅延時間、クロック位相、フレーム位相に差が生じないように補正調整する回路を設けて、遅延時間、フレーム位相の変化なく伝送路切替を実現する。

特開平５−２３６６３５号公報（段落「００１７」「００１９」） 特開平５−１０３４１５号公報（図１、段落「００１２」）

しかし、従来のＰＣＭ信号伝送路の切り替え方式では、ＰＣＭ電流差動保護リレーが伝送路切替回路を内蔵する構成であり、ＰＣＭ電流差動保護リレーのコストアップを招来する。

そこで、コストダウンを図るため、両端のＰＣＭ電流差動保護リレー間を接続するＰＣＭ信号伝送路の切り替え方式を、保護区間の各端におけるＰＣＭ電流差動保護リレーを、近接した箇所に配置されて電気所間の一般通信も扱えるようになっている２台の多重化通信装置に伝送路切替回路を介して接続する構成で実現する方法を考える。なお、この構成では、２つの多重化通信装置が伝送路切替回路を制御することになる。

この構成の場合、２つの伝送路の一方から他方へ切り替わる原因が、ＰＣＭ電流差動保護リレー用の通信チャネルで発生した伝送異常である場合には、ＰＣＭ電流差動保護リレーは、その伝送異常を検知できるので、事前に伝送路切替による伝送路遅延時間の変化を予想した対応が可能である。しかし、２つの伝送路の一方から他方へ切り替わる原因が、ＰＣＭ電流差動保護リレー用の通信チャネル以外の通信チャネルで発生した伝送異常である場合には、ＰＣＭ電流差動保護リレーでは、その伝送異常を認識できないので、事前の伝送路切替対応が不可能である。つまり、ＰＣＭ電流差動保護リレーでは、予測できずに突然生じる伝送遅延時間の変化のために、両端間の電流データの時刻同期が外れる場合があるという問題がある。

ＰＣＭ電流差動保護リレーでは、両端間の電流データの時刻同期判定を、通常、数サイクルに１回の頻度で繰り返し実行しているので、最悪数１０ｍｓの間は、上記の電流データの時刻同期外れを認識しないで送電線保護を継続することになる。この場合、負荷電流の大きさと伝送遅延時間の急変程度によっては、比率差動演算の結果が保護区間異常を誤って示し、不要動作を行う可能性があり、送電線保護の信頼性が損なわれる虞がある。

この発明は、上記に鑑みてなされたものであり、リレー側では認識できない切替原因によって二重化伝送路の切り替えが行われた場合でもそれを検知して誤動作しないように制御できるＰＣＭ電流差動保護リレーを得ることを目的とする。

上述した目的を達成するために、この発明は、保護区間の各端に配置され、自端での送電線の電流を一定周期でサンプリングして自端電流データを生成する電流データ生成部と、前記自端電流データを所定の伝送フレームに載せて二重化伝送路の一方または他方へ送出する送信処理部と、前記伝送路から受信された相手端電流データに前記電流データ生成部が生成した自端電流データを時刻同期させて出力する同期処理部と、前記相手端電流データと前記同期処理部が時刻同期処理した自端電流データとを用いて比率差動演算を実施し保護区間内の送電線故障有無を判定する比率差動演算部とを備えるＰＣＭ電流差動保護リレーにおいて、前記二重化伝送路の切り替えが行われた場合に生ずる伝送遅延時間の変化による時刻同期外れを検知し、前記同期処理部が同期切り替わった伝送路での時刻同期が完了するまでの間、前記同期処理部と前記比率差動演算部の双方または前記比率差動演算部を制御する信号を生成する制御信号生成部を備えていることを特徴とする。

この発明によれば、リレー側では事前に認識できない切替原因によって二重化伝送路の切り替えが行われた場合でも、それを検知して誤動作しないように制御できるで、二重化伝送路を用いた保護区間の送電線保護を高信頼性の下で実施できるＰＣＭ電流差動保護リレーを実現できるという効果を奏する。

以下に図面を参照して、この発明にかかるＰＣＭ電流差動保護リレーの好適な実施の形態を詳細に説明する。

まず、この発明の理解を容易にするため、図１〜図３を参照して、この発明で採用するＰＣＭ電流差動保護リレー間における伝送路構成と、保護区間の両端間で送受信される電流データによる時刻同期処理について説明する。

図１は、この発明に適用されるＰＣＭ電流差動保護リレー間における伝送路構成を説明するシステム図である。図１に示すように、電気所Ａと電気所Ｂの間を保護区間とする場合に、電気所Ａには、ＰＣＭ電流差動保護リレー（ＰＣＭリレー）３０が配置され、電気所Ｂには、ＰＣＭ電流差動保護リレー（ＰＣＭリレー）３５が配置される。

そして、電気所Ａに配置されるＰＣＭリレー３０に対して切替回路３１が設けられる。この切替回路３１に、同じ電気所Ａに配置されて電気所Ｂとの間の通信に使用されている２つの多重化通信装置（ＭＵＸ）３２，３３が接続される。切替回路３１の制御は、ＭＵＸ３２，３３が行う。

また、同様に、電気所Ｂに配置されるＰＣＭリレー３５に対して切替回路３６が設けられる。この切替回路３６に、同じ電気所Ｂに配置されて電気所Ａとの間の通信に使用されている２つの多重化通信装置（ＭＵＸ）３７，３８が接続される。切替回路３６の制御は、ＭＵＸ３７，３８が行う。

すなわち、電気所Ａに配置されるＰＣＭリレー３０と、電気所Ｂに配置されるＰＣＭリレー３５との間は、ＭＵＸ３２とＭＵＸ３７とを接続する多重伝送路と、ＭＵＸ３３とＭＵＸ３８とを接続する多重伝送路とで二重化されている。

この構成では、ＰＣＭリレーと切替回路との間の伝送路は１回線で構成されるが、ＭＵＸ間の伝送路は二重化伝送路で構成される。ＰＣＭリレーとＭＵＸは、同じ電気所に配置されているので、その伝送路長は短く、伝送エラーを起こす擾乱の発生は極めて少ないと考えられる。一方、ＭＵＸ間の伝送路は、電気所間を跨ぐので、例えば数１０ｋｍ以上となる長距離伝送路であり、伝送エラーを起こす擾乱の発生する可能性が高いと言える。

そして、ＭＵＸ３２，３７間、及びＭＵＸ３３，３８間の各多重伝送路は、それぞれ別個独立した伝送路であり、各多重伝送路での伝送遅延時間は、異なる場合が殆どである。
すなわり、ＭＵＸ３２，３７間の多重伝送路での伝送遅延時間をｔ１とし、ＭＵＸ３３，３８間の多重伝送路での伝送遅延時間はｔ２とすれば、これらの間には、ｔ１≠ｔ２の関係がある。

したがって、例えばＭＵＸ３２，３７間の多重伝送路を使用して運用していた場合に、ＭＵＸ３２，３７の一方または双方が伝送エラーなどの異常発生を検知して、ＭＵＸ３３，３８間の多重伝送路への切り替えが行われると、ＰＣＭリレー３０，３５では、伝送遅延時間が急変することになる。ＰＣＭリレー３０，３５では、伝送路の切替発生を事前に検知できない場合があるので、電流データの時刻同期外れが起こる場合がある。図２と図３を参照して具体的に説明する。

図２は、図１に示す伝送路構成において伝送路切替前に送受信される電流データと伝送遅延時間との関係を説明する図である。図３は、図１に示す伝送路構成において伝送路切替後に送受信される電流データと伝送遅延時間との関係を説明する図である。

図２、図３において、左端側の縦方向に並ぶ相手端送信電流データＩ１（ｔ）〜Ｉ１（ｔ−１１）は、一方の電気所に配置されるＰＣＭリレー（以降「一方のＰＣＭリレー」と記す）にて一定間隔でサンプリングされた電流データであり、右端側の縦方向に並ぶ自端電流データＩ２（ｔ）〜Ｉ２（ｔ−１１）は、他方の電気所に配置されるＰＣＭリレー（以降「他方のＰＣＭリレー」と記す）にて一定間隔でサンプリングされた電流データであり、それぞれ同じ時刻でサンプリングされている。

そして、図２、図３では、他方のＰＣＭリレーが自端の時刻同期をとる場合に、相手端である一方のＰＣＭリレーが送信している電流データ（相手端送信電流データ）が、伝送遅延時間ｔ１，ｔ２の経過後に、受信電流データＩ１’（ｔ）〜Ｉ１’（ｔ−８）として受信されるので、他方のＰＣＭリレーにおいて、自端での電流データの中から、一方のＰＣＭリレーからと得した電流データ（受信電流データ）に時刻同期をとる電流データを選択する様子が示されている。

ＭＵＸ３２，３７間の多重伝送路を使用して運用していて、伝送路の切り替えが発生しない場合は、図２に示すように、他方のＰＣＭリレーでは、自端の電流データＩ２（ｔ−３）を、伝送遅延時間ｔ１の経過後に到着した一方のＰＣＭリレーからの受信電流データＩ１’（ｔ）と時刻同期をとる電流データとして選択している。

この状態で、伝送路がＭＵＸ３３，３８間の多重伝送路に切り替わると、図３に示すように、他方のＰＣＭリレーでは、一方のＰＣＭリレーからの受信電流データＩ１’（ｔ）は、ＭＵＸ３３，３８間の多重伝送路での伝送遅延時間ｔ２の経過後に受信される。したがって、他方のＰＣＭリレーでは、自端での時刻同期データとして選択すべき電流データは、実際には電流データＩ２（ｔ−６）である。以上のことは、一方のＰＣＭリレーにおいて他方のＰＣＭリレーの電流データと時刻同期を行う場合も同様である。

しかし、ＰＣＭリレー３０，３５では、通常、伝送路の遅延時間を補償して自端での電流データを、受信した相手端の電流データに同期させる処理を数１０ｍｓ以上の一定時間間隔で実施しているので、上記のように、相手端の電流データの遅延時間が急変しても、その伝送遅延の急変に即座に追随できるようにはなっていない。

そのため、上記の例で言えば、他方のＰＣＭリレーでは、時刻同期処理が完了するまでの数１０ｍｓ以上の期間内では、切替前の電流データＩ２（ｔ−３）に設定されているので、切替前の誤った時刻同期の状態にある。そして、それによる比率差動演算が行われる結果、誤った差電流の発生による誤動作の可能性が生ずることになる。この場合、伝送路を切り替えても、両端のＰＣＭリレー３０，３５では、サンプルタイミングの同期は変化しないので、切り替えによって生ずる時刻同期外れの時間長は、伝送フレームの整数倍の時間幅に相当した長さになる。なお、１伝送フレームの時間幅は、１サンプリング間隔、或いは、その整数倍（つまり、１サイクル以内）に相当する時間である。

そこで、この発明では、図１に示した伝送路構成において、両端のＰＣＭリレー３０，３５は、多重化通信装置３２，３３，３７，３８がリレー側では認識できない切替原因によって二重化伝送路の切り替えを行った結果、伝送遅延時間に急激な変化が起こった場合に、それを認識してその伝送遅延時間の急激な変化に対して誤動作しないように制御する信号を生成する制御信号生成部を備えるようにした。この制御信号生成部は、種々の態様で構成できるので、それを実施の形態として個別に説明する。

実施の形態１．
図４は、この発明の実施の形態１による制御信号生成部（その１）を備えるＰＣＭ電流差動保護リレーの構成を示すブロック図である。

図４において、保護区間における送電線１の対応端には、送電線１の電流をとり出す変流器（ＣＴ）２と、図示を省略したが送電線１を系統からの切り離すのに使用する遮断器とが装備されている。

そして、保護区間の両端にそれぞれ配置されるＰＣＭ電流差動保護リレー３ａは、電流データ生成部１１、送信処理部１２、電流データ受信処理部１３、同期処理部１４、比率差動演算部１５及び出力処理部１６の他に、制御信号生成部５ａとして、電流変化検出部１７、同期有無確認部である位相差検出部１８、差電流検出部１９、及び再設定処理部２０を備えている。

電流データ生成部１１は、ＣＴ２がとり出した送電線１の電流を、両端間で同期化されたサンプリング間隔の下でサンプリングして自端電流データを生成する。

送信処理部１２は、電流データ生成部１１が生成した１サンプリング間隔での電流データ、或いは、そのサンプリング間隔の整数倍で同期している電流データをＰＣＭ信号に変換し、それを１伝送フレームに載せて自端に配置されている多重化通信装置に向けて送出する。なお、理解を容易にするため、１サンプリング間隔＝１伝送フレームの構成、つまりサンプリング間隔毎に電流データを伝送する構成として説明する。

電流データ受信処理部１３は、自端に配置されている多重化通信装置から受けとった相手リレー送信のＰＣＭ信号を、適切な電流データに変換する。

同期処理部１４は、再設定処理部２０から「動作指令」が入力しない場合において、電流データ受信処理部１３が受信処理した相手端の電流データの遅延時間を計測し、その遅延時間の分だけ電流データ生成部１１が生成した自端の電流データのシーケンス番号（フレーム番号）を遅延させて時刻同期に用いるフレーム番号（同期フレーム）を設定することで、相手端電流データに時刻同期した自端電流データを得る処理を行い、その時刻同期処理した自端電流データを相手端電流データと共に出力する。

比率差動演算部１５は、再設定処理部２０から「動作指令」が入力しない場合において同期処理部１４から入力する、相手端電流データとそれに時刻同期をとった自端電流データとを用いて比率差動演算を実施して送電線１の故障判定を行う。その判定結果が出力処理部１６からリレー出力として送電線１に装備した図示しない遮断器に与えられる。

さて、制御信号生成部５ａでは、次のような処理動作が行われる。電流変化検出部１７は、電流データ生成部１１が生成した自端電流データの変化有無を検出し、その検出結果を再設定処理部２０に出力する。

位相差検出部１８は、同期処理部１４が時刻同期処理した自端電流データの現時点から１サイクル前までに相手端電流データと時刻同期した自端電流データが存在するか否かの確認を、同期処理部１４が時刻同期をとった自端電流データと相手端電流データとの間の位相差検出によって行う。そして、位相差検出部１８は、検出した位相差が、伝送フレームの整数倍に相当する位相差であるときに、つまり、自端電流データの現時点から１サイクル前までに相手端電流データと時刻同期がとれた自端電流データが存在する場合に、二重化伝送路の切り替えによる伝送路遅延時間の急変に起因する時刻同期外れと判定し、その時刻同期外れの判定信号を再設定処理部２０に出力する。

差電流検出部１９は、同期処理部１４が時刻同期をとった自端及び相手端の各電流データから差電流を演算し、演算した差電流が或る整定値以上である場合に、検出信号を再設定処理部２０に出力する。検出信号の終期は、演算した差電流が或る整定値以下になったときである。

再設定処理部２０は、論理積回路を備えて主体に構成され、電流変化検出部１７が自端の電流変化を検出せず、位相差検出部１８が伝送フレームの整数倍である位相差を検出し、差電流検出部１９が整定値を超える差電流を検出した、の３条件が成立した場合に、伝送路切替による時刻同期外れが発生している判定して、同期処理部１４と比率差動演算部１５とに対して前記「動作指令」を出力する。

再設定処理部２０が同期処理部１４に与える「動作指令」では、３条件が成立したときの開始時期が重要である。したがって、再設定処理部２０が出力する「動作指令」は、３条件が成立したときを示す短パルス幅の開始指示用パルス信号である。

すなわち、同期処理部１４は、再設定処理部２０からの「動作指令」に応答して、つまり、３条件が成立したときの開始時期に応答して、先に時刻同期をとった自端電流データのフレーム番号をシフトして新たに時刻同期をとるフレーム番号を見つける時刻同期処理を開始してフレーム番号の再設定を行う。なお、再設定処理部２０が出力する短パルス幅の開始指示用パルス信号のパルス幅としては、このフレーム番号の再設定に要する時間幅とする。

また、比率差動演算部１５は、再設定処理部２０から「動作指令」を受けとると、つまり、３条件が成立したときの開始時期の通知を受けとると、動演算処理を中止して直前の演算結果を保持出力し、それを再設定処理部２０からの「動作指令」が終了時期を示すまでの期間内継続する。

同期処理部１４での再設定が完了すると、切り替わった伝送路において時刻同期がとれた状態になるので、比率差動演算部１５には、正しく時刻同期がとれた自端電流データと相手端電流データとが入力することになる。

そして、再設定処理部２０では、上記した３条件が成立しなくなると、比率差動演算部１５に終了時期を示す「動作指令」を出力する。比率差動演算部１５は、再設定処理部２０からの「動作指令」が終了時期を示すと、正しく同期がとれた自端子電流データを用いて新たな比率差動演算処理を再開する。

以上のように、この実施の形態１では、自端で検出された電流データに変化が起きていない場合において、整定値を超える差電流が発生した場合に、その原因が二重化伝送路の切り替えが行われた結果生じた伝送遅延時間の急変である場合は、相手端の電流データにのみ位相急変が起こり、その場合の自端電流データと相手端電流データとの位相差が伝送フレームの整数倍に相当する大きな電気角になる点に着目した。すなわち、これらの３条件の成立でもって伝送路の切り替えが行われたことを認識して自端電流データの時刻同期をとるフレーム番号を再設定するとともに、再設定できるまでの期間内は比率差動演算処理を中止して直前の演算結果を保持出力することで、再設定できるまでの期間内での誤動作を防止する。そして、再設定後に、正しく時刻同期した自端電流データを使用した比率差動演算を実施して送電線保護を継続するようにした。これによって、二重化伝送路の切り替えが事前に認識できない原因によって行われても誤動作を起こさない高信頼性のＰＣＭ電流差動保護リレーを実現することができる。

実施の形態２．
図５は、この発明の実施の形態２による制御信号生成部（その２）を備えるＰＣＭ電流差動保護リレーの構成を示すブロック図である。なお、図５では、図４（実施の形態１）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、この実施の形態２に関わる部分を中心に説明する。

図５に示すように、この実施の形態２によるＰＣＭ電流差動保護リレー３ｂでは、図４（実施の形態１）に示した構成において、制御信号生成部５ａに代えて制御信号生成部５ｂが設けられている。制御信号生成部５ｂでは、位相差検出部１８への自端電流データが、時刻同期処理後の自端電流データから時刻同期処理前の自端電流データに変更になっている。これは、時刻同期前と時刻同期後とで、自端電流データは、等しく伝送フレームの整数倍に相当する位相差を有することによるものである。

すなわち、位相差検出部１８が、相手端電流データと同期前の自端電流データとの位相差が伝送フレームの整数倍に相当する位相差であるか否かを検出するようにしても、実施の形態１と同様の作用・効果が得られる。

実施の形態３．
図６は、この発明の実施の形態３による制御信号生成部（その３）を備えるＰＣＭ電流差動保護リレーの構成を示すブロック図である。なお、図６では、図４（実施の形態１）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、この実施の形態３に関わる部分を中心に説明する。

図６に示すように、この実施の形態３によるＰＣＭ電流差動保護リレー３ｃでは、図４（実施の形態１）に示した構成において、制御信号生成部５ａに代えて制御信号生成部５ｃが設けられている。制御信号生成部５ｃでは、位相差検出部１８に代えて、実効値比演算部２１が設けられている。

実効値比演算部２１は、差電流検出部１９が検出した整定値を超える差電流の実効値と同期処理部１４を出た相手端電流データの実効値とをそれぞれ演算し、両実効値の比が伝送フレームの整数倍に相当する値になった場合に、二重化伝送路の切り替えによる伝送路遅延時間の急変に起因する時刻同期外れと判定し、その時刻同期外れの判定信号を再設定処理部２０に出力する。

伝送遅延時間の急変による差電流発生の原因は、受信した相手端の電流データの位相急変によるものであるので、差電流発生前後の相手端電流データとの位相差が伝送フレームの整数倍に相当する位相差であるか否かを判定することでも、二重化伝送路の切り替えによる伝送遅延時間の急変に起因する時刻同期外れを判定することができる。これが請求項５に対応する事項である。

この場合、図７は、切替前後の相手端電流と差電流の関係を示すベクトル図である。図７に示すように、整定値を超える差電流ｃの発生前、つまり伝送路切替前の相手端電流ａと、整定値を超える差電流ｃの発生後、つまり伝送路切替後の相手端子電流ｂとは、位相変化量θが存するのみで、振幅は変化無く同じである。したがって、発生した差電流ｃの実効値と相手端電流ａ（ｂ）の実効値との比によって、伝送フレームの整数倍相当となる位相差θを計測することができる。これが請求項６に対応する事項である。

すなわち、差電流の実効値をＩｄ、相手端電流の実効値をＩとすれば、位相変化量θが１８０°以下である場合、
Ｉｄ／（２・Ｉ）＝ｓｉｎ（θ／２） ……（１）
と表すことができるので、位相変化量θは、
θ＝２・Ｓｉｎ^−１｛（Ｉｄ／（２・Ｉ）｝ ……（２）
と算出することができる。１伝送フレームに相当する電気角をφとすれば、実効値比演算部２１での検出条件は、式（２）で求めた位相変化量θが電気角φの整数倍となることである。

図８は、図６に示す実効値比演算部の動作を説明する図である。図８では、φ＝３０°の場合を示すが、実効値比演算部２１では、図８に示すように、式（２）に実効値比Ｉｄ／Ｉの各値を適用して位相変化量θを算出し、それが電気角φの整数倍であるとき、上記の判定信号を出力する。

このように、実施の形態３では、二重化伝送路間の伝送遅延差が電気角で１８０°以下であることが判明している場合にのみ実施の形態１と同様の作用・効果が得られるが、倍数（θ／φ）は、実効値比Ｉｄ／Ｉの関係に置き換えることができるので、直接位相演算をしなくとも済み、処理が簡単になるという利点がある。

実施の形態４．
図９は、この発明の実施の形態４による制御信号生成部（その４）を備えるＰＣＭ電流差動保護リレーの構成を示すブロック図である。なお、図９では、図４（実施の形態１）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、この実施の形態４に関わる部分を中心に説明する。

図９に示すように、この実施の形態４によるＰＣＭ電流差動保護リレー３ｄでは、図４（実施の形態１）に示した構成において、制御信号生成部５ａに代えて制御信号生成部５ｄが設けられている。制御信号生成部５ｄでは、位相差検出部１８、及び再設定処理部２０に代えて、再設定処理部２２が設けられている。再設定処理部２２は、論理積回路２２ａと零差電流選択部２２ｂとを備えている。

論理積回路２２ａは、電流変化検出部１７が自端電流データの変化を検出しない場合において差電流検出部１９が整定値を超える差電流を検出した場合に、伝送路切替による時刻同期外れの発生を判定するＡＮＤ条件が成立し、条件成立信号を零差電流選択部２２ｂに与える。条件成立信号の終期は、信号出力後、同期処理部１４での通常の伝送同期処理におけるフレーム番号の再設定に要する時間後である。

零差電流選択部２２ｂは、論理積回路２２ａから条件成立信号が入力すると、比率差動演算部１５に対して「動作指令」を出力するとともに、例えば次に示す（１）（２）の手順で同期処理部１４が１サイクル間に出力する自端電流データの中から、相手端電流データとの差電流が最小になる自端子電流データの選択可否を逐次判定し、選択できたとき、その選択できた自端電流データのフレーム番号を同期処理部１４に設定する。

比率差動演算部１５は、零差電流選択部２２ｂから「動作指令」が入力すると、演算処理を中止して直前の演算結果を保持出力することを開始する。

同期処理部１４は、新たに設定されたフレーム番号を用いて時刻同期処理を開始する。

比率差動演算部１５は、同期処理部１４が出力する正しく時刻同期した自端電流データを用いた演算処理を再開する。

零差電流選択部２２ｂの処理を図２と図３とを参照して具体的に説明する。伝送路切替前では、図２に示すように、同期処理部１４では、相手端から受信電流データＩ’（ｔ）が自端電流データＩ（ｔ−３）と時刻同期がとれている状態である。この場合に、電流変化検出部１７が自端電流データの変化を検出せず、差電流検出部１９が整定値を超える差電流を検出したとする。同期処理部１４は、それらとは無関係に従前の時刻同期処理を継続して実行している。

（１）二重化伝送路の切り替えによって伝送遅延時間が増加することが解っている場合には、零差電流選択部２２ｂは、相手端からの受信電流データと自端電流データとの差電流δを、自端電流データのフレーム番号を、「Ｉ１’（ｔ）＋Ｉ２（ｔ−３）＝δ０」→「Ｉ１’（ｔ）＋Ｉ２（ｔ−４）＝δ１」→「Ｉ１’（ｔ）＋Ｉ２（ｔ−５）＝δ２」→「Ｉ１’（ｔ）＋Ｉ２（ｔ−６）＝δ３」→「Ｉ１’（ｔ）＋Ｉ２（ｔ−７）＝δ４」と過去の番号の方へシフトしていきながら演算する。そうすると、その差電流δが徐々に低下して逆に増加する点が見つかるので、その折り返し点での最小差電流（図３では、δ３が最小の差電流）のフレーム番号を同期すべきフレーム番号として同期処理部１４に設定する。

（２）二重化伝送路の切り替えによって伝送遅延時間が増加するか減少するか不明である場合には、零差電流選択部２２ｂは、自端電流データのフレーム番号を、「Ｉ１’（ｔ）＋Ｉ２（ｔ−３）＝δ０」→「Ｉ１’（ｔ）＋Ｉ２（ｔ−２）＝δ−１」→「Ｉ１’（ｔ）＋Ｉ２（ｔ−１）＝δ−２」→「Ｉ１’（ｔ）＋Ｉ２（ｔ）＝δ−３」→「Ｉ１’（ｔ）＋Ｉ２（ｔ−４）＝δ１」→「Ｉ１’（ｔ）＋Ｉ２（ｔ−５）＝δ２」→「Ｉ１’（ｔ）＋Ｉ２（ｔ−６）＝δ３」→「Ｉ１’（ｔ）＋Ｉ２（ｔ−７）＝δ４」などのように、切替前の時刻同期に用いていたフレーム番号から進みのフレーム番号についても確認する必要があるが、δ値の増加によってそれ以降の確認を省くことが可能である。図３の例では、δ−１では増加するので、「Ｉ１’（ｔ）＋Ｉ２（ｔ−１）＝δ−２」、「Ｉ１’（ｔ）＋Ｉ２（ｔ）＝δ−３」の各処理を省くことができる。

このように、実施の形態４によれば、実施の形態１と同様の作用・効果が得られるのに加えて、差電流が最小になる自端電流データのフレーム番号を順次確認する処理を行うので、処理量が大きくなる欠点はあるが、直接差電流を計測するので、時刻同期の精度を高めることができる。

実施の形態５．
図１０は、この発明の実施の形態５による制御信号生成部（その５）を備えるＰＣＭ電流差動保護リレーの構成を示すブロック図である。なお、図１０では、図４（実施の形態１）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、この実施の形態５に関わる部分を中心に説明する。

図１０に示すように、この実施の形態５によるＰＣＭ電流差動保護リレー３ｅでは、図４（実施の形態１）に示した構成において、制御信号生成部５ａに代えて制御信号生成部５ｅが設けられている。制御信号生成部５ｅでは、位相差検出部１８と再設定処理部２０とに代えて、実効値変化検出部２４と再設定処理部２５とが設けられている。

実効値変化検出部２４は、同期処理部１４が出力する相手端電流データの実効値に変化があるか否かを検出し、検出結果を再設定処理部２５に出力する。

再設定処理部２５は、論理積回路を備え、電流変化検出部１７が自端電流データの変化を検出しない場合において、実効値変化検出部２４が相手端電流データの実効値の変化を検出しないが、差電流検出部１９が整定値を超える差電流を検出した、の３条件が成立した場合に、伝送路切替による時刻同期外れが発生している判定して、「動作指令」を比率差動演算部１５に出力する。同期処理部１４には「動作指令」を出力しないのは、今の例では、同期処理部１４における時刻同期した自端電流データのフレーム番号を確認していないので、実施の形態１などで説明した時刻同期の再設定ができないことによる。３条件が成立しなくなるのは、今の例では、差電流検出部１９が整定値以下の差電流を検出した場合である。

再設定処理部２５は、比率差動演算部１５に出力する「動作指令」を、再設定処理部２０と同様に、３条件が成立したときを示す短パルス幅の開始指示用パルス信号として出力する。なお、短パルス幅の開始指示用パルス信号のパルス幅は、同期処理部１４が正しいフレーム番号の再設定するのに要する時間幅とする。

比率差動演算部１５は、次の２つの処理の何れかを行う構成を有している。
（１）比率差動演算部１５は、差電流検出部１９に設定される整定値以下の差電流に対応した比率整定値でもって演算処理を行う構成である場合に、再設定処理部２５から「動作指令」が入力すると、つまり、前記の３条件が成立したときの開始時期の通知を受けとると、演算処理を中止して直前の演算結果を保持出力し、それを再設定処理部２５からの「動作指令」が終了時期を示すまでの期間内継続する。終了時期を示す「動作指令」が入力したときは、同期処理部１４は正しい時刻同期処理を行っているので、比率差動演算部１５は、演算処理を再開することができる。

（２）比率差動演算部１５は、差電流検出部１９に設定される整定値以下の差電流に対応した第１の比率整定値でもって演算処理を行う構成である場合に、伝送遅延時間の相違による差電流には応答しない程度に大きな値の第２の比率整定値が設定されており、再設定処理部２５から前記の３条件が成立したときの開始時期の通知を受けとると、演算処理を中止せずに比率整定値を第１の比率整定値から第２の比率整定値に変更し、それを再設定処理部２５からの「動作指令」が終了時期を示すまでの期間内継続する。終了時期を示す「動作指令」が入力すると、再び、比率整定値を第２の比率整定値から第１の比率整定値に戻して、演算処理を再開する。

このように、実施の形態５では、送電線故障の無い状態で差電流が発生するのは、二重化伝送路の切り替えが行われた場合のみであり、この場合は相手端電流データの実効値に変化が無い点に着目して、相手端電流データと自端電流データとの位相差検出に代えて、相手端電流データの実効値変化検出を行うようにし、自端電流データに変化無く、相手端電流データの実効値に変化が無い状態において差電流が検出されると、伝送路切替による時刻同期外れと判定する。そして、時刻同期する自端電流データのフレーム番号を判定できないために時刻同期の再設定はできないが、その時刻同期処理に必要な時間だけ比率差動演算を中止させて直前の演算結果を保持させる、或いは、伝送遅延時間の変化による差電流では動作しないように比率整定値を自動的に大きくする制御を行うので、簡単な処理で誤動作を防ぐことができる。

実施の形態６．
図１１は、この発明の実施の形態６による制御信号生成部（その６）を備えるＰＣＭ電流差動保護リレーの構成を示すブロック図である。なお、図１１では、図４（実施の形態１）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、この実施の形態６に関わる部分を中心に説明する。

図１１に示すように、この実施の形態６によるＰＣＭ電流差動保護リレー３ｆでは、図４（実施の形態１）に示した構成において、符号を変えた同期処理部２６が整定値メモリ２７を備えている。整定値メモリ２７には、次のように計算された時刻同期ずれ量に対する整定値が予め格納されている。

運用中の伝送遅延時間と切替後の伝送遅延時間との差が予め判明している場合には、伝送遅延時間差をΔｔ、１伝送フレームの時間をｔ１とすれば、切替後の時刻同期のずれ量Ｄは、以下のようになる。
０＜Δｔ≦ｔ１の場合は、Ｄ＝０または１
ｔ１＜Δｔ≦２・ｔ１の場合は、Ｄ＝１または２
２・ｔ１＜Δｔ≦３・ｔ１の場合は、Ｄ＝２または３
３・ｔ１＜Δｔ≦４・ｔ１の場合は、Ｄ＝３または４
となり、以降、同じ形態をとる。

そして、伝送遅延時間が短くなるように変化する場合は、
−ｔ１＜Δｔ≦０の場合は、Ｄ＝０または−１
−２・ｔ１＜Δｔ≦−ｔ１の場合は、Ｄ＝−１または−２
−３・ｔ１＜Δｔ≦−２・ｔ１の場合は、Ｄ＝２または３
となり、以降、同じ形態をとる。

このように、二重化伝送路の切り替えによる伝送遅延時間の変化量が判明している場合には、伝送路切替による相手端電流データの予測位相変化量から、自端電流データにおいて同期に用いるフレーム番号の変化が予測できるので、その同期フレームのずれ量に対する整定値を予め用意しておけば、同期処理部２６では、同期の再設定時に、自端電流データのフレーム番号の変化量との一致不一致の確認ができるので、より精度の高い時刻同期処理が行えるようになり、送電線保護の信頼性を一層高めることができる。

なお、この実施の形態６では、実施の形態１への適用例を示したが、実施の形態２〜４にも同様に適用できることは言うまでもない。

以上のように、この発明にかかるＰＣＭ電流差動保護リレーは、リレー側では認識できない切替原因によって切り替えが行われることがある二重化伝送路を用いた送電線の保護を高い信頼性の下で実施するのに有用である。

この発明で採用するＰＣＭ電流差動保護リレー間における伝送路構成を説明するシステム図である。 図１に示す伝送路構成において伝送路切替前に送受信される電流データと伝送遅延時間との関係を説明する図である。 図１に示す伝送路構成において伝送路切替後に送受信される電流データと伝送遅延時間との関係を説明する図である。 この発明の実施の形態１による制御信号生成部（その１）を備えるＰＣＭ電流差動保護リレーの構成を示すブロック図である。 この発明の実施の形態２による制御信号生成部（その２）を備えるＰＣＭ電流差動保護リレーの構成を示すブロック図である。 この発明の実施の形態３による制御信号生成部（その３）を備えるＰＣＭ電流差動保護リレーの構成を示すブロック図である。 切替前後の相手端電流と差電流の関係を示すベクトル図である。 図６に示す実効値比演算部の動作を説明する図である。 この発明の実施の形態４による伝送路切替時（その４）の制御機構を備えるＰＣＭ電流差動保護リレーの構成を示すブロック図である。 この発明の実施の形態５による制御信号生成部（その５）を備えるＰＣＭ電流差動保護リレーの構成を示すブロック図である。 この発明の実施の形態６による制御信号生成部（その６）を備えるＰＣＭ電流差動保護リレーの構成を示すブロック図である。

符号の説明

１ 保護区間における片方の端での送電線
２ 変流器（ＣＴ）
３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆ ＰＣＭ電流差動保護リレー
５ａ，５ｂ，５ｃ，５ｄ，５ｅ 制御信号生成部
１１ 電流データ生成部
１２ 送信処理部
１３ 電流データ受信処理部
１４，２６ 同期処理部
１５ 比率差動演算部
１６ 出力処理部
１７ 電流変化検出部
１８ 位相差検出部
１９ 差電流検出部
２０，２２，２５ 再設定処理部
２１ 実効値比演算部
２２ａ 論理積回路
２２ｂ 零差電流選択部
２４ 実効値変化検出部
２７ 整定値メモリ
３０，３５ ＰＣＭ電流差動保護リレー（ＰＣＭリレー）
３１，３６ 切替回路
３２，３７ 一方の多重伝送路を形成する多重化通信装置（ＭＵＸ）
３３，３８ 他方の多重伝送路を形成する多重化通信装置（ＭＵＸ）
Ａ，Ｂ 保護区間の両端である電気所

Claims (9)

1. 保護区間の各端に配置され、自端での送電線の電流を一定周期でサンプリングして自端電流データを生成する電流データ生成部と、前記自端電流データを所定の伝送フレームに載せて二重化伝送路の一方または他方へ送出する送信処理部と、前記伝送路から受信された相手端電流データに前記電流データ生成部が生成した自端電流データを時刻同期させて出力する同期処理部と、前記相手端電流データと前記同期処理部が時刻同期処理した自端電流データとを用いて比率差動演算を実施し保護区間内の送電線故障有無を判定する比率差動演算部とを備えるＰＣＭ電流差動保護リレーにおいて、
   前記二重化伝送路の切り替えが行われた場合に生ずる伝送遅延時間の変化による時刻同期外れを検知し、前記同期処理部が切り替わった伝送路での時刻同期処理が完了するまでの間、前記同期処理部と前記比率差動演算部の双方または前記比率差動演算部を制御する信号を生成する制御信号生成部、
   を備えていることを特徴とするＰＣＭ電流差動保護リレー。
2. 前記制御信号生成部は、
   前記電流データ生成部が生成した自端電流データに変化があるか否かを検出する電流変化検出部と、
   前記相手端電流データと前記同期処理部が時刻同期処理した自端電流データとの差電流が整定値を超えるか否かを検出する差電流検出部と、
   前記同期処理部が時刻同期処理した自端電流データの現時点から１サイクル前までに時刻同期がとれた自端電流データが存在するか否かを確認する同期有無確認部と、
   前記電流変化検出部が自端電流データに変化無しを検出し、前記差電流検出部が整定値を超える差電流を検出し、前記同期有無確認部が時刻同期のとれた自端電流データの存在を確認できる時刻同期外れを判定している場合に、前記同期処理部および前記比率差動演算部に対して再設定の動作指令を出力する再設定処理部と、を備え、
   前記同期処理部は、前記動作指令を受けて再度の前記時刻同期処理を実行し、前記比率差動演算部は、前記動作指令を受けて演算処理を中止して直前の演算結果を保持出力し、前記動作指令の終期に応答して前記演算処理を再開する、
   ことを特徴とする請求項１に記載のＰＣＭ電流差動保護リレー。
3. 前記同期有無確認部は、時刻同期がとれた自端電流データの存在確認を前記相手端電流データと前記同期処理部が時刻同期処理した自端電流データとの位相差の検出によって行い、検出した位相差が前記伝送フレームの整数倍に相当する位相差であるとき前記時刻同期外れの判定を行う位相差検出部である、ことを特徴とする請求項２に記載のＰＣＭ電流差動保護リレー。
4. 前記同期有無確認部は、時刻同期がとれた自端電流データの存在確認を前記相手端電流データと前記電流データ生成部が生成した自端電流データとの位相差の検出によって行い、検出した位相差が前記伝送フレームの整数倍に相当する位相差であるとき前記時刻同期外れの判定を行う位相差検出部である、ことを特徴とする請求項２に記載のＰＣＭ電流差動保護リレー。
5. 前記同期有無確認部は、時刻同期がとれた自端電流データの存在確認を前記差電流検出部が前記整定値を超える差電流を検出する前後における前記相手端電流データの位相差の検出によって行い、検出した位相差が前記伝送フレームの整数倍に相当する位相差であるとき前記時刻同期外れの判定を行う位相差検出部である、ことを特徴とする請求項２に記載のＰＣＭ電流差動保護リレー。
6. 前記位相差検出部は、前記相手端電流データの実効値と前記差電流検出部が検出した差電流の実効値との比が前記伝送フレームの整数倍に相当する位相差であるとき前記時刻同期外れの判定を行うことを特徴とする請求項５に記載のＰＣＭ電流差動保護リレー。
7. 前記制御信号生成部は、
   前記電流データ生成部が生成した自端電流データに変化があるか否かを検出する電流変化検出部と、
   前記相手端電流データと前記同期処理部が時刻同期処理した自端電流データとの差電流が整定値を超えるか否かを検出する差電流検出部と、
   電流変化検出部が自端電流データに変化無しを出力し、前記差電流検出部が整定値を超える差電流を検出した場合に、前記比率差動演算部に対して再設定の動作指令を出力するとともに、前記同期処理部が１サイクル間に出力する自端電流データの中から選択できた前記相手端電流データとの差電流が零付近になる自端電流データのフレーム番号を時刻同期に用いるフレーム番号として前記同期処理部に設定する再設定処理部と、を備え、
   前記同期処理部は、設定された前記フレーム場号の自端電流データによる前記時刻同期処理を実行し、前記比率差動演算部は、前記動作指令を受けて演算処理を中止して直前の演算結果を保持出力し、前記動作指令の終期に応答して前記演算処理を再開する、
   ことを特徴とする請求項１に記載のＰＣＭ電流差動保護リレー。
8. 前記制御信号生成部は、
   前記電流データ生成部が生成した自端電流データに変化があるか否かを検出する電流変化検出部と、
   前記相手端電流データと前記同期処理部が同期処理した自端電流データとの差電流が整定値を超えるか否かを検出する差電流検出部と、
   前記相手端電流データの実効値に変化があるか否かを検出する実効値変化検出部と、
   前記電流変化検出部が自端電流データに変化無しを出力し、前記差電流検出部が整定値を超える差電流を検出し、前記実効値変化検出部が前記相手端電流データの実効値変化を検出している場合に、前記比率差動演算部に対して再設定の動作指令を出力する再設定処理部と、を備え、
   前記比率差動演算部は、前記動作指令を受けて演算処理を中止して直前の演算結果を保持出力し、前記動作指令の終期に応答して演算処理を再開する、或いは、前記動作指令を受けて比率整定値を直前に用いていた第１の比率整定値から伝送遅延時間の相違による差電流には応答しない程度に大きな値の第２の比率整定値に変更し、前記動作指令の終期に応答して前記第２の比率整定値から前記第１の比率整定値に戻して演算処理を再開する、
   ことを特徴とする請求項１に記載のＰＣＭ電流差動保護リレー。
9. 前記同期処理部は、伝送路切替による伝送遅延時間の変化によって生ずる時刻同期ずれ量に対する整定値が予め格納される整定値メモリを備えていることを特徴とする請求項２〜７のいずれか一つに記載のＰＣＭ電流差動保護リレー。

Images