JP2007068325A

JP2007068325A - 電流差動リレー装置

Info

Publication number: JP2007068325A
Application number: JP2005251100A
Authority: JP
Inventors: Kazuaki Kumagai; 和秋熊谷; Takashi Kikuchi; 孝菊地
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2005-08-31
Filing date: 2005-08-31
Publication date: 2007-03-15

Abstract

【課題】電流差動リレー相互のデータ伝送に係る上り／下り伝送遅延時間差を補正してサンプリング同期制御の精度を向上させる。
【解決手段】送電線の保護区間を画成する複数の端子にそれぞれ設けられた電流差動リレーを備え、各電流差動リレーは、自端子と相手端子における送電線の電流又は電圧のサンプリングデータの位相差を求め、求めた位相差に合わせてサンプリング電流を移相して、サンプリング電流の伝送遅延時間によるサンプリング同期誤差を補正する補正手段（制御１Ａ〜１Ｃ）とを有することを特徴とする。
【選択図】図２

Description

本発明は、電流差動リレー装置に係り、具体的には、複数の電流差動リレー間で相互に伝送路を介してサンプリングデータを伝送する際の伝送遅延時間差によるサンプリング同期誤差を補正する技術に関する。

例えば、ＰＣＭ電流差動リレー装置は、送電線の所定の保護区間を画成する複数の端子にそれぞれ電流差動リレーを設置し、各端子における送電線電流を検出し、ＰＣＭ信号に変換して相互に伝送し、自端子のＰＣＭ信号と相手端子のＰＣＭ信号とを比較し、許容値範囲内で一致していれば当該区間の送電線は正常であると判定する。一方、許容値を超えて不一致の場合は、当該区間の送電線事故であると判定し、当該区間の両端に設けられた遮断器を開放して、事故区間の送電線を切り離すようにしている。このようなＰＣＭ電流差動リレーは、各端子における送電線電流を、絶対時刻が一致した同期時刻にサンプリングすることが必要である。

例えば、特許文献１に記載されたＰＣＭ電流作動リレーにおいては、同期サンプリングのために、情報伝送装置を介して自端子の基準信号を相手端子に相互に伝達するとともに、その送信時刻を記憶しておく。次に、相手端子から送信された基準信号の受信時刻を計時し、自端子が基準信号を送信してから相手端子の基準信号を受信するまでの時間差を求める。そして、その時間差を相互に伝送し、その時間差を同一にするようにサンプリングクロックを調整して、サンプリング同期を図るようにしている。

特開平１１−４１７９０号公報

ところで、ＰＣＭ電流差動リレー装置は、一般に、専用の高速伝送路（例えば、伝送速度：５４ｋｂｐｓ／１．５Ｍｂｐｓ）を用いて、自端子の各相電流及び零相電流と相手端子の各相電流及び零相電流の差電流を相互に伝送することが行われている。

しかし、最近、情報伝送装置などの通信装置の設備投資の抑制などから、新規に信頼性の高い専用の光伝送路を構築することが困難な場合もあり、専用ではなく共用の一般的な低速伝送路（例えば、伝送容量：９.６ｋｂｐｓ）等の適用が検討されている。

一方、自端子から相手端子への伝送遅延時間（以下、上り伝送遅延時間という。）と、相手端子から自端子への伝送遅延時間（以下、下り伝送遅延時間という。）との差（以下、上り／下り伝送遅延時間差という。）が生ずることがある。このような、上り／下り伝送遅延時間差が所定値（例えば、±２０μｓ）を超えると、差電流が保護リレーの整定値を超えるおそれがあるから、サンプリング同期を補正する必要がある。

しかし、メタル通信線等の低速伝送路は、伝送速度が遅く、また伝送エラーが多いことから、サンプリング同期制御に時間がかかり過ぎて、保護リレーの不動作時間が増大して、系統事故を有効に保護ができないおそれがある。

本発明は、各端子相互のデータ伝送に係る上り／下り伝送遅延時間差を補正してサンプリング同期制御の精度を向上させることを課題とする。

上記の課題を解決するため、本発明は、送電線の保護区間を画成する複数の端子にそれぞれ設けられた電流差動リレーを備え、該各電流差動リレーは、前記送電線のサンプリング電流を伝送路を介して相互に伝送して差電流を求めて前記保護区間内の事故を検出する演算手段と、基準信号に基づいて自端子と相手端子のサンプリング同期を制御するサンプリング同期制御手段とを備えてなる電流差動リレー装置において、自端子と相手端子における前記送電線の電流又は電圧のサンプリングデータの位相差を求め、該求めた位相差に合わせて前記サンプリング電流を移相して、前記サンプリング電流の伝送遅延時間によるサンプリング同期誤差を補正する補正手段を設けたことを特徴とする。

すなわち、本発明は、保護区間を画成する複数の端子における系統の電流又は電圧の位相は同一であることに鑑みなされたものである。つまり、自端子と相手端子の電流又は電圧のサンプリングデータを比較し、それらに差があるときは、上り／下り伝送遅延時間に差があることになる。その上り／下り伝送遅延時間差はサンプリングデータの位相差として現れる。そこで、電流又は電圧のサンプリングデータの位相差を求め、その位相差を低減するように、自端子又は例えば相手端子のサンプリング電流（アナログに換算したデータ）を移相することにより、伝送遅延時間差によるサンプリング同期誤差を補正することができる。これにより、例えば、サンプリング同期誤差を、±２０μＳ以下に補正することができる。

ここで、上り／下り伝送遅延時間差は、伝送路及び通信モデムなどの通信設備が変わらない場合は変動しない。そこで、補正手段は、自端子と相手端子における送電線の電流又は電圧の位相差を予め求めて、サンプリング電流の移相量を記憶しておけば、電流又は電圧のサンプリングデータの位相差をその都度求める必要はない。

本発明によれば、低速伝送路等を適用した場合で伝送エラーが専用の光伝送路より多く、信頼性の低い伝送路の場合、あるいは伝送速度が遅いためにサンプリング誤差の補正が高速に実施できない通信設備を適用している場合、更に伝送設備や伝送路の性能上から上り／下り伝送遅延時間差が発生する場合でも精度良く同期制御が可能であり、保護区間の事故時に高速に精度良く保護可能である。

なお、本発明は、低速伝送路等を適用した場合に限らず、光伝送路等に適用した場合でも同様の効果を得ることができる。

本発明によれば、各端子相互のデータ伝送に係る上り／下り伝送遅延時間差を補正してサンプリング同期制御の精度を向上させることができる。

以下、本発明を実施形態に基づいて説明する。図１に、本発明の一実施形態のＰＣＭ電流差動リレー装置が適用された三相交流送電線を単線図で示す。図示のように、本実施形態は、３端子系統の送電線に本発明のＰＣＭ電流差動リレー装置を適用した例である。同図に示すように、３端子系統の送電線１１の各端子Ａ，Ｂ，Ｃは、それぞれ三相交流電源１２Ａ、１２Ｂ、１２Ｃに接続された電源端となっている。各端子Ａ，Ｂ，Ｃの送電線には、それぞれ遮断器１３Ａ，１３Ｂ，１３Ｃが設けられ、遮断器１３Ａ，１３Ｂ，１３Ｃが「入」の時に、電源系統に接続されることとなる。

また、遮断器１３Ａ，１３Ｂ，１３Ｃの電源側に、各端子Ａ，Ｂ，Ｃにおける送電線の電圧を検出する電圧変成器１４Ａ，１４Ｂ，１４Ｃと、送電線の電流を検出する変流器１５Ａ，１５Ｂ，１５Ｃが設けられ、これらにより検出された電圧及び電流はそれぞれ対応するＰＣＭ電流差動リレー装置１６Ａ，１６Ｂ，１６Ｃに入力されている。ＰＣＭ電流差動リレー装置１６Ａ，１６Ｂ，１６Ｃは、ＰＣＭ電流差動リレーと通信装置を備えて構成されている。ＰＣＭ電流差動リレー装置１６Ａの通信装置は、ＰＣＭ電流差動リレー装置１６Ｂの通信装置と伝送路１７を介して、またＰＣＭ電流差動リレー装置１６Ｃの通信装置と伝送路１８を介して接続されている。また、ＰＣＭ電流差動リレー装置１６Ｂの通信装置は、伝送路１９を介してＰＣＭ電流差動リレー装置１６Ｃの通信装置と接続されている。

また、ＰＣＭ電流差動リレー装置１６Ａ，１６Ｂ，１６Ｃは、図２に示すように、それぞれ、２つの制御１と１つの制御２のブロックを備えて構成されている。ＰＣＭ電流差動リレー装置１６Ａの制御１Ｂは、伝送路１７を介してＰＣＭ電流差動リレー装置１６Ｂの制御１Ａと接続され、A端子とB端子が同じくロックになるようにＴｍ＝Ｔｓ１の制御演算を実施している。ＰＣＭ電流差動リレー装置１６Ａの制御１Ｃは、伝送路１８を介してＰＣＭ電流差動リレー装置１６Ｃの制御１Ａと接続され、Ｔｍ＝Ｔｓ２の制御演算を実施している。ＰＣＭ電流差動リレー装置１６Ａの制御２は、制御１Ａ，１Ｂの演算結果に基づき、自装置のアナログ入力のサンプリングクロックを制御している。ＰＣＭ電流差動リレー装置１６Ｂの制御１Ｃは、伝送路１９を介してＰＣＭ電流差動リレー装置１６Ｃの制御１Ｂと接続されている。ここで、Ｔｍは、図２に示すように、代表端子（基準となる端子）であるＡ端子が基準信号を出力した後、相手端子からの基準信号を受信するタイミングまでの計測時間であり、Ｔｓ１、Ｔｓ２は、それぞれＢ端子、Ｃ端子が基準信号を出力した後、相手端子からの基準信号を受信するタイミングまでの計測時間である。したがって、Ｔｍ＝Ｔｓ１＝Ｔｓ２になるように各端子におけるサンプリングクロックを制御することによって、ＰＣＭ電流差動リレー装置１６Ａ、１６Ｂ、１６Ｃの全端におけるサンプリングを同期化することができる。

また、このようにしてサンプリング同期制御が確立された後、制御２のブロックは、それぞれ、対応する電圧変成器１４Ａ，１４Ｂ，１４Ｃから送電線の電圧を取り込み、送電線１１の事故が短絡事故か地絡事故かを判別するための電圧演算を実施するように構成されている。そして、送電線内部で故障が発生した場合、変流器１５Ａ，１５Ｂ，１５Ｃから電流を取り込み、各端子Ａ，Ｂ，Ｃに流れる電流ＩＡ、ＩＢ、ＩＣのベクトル和を算出し、そのベクトル和ＩＡ−ＩＢ−ＩＣ＝０でなければ、送電線１１の保護区間内における故障と判断して、遮断器１３Ａ，１３Ｂ，１３Ｃを「切」にして、送電線系統を保護するようになっている。

また、本実施形態では、ＰＣＭ電流差動リレー装置１６Ａ，１６Ｂ，１６Ｃに対して、図２に示すように、ＰＣＭ電流差動リレー装置１６Ａを代表端子とし、ＰＣＭ電流差動リレー装置１６Ｂ，１６Ｃとの間で、同時にサンプリング同期処理を実行するようにしている。すなわち、ＰＣＭ電流差動リレー装置１６Ａと１６Ｂ間で、Ｔｍ＝Ｔｓ１となるように、同時に、ＰＣＭ電流差動リレー装置１６Ａと１６Ｃ間で、Ｔｍ＝Ｔｓ２となるように、サンプリング同期処理を実行する。また、これと同時に、ＰＣＭ電流差動リレー装置１６Ｂ、１６Ｃは、ＰＣＭ電流差動リレー装置１６Ｂを代表端子とし、ＰＣＭ電流差動リレー装置１６Ｃとの間で、サンプリング同期処理を実行するようにしたことにある。すなわち、ＰＣＭ電流差動リレー装置１６Ｂと１６Ｃ間で、Ｔｓ１＝Ｔｓ２となるように、サンプリング同期処理を実行する。

このように、本実施形態によれば、各ＰＣＭ電流差動リレー装置に、相手端子の数よりも１つ少ない制御１のサンプリング同期制御回路を設けることにより、ＰＣＭ電流差動リレー装置１６Ａ，１６Ｂ，１６Ｃの３者間で、同時にサンプリング同期処理を実行することができる。その結果、伝送エラーがあっても高速で同期引込みをすることができ、伝送エラー復帰時の同期引込時間を最短とすることが可能であり、伝送エラーの発生の可能性が高い伝送路を適用しても差電流演算により送電線の事故を精度良く検出可能である。

ここで、上述のサンプリング同期処理は、自端子から相手端子への上り伝送遅延時間と、相手端子から自端子への下り伝送遅延時間が同等であることが条件である。しかしながら、各伝送路１７〜１９は、伝送路自体及び通信装置の構成に応じて、自端子から相手端子への上り伝送遅延時間と、相手端子から自端子への下り伝送遅延時間とに差が生ずることがある。この上り／下り伝送遅延時間（Ｔ_Ａ―Ｂ／Ｔ_Ｂ―Ａ、Ｔ_Ｂ―Ｃ／Ｔ_Ｃ―Ｂ、Ｔ_Ｃ―Ａ／Ｔ_Ａ―Ｃ）の差ΔＴは、上述したＴｍ＝Ｔｓ１＝Ｔｓ２を確立するサンプリング同期処理では排除することができない。つまり、計測したＴｍ、Ｔｓ１、Ｔｓ２の値に、上り／下り伝送遅延時間差ΔＴが含まれるため、Ｔｍ＝Ｔｓ１＝Ｔｓ２が成立しても、上り／下り伝送遅延時間差ΔＴだけサンプリング同期がずれることになる。

そこで、本実施形態では、制御１Ａ、制御１Ｂ、制御１Ｃに、上り／下り伝送遅延時間差ΔＴによるサンプリング同期誤差を補正する補正手段を設けたことを特徴とする。本実施形態の補正手段は、同一の送電線１１の各端子Ａ，Ｂ，Ｃにおける系統の電流（又は電圧）は、位相が同一であることに鑑み、自端子と相手端子の電流（又は電圧）のサンプリングデータを比較したときに、それらに差があるときは、上り／下り伝送遅延時間に差があることになる。この上り／下り伝送遅延時間差ΔＴは、図４に示すように、サンプリングデータの位相差として現れる。なお、図４では、電気角３０°毎にサンプリングしている例を示している。

すなわち、Ｔｍ＝Ｔｓ１の同期が成立してサンプリングしても、図４に示すように、Ａ端子とＢ端子で上り／下り伝送遅延時間差ΔＴがあると、送電線１１が健全であっても、電流ＩのＡ端子とＢ端子におけるサンプリングデータＩＡsin（ωｔ）、ＩＢsin（ωｔ）に差が生じ、非同期と同じ状態になる。図４において、位相差θは上り／下り伝送遅延時間差ΔＴにより生じたものである。したがって、送電線電流Ｉの零クロス点とサンプリング電流ＩＡsin（ωｔ）との位相差θ１と、零クロス点とサンプリング電流ＩＢsin（ωｔ）との位相差θ２を求めることにより、上り／下り伝送遅延時間差ΔＴにより生じた位相差θ（θ＝θ２−θ１）を求めることができる。つまり、上り／下り伝送遅延時間差ΔＴに起因する同期誤差は、健全時のＡ端子とＢ端子の代表電流の波形比較を実施することにより求めることができる。

そこで、制御１Ｂにおいて、サンプリング位相差θを求め、例えば、Ｂ端子の各サンプリングデータの位相を、アナログデータの位相に相当するθだけ移相することにより、上り／下り伝送遅延時間差ΔＴによるサンプリング同期誤差を精度良く補正することができる。なお、健全時に、一度、サンプリング位相差θを演算すれば、上り／下り伝送遅延時間差ΔＴは、電流差動リレー装置の電源を停止した場合、伝送路及び通信モデムなどの通信設備が変わらない場合など、再同期が必要な場合を除き固定された値である。したがって、例えば、Ａ端子のアナログデータを基準に補正演算を実施する場合、ＩＡｓｉｎ（θ１）＝ＩＢｓｉｎ（θ２−θ）にて補正することにより、Ａ端子のデータとＢ端子のデータが同期したサンプリングデータとして扱うことができる。つまり、制御１Ａ〜１Ｃの補正手段に、自端子と相手端子における送電線の電流Ｉ（又は電圧）のサンプリング位相差θを予め求めて、サンプリング電流の移相量を記憶しておけば、電流Ｉ（又は電圧）のサンプリングデータの位相差をその都度求める必要はない。

図５に、サンプリング同期処理、サンプリング同期補正処理及び電流差動リレーの処理手順をフローチャートにして示す。図示フローチャートは、ＰＣＭ電流差動リレー装置１６Ａの処理を示している。先ず、ステップＳ１にて、制御１Ｂは、図３に示したように、端子Ａと端子ＢのＰＣＭ電流差動リレー装置のサンプリング同期制御を実施する。つまり、Ｂ端子のＴｓ１を受信して、自端のＴｍがＴｓ１に一致するように同期制御を実施する。同時に、ステップＳ２にて、制御１Ｃは、端子Ａと端子ＣのＰＣＭ電流差動リレー装置のサンプリング同期制御を実施する。つまり、Ｃ端子のＴｓ２を受信して、自端のＴｍがＴｓ２に一致するように同期制御を実施する。次いで、ステップＳ３、Ｓ４で、制御したサンプリング同期が確立したかを、Ｔｍ、Ｔｓ１、Ｔｓ２の差が規定値以内であるか否かにより確認する。いずれも同期正常であれば、ステップＳ５、Ｓ６にて、上り／下り伝送遅延時間差ΔＴを補正するサンプリング同期の補正処理を行う。つまり、図４で説明したサンプリング位相差θに基づいて、対応するサンプリングデータの位相をシフトする補正処理を実施してＩＡ−ＩＢ＝０及びＩＡ−ＩＣ＝０であることを確認する。ステップＳ５、Ｓ６で上り／下り伝送遅延時間差ΔＴに起因する同期誤差が補正され、同期が正常であれば、制御２のブロックにより、８７リレーの演算を実施する（ステップＳ７）。次いで、ステップＳ８で、送電線１１内の事故か否かを判別し、送電線１１内の事故であればステップＳ９において、遮断器１３Ａに遮断指令を出力する。なお、他のＰＣＭ電流差動リレー装置１６Ｂ，１６Ｃにおいても、図５と同様の処理を実行する。

以上説明したように、本実施形態によれば、低速伝送路や高速伝送路（５４ｋｂｐｓ、１.５４４Ｍｂｐｓ）においても、高速でサンプリング同期の確立が可能となるとともに、上り／下り伝送遅延時間差ΔＴに起因する同期誤差を高速に補正できる。その結果、ＰＣＭ電流差動リレーの稼働率が向上し、保護リレーの信頼性が向上する。

また、上述した実施形態では、３端子系統にて説明したが、本発明はこれに限らず、４端子以上の送電線系統の電流差動リレー装置に適用できる。

また、電流又は電圧のサンプリング位相差θを、電流Ｉの零クロス点とＩＡsin（ωｔ）との位相差θ１と、零クロス点とＩＢsin（ωｔ）との位相差θ２の差により求める例を説明したが、これに限らず、母線電圧の零クロス点の位相差（時間差）から求めることができる。

以上説明したように、本実施形態によれば、低速伝送路など伝送エラー発生の可能性が高い伝送路においても、区間判定能力の高いＰＣＭ電流差動保護リレーが適用可能であり、その稼働率の向上に期待でき、安定した電力の供給が可能である。

本発明の一実施形態のＰＣＭ電流差動リレー装置が適用された三相交流送電線の系統構成を示す図である。本発明の一実施形態のＰＣＭ電流差動リレー装置の特徴部に係る機能ブロック構成を示す図である。サンプリング同期制御の考え方を説明する図である。上り／下り伝送遅延時間差ΔＴによるサンプリング同期誤差の補正を説明する図である。本発明の一実施形態のＰＣＭ電流差動リレー装置の処理手順を示すフローチャートである。

符号の説明

１１送電線
１２Ａ，１２Ｂ，１２Ｃ三相交流電源
１３Ａ，１３Ｂ，１３Ｃ遮断器
１４Ａ，１４Ｂ，１４Ｃ電圧変成器
１５Ａ，１５Ｂ，１５Ｃ変流器
１６Ａ，１６Ｂ，１６ＣＰＣＭ電流差動リレー装置
１７，１８，１９信号伝送路

Claims

送電線の保護区間を画成する複数の端子にそれぞれ設けられた電流差動リレーを備え、該各電流差動リレーは、前記送電線のサンプリング電流を伝送路を介して相互に伝送して差電流を求めて前記保護区間内の事故を検出する演算手段と、基準信号に基づいて自端子と相手端子のサンプリング同期を制御するサンプリング同期制御手段とを備えてなる電流差動リレー装置において、
自端子と相手端子における前記送電線の電流又は電圧のサンプリングデータの位相差を求め、該求めた位相差に合わせて前記サンプリング電流を移相して、前記サンプリング電流の伝送遅延時間によるサンプリング同期誤差を補正する補正手段を設けたことを特徴とする電流差動リレー装置。
前記補正手段は、自端子と相手端子における前記送電線の電流又は電圧の位相差を予め求めて、前記サンプリング電流の移相量を記憶してなることを特徴とする請求項1に記載の電流差動リレー装置。
前記伝送遅延時間によるサンプリング同期誤差は、自端子から相手端子への伝送遅延時間と、相手端子から自端子への伝送遅延時間の差により生ずることを特徴とする請求項1又は2に記載の電流差動リレー装置。
前記サンプリング同期誤差を、±２０μＳ以下に補正することを特徴とする請求項1乃至3のいずれかに記載の電流差動リレー装置。