JP2009175773A - Display apparatus, driving method thereof, and display controller device - Google Patents

Display apparatus, driving method thereof, and display controller device Download PDF

Info

Publication number
JP2009175773A
JP2009175773A JP2009117868A JP2009117868A JP2009175773A JP 2009175773 A JP2009175773 A JP 2009175773A JP 2009117868 A JP2009117868 A JP 2009117868A JP 2009117868 A JP2009117868 A JP 2009117868A JP 2009175773 A JP2009175773 A JP 2009175773A
Authority
JP
Japan
Prior art keywords
image data
input
line
display control
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009117868A
Other languages
Japanese (ja)
Other versions
JP4890588B2 (en
Inventor
Yasushi Shiraishi
泰 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2009117868A priority Critical patent/JP4890588B2/en
Publication of JP2009175773A publication Critical patent/JP2009175773A/en
Application granted granted Critical
Publication of JP4890588B2 publication Critical patent/JP4890588B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display apparatus which allows common use of a display controller for different resolutions so as to provide cost merit to reduce the cost of the display apparatus accordingly. <P>SOLUTION: A display controller for a high-resolution display apparatus comprises two controllers 1 each of which functions as a display controller for a low-resolution display apparatus independently. Two controllers 1M and 1S are connected to each other via a data bus 20. With respect to image data inputted pixel by pixel in one system, a one-line portion of image data is inputted to only the controller 1M being in charge of driving a screen 27L. Image data corresponding to a screen 27R is transferred to the controller 1S being in charge of driving the screen 27R, via the data bus 20 by the controller 1M. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、複数の信号線と複数の走査線との各交点に画素が設けられた表示装置及びその駆動方法並びに表示用制御素子に関するものである。   The present invention relates to a display device in which a pixel is provided at each intersection of a plurality of signal lines and a plurality of scanning lines, a driving method thereof, and a display control element.

近年、パーソナルコンピュータやテレビジョン(TV)等の表示画面を有する機器は、一般に薄型・軽量・低消費電力という特徴を持ち、液晶ディスプレイ(LCD)に代表されるフラットパネルディスプレイを広く利用している。中でも、アクティブマトリクスLCDの研究開発は、隣接画素間でクロストークのない良好な表示画像の得られることから盛んである。   In recent years, devices having display screens such as personal computers and televisions (TVs) are generally thin, lightweight, and have low power consumption, and flat panel displays typified by liquid crystal displays (LCDs) are widely used. . In particular, research and development of active matrix LCDs are active because good display images without crosstalk between adjacent pixels can be obtained.

一般的なアクティブマトリクスLCD211は、図6に示すように、複数の信号線SL(SL1…SLn)と複数の走査線GL(GL1…GLm)、及びこれら信号線SLと走査線GLとの各交点に設けられると共にアレイ状に配列された複数の画素216…を有する表示パネル212と、複数の信号線SLを駆動する信号線駆動回路214と、複数の走査線GLを駆動する走査線駆動回路213とを備えている。   As shown in FIG. 6, a general active matrix LCD 211 includes a plurality of signal lines SL (SL1... SLn), a plurality of scanning lines GL (GL1... GLm), and intersections of these signal lines SL and scanning lines GL. , A display panel 212 having a plurality of pixels 216 arranged in an array, a signal line driving circuit 214 for driving a plurality of signal lines SL, and a scanning line driving circuit 213 for driving a plurality of scanning lines GL. And.

上記信号線駆動回路214は、外部から順次供給される画像データDTを1水平走査期間毎にパラレル形式に変換し、これにより得られる1水平画素アレイ分の画像データをそれぞれアナログ電圧に変換してそれぞれの信号線SLに供給する。走査線駆動回路213は、1垂直期間に複数の走査線GLが1本ずつ或いは複数本ずつ順次選択されるように選択信号電圧を供給する。   The signal line driving circuit 214 converts the image data DT sequentially supplied from the outside into a parallel format every horizontal scanning period, and converts the obtained image data for one horizontal pixel array into an analog voltage. This is supplied to each signal line SL. The scanning line driving circuit 213 supplies a selection signal voltage so that a plurality of scanning lines GL are sequentially selected one by one or a plurality of scanning lines in one vertical period.

上記画像データDTは、本発明の説明図である図2を参照して説明すると、外部のチューナ50やDVD装置51、VTR装置52等から、NTSC等の映像信号の形で供給され、ビデオソース53にて、画像データDTと、クロック信号CLK及び同期信号SYCN等からなる表示制御信号とに変換された後、図6に示す表示用制御装置215を経て、アクティブマトリクスLCD211の信号線駆動回路214に供給される。   The image data DT is supplied in the form of a video signal such as NTSC from an external tuner 50, DVD device 51, VTR device 52, etc., as described with reference to FIG. 53, after being converted into image data DT and a display control signal made up of a clock signal CLK, a synchronization signal SYCN, etc., the signal line drive circuit 214 of the active matrix LCD 211 passes through the display control device 215 shown in FIG. To be supplied.

表示用制御装置215は、上記信号線駆動回路214及び走査線駆動回路213を制御するものである。表示用制御装置215は、信号線駆動回路214に対しては、画像データDT、ソース同期信号SSP、及びソースクロック信号SCKを供給し、走査線駆動回路213に対しては、ゲート同期信号GSP、及びゲートクロック信号GCKを供給する。そして、通常、表示用制御装置215には、画像データDTのフォーマットを入力用から出力用に変換するために、数本のラインメモリが内蔵されている。   The display control device 215 controls the signal line driving circuit 214 and the scanning line driving circuit 213. The display control device 215 supplies the image data DT, the source synchronization signal SSP, and the source clock signal SCK to the signal line driver circuit 214, and the gate synchronization signal GSP, to the scanning line driver circuit 213. And a gate clock signal GCK. In general, the display control device 215 incorporates several line memories in order to convert the format of the image data DT from input to output.

ところで、従来、このような表示用制御装置は、アクティブマトリクスLCD等のディスプレイの解像度に合わせて個別に開発されている。その主な理由は、解像度に応じて内蔵するラインメモリのメモリ容量が異なることにある。   By the way, conventionally, such a display control device has been developed individually in accordance with the resolution of a display such as an active matrix LCD. The main reason is that the memory capacity of the built-in line memory differs depending on the resolution.

具体例を挙げて説明すると、XGA(1024×768)用の表示用制御装置の場合、ラインメモリは1024wordで構成できる。これに対し、HDTV(1920×1080)用の表示用制御装置では、1920word必要であり、倍近い差がある。表示用制御装置はLSIにて構成されるが、ラインメモリは、該LSIの回路規模において占める割合が大きく、LSIのコスト(チップサイズ)は、内蔵するラインメモリのメモリ容量に応じて決定される。   To explain with a specific example, in the case of a display control device for XGA (1024 × 768), the line memory can be composed of 1024 words. On the other hand, a display control device for HDTV (1920 × 1080) requires 1920 words, and there is a difference that is nearly double. Although the display control device is composed of an LSI, the line memory occupies a large proportion in the circuit scale of the LSI, and the cost (chip size) of the LSI is determined according to the memory capacity of the built-in line memory. .

したがって、解像度が大きく異なる表示用制御装置を集約(最大解像度に統一)しても、最大解像度に合わせてメモリ容量が決まるために共通化によるコストメリットを見い出すことができず、統一化されずに解像度毎に開発されているのが現状である。   Therefore, even if the display control devices with greatly different resolutions are consolidated (unified to the maximum resolution), the memory capacity is determined according to the maximum resolution, so it is not possible to find the cost merit by sharing and not to be unified. It is currently being developed for each resolution.

一方、特許文献1には、各水平画素アレイをN(Nは2以上の整数)個の画素ブロックに分割して駆動するブロック駆動技術において、高解像度表示の2画素入力、2画素出力の場合に、画面を隣接した2個のソースドライバ単位で駆動して、ラインメモリのメモリ量を減らす方法が開示されている。高解像度表示用の表示用制御装置にこの方法を採用すると、必要なラインメモリのメモリ量を減らすことが可能となるので、低解像度表示用の表示用制御装置との統合化も可能である。   On the other hand, in Patent Document 1, in a block driving technique in which each horizontal pixel array is divided into N (N is an integer of 2 or more) pixel blocks and driven, in the case of 2-pixel input and 2-pixel output for high resolution display In addition, a method of reducing the amount of line memory by driving a screen in units of two adjacent source drivers is disclosed. By adopting this method for a display control device for high resolution display, it is possible to reduce the memory capacity of the required line memory, so that integration with a display control device for low resolution display is also possible.

しかしながら、特許文献1に開示された技術は、隣接するソースドライバにデータバスを接続する構成であるので、ソースドライバが形成されるソース基板が1枚の場合に限られてしまい、例えば、特許文献2等に記載されている、表示パネル自体が大きくてソース基板が複数枚に分割される構成(参照)には採用することができない。   However, since the technique disclosed in Patent Document 1 is configured to connect a data bus to an adjacent source driver, the technique is limited to a case where there is only one source substrate on which the source driver is formed. 2 or the like, it cannot be adopted in the configuration (reference) in which the display panel itself is large and the source substrate is divided into a plurality of pieces.

ここで、図7〜10を用いて、複数のソース基板を有する表示パネルを搭載した従来のディスプレイ(アクティブマトリクスLCD)について説明する。なお、走査線駆動回路については、便宜上、図面における記載並びに説明を省略する。   Here, a conventional display (active matrix LCD) equipped with a display panel having a plurality of source substrates will be described with reference to FIGS. Note that description and description of the scanning line driving circuit are omitted in the drawings for the sake of convenience.

図7は、XGAパネル116を用いたディスプレイであり、XGAパネル116と、信号線駆動回路114と、表示用制御装置110とを備えている。信号線駆動回路114は、XGAパネル116の複数の信号線(図示せず)を駆動するものであり、左画面と右画面とで、それぞれ別のソース基板115L・115Rを備えている。ソース基板115Lには、4つのソースドライバSD1〜SD4が形成され、ソース基板115Rには、4つのソースドライバSD5〜SD8が形成されている。   FIG. 7 shows a display using the XGA panel 116, and includes an XGA panel 116, a signal line driver circuit 114, and a display control device 110. The signal line driving circuit 114 drives a plurality of signal lines (not shown) of the XGA panel 116, and includes separate source substrates 115L and 115R for the left screen and the right screen, respectively. Four source drivers SD1 to SD4 are formed on the source substrate 115L, and four source drivers SD5 to SD8 are formed on the source substrate 115R.

表示用制御装置110は、入力1系統、出力2系統に構成されており、XGAパネル116の画面左端の画像データから順次入力される一方、左画面117Lの画像データと右画面117Rの画像データとが同時に出力される。この出力画像データの並び替えを行うために、表示用制御装置110には、2ライン分の第1,第2のラインメモリ112・113が搭載されている。これら第1,第2のラインメモリ112・113は、XGAに対応した1024ワードのラインメモリである。また、図示してはいないが、表示用制御装置110には制御部が搭載されており、表示用制御装置110における各部の動作は、該制御部にて制御される。   The display control device 110 is configured with one input system and two output systems. The display control apparatus 110 sequentially inputs image data from the left end of the screen of the XGA panel 116, while image data of the left screen 117L and image data of the right screen 117R. Are output at the same time. In order to rearrange the output image data, the display control device 110 is equipped with first and second line memories 112 and 113 for two lines. These first and second line memories 112 and 113 are 1024 word line memories corresponding to XGA. Although not shown, the display control device 110 includes a control unit, and the operation of each unit in the display control device 110 is controlled by the control unit.

図8は、XGAパネル116を用いたディスプレイのタイミングチャートである。表示用制御装置110において、入力部111を経由して入力された画像データ(図中、IN_DT)DT1,DT2,DT3,…,DT1024は、クロック信号CLKのタイミングで、画像データDT1から順次、第1ラインメモリ112へその左端より格納される。これと同時に、第2ラインメモリ113に既に格納されている1ライン前の画像データ(図中、O_DT_L、O_DE_R)DT1,DT2,DT3,…,DT1024が、画面左端と、画面中央とを開始点として同時に左側より順次読み出されていく。なお、図中DEにて示す信号は1ライン分の有効データ期間を示すディスプレイイネーブル信号である。ディスプレイイネーブル信号DEもクロック信号CLKも、入力部111を経由して画像データDTと一緒に入力される。   FIG. 8 is a timing chart of a display using the XGA panel 116. In the display control device 110, image data (IN_DT in the figure) DT1, DT2, DT3,..., DT1024 input via the input unit 111 are sequentially added from the image data DT1 at the timing of the clock signal CLK. It is stored in the 1-line memory 112 from the left end. At the same time, the image data of the previous line already stored in the second line memory 113 (O_DT_L, O_DE_R in the figure) DT1, DT2, DT3,..., DT1024 start from the left end of the screen and the center of the screen. Are simultaneously read from the left side. A signal indicated by DE in the figure is a display enable signal indicating an effective data period for one line. Both the display enable signal DE and the clock signal CLK are input together with the image data DT via the input unit 111.

画面左端の画像データDT1は、左画面117Lに書き込むべき最初の画像データである。該画面左端の画像データDT1を先頭に順次読み出された画像データDT1,DT2,DT3,…,DT512は、左画面117Lを駆動する4つのソースドライバSD1〜SD4に、左端のソースドライバSD1から順に入力される。   The image data DT1 at the left end of the screen is the first image data to be written on the left screen 117L. The image data DT1, DT2, DT3,..., DT512 sequentially read starting from the image data DT1 at the left end of the screen are sequentially supplied from the source driver SD1 at the left end to the four source drivers SD1 to SD4 that drive the left screen 117L. Entered.

一方、画面中央の画像データDT513は、右画面117Rに書き込むべき最初の画像データである。該画面中央の画像データDT513を先頭に順次読み出された画像データDT513,DT514,DT515,…,DT1024は、右画面117Rを駆動する4つのソースドライバSD5〜SD8に、左端のソースドライバSD5から順に入力される。   On the other hand, the image data DT513 at the center of the screen is the first image data to be written on the right screen 117R. The image data DT513, DT514, DT515,..., DT1024 sequentially read starting from the image data DT513 at the center of the screen are sequentially transferred from the leftmost source driver SD5 to the four source drivers SD5 to SD8 that drive the right screen 117R. Entered.

このときの出力周波数は入力周波数の半分である。したがって、1ライン分の画像データDT1,DT2,DT3,…,DT1024を、例えば第1ラインメモリ112へ格納し終えたとき、他方の第2ラインメモリ113は空となっており、次の1ライン分の画像データDT1,DT2,DT3,…,DT1024は、この空の第2ラインメモリ113に順次同様に格納されていく。そして、これと同時に、第1ラインメモリ112から上記と同様に、画像データDT1,DT2,DT3,…,DT512と、画像データDT513,DT514,DT515,…,DT1024とが、2系統で読み出されていく。   The output frequency at this time is half of the input frequency. Therefore, when the image data DT1, DT2, DT3,..., DT1024 for one line has been stored in the first line memory 112, for example, the other second line memory 113 is empty and the next one line is stored. The image data DT1, DT2, DT3,..., DT1024 are sequentially stored in the empty second line memory 113 in the same manner. At the same time, the image data DT1, DT2, DT3,..., DT512 and the image data DT513, DT514, DT515,. To go.

このようにして、順次ライン毎に、第1ラインメモリ112と第2ラインメモリ113とで、画像データの書き込みと読み出しとが交替に行われる。   In this manner, writing and reading of image data are alternately performed in the first line memory 112 and the second line memory 113 for each line.

図9は、HDTVパネル126を用いたディスプレイであり、HDTVパネル126と、信号線駆動回路124と、表示用制御装置120とを備えている。信号線駆動回路124は、HDTVパネル126の複数の信号線(図示せず)を駆動するものであり、左画面と右画面とで、それぞれ別のソース基板125L・125Rを備えている。ソース基板125Lには、7つのソースドライバSD1〜SD7が形成され、ソース基板125Rには、7つのソースドライバSD8〜SD14が形成されている。   FIG. 9 shows a display using the HDTV panel 126, which includes the HDTV panel 126, a signal line driving circuit 124, and a display control device 120. The signal line driving circuit 124 drives a plurality of signal lines (not shown) of the HDTV panel 126, and includes separate source substrates 125L and 125R for the left screen and the right screen, respectively. Seven source drivers SD1 to SD7 are formed on the source substrate 125L, and seven source drivers SD8 to SD14 are formed on the source substrate 125R.

表示用制御装置120は、入力2系統、出力2系統に構成されており、HDTVパネル126の画面の左端から奇数画素の画像データ(以下、奇数画像データ)と、偶数画素の画像データ(以下、偶数画像データ)とが同時に入力される一方、左画面127Lの画像データと右画面127Rの画像データとが同時に出力される。この場合も、出力画像データの並び替えを行うために、2ライン分の第1,第2のラインメモリ122・123が搭載されている。これら第1,第2のラインメモリ122・123は、HDTVに対応した1920ワードのラインメモリである。但し、HDTVの場合、奇数画像データと偶数画像データとが同時に入力されるため、第1,第2のラインメモリ122・123は共に、独立して制御可能なメモリ領域として、奇数用メモリと偶数用メモリとの960ワードの2メモリ構成となっている。   The display control device 120 is configured with two inputs and two outputs. From the left end of the screen of the HDTV panel 126, image data of odd pixels (hereinafter referred to as odd image data) and image data of even pixels (hereinafter referred to as (Even-numbered image data) is input at the same time, while image data on the left screen 127L and image data on the right screen 127R are output simultaneously. Also in this case, the first and second line memories 122 and 123 for two lines are mounted in order to rearrange the output image data. These first and second line memories 122 and 123 are 1920 word line memories corresponding to HDTV. However, in the case of HDTV, since odd-numbered image data and even-numbered image data are input simultaneously, the first and second line memories 122 and 123 are both independently controlled memory areas and odd-numbered memories and even-numbered memories. It has a two-memory configuration of 960 words with a general memory.

図10は、HDTVパネル126を用いたディスプレイのタイミングチャートである。表示用制御装置120において、入力部121を経由して、同時入力された奇数画像データ(図中、IN_DT_O)DT1,DT3,DT5,…,DT1919と偶数画像データ(図中、IN_DT_E)DT2,DT4,DT6,…,DT1920とは、クロック信号CLKのタイミングで、画像データDT1・DT2、DT3・DT4というように、順次、第1ラインメモリ122の対応する奇数用メモリと偶数用メモリとに左端より格納される。これと同時に、第2ラインメモリ123に既に格納されている1ライン前の画像データ(図中、O_DT_L、O_DE_R)DT1,DT2,DT3,…,DT1920が、画面左端と、画面中央とを開始点として同時に左側より順次読み出されていく。   FIG. 10 is a timing chart of a display using the HDTV panel 126. In the display control device 120, the odd-numbered image data (IN_DT_O in the figure) DT1, DT3, DT5,... DT1919 and the even-numbered image data (IN_DT_E in the figure) DT2, DT4 that are simultaneously input via the input unit 121. , DT6,..., DT1920 at the timing of the clock signal CLK, sequentially from the left end to the corresponding odd-numbered memory and even-numbered memory of the first line memory 122, such as image data DT1, DT2, DT3, DT4. Stored. At the same time, the image data of the previous line already stored in the second line memory 123 (O_DT_L, O_DE_R in the figure) DT1, DT2, DT3,..., DT1920 start from the left end of the screen and the center of the screen. Are simultaneously read from the left side.

画面左端の画像データDT1は、左画面127Lに書き込むべき最初の画像データである。画像データの読み出しは、奇数用メモリと偶数用メモリとから交互に行われる。画面左端の画像データDT1を先頭に順次読み出された画像データDT1,DT2,DT3,…,DT960は、左画面127Lを駆動する7つのソースドライバSD1〜SD7に、左端のソースドライバSD1から順に入力される。   The image data DT1 at the left end of the screen is the first image data to be written on the left screen 127L. Image data is read alternately from the odd-numbered memory and the even-numbered memory. The image data DT1, DT2, DT3,..., DT960 sequentially read starting from the image data DT1 at the left end of the screen are sequentially input from the source driver SD1 at the left end to the seven source drivers SD1 to SD7 that drive the left screen 127L. Is done.

一方、画面中央の画像データDT961は、右画面127Rに書き込むべき最初の画像データである。画面中央の画像データDT961を先頭に順次読み出された画像データDT961,DT962,DT963,…,DT1920は、右画面127Rを駆動する7つのソースドライバSD8〜SD14に、左端のソースドライバSD8から順に入力される。   On the other hand, the image data DT961 at the center of the screen is the first image data to be written on the right screen 127R. The image data DT961, DT962, DT963,..., DT1920 sequentially read starting from the image data DT961 at the center of the screen are sequentially input from the leftmost source driver SD8 to the seven source drivers SD8 to SD14 that drive the right screen 127R. Is done.

このときの出力周波数も入力周波数の半分であり、1ライン分の画像データDT1,DT2,DT3,…,DT1920を、第1ラインメモリ122へ格納し終えたとき、第2ラインメモリ123は空となっており、次の1ライン分の画像データDT1,DT2,DT3,…,DT1920は、この空の第2ラインメモリ123に順次同様に格納していく。そして、これと同時に、第1ラインメモリ122から上記と同様に、画像データDT1,DT2,DT3,…,DT960と、画像データDT961,DT962,DT963,…,DT1920とが、2系統で読み出されていく。   The output frequency at this time is also half of the input frequency. When the image data DT1, DT2, DT3,..., DT1920 for one line have been stored in the first line memory 122, the second line memory 123 is empty. The image data DT 1, DT 2, DT 3,..., DT 1920 for the next line are sequentially stored in the empty second line memory 123 in the same manner. At the same time, the image data DT1, DT2, DT3,..., DT960, and the image data DT961, DT962, DT963,. To go.

このようにして、XGAの場合と同様に、図示しない制御部にて、順次ライン毎に、第1ラインメモリ122と第2ラインメモリ123とで書き込みと読み出しとを交代させながらデータ変換処理を行っていく。   In this way, as in the case of XGA, the control unit (not shown) performs data conversion processing while alternately switching writing and reading between the first line memory 122 and the second line memory 123 for each line. To go.

特開平8−211846号公報(平成8年8月20日公開)JP-A-8-211846 (published on August 20, 1996) 特開平10−105131号公報(平成10年4月24日公開)JP 10-105131 A (published April 24, 1998)

しかしながら、表示用制御装置を解像度毎に開発することは、開発パワーと開発コストの増大を招来すると共に、部品種類の増加による個数の分散、管理コストの増大等も招来し、低コスト化の障害となる。そのため、解像度毎に開発するのではなく、表示用制御装置を統一化したいといった要望が依然としてある。   However, the development of display control devices for each resolution leads to an increase in development power and development cost, as well as an increase in the number of parts and an increase in management costs. It becomes. Therefore, there is still a demand to unify the display control device instead of developing for each resolution.

表示用制御装置を統一化する一手法として、図11に示すように、低解像度のXGAパネル116に、高解像度の表示用制御装置(HDTV用)120を採用することが考えられる。しかしながら、既に述べたように、高価な高解像度用の表示用制御装置を低解像のディスプレイに採用することによる統一化は、統一化によるコストメリットが出ない。   As a technique for unifying the display control device, as shown in FIG. 11, a high-resolution display control device (for HDTV) 120 may be adopted for the low-resolution XGA panel 116. However, as already described, the unification by adopting an expensive high-resolution display control device for a low-resolution display does not bring about the cost merit of unification.

また、一見、上記とは反対に、図12に示すように、高解像度のHDTVパネル126に、低解像度の表示用制御装置(XGA用)110を2個使用することで、統一化が可能なように思える。しかしながら、これは実現できない。つまり、低解像度の表示用制御装置110・110にはそれぞれ、奇数画像データ或いは偶数画像データの何れか一方しか入力できないのに対して、出力は各画面(左画面、右画面)の奇数画像データと偶数画像データとの両方を出力しなければならない。しかしながら、各表示用制御装置110・110は互いに独立していて相互にデータを交換する機構を有していないため、所望の出力画像データに変換することができない。   On the other hand, contrary to the above, as shown in FIG. 12, it is possible to unify by using two low-resolution display control devices (for XGA) 110 on the high-resolution HDTV panel 126. Seems like. However, this is not feasible. That is, only either odd-numbered image data or even-numbered image data can be input to the low-resolution display control devices 110 and 110, whereas the output is odd-numbered image data of each screen (left screen, right screen). And even image data must be output. However, since the display control devices 110 and 110 are independent from each other and do not have a mechanism for exchanging data with each other, they cannot be converted into desired output image data.

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、異なる解像度間での表示用制御装置の統一化をコストメリットが出る形で図ることが可能で、ひいては表示装置の低価格化を実現し得る表示装置及びその駆動方法、並びに表示用制御素子を提供することにある。   The present invention has been made in view of the above-described problems, and the object of the present invention is to make it possible to unify display control devices between different resolutions in a cost-effective manner. It is an object of the present invention to provide a display device, a driving method thereof, and a display control element that can realize a reduction in price.

本発明の表示装置の駆動方法は、上記課題を解決するために、1画素ずつ1系統で入力される入力画像データを、表示用制御装置にて画面水平方向にN(Nは2以上の整数)分割された各画面の出力画像データにそれぞれ変換してN×k(kは1以上の整数)系統で表示駆動部に出力する表示装置の駆動方法であって、表示用制御装置として互いにデータバスを介して接続されたN個の制御回路を用い、これらのうちの1つの制御回路にのみ上記入力画像データを入力させ、上記入力画像データが入力される制御回路では、駆動を担う対応画面の画像データを内蔵のラインメモリに格納して出力画像データに変換する一方、対応画面以外の画像データについては上記データバスを介して駆動を担う所定の制御回路へと転送し、上記入力画像データが入力される制御回路以外の制御回路では、上記データバスを介して転送されてくる対応画面の画像データを内蔵のラインメモリに格納して出力画像データに変換することを特徴としている。上記各制御回路は、同一半導体チップよりなることが好ましい。   In order to solve the above-described problem, the display device driving method of the present invention is configured such that input image data input by one system pixel by pixel is N (N is an integer of 2 or more) in the horizontal direction of the screen by the display control device. ) A driving method of a display device that converts the output image data of each divided screen and outputs the data to the display driving unit in an N × k (k is an integer of 1 or more) system. Using the N control circuits connected via the bus, the input image data is input only to one of these control circuits, and the control circuit that is driven by the control circuit to which the input image data is input Is stored in a built-in line memory and converted to output image data. On the other hand, image data other than the corresponding screen is transferred to a predetermined control circuit in charge of driving via the data bus, and the input image data is transferred. The control circuit other than the control circuit which data is input, and characterized by converting the output image data stores the image data of the corresponding screen which is transferred through the data bus to the internal line memory. Each of the control circuits is preferably made of the same semiconductor chip.

これによれば、1画素ずつ1系統で入力される画像データを、画面水平方向にN分割された各画面の画像データにそれぞれ変換してN×k系統で表示駆動部に出力する表示用制御装置が、N個の制御回路からなり、各制御回路にそれぞれ入力される画像データを各制御回路間で相互交換することにより、各制御回路は、駆動を担う対応画面の駆動表示部へと必要な画像データを供給することが可能となる。   According to this, the display control which converts the image data inputted by one system pixel by pixel into the image data of each screen divided into N in the horizontal direction of the screen and outputs it to the display drive unit by N × k system. The device is composed of N control circuits, and each control circuit is required to drive display units of corresponding screens that are responsible for driving by mutually exchanging image data input to each control circuit between the control circuits. Image data can be supplied.

このような駆動方法では、各制御回路に内蔵されるラインメモリのメモリ容量は、表示用制御装置を1つの制御回路にて構成した場合に必要とされるメモリ容量の1/Nとすることができる。   In such a driving method, the memory capacity of the line memory incorporated in each control circuit is set to 1 / N of the memory capacity required when the display control device is configured by one control circuit. it can.

したがって、上述したように、HDTV(1920×1080)用の表示用制御装置では、内蔵するラインメモリのメモリ容量として、XGA(1024×768)用の表示用制御装置の倍ほど必要であるが、このような駆動方法とすることで、1制御回路を構成するLSI等の表示用制御素子を、1つで低解像度のXGA用の表示用制御装置として機能する構成とし、高解像度のHDTV用の表示用制御装置は、これを2個用いて構成することが可能となる。   Therefore, as described above, in the display control device for HDTV (1920 × 1080), the memory capacity of the built-in line memory needs to be about double that of the display control device for XGA (1024 × 768). By adopting such a driving method, a single display control element such as an LSI constituting one control circuit functions as a display control device for low-resolution XGA, and a high-resolution HDTV The display control device can be configured by using two of them.

つまり、上記駆動方法とすることで、低解像度の表示用制御装置を構成する表示用制御素子と共用でき、異なる解像度間での表示用制御装置の統一化をコストメリットが出るような形で図ることが可能となり、ひいては表示装置の低価格化を実現することが可能となる。   In other words, by using the above driving method, it can be shared with the display control element constituting the low-resolution display control device, and the display control device between different resolutions is unified in a cost-effective manner. As a result, the price of the display device can be reduced.

しかも、この場合、N画素毎に入力されるN系統で画像データが入力される構成に比して、入力周波数はN倍になるものの、入力が1系統となることによって、インターフェースコネクタのピン数及び接続ケーブルの本数がN画素毎の入力の1/Nになるので、コストダウンが図れるといいたメリットを有する。   Moreover, in this case, although the input frequency is N times that of the configuration in which image data is input in N systems that are input every N pixels, the number of pins of the interface connector is reduced by the fact that the input is one system. In addition, since the number of connection cables is 1 / N of the input for every N pixels, there is an advantage that the cost can be reduced.

本発明の表示装置は、上記課題を解決するために、1画素ずつ1系統で入力される入力画像データが、表示用制御装置にて画面水平方向にN(Nは2以上の整数)分割された各画面の出力画像データにそれぞれ変換されてN×k(kは1以上の整数)系統で表示駆動部に供給される表示装置において、表示用制御装置が、互いにデータバスを介して接続されたN個の制御回路を備え、これらのうちの1つの制御回路にのみ上記入力画像データが入力され、上記入力画像データが入力される制御回路では、駆動を担う対応画面の画像データを内蔵のラインメモリに格納し、出力画像データに変換する一方、対応画面以外の画像データについては上記データバスを介して駆動を担う所定の制御回路へと転送し、上記入力画像データが入力される制御回路以外の制御回路では、上記データバスを介して転送されてくる対応画面の画像データを内蔵のラインメモリに格納し、出力画像データに変換することを特徴としている。   In the display device of the present invention, in order to solve the above-described problem, input image data input by one system pixel by pixel is divided into N (N is an integer of 2 or more) in the horizontal direction of the screen by the display control device. In a display device that is converted into output image data of each screen and supplied to the display drive unit in an N × k (k is an integer of 1 or more) system, display control devices are connected to each other via a data bus. N control circuits are provided, and the input image data is input to only one of these control circuits, and the control circuit to which the input image data is input includes the image data of the corresponding screen responsible for driving. The data is stored in a line memory and converted into output image data. On the other hand, image data other than the corresponding screen is transferred to a predetermined control circuit in charge of driving via the data bus, and the input image data is input. The control circuits other than the circuit, is characterized in that storing the image data of the corresponding screen which is transferred through the data bus to the internal line memory into an output image data.

既に表示装置の駆動方法として説明したように、このような表示装置の構成とすることで、低解像度の表示用制御装置を構成する表示用制御素子と共用でき、異なる解像度間での表示用制御装置の統一化をコストメリットが出るような形で図ることが可能となり、ひいては表示装置の低価格化を実現することが可能となる。   As already described as a driving method of a display device, by adopting such a display device configuration, it can be shared with a display control element constituting a low-resolution display control device, and control for display between different resolutions. It is possible to unify the devices in a form that provides cost merit, and consequently, it is possible to reduce the price of the display device.

本発明の表示装置は、さらに、上記N個の制御回路のうちの1つの制御回路が、他の制御回路の駆動を制御する構成とすることもできる。   The display device of the present invention may be configured such that one control circuit among the N control circuits controls driving of another control circuit.

上述したように、各制御回路にはそれぞれ対応する系統の画像データが入力され、画像データと共にクロック等の制御信号も併せて入力されるので、各制御回路は、各々の対応画面がN分割されたうちのどの画面であるかを認識し、対応画面の画像データのみ自身のラインメモリへと格納し、非対応画面の画像データは他の制御回路へと転送することで、それぞれ独立して駆動し得るはずである。しかしながら、実際には、データ転送経路の長さの関係や、各制御回路を構成する表示用制御素子の製造ばらつきによって各表示制御信号のクロック信号が同期せず、データのサンプリングミス等の不具合を起こす可能性がある。   As described above, image data of a corresponding system is input to each control circuit, and a control signal such as a clock is input together with the image data, so that each control screen has its corresponding screen divided into N parts. It recognizes which screen it is, stores only the image data of the corresponding screen in its own line memory, and transfers the image data of the non-compatible screen to another control circuit, so that each is driven independently It should be possible. However, in reality, the clock signal of each display control signal does not synchronize due to the relationship between the length of the data transfer path and the manufacturing variation of the display control elements constituting each control circuit. There is a possibility of waking up.

これに対し、このように上記N個の制御回路のうちの1つの制御回路が、他の制御回路の駆動を制御する構成とすることで、N個の制御回路でデータを相互交換しながら1ラインの表示を行う構成としても、データ転送経路の長さの関係や、各制御回路を構成する表示用制御素子の製造ばらつきに起因する不具合の招来を回避することができる。   On the other hand, by adopting a configuration in which one of the N control circuits controls the driving of the other control circuits in this way, the N control circuits exchange data with each other. Even in the configuration for displaying lines, it is possible to avoid the occurrence of problems due to the relationship between the lengths of the data transfer paths and the manufacturing variations of the display control elements constituting each control circuit.

本発明の表示装置は、上記各制御回路は、画像データを他の制御回路へと転送する際、上記データバスを介して当該画像データと一緒に入力されたクロック信号、を含む表示制御信号も転送するようになっていることを特徴とすることもできる。   In the display device of the present invention, each control circuit also includes a display control signal including a clock signal input together with the image data via the data bus when transferring the image data to another control circuit. It can also be characterized by being transferred.

上述したように、各制御回路にはそれぞれ対応する系統の画像データが入力され、画像データと共にクロック信号等を含む表示制御信号も併せて入力されるので、各制御回路は、転送されてきた画像データを、自身に直接入力された表示制御信号のクロック信号に同期させてラインメモリに格納する構成とすることもできる。しかしながら、実際には、上述したように、データ転送経路の長さの関係や、各制御回路を構成する表示用制御素子の製造ばらつきによって、転送されてきた画像データを、直接入力された表示制御信号のクロック信号に同期させて格納した場合、不具合を起こす可能性がある。   As described above, image data of a corresponding system is input to each control circuit, and a display control signal including a clock signal and the like is also input together with the image data. The data may be stored in the line memory in synchronization with the clock signal of the display control signal input directly to the data. However, in practice, as described above, the transferred image data is directly input to the display control due to the relationship between the length of the data transfer path and the manufacturing variation of the display control elements constituting each control circuit. If stored in synchronism with the clock signal, there is a possibility of malfunction.

これに対し、上記のように、画像データを他の制御回路へと転送する際に、一緒に入力されたクロック信号を含む表示制御信号も併せて転送する構成とすることで、N個の制御回路でデータを相互交換しながら1ラインの表示を行う構成としても、データ転送経路の長さの関係や、各制御回路を構成する表示用制御素子の製造ばらつきに起因する不具合の招来を回避することができる。   On the other hand, as described above, when image data is transferred to another control circuit, the display control signal including the clock signal input together is also transferred, so that N controls Even in a configuration in which one line is displayed while exchanging data with each other in a circuit, it is possible to avoid the occurrence of defects due to the relationship between the length of the data transfer path and the manufacturing variation of the display control elements constituting each control circuit. be able to.

また、本発明の表示装置は、上記課題を解決するために、上記データバスがデータを双方向に送信可能な双方向データバスであり、上記各制御回路における上記内蔵のラインメモリは、独立して制御可能なメモリ領域に分割されており、制御回路に直接入力される画像データと他の制御回路より転送されてくる画像データとは異なるメモリ領域に格納し、かつ、直接入力される画像データの格納開始タイミングに対して、転送されてくる画像データの格納開始タイミングが数クロック分遅延されている構成とすることもできる。   Further, in order to solve the above problems, the display device of the present invention is a bidirectional data bus in which the data bus can transmit data bidirectionally, and the built-in line memory in each control circuit is independent. The image data is divided into controllable memory areas, and the image data directly input to the control circuit and the image data transferred from other control circuits are stored in different memory areas and directly input image data The storage start timing of the transferred image data may be delayed by several clocks with respect to the storage start timing.

画像データ用のバスは、ライン数が多いため、このようにデータを双方向に送信可能な双方向データバスとすることで、制御回路自身の規模をかなり小さくすることができる。しかしながら、双方向データバスとした場合、バス方向の切り換えに時間がかかり、例えば所定番目の画素からバス方向を切り換えると取り決めておいても、抜けが生じる可能性がある。   Since the bus for image data has a large number of lines, the scale of the control circuit itself can be considerably reduced by using a bidirectional data bus capable of transmitting data bidirectionally. However, when the bidirectional data bus is used, it takes time to switch the bus direction. For example, even if it is determined that the bus direction is switched from a predetermined pixel, there is a possibility that an omission occurs.

これに対し、上記のように、内蔵のラインメモリを独立して制御可能なメモリ領域に分割しておき、直接入力される画像データと転送されてくる画像データとは異なるメモリ領域に格納し、かつ、直接入力される画像データの格納開始タイミングに対して、転送されてくる画像データの格納開始タイミングが数クロック分遅延させることで、N個の制御回路で双方向データバスにてデータを相互交換しながら1ラインの表示を行う構成としても、双方向データバスの切り換え時間を確保でき、バス方向の切り換えに要する遅れに起因する不具合の招来を回避できる。   On the other hand, as described above, the built-in line memory is divided into independently controllable memory areas, and directly input image data and transferred image data are stored in different memory areas. In addition, since the storage start timing of the transferred image data is delayed by several clocks with respect to the storage start timing of the directly input image data, the N control circuits can mutually exchange the data on the bidirectional data bus. Even in a configuration in which the display of one line is performed while exchanging, it is possible to secure the switching time of the bidirectional data bus and avoid the inconvenience caused by the delay required for switching the bus direction.

本発明の表示用制御素子は、上記課題を解決するために、外部からの少なくとも画像データの入力を可能にする入力部と、他の表示用制御素子との間で少なくとも画像データの相互交換を可能にするデータ入出力部と、上記入力部或いは上記データ入出力部より入力される画像データを格納するほぼ容量が等しい第1及び第2のラインメモリと、上記入力部、上記データ入出力部、及び上記第1及び第2のラインメモリを制御する制御部であって、上記第1及び第2のラインメモリに対する画像データの格納動作と読み出し動作とを、画像データ1ライン毎に交替させながら行う制御部とを備え、上記制御部による制御のもと、上記データ入出力部を介しての画像データの転送を行うことなく、上記入力部より1系統で1画素ずつ入力される1ライン分の画像データを上記第1或いは第2のラインメモリの何れか一方にのみ格納する第1モードと、上記制御部による制御のもと、上記入力部より入力される画像データであって、N(Nは2以上の整数)系統に分割されて同時にN画素ずつ入力される画像データにおける所定の1系統の1ライン分の画像データのうち、駆動を担う対応画面の画像データを、上記データ入出力部を介して上記他の表示用制御素子より転送されてくる画像データと共に上記第1或いは第2のラインメモリの何れか一方に格納し、対応画面以外の画像データを上記データ入出力部を介して駆動を担う所定の表示用制御素子へと転送する第2モードとを有することを特徴としている。   In order to solve the above problems, the display control element of the present invention exchanges at least image data between an input unit that enables at least image data input from the outside and another display control element. A data input / output unit to be enabled, first and second line memories having substantially the same capacity for storing image data input from the input unit or the data input / output unit, the input unit, and the data input / output unit And a controller for controlling the first and second line memories, wherein the image data storing operation and the reading operation with respect to the first and second line memories are alternated for each line of image data. And a control unit that performs the input by the input unit one pixel at a time without transferring image data via the data input / output unit under the control of the control unit. A first mode in which image data for a line is stored only in one of the first and second line memories, and image data input from the input unit under the control of the control unit, Among the image data for one line of a predetermined one system in the image data that is divided into N (N is an integer of 2 or more) system and input N pixels at a time, the image data of the corresponding screen responsible for driving is the above data The image data transferred from the other display control element via the input / output unit is stored in either the first or second line memory, and image data other than the corresponding screen is stored in the data input / output unit. And a second mode in which the data is transferred to a predetermined display control element that takes charge of driving.

このような構成の表示用制御素子とすることで、低解像度の表示用制御装置にも、画像データがN画素ずつN系統で入力される構成の高解像度の表示用制御装置にも適用でき、上記した本発明の表示装置、及びその駆動方法を簡単に実現することができる。   By adopting a display control element having such a configuration, it can be applied to a low-resolution display control device and a high-resolution display control device configured to input image data in N systems by N pixels. The above-described display device of the present invention and its driving method can be easily realized.

本発明の別の表示用制御素子は、上記課題を解決するために、外部からの少なくとも画像データの入力を可能にする入力部と、他の表示用制御素子との間で少なくとも画像データの相互交換を可能にするデータ入出力部と、上記入力部或いは上記データ入出力部より入力される画像データを格納するほぼ容量が等しい第1及び第2のラインメモリと、上記入力部、上記データ入出力部、及び上記第1及び第2のラインメモリを制御する制御部であって、上記第1及び第2のラインメモリに対する画像データの格納動作と読み出し動作とを、画像データ1ライン毎に交替させながら行う制御部とを備え、上記制御部による制御のもと、上記データ入出力部を介しての画像データの転送を行うことなく、上記入力部より1系統で1画素ずつ入力される1ライン分の画像データを上記第1或いは第2のラインメモリの何れか一方にのみ格納する第1モードと、上記制御部による制御のもと、上記入力部より1系統で1画素ずつ入力される1ライン分の画像データのうち、駆動を担う対応画面の画像データを上記第1或いは第2のラインメモリの何れか一方に格納し、対応画面以外の画像データを上記データ入出力部を介して駆動を担う所定の表示用制御素子へと転送する第3モードと、上記制御部による制御のもと、1ライン分の画像データのうちの上記データ入出力部より入力される駆動を担う対応画面の画像データを上記第1或いは第2のラインメモリの何れか一方に格納する第4モードとを有することを特徴としている。   In order to solve the above-described problem, another display control element according to the present invention provides at least image data between an input unit that enables input of at least image data from the outside and another display control element. A data input / output unit enabling exchange; first and second line memories having substantially the same capacity for storing image data input from the input unit or the data input / output unit; the input unit; An output unit and a control unit for controlling the first and second line memories, wherein the image data storing operation and the reading operation for the first and second line memories are switched for each line of image data. And a control unit that performs the above-described control, and under the control of the control unit, the image data is not transferred via the data input / output unit, and is input pixel by pixel from the input unit. 1 line of image data for one line is stored in only one of the first and second line memories, and one pixel is input from the input unit one pixel under the control of the control unit. Among the image data for one line, the image data of the corresponding screen responsible for driving is stored in either the first or second line memory, and the image data other than the corresponding screen is stored in the data input / output unit. A third mode in which data is transferred to a predetermined display control element that is in charge of driving, and driving that is input from the data input / output unit of image data for one line under the control of the control unit And a fourth mode in which image data of the corresponding screen is stored in either the first or second line memory.

このような構成の表示用制御素子とすることで、低解像度の表示用制御装置にも、画像データが1画素ずつ1系統で入力される構成の高解像度の表示用制御装置にも適用でき、上記した本発明の表示装置、及びその駆動方法を簡単に実現することができる。   By adopting such a display control element, it can be applied to a low-resolution display control device and a high-resolution display control device configured to input image data pixel by pixel. The above-described display device of the present invention and its driving method can be easily realized.

本発明の別の表示用制御素子は、上記課題を解決するために、外部からの少なくとも画像データの入力を可能にする入力部と、他の表示用制御素子との間で少なくとも画像データの相互交換を可能にするデータ入出力部と、上記入力部或いは上記データ入出力部より入力される画像データを格納するほぼ容量が等しい第1及び第2のラインメモリと、上記入力部、上記データ入出力部、及び上記第1及び第2のラインメモリを制御する制御部であって、上記第1及び第2のラインメモリに対する画像データの格納動作と読み出し動作とを、画像データ1ライン毎に交替させながら行う制御部とを備え、上記制御部による制御のもと、上記データ入出力部を介しての画像データの転送を行うことなく、上記入力部より1系統で1画素ずつ入力される1ライン分の画像データを上記第1或いは第2のラインメモリの何れか一方にのみ格納する第1モードと、上記制御部による制御のもと、上記入力部より入力される画像データであって、N(Nは2以上の整数)系統に分割されて同時にN画素ずつ入力される画像データにおける所定の1系統の1ライン分の画像データのうち、駆動を担う対応画面の画像データを、上記データ入出力部を介して上記他の表示用制御素子より転送されてくる画像データと共に上記第1或いは第2のラインメモリの何れか一方に格納し、対応画面以外の画像データを上記データ入出力部を介して駆動を担う所定の表示用制御素子へと転送する第2モードと、上記制御部による制御のもと、上記入力部より1系統で1画素ずつ入力される1ライン分の画像データのうち、駆動を担う対応画面の画像データを上記第1或いは第2のラインメモリの何れか一方に格納し、対応画面以外の画像データを上記データ入出力部を介して駆動を担う所定の表示用制御素子へと転送する第3モードと、上記制御部による制御のもと、1ライン分の画像データのうちの上記データ入出力部より入力される駆動を担う対応画面の画像データを上記第1或いは第2のラインメモリの何れか一方に格納する第4モードとを有することを特徴としている。   In order to solve the above-described problem, another display control element according to the present invention provides at least image data between an input unit that enables input of at least image data from the outside and another display control element. A data input / output unit enabling exchange; first and second line memories having substantially the same capacity for storing image data input from the input unit or the data input / output unit; the input unit; An output unit and a control unit for controlling the first and second line memories, wherein the image data storing operation and the reading operation for the first and second line memories are switched for each line of image data. And a control unit that performs the above-described control, and under the control of the control unit, the image data is not transferred via the data input / output unit, and is input pixel by pixel from the input unit. Image data input from the input unit under the control of the control unit and the first mode in which image data for one line is stored in only one of the first or second line memories. Then, among the image data for one line of a predetermined one system in the image data that is divided into N (N is an integer of 2 or more) system and input N pixels at a time, the image data of the corresponding screen responsible for driving is The image data transferred from the other display control element via the data input / output unit is stored in one of the first and second line memories, and image data other than the corresponding screen is input to the data input. An image for one line that is input one pixel at a time from the input unit under the control of the second mode, which is transferred to a predetermined display control element responsible for driving via the output unit. Day The image data of the corresponding screen responsible for driving is stored in either the first or second line memory, and the image data other than the corresponding screen is displayed via the data input / output unit. The image data of the corresponding screen responsible for driving input from the data input / output unit of the image data for one line under the control of the control unit and the third mode to be transferred to the control element And a fourth mode for storing in either the first line memory or the second line memory.

このような構成の表示用制御素子とすることで、低解像度の表示用制御装置にも、画像データがN画素ずつN系統で入力される構成或いは画像データが1画素ずつ1系統で入力される構成の高解像度の表示用制御装置にも適用でき、上記した本発明の表示装置、及びその駆動方法を簡単に実現することができる。   By using the display control element having such a configuration, a configuration in which image data is input in N systems in units of N pixels or image data is input in one system in units of pixels is also input to a low-resolution display control device. The present invention can also be applied to a high-resolution display control device having the configuration, and the above-described display device of the present invention and its driving method can be easily realized.

本発明のさらに別の表示用制御素子は、上記課題を解決するために、外部から少なくとも画像データが入力される入力部と、容量がほぼ等しい第1ラインメモリ及び第2ラインメモリと、他の表示用制御素子との間で少なくとも画像データの相互交換を可能にするデータ入出力部と、上記入力部、上記第1及び第2のラインメモリ、及び上記データ入出力部を制御する制御部とを備え、上記制御部が、上記第1及び第2のラインメモリの容量以下の解像度に対応した第1モードでは、上記入力部より1系統で1画素ずつ入力された1ライン分の画像データを上記第1ラインメモリに格納しながら、上記第2ラインメモリより既に格納されている1ライン前の画像データを読み出す処理を、1ライン毎に上記第1及び第2のラインメモリにおける格納動作と読み出し動作とを交替させながら行う一方、上記第1及び第2のラインメモリの容量を超える解像度に対応した、N(Nは2以上の整数)系統に分割されて同時にN画素ずつ入力される画像データの何れか1系統が上記入力部より入力される第2モードでは、上記入力部より入力される所定系統の1ライン分の画像データのうち、駆動を担う対応画面の画像データは、上記データ入出力部を介して上記他の表示用制御素子より転送されてくる画像データと共に上記第1ラインメモリに格納し、対応画面以外の画像データは、上記データ入出力部を介して駆動を担う所定の表示用制御素子へと転送し、かつ、上記の如く第1ラインメモリへ画像データを格納し、他の表示用制御素子へと画像データの転送を行っている期間に、上記第2ラインメモリより既に格納されている1ライン前の画像データを読み出す処理を、1ライン毎に上記第1及び第2の各ラインメモリにおける格納動作と読み出し動作とを交替させながら行うことを特徴としている。   In order to solve the above-described problem, another display control element of the present invention includes an input unit to which at least image data is input from the outside, a first line memory and a second line memory having substantially the same capacity, and other A data input / output unit that enables at least image data to be exchanged with a display control element; a control unit that controls the input unit, the first and second line memories, and the data input / output unit; In the first mode corresponding to the resolution less than or equal to the capacity of the first and second line memories, the control unit receives image data for one line inputted pixel by pixel from the input unit. The process of reading the image data one line before stored from the second line memory while storing in the first line memory is performed in the first and second line memories for each line. While the storage operation and the read operation are performed alternately, it is divided into N (N is an integer of 2 or more) systems corresponding to the resolution exceeding the capacity of the first and second line memories, and N pixels are input simultaneously. In the second mode in which any one of the image data to be input is input from the input unit, among the image data for one line of the predetermined system input from the input unit, the image data of the corresponding screen responsible for driving is And stored in the first line memory together with the image data transferred from the other display control element via the data input / output unit, and image data other than the corresponding screen is driven via the data input / output unit. In a period during which image data is stored in the first line memory and image data is transferred to another display control element as described above. A process of reading image data of one line before stored from a two-line memory is performed while alternating the storing operation and the reading operation in each of the first and second line memories for each line. Yes.

このような構成の表示用制御素子とすることで、上記した本発明の表示装置、及びその駆動方法を簡単に実現することができる。   By using the display control element having such a configuration, the display device of the present invention and the driving method thereof can be easily realized.

本発明のさらに別の表示用制御素子は、上記課題を解決するために、外部から少なくとも画像データが入力される入力部と、容量がほぼ等しい第1ラインメモリ及び第2ラインメモリと、他の表示用制御素子との間で少なくとも画像データの相互交換を可能にするデータ入出力部と、上記入力部、上記第1及び第2のラインメモリ、及び上記データ入出力部を制御する制御部とを備え、上記制御部が、上記第1及び第2のラインメモリの容量以下の解像度に対応した第1モードでは、上記入力部より1系統で1画素ずつ入力された1ライン分の画像データを上記第1ラインメモリに格納しながら、上記第2ラインメモリより既に格納されている1ライン前の画像データを読み出す処理を、1ライン毎に上記第1及び第2の各ラインメモリにおける格納動作と読み出し動作とを交替させながら行う一方、上記第1及び第2のラインメモリの容量を超える解像度に対応した第2モードであって、画像データが、先頭画素から数えて奇数番目に位置する奇数画素の画像データと偶数番目に位置する偶数画素の画像データとの2系統に分割されて同時に2画素ずつ入力され、上記2系統の画像データのうちの何れか1系統の画像データのみが上記入力部より入力される第2モードでは、上記入力部より入力される、2系統の画像データのうちの何れか一方である第1系統の画像データにおける1ライン分の画像データの前半分或いは後半分の画像データを、上記データ入出力部を介して上記他の表示用制御素子より転送されてくる、2系統の画像データのうちの他方である第2系統の画像データにおける1ライン分の画像データの対応する半分の画像データと共に上記第1ラインメモリに格納し、上記第1系統の画像データにおける1ライン分の画像データのもう半分の画像データは、上記データ入出力部を介して上記他の表示用制御素子へと転送し、かつ、上記の如く第1ラインメモリへ画像データを格納し、他の表示用制御素子へと画像データの転送を行っている期間に、上記第2ラインメモリより既に格納されている1ライン前の画像データを読み出す処理を、1ライン毎に上記第1及び第2のラインメモリにおける格納動作と読み出し動作とを交替させながら行うことを特徴としている。   In order to solve the above-described problem, another display control element of the present invention includes an input unit to which at least image data is input from the outside, a first line memory and a second line memory having substantially the same capacity, and other A data input / output unit that enables at least image data to be exchanged with a display control element; a control unit that controls the input unit, the first and second line memories, and the data input / output unit; In the first mode corresponding to the resolution less than or equal to the capacity of the first and second line memories, the control unit receives image data for one line inputted pixel by pixel from the input unit. The process of reading the image data of one line before stored from the second line memory while storing in the first line memory is performed in the first and second line memories for each line. While the storage operation and the read operation are alternately performed, and in the second mode corresponding to the resolution exceeding the capacity of the first and second line memories, the image data is odd-numbered from the first pixel. The image data of the odd-numbered pixels located and the image data of the even-numbered even-numbered pixels are divided into two systems and input at the same time two pixels, and only one of the two systems of image data is input. Is input from the input unit, the first half of the image data for one line in the first system image data that is one of the two systems of image data input from the input unit. Alternatively, the second half of the image data of the second system, which is the other of the two systems of image data, is transferred from the other display control element via the data input / output unit. Together with the corresponding half of the image data of one line of image data in the first line memory, and the other half of the image data of one line in the first system of image data A period during which the image data is transferred to the other display control element via the output unit, the image data is stored in the first line memory as described above, and the image data is transferred to the other display control element. In addition, the process of reading the image data one line before stored from the second line memory is performed while the storage operation and the read operation in the first and second line memories are alternated for each line. It is characterized by.

このような構成の表示用制御素子とすることで、上記した本発明の表示装置、及びその駆動方法を簡単に実現することができる。   By using the display control element having such a configuration, the display device of the present invention and the driving method thereof can be easily realized.

また、このような本発明の表示用制御素子においては、上記制御部が、設定によって、上記他の表示用制御素子に対して、該他の表示用制御素子における上記データ入出力部の動作を制御する動作制御信号を出力するようになっていることが好ましい。   In such a display control element of the present invention, the control unit controls the operation of the data input / output unit in the other display control element with respect to the other display control element by setting. It is preferable to output an operation control signal to be controlled.

これにより、既に説明したように、複数の表示用制御素子間でデータを相互交換しながら1ラインの表示を行う構成としても、データ転送経路の長さの関係や、各表示用制御素子の製造ばらつきに起因する不具合の招来を回避することができる。   Thus, as already described, even if the configuration is such that one line is displayed while exchanging data among a plurality of display control elements, the relationship between the length of the data transfer path and the manufacture of each display control element Invitation of defects due to variation can be avoided.

また、このような本発明の表示用制御素子においては、上記制御部が、上記データ入出力部を介して他の表示用制御素子との間で、画像データと一緒に入力されたクロック信号を含む表示制御信号も交換するようになっていることが好ましい。   In such a display control element of the present invention, the control unit receives a clock signal input together with the image data with another display control element via the data input / output unit. It is preferable that the display control signal including it is also exchanged.

これにより、既に説明したように、複数の表示用制御素子間でデータを相互交換しながら1ラインの表示を行う構成としても、データ転送経路の長さの関係や、各表示用制御素子の製造ばらつきに起因する不具合の招来を回避することができる。   Thus, as already described, even if the configuration is such that one line is displayed while exchanging data among a plurality of display control elements, the relationship between the length of the data transfer path and the manufacture of each display control element Invitation of defects due to variation can be avoided.

また、このような本発明の表示用制御素子においては、上記第1及び第2の各ラインメモリがそれぞれ、独立して制御可能なメモリ領域に分割されており、上記制御部は、当該表示用制御素子に直接入力される画像データと、他の表示用制御素子より転送されてくる画像データとは異なるメモリ領域に格納し、かつ、他の表示用制御素子より転送されてくる画像データの格納開始を、当該表示用制御素子に直接入力される画像データの格納開始よりも数クロック分遅延させる構成とすることが好ましい。   In the display control element of the present invention, each of the first and second line memories is divided into independently controllable memory areas, and the control unit includes the display control element. The image data input directly to the control element and the image data transferred from the other display control element are stored in different memory areas, and the image data transferred from the other display control element is stored. It is preferable that the start be delayed by several clocks from the start of storing image data directly input to the display control element.

これにより、既に説明したように、複数の表示用制御素子間で双方向データバスにてデータを相互交換しながら1ラインの表示を行う構成としても、バス方向の切り換えに要する遅れに起因する不具合の招来を回避することができる。   As a result, as described above, even if the configuration is such that a single line is displayed while mutually exchanging data with a bidirectional data bus among a plurality of display control elements, the problem caused by the delay required for switching the bus direction Can be avoided.

本発明の表示装置は、上記課題を解決するために、複数の信号線と複数の走査線、及びこれら信号線と走査線との各交点に設けられ、アレイ状に配列された複数の画素を有する表示パネルと、上記表示パネルの複数の信号線を駆動する信号線駆動回路と、上記表示パネルの複数の走査線を駆動する走査線駆動回路と、上記した本発明の表示用制御素子を1つ備えていることを特徴としている。   In order to solve the above problems, a display device of the present invention includes a plurality of signal lines and a plurality of scanning lines, and a plurality of pixels arranged in an array at each intersection of the signal lines and the scanning lines. A display panel having a display panel; a signal line driving circuit for driving a plurality of signal lines of the display panel; a scanning line driving circuit for driving a plurality of scanning lines of the display panel; It is characterized by having one.

したがって、異なる解像度間で統一化された表示用制御素子を用いているので、表示装置の低価格化を実現することが可能となる。   Therefore, since the display control element unified between the different resolutions is used, it is possible to realize a reduction in the price of the display device.

本発明の表示装置は、上記課題を解決するために、複数の信号線と複数の走査線、及びこれら信号線と走査線との各交点に設けられ、アレイ状に配列された複数の画素を有する表示パネルと、上記表示パネルの複数の信号線を駆動する信号線駆動回路と、上記表示パネルの複数の走査線を駆動する走査線駆動回路と、上記した本発明の表示用制御素子を複数個備えていることを特徴としている。   In order to solve the above problems, a display device of the present invention includes a plurality of signal lines and a plurality of scanning lines, and a plurality of pixels arranged in an array at each intersection of the signal lines and the scanning lines. A display panel having a display panel; a signal line driving circuit for driving a plurality of signal lines of the display panel; a scanning line driving circuit for driving a plurality of scanning lines of the display panel; and a plurality of the display control elements of the present invention described above. It is characterized by having individual.

したがって、異なる解像度間で統一化された表示用制御素子を用いているので、表示装置の低価格化を実現することが可能となる。   Therefore, since the display control element unified between the different resolutions is used, it is possible to realize a reduction in the price of the display device.

本発明の表示装置の駆動方法は、以上のように、1画素ずつ1系統で入力される入力画像データを、表示用制御装置にて画面水平方向にN(Nは2以上の整数)分割された各画面の出力画像データにそれぞれ変換してN×k(kは1以上の整数)系統で表示駆動部に出力する表示装置の駆動方法であって、表示用制御装置として互いにデータバスを介して接続されたN個の制御回路を用い、これらのうちの1つの制御回路にのみ上記入力画像データを入力させ、上記入力画像データが入力される制御回路では、駆動を担う対応画面の画像データを内蔵のラインメモリに格納して出力画像データに変換する一方、対応画面以外の画像データについては上記データバスを介して駆動を担う所定の制御回路へと転送し、上記入力画像データが入力される制御回路以外の制御回路では、上記データバスを介して転送されてくる対応画面の画像データを内蔵のラインメモリに格納して出力画像データに変換することを特徴としている。   In the driving method of the display device of the present invention, as described above, input image data input by one system pixel by pixel is divided into N (N is an integer of 2 or more) in the horizontal direction of the screen by the display control device. A display device driving method for converting the output image data of each screen into an N × k (k is an integer equal to or greater than 1) system and outputting it to a display drive unit. N control circuits connected to each other, and the input image data is input to only one of these control circuits, and the control circuit to which the input image data is input receives the image data of the corresponding screen responsible for driving. Is stored in the built-in line memory and converted to output image data, while image data other than the corresponding screen is transferred to a predetermined control circuit that is in charge of driving via the data bus, and the input image data is input. That the control circuit other than the control circuit is characterized by converting stores image data of the corresponding screen which is transferred through the data bus to the internal line memory to the output image data.

本発明の表示装置は、以上のように、1画素ずつ1系統で入力される入力画像データが、表示用制御装置にて画面水平方向にN(Nは2以上の整数)分割された各画面の出力画像データにそれぞれ変換されてN×k(kは1以上の整数)系統で表示駆動部に供給される表示装置において、表示用制御装置が、互いにデータバスを介して接続されたN個の制御回路を備え、これらのうちの1つの制御回路にのみ上記入力画像データが入力され、上記入力画像データが入力される制御回路では、駆動を担う対応画面の画像データを内蔵のラインメモリに格納し、出力画像データに変換する一方、対応画面以外の画像データについては上記データバスを介して駆動を担う所定の制御回路へと転送し、上記入力画像データが入力される制御回路以外の制御回路では、上記データバスを介して転送されてくる対応画面の画像データを内蔵のラインメモリに格納し、出力画像データに変換することを特徴としている。   In the display device of the present invention, as described above, each screen obtained by dividing input image data input by one system pixel by pixel into N (N is an integer of 2 or more) in the horizontal direction of the screen by the display control device. In the display device converted into the output image data and supplied to the display drive unit in an N × k (k is an integer of 1 or more) system, N display control devices are connected to each other via a data bus. In the control circuit in which the input image data is input only to one of these control circuits and the input image data is input, the image data of the corresponding screen responsible for driving is stored in the built-in line memory. While storing and converting to output image data, image data other than the corresponding screen is transferred to a predetermined control circuit in charge of driving via the data bus, and other than the control circuit to which the input image data is input The control circuit is characterized in that storing the image data of the corresponding screen which is transferred through the data bus to the internal line memory into an output image data.

このような方法及び装置では、各制御回路に内蔵なれるラインメモリのメモリ容量は、表示用制御装置を1つの制御回路にて構成した場合に必要とされるメモリ容量の1/Nとすることができるので、上述したように、HDTV(1920×1080)用の表示用制御装置では、内蔵するラインメモリのメモリ容量として、XGA(1024×768)用の表示用制御装置の倍ほど必要であるが、このような駆動方法とすることで、1制御回路を構成するLSI等の表示用制御素子を、1つで低解像度のXGA用の表示用制御装置として機能する構成とし、高解像度のHDTV用の表示用制御装置は、これを2個用いて構成することが可能となる。   In such a method and apparatus, the memory capacity of the line memory incorporated in each control circuit can be set to 1 / N of the memory capacity required when the display control device is configured by one control circuit. Therefore, as described above, in the display control device for HDTV (1920 × 1080), the memory capacity of the built-in line memory needs to be about double that of the display control device for XGA (1024 × 768). By adopting such a driving method, one display control element such as an LSI constituting one control circuit is configured to function as a low-resolution XGA display control device, and is used for a high-resolution HDTV. The display control device can be configured by using two of them.

つまり、上記駆動方法とすることで、低解像度の表示用制御装置を構成する表示用制御素子と共用でき、異なる解像度間での表示用制御装置の統一化をコストメリットが出るような形で図ることが可能となり、ひいては表示装置の低価格化を実現することが可能となるという効果を奏する。   In other words, by using the above driving method, it can be shared with the display control element constituting the low-resolution display control device, and the display control device between different resolutions is unified in a cost-effective manner. As a result, there is an effect that the price of the display device can be reduced.

本発明の実施の一形態を示すものであり、表示用制御装置を構成する表示用制御素子の要部構成を示すブロック図である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 illustrates an embodiment of the present invention and is a block diagram illustrating a configuration of a main part of a display control element that constitutes a display control device. 上記表示用制御素子を表示用制御装置として搭載した表示装置に、画像データを供給する画像表示システム全体の要部構成を示すブロック図である。It is a block diagram which shows the principal part structure of the whole image display system which supplies image data to the display apparatus which mounts the said display control element as a display control apparatus. 図1の表示用制御素子を1つ備えてなる表示用制御装置を搭載した、低解像度ディスプレイにおける画像データの流れを示す説明図である。It is explanatory drawing which shows the flow of the image data in the low-resolution display which mounts the display control apparatus provided with one display control element of FIG. 図1の表示用制御素子を2つ備えてなる表示用制御装置を搭載した、高解像度ディスプレイにおける画像データの流れを示す説明図である。It is explanatory drawing which shows the flow of the image data in a high-resolution display which mounts the display control apparatus provided with two display control elements of FIG. 図4の高解像度ディスプレイにおけるタイミングチャートである。5 is a timing chart in the high resolution display of FIG. 4. 一般的なアクティブマトリクスLCDの構成を示す説明図である。It is explanatory drawing which shows the structure of general active matrix LCD. 従来の低解像度ディスプレイにおける画像データの流れを示す説明図である。It is explanatory drawing which shows the flow of the image data in the conventional low resolution display. 図6の従来の低解像度ディスプレイにおけるタイミングチャートである。It is a timing chart in the conventional low-resolution display of FIG. 従来の高解像度ディスプレイにおける画像データの流れを示す説明図である。It is explanatory drawing which shows the flow of the image data in the conventional high resolution display. 図8の従来の高解像度ディスプレイにおけるタイミングチャートである。FIG. 9 is a timing chart in the conventional high resolution display of FIG. 8. FIG. 従来の高解像度ディスプレイ用の表示用制御装置を低解像度ディスプレイに搭載して表示用制御装置の統一化を図る例を示す説明図である。It is explanatory drawing which shows the example which mounts the conventional display control apparatus for high resolution displays in a low resolution display, and aims at unification of a display control apparatus. 従来の低解像度ディスプレイ用の表示用制御装置を高解像度ディスプレイに2個搭載して表示用制御装置の統一化を図ろうとする例を示す説明図である。It is explanatory drawing which shows the example which tries to unify a display control apparatus by mounting two conventional display control apparatuses for low resolution displays in a high resolution display. 本発明の他の実施の形態を示すもので、図1の表示用制御素子を2つ備えてなる表示用制御装置を搭載した、別の高解像度ディスプレイにおける画像データの流れを示す説明図である。FIG. 9 is a diagram illustrating another embodiment of the present invention, and is a diagram illustrating a flow of image data in another high-resolution display equipped with a display control device including two display control elements of FIG. 1. . 図13の高解像度ディスプレイにおけるタイミングチャートである。It is a timing chart in the high resolution display of FIG.

〔第1の実施の形態〕
本発明に係る実施の一形態について、図1ないし図3、図4に基づいて説明すると以下の通りである。
[First Embodiment]
An embodiment according to the present invention will be described below with reference to FIGS. 1 to 3 and FIG.

先に述べたように、従来において、高解像度のHDTVパネルに低解像度のXGAパネル用の表示用制御装置を2個使用しても実用化できないのは、従来の表示用制御装置は、互いに独立していて相互にデータを交換する機構を有していないためである。   As described above, the conventional display control devices are independent of each other because they cannot be put into practical use even if two low-resolution XGA panel display control devices are used in a high-resolution HDTV panel. This is because there is no mechanism for exchanging data with each other.

そこで、本発明では、表示用制御素子間で相互にデータ交換が可能な構成としている。これにより、高解像度のHDTVパネルに低解像度のXGAパネル用の表示用制御素子を2個使用して実用化できるようになり、統一化によるコストメリットが得られる。なお、ここでは低解像度パネルがXGAパネル、高解像度パネルがHDTVパネルである場合を例示する。   Therefore, in the present invention, the display control elements can exchange data with each other. As a result, two high-definition HDTV panels can be put into practical use by using two display control elements for low-resolution XGA panels, and a cost merit by unification can be obtained. In this example, the low resolution panel is an XGA panel and the high resolution panel is an HDTV panel.

図1に、本発明に係る実施の一形態である表示用制御素子1の構成を示す。表示用制御素子1は、主に、入力部2、入出力部4、ラインメモリ部5、及び制御部3を備えている。   FIG. 1 shows a configuration of a display control element 1 according to an embodiment of the present invention. The display control element 1 mainly includes an input unit 2, an input / output unit 4, a line memory unit 5, and a control unit 3.

入力部2は、表示用制御素子1における外部からのデータ入力を受け入れるもので、画像データDTと共に、有効データ期間を示すディスプレイイネーブル信号DE及びクロック信号CLKが入力される。これらディスプレイイネーブル信号DE及びクロック信号CLKは表示制御信号である。入力部2に入力されたこれら画像データDT、ディスプレイイネーブル信号DE及びクロック信号CLKは、太矢印10・11にて示すように、ラインメモリ部5と入出力部4とに出力される。出力先の切り換えは、制御部3にて制御され、当該表示用制御素子1が低解像度であるXGA用として使用される場合は、ラインメモリ部5のみが出力先となる。一方、当該表示用制御素子1が高解像度であるHDTV用として使用される場合は、後述するように、所定のタイミングでラインメモリ部5と入出力部4とが交互に出力先となる。   The input unit 2 accepts data input from the outside in the display control element 1 and receives a display enable signal DE and a clock signal CLK indicating an effective data period together with the image data DT. The display enable signal DE and the clock signal CLK are display control signals. The image data DT, the display enable signal DE, and the clock signal CLK input to the input unit 2 are output to the line memory unit 5 and the input / output unit 4 as indicated by thick arrows 10 and 11. Switching of the output destination is controlled by the control unit 3, and when the display control element 1 is used for XGA having a low resolution, only the line memory unit 5 is the output destination. On the other hand, when the display control element 1 is used for HDTV having a high resolution, the line memory unit 5 and the input / output unit 4 alternately serve as output destinations at a predetermined timing, as will be described later.

入出力部4は、入力部としての機能と出力部としての機能との両方を有しており、制御部3の制御により、選択的に機能が切り換えられる。入出力部4は、出力部としての機能時、入力部2より送出されてきた画像データDT、ディスプレイイネーブル信号DE及びクロック信号CLKを、表示用制御素子1の外部に出力する。一方、入出力部4は、入力部としての機能時、表示用制御素子1の外部からの画像データDT、ディスプレイイネーブル信号DE及びクロック信号CLKの入力を受け入れ、外部から入力されたこれら画像データDT、ディスプレイイネーブル信号DE及びクロック信号CLKを、太矢印12にて示すようにラインメモリ部5へと送出する。   The input / output unit 4 has both a function as an input unit and a function as an output unit, and the function is selectively switched under the control of the control unit 3. The input / output unit 4 outputs the image data DT, the display enable signal DE, and the clock signal CLK sent from the input unit 2 to the outside of the display control element 1 when functioning as the output unit. On the other hand, the input / output unit 4 accepts input of image data DT, a display enable signal DE, and a clock signal CLK from the outside of the display control element 1 when functioning as an input unit, and these image data DT input from the outside. The display enable signal DE and the clock signal CLK are sent to the line memory unit 5 as indicated by the thick arrow 12.

ラインメモリ部5は、画像データのフォーマットを入力用から出力用に変換するためのもので、ここでは第1ラインメモリ6と第2ラインメモリ7、及び必要に応じて用いられるマルチプレクサ9を備えている。そして、これら第1,第2のラインメモリ6・7はそれぞれ、低解像度であるXGAに対応した1024ワードのラインメモリであり、独立して制御可能なメモリ領域に分割されている。   The line memory unit 5 is for converting the format of image data from input to output. Here, the line memory unit 5 includes a first line memory 6 and a second line memory 7, and a multiplexer 9 used as necessary. Yes. Each of the first and second line memories 6 and 7 is a 1024-word line memory corresponding to the low resolution XGA, and is divided into independently controllable memory areas.

詳細には、第1,第2のラインメモリ6・7は共に、独立して制御可能なメモリ領域として、512ワードのラインメモリが2つ備えられた構成となっており、第1ラインメモリ6は、第1ラインメモリ片(ラインメモリA)6aと第1ラインメモリ片(ラインメモリB)6bとから構成され、第2ラインメモリ7は、第2ラインメモリ片(ラインメモリA)7aと第2ラインメモリ片(ラインメモリB)7bとから構成されている。   Specifically, both the first and second line memories 6 and 7 are configured to have two 512-word line memories as independently controllable memory areas. Comprises a first line memory piece (line memory A) 6a and a first line memory piece (line memory B) 6b, and the second line memory 7 comprises a second line memory piece (line memory A) 7a and a first line memory piece (line memory A) 7a. It consists of a two-line memory piece (line memory B) 7b.

これはつまり、図4に示すHDTVパネルに用いられる場合、奇数画像データDT_Oと偶数画像データDT_Eとが並行して入力されるためであり、Master(1,1M)の第1ラインメモリ6であれば、第1ラインメモリ片6aが奇数用となり、第1ラインメモリ片6bが偶数用となる。第2メモリ7も同じである。Slave(1,1S)の第1ラインメモリ6は、この反対となる。   This is because, when used in the HDTV panel shown in FIG. 4, the odd image data DT_O and the even image data DT_E are input in parallel, and the first line memory 6 of Master (1, 1M) may be used. For example, the first line memory piece 6a is for odd numbers, and the first line memory piece 6b is for even numbers. The same applies to the second memory 7. The first line memory 6 of Slave (1,1S) is the opposite.

ラインメモリ部5への画像データの入力は、上述したように、入力部2からの入力と入出力部4からの入力との2系統がある。制御部3の制御により、XGA用として使用される場合は入力部2からの入力のみを用い、HDTV用として使用される場合は入力部2からの入力と入出力部4からの入力との両系統を用いる。   As described above, there are two systems for inputting image data to the line memory unit 5, that is, input from the input unit 2 and input from the input / output unit 4. Under the control of the control unit 3, only the input from the input unit 2 is used when used for XGA, and both the input from the input unit 2 and the input from the input / output unit 4 are used when used for HDTV. Use the system.

ラインメモリ部5へ入力された画像データDTは、1ライン毎に、第1ラインメモリ6或いは第2ラインメモリ7の何れか一方に、ディスプレイイネーブル信号DEが“High”の期間、一緒に入力されたクロック信号CLKのタイミングで左端より格納される。入力された画像データDTを、第1,第2のラインメモリ6・7の何れに格納させるかは、制御部3にて制御される。例えば第1ラインメモリ6に画像データDTが順次格納されているとき、もう一方の第2ラインメモリ7からは画像データの読み出しが行われている。このように、第1,第2のラインメモリ6・7間で1ライン毎に画像データDTの格納と画像データDTの読み出しとが交替しながら行われる。   The image data DT input to the line memory unit 5 is input to either the first line memory 6 or the second line memory 7 for each line together with the display enable signal DE being “High”. Stored from the left end at the timing of the clock signal CLK. The controller 3 controls which of the first and second line memories 6 and 7 stores the input image data DT. For example, when the image data DT is sequentially stored in the first line memory 6, the image data is read from the other second line memory 7. As described above, the storage of the image data DT and the reading of the image data DT are performed alternately for each line between the first and second line memories 6 and 7.

ラインメモリ部5から画像データを読み出す際の系統数は、1系統でも複数系統でも必要に応じて選択できる。ここでは、一例として、XGA用として使用される場合は2系統で読み出し、HDTV用として使用される場合は1系統で読み出す場合を例示する。マルチプレクサ9は、HDTV用として使用される場合に用いられる。   The number of systems when reading out image data from the line memory unit 5 can be selected as needed, whether it is one system or a plurality of systems. Here, as an example, a case where reading is performed with two lines when used for XGA and a case where reading is performed with one line when used for HDTV is illustrated. The multiplexer 9 is used when used for HDTV.

制御部3は、上述のように、表示用制御素子1における入力部2、入出力部4、及びラインメモリ部5の各動作を制御するものである。制御部3は、当該表示用制御素子1が、XGA用として使用されるのか、HDTV用として使用されるのかによって、各部の動作を解像度に対応したものとする。このような解像度の設定は、外部より入力される解像度指定信号にて行われ、例えば、解像度指定信号が“High”レベルである場合に、制御部3は用途がHDTVであるというように判断する。   As described above, the control unit 3 controls the operations of the input unit 2, the input / output unit 4, and the line memory unit 5 in the display control element 1. The control unit 3 assumes that the operation of each unit corresponds to the resolution depending on whether the display control element 1 is used for XGA or HDTV. Such resolution setting is performed by a resolution designation signal input from the outside. For example, when the resolution designation signal is at “High” level, the control unit 3 determines that the application is HDTV. .

詳細には、制御部3は、第1及び第2のラインメモリ6・7に対する画像データの格納動作と読み出し動作とを、画像データ1ライン毎に交替させながら行う。そして、表示用制御素子1は、制御部3による制御のもと、第1及び第2のモードにて動作するようになっている。   Specifically, the control unit 3 performs the image data storage operation and the read operation for the first and second line memories 6 and 7 while changing the image data for each line. The display control element 1 operates in the first and second modes under the control of the control unit 3.

第1モードでは、データ入出力部4を介しての画像データの転送を行うことなく、入力部2より入力される1ライン分の画像データを第1或いは第2のラインメモリ6・7の何れか一方にのみ格納する。   In the first mode, the image data for one line input from the input unit 2 is transferred to the first or second line memory 6 or 7 without transferring the image data via the data input / output unit 4. Store only in either.

第2モードでは、入力部2より入力される画像データであって、2系統に分割されて入力される所定の1系統の1ライン分の画像データのうち、駆動を担う対応画面の画像データを、データ入出力部4を介して他の表示用制御素子1より転送されてくる画像データと共に上記第1或いは第2のラインメモリ6・7の何れか一方に格納し、対応画面以外の画像データをデータ入出力部4を介して駆動を担う所定の表示用制御素子1へと転送する。   In the second mode, the image data input from the input unit 2 is the image data of the corresponding screen responsible for driving among the image data for one line of a predetermined one system divided and input into two systems. The image data transferred from the other display control element 1 via the data input / output unit 4 is stored in one of the first or second line memories 6 and 7 and the image data other than the corresponding screen is stored. Is transferred to a predetermined display control element 1 that is responsible for driving via the data input / output unit 4.

また、制御部3は、HDTV用である場合には、さらに、当該表示用制御素子1が主コントローラ(Master)として使用されるのか、従コントローラ(Slave)として使用されるのかも判断するようになっている。HDTV用として用いられる場合、図4に示すように、表示用制御素子1は2個用いられるため、2個のうちの何れかが主コントローラとなり他方が従コントローラとなる。主コントローラの制御部3は、従コントローラの制御部3に対して、主コントローラと従コントローラとの間のバス方向の切り換えを制御するための動作制御信号、つまり、従コントローラの入出力部4の機能を制御するための動作制御信号を送信する。従コントローラの制御部3は、主コントローラより送信される動作制御信号にしたがって、入出力部4の機能を切り換える。このような主と従の設定は、外部より入力される主指定信号にて行われ、例えば、主指定信号が“High”レベルである場合に、制御部3は、当該表示用制御素子は主コントローラであるというように判断する。   Further, in the case of HDTV use, the control unit 3 further determines whether the display control element 1 is used as a master controller (Master) or a slave controller (Slave). It has become. When used for HDTV, as shown in FIG. 4, since two display control elements 1 are used, one of the two is the main controller and the other is the slave controller. The control unit 3 of the main controller controls the operation control signal for controlling the switching of the bus direction between the main controller and the sub-controller to the control unit 3 of the sub-controller, that is, the input / output unit 4 of the sub-controller. An operation control signal for controlling the function is transmitted. The control unit 3 of the slave controller switches the function of the input / output unit 4 according to the operation control signal transmitted from the main controller. Such setting of the master and the slave is performed by a main designation signal inputted from the outside. For example, when the main designation signal is at “High” level, the control unit 3 determines that the display control element is the main designation signal. Judge that it is a controller.

次に、図2〜図5を用いて、このような表示用制御素子1を搭載した低解像度ディスプレイと高解像度ディスプレイとについて説明する。なお、ここでも、走査線駆動回路については、便宜上、図面における記載並びに説明を省略する。   Next, a low-resolution display and a high-resolution display equipped with such a display control element 1 will be described with reference to FIGS. Note that the description and description in the drawings are omitted for the sake of convenience for the scanning line driving circuit.

図2に示すように、画像データDTは、外部のチューナ50やDVD装置51、VTR装置52等から、NTSC等の映像信号の形で供給され、ビデオソース53にて画像データDTと、クロック信号CLK及び同期信号SYCNとに変換された後、1つ或いは複数の表示用制御素子1を含んでなる表示用制御装置54を経て、表示パネル55における駆動回路部へと供給される。表示パネル55は、前述の図6に示した表示パネル212と同様の構成を有する。なお、図2では、表示パネル55としてHDTVパネルを用いた高解像度ディスプレイが搭載されている場合を例示しているため、表示用制御装置54の表示用制御素子1は2個となっている。   As shown in FIG. 2, the image data DT is supplied in the form of a video signal such as NTSC from an external tuner 50, a DVD device 51, a VTR device 52, and the like. After being converted into CLK and the synchronization signal SYCN, the signal is supplied to the drive circuit section in the display panel 55 through the display control device 54 including one or a plurality of display control elements 1. The display panel 55 has the same configuration as the display panel 212 shown in FIG. 2 illustrates a case where a high-resolution display using an HDTV panel is mounted as the display panel 55, the number of display control elements 1 of the display control device 54 is two.

図3は、図2における表示パネル55としてXGAパネル16を用いた低解像度ディスプレイであり、XGAパネル16と、信号線駆動回路14と、1つの上記表示用制御素子1とを備えている。信号線駆動回路14は、XGAパネル16の複数の信号線(図示せず)を駆動するものであり、左画面と右画面とで、それぞれ別のソース基板15L・15Rを備えている。ソース基板15Lには、4つのソースドライバSD1〜SD4が形成され、ソース基板15Rには、4つのソースドライバSD5〜SD8が形成されている。   FIG. 3 shows a low-resolution display using the XGA panel 16 as the display panel 55 in FIG. 2, and includes the XGA panel 16, the signal line drive circuit 14, and one display control element 1. The signal line drive circuit 14 drives a plurality of signal lines (not shown) of the XGA panel 16, and includes separate source substrates 15L and 15R for the left screen and the right screen, respectively. Four source drivers SD1 to SD4 are formed on the source substrate 15L, and four source drivers SD5 to SD8 are formed on the source substrate 15R.

XGA用として使用される場合、表示用制御素子1は第1モードで動作し、表示用制御素子1における入出力部4は使用されることなく、外部からの画像データDT、ディスプレイイネーブル信号DE及びクロック信号CLKは、入力部2を経由してラインメモリ部5へのみ送出される。また、ラインメモリ部5からの画像データの読み出しはここでは2系統となり、左画面17Lの画像データと右画面17Rの画像データとが同時に出力される。   When used for XGA, the display control element 1 operates in the first mode, and the input / output unit 4 in the display control element 1 is not used, and image data DT, display enable signal DE, and The clock signal CLK is sent only to the line memory unit 5 via the input unit 2. Here, the reading of the image data from the line memory unit 5 is two systems, and the image data of the left screen 17L and the image data of the right screen 17R are output simultaneously.

なお、XGAパネル16を用いた低解像度ディスプレイのタイミングチャートは、前述した図8とほぼ同じである。すなわち、入力部2を経由して入力された画像データ(図中、IN_DT)DT1,DT2,DT3,…,DT1024は、ディスプレイイネーブル信号DEが“High”の期間、クロック信号CLKのタイミングで、画像データDT1から順次、第1ラインメモリ6へその左端から格納される。但し、本実施の形態では、第1,第2のラインメモリ6・7は何れも一対のラインメモリ片より構成されているので、詳細には、第1ラインメモリ片6aの左端より右端へ、次いで、第1ラインメモリ片6bの左端より右端へと格納される。   The timing chart of the low-resolution display using the XGA panel 16 is almost the same as that shown in FIG. That is, image data (IN_DT in the figure) DT1, DT2, DT3,..., DT1024 input via the input unit 2 are displayed at the timing of the clock signal CLK during the period when the display enable signal DE is “High”. The data DT1 is sequentially stored in the first line memory 6 from the left end. However, in the present embodiment, each of the first and second line memories 6 and 7 is composed of a pair of line memory pieces. Specifically, from the left end of the first line memory piece 6a to the right end, Next, the first line memory piece 6b is stored from the left end to the right end.

第1ラインメモリ6への画像データの格納と同時に、第2ラインメモリ7からは既に格納されている1ライン前の画像データ(図中、O_DT)DT1,DT2,DT3,…,DT1024が、画面左端の画像データDT1及び画面中央の画像データDT513それぞれを開始点として、左側より同時に読み出されていく。上述したように、ここでは第1,第2のラインメモリ6・7は何れも一対のラインメモリ片より構成されているので、詳細には、第2ラインメモリ片7a及び第2ラインメモリ片7bのそれぞれから同時に読み出されていく。   Simultaneously with the storage of the image data in the first line memory 6, the image data of the previous line (O_DT in the figure) DT 1, DT 2, DT 3,. The image data DT1 at the left end and the image data DT513 at the center of the screen are respectively read from the left side as starting points. As described above, since the first and second line memories 6 and 7 are each composed of a pair of line memory pieces, the second line memory piece 7a and the second line memory piece 7b are described in detail. It is read from each of them simultaneously.

画面左端の画像データDT1は、左画面17Lに書き込むべき最初の画像データであり、第2ラインメモリ片7aより読み出される。第2ラインメモリ片7aより順次読み出された画像データDT1,DT2,DT3,…,DT512は、左画面17Lを駆動する4つのソースドライバSD1〜SD4に、左端のソースドライバSD1から順に入力される。一方、画面中央の画像データDT513は、右画面17Rに書き込むべき最初の画像データであり、第2ラインメモリ片7bより読み出される。第2ラインメモリ片7bより順次読み出された画像データDT513,DT514,DT515,…,DT1024は、右画面17Rを駆動する4つのソースドライバSD5〜SD8に、左端のソースドライバSD5から順に入力される。このときの出力周波数は入力周波数の半分である。   The image data DT1 at the left end of the screen is the first image data to be written to the left screen 17L, and is read from the second line memory piece 7a. Image data DT1, DT2, DT3,..., DT512 sequentially read from the second line memory piece 7a are sequentially input from the leftmost source driver SD1 to the four source drivers SD1 to SD4 that drive the left screen 17L. . On the other hand, the image data DT513 at the center of the screen is the first image data to be written to the right screen 17R, and is read from the second line memory piece 7b. Image data DT513, DT514, DT515,..., DT1024 sequentially read from the second line memory piece 7b are sequentially input from the leftmost source driver SD5 to the four source drivers SD5 to SD8 that drive the right screen 17R. . The output frequency at this time is half of the input frequency.

次の1ライン分の画像データDT1,DT2,DT3,…,DT1024は、第2ラインメモリ7に、詳細には第2ラインメモリ片7a・7bに順次、上記第1ラインメモリ片6a・6bへの格納手順と同様に格納されていき、これと同時に、第1ラインメモリ6から上記第2ラインメモリ片7a・7bからの読み出し手順と同様に、画像データDT1,DT2,DT3,…,DT512と、画像データDT513,DT514,DT515,…,DT1024とが、2系統で読み出されていく。   Image data DT1, DT2, DT3,..., DT1024 for the next one line are sequentially transferred to the second line memory 7, more specifically to the second line memory pieces 7a and 7b, to the first line memory pieces 6a and 6b. , And at the same time, the image data DT1, DT2, DT3,..., DT512 and the like are read out from the first line memory 6 in the same manner as the reading procedure from the second line memory pieces 7a and 7b. Image data DT513, DT514, DT515,..., DT1024 are read out in two systems.

このようにして、順次ライン毎に、第1ラインメモリ6と第2ラインメモリ7とで、画像データの書き込みと読み出しとが交替に行われる。   In this way, writing and reading of image data are alternately performed in the first line memory 6 and the second line memory 7 for each line in sequence.

一方、図4は、図2における表示パネル55としてHDTVパネル26を用いた高解像度ディスプレイである。HDTVパネル26と、信号線駆動回路24と、表示用制御装置を構成する2つの上記表示用制御素子1・1とを備えている。   On the other hand, FIG. 4 shows a high-resolution display using the HDTV panel 26 as the display panel 55 in FIG. An HDTV panel 26, a signal line driving circuit 24, and the two display control elements 1 and 1 constituting the display control device are provided.

信号線駆動回路24は、HDTVパネル26の複数の信号線(図示せず)を駆動するものであり、左画面と右画面とで、それぞれ別のソース基板25L・25Rを備えている。ソース基板25Lには、7つのソースドライバSD1〜SD7が形成され、ソース基板25Rには、7つのソースドライバSD8〜SD14が形成されている。   The signal line driving circuit 24 drives a plurality of signal lines (not shown) of the HDTV panel 26, and includes separate source substrates 25L and 25R for the left screen and the right screen, respectively. Seven source drivers SD1 to SD7 are formed on the source substrate 25L, and seven source drivers SD8 to SD14 are formed on the source substrate 25R.

高解像度ディスプレイに用いられる場合、上記表示用制御素子1は2個搭載され、各表示用制御素子1は共に第2モードで動作する。2つの表示用制御素子1・1のうち、一方が主コントローラとなり、他方が従コントローラとなる。ここでは、左側の表示用制御素子1が主コントローラ1M、右側の表示用制御素子1が従コントローラ1Sとなっている。主コントローラ1Mには、外部から奇数画像データDT_O、ディスプレイイネーブル信号DE及びクロック信号CLKが入力され、従コントローラ1Sには、外部から偶数画像データDT_E、ディスプレイイネーブル信号DE及びクロック信号CLKが入力される。   When used in a high-resolution display, two display control elements 1 are mounted, and each display control element 1 operates in the second mode. One of the two display control elements 1 and 1 is a master controller, and the other is a slave controller. Here, the left display control element 1 is the main controller 1M, and the right display control element 1 is the slave controller 1S. The main controller 1M receives odd image data DT_O, a display enable signal DE, and a clock signal CLK from the outside, and the slave controller 1S receives even image data DT_E, a display enable signal DE, and a clock signal CLK from the outside. .

そして、これら主コントローラ1Mと従コントローラ1Sとの間には、互いの入出力部4・4同士を繋ぐ双方向データバス20が形成され、このようなデータバス20のバス方向の切り換えは、主コントローラ1Mから従コントローラ1Sに対して供給される動作制御信号(従コントローラ1Sの入出力部4の機能を切り換える信号)によって制御される。また、HDTVの場合、主コントローラ1M及び従コントローラ1Sにおける各ラインメモリ部5からの画像データの読み出しは、共に1系統となっている。   A bidirectional data bus 20 that connects the input / output units 4 and 4 to each other is formed between the main controller 1M and the slave controller 1S, and the switching of the bus direction of the data bus 20 is as follows. It is controlled by an operation control signal (a signal for switching the function of the input / output unit 4 of the slave controller 1S) supplied from the controller 1M to the slave controller 1S. In the case of HDTV, image data is read from each line memory unit 5 in the main controller 1M and the slave controller 1S in one system.

図5は、HDTVパネル26を用いた高解像度ディスプレイのタイミングチャートである。HDTVでは、ディスプレイイネーブル信号DE及びクロック信号CLKと共に、奇数画像データ(図中、IN_DE_O)DT1,DT3,DT5,…,DT1919と、偶数画像データ(図中、IN_DE_E)DT2,DT4,DT6,…,DT1920とが同時に入力される。このうち、奇数画像データDT1,DT3,DT5,…,DT1919は、ディスプレイイネーブル信号DE及びクロック信号CLKと共に、主コントローラ1Mの入力部2に入力する。一方、偶数画像データDT2,DT4,DT6,…,DT1920は、ディスプレイイネーブル信号DE及びクロック信号CLKと共に、従コントローラ1Sの入力部2に入力する。   FIG. 5 is a timing chart of a high-resolution display using the HDTV panel 26. In HDTV, together with the display enable signal DE and the clock signal CLK, odd-numbered image data (IN_DE_O in the figure) DT1, DT3, DT5,... DT1919 and even-numbered image data (IN_DE_E in the figure) DT2, DT4, DT6,. DT 1920 is input simultaneously. Among these, odd-numbered image data DT1, DT3, DT5,..., DT1919 are input to the input unit 2 of the main controller 1M together with the display enable signal DE and the clock signal CLK. On the other hand, the even image data DT2, DT4, DT6,..., DT1920 are input to the input unit 2 of the slave controller 1S together with the display enable signal DE and the clock signal CLK.

主コントローラ1Mでは、制御部3(図示せず)による制御のもと、入力される1ライン分の奇数画像データの左画面27L(前半分)に相当する、奇数画像データDT1,DT3,DT5,…,DT959までを、ディスプレイイネーブル信号DEが“High”の期間、一緒に入力されるクロック信号CLKのタイミングで順次、ラインメモリ部5の第1ラインメモリ6における奇数用メモリ、つまり第1ラインメモリ片6aに左端より格納する。   In the main controller 1M, under the control of the control unit 3 (not shown), the odd image data DT1, DT3, DT5 corresponding to the left screen 27L (front half) of the odd image data for one line inputted. .., DT959 until the display enable signal DE is "High", and sequentially at the timing of the clock signal CLK input together, the odd number memory in the first line memory 6 of the line memory unit 5, that is, the first line memory Store in the piece 6a from the left end.

一方、従コントローラ1Sでは、制御部3による制御のもと、入力される1ライン分の偶数画像データのうち、左画面27L(前半分)に相当する、偶数画像データDT2,DT4,DT6,…,DT960までは、自身のラインメモリ部5に格納することはなく、一緒に入力されるクロック信号CLK及びディスプレイイネーブル信号DEと共に、入出力部4よりデータバス20を介して、主コントローラ1Mへと転送する。この間、従コントローラ1Sでは、自身のラインメモリ部5へのデータの格納は行わない。   On the other hand, in the slave controller 1S, even-numbered image data DT2, DT4, DT6,... Corresponding to the left screen 27L (front half) among the inputted even-numbered image data under the control of the control unit 3. , DT960 are not stored in the own line memory unit 5, but together with the clock signal CLK and the display enable signal DE input together, from the input / output unit 4 to the main controller 1M via the data bus 20. Forward. During this time, the slave controller 1S does not store data in its own line memory unit 5.

主コントローラ1Mでは、上述のように奇数画像データDT1,DT3,DT5,…,DT959までを第1ラインメモリ片6aに左端より順次格納すると同時に、このようにして従コントローラ1Sより転送されてくる、同ラインの左画面27L(前半分)に相当する偶数画像データDT2,DT4,DT6,…,DT960までを、従コントローラ1Sより一緒に転送されてくるディスプレイイネーブル信号DE及びクロック信号CLKを用いて、ディスプレイイネーブル信号DEが“High”の期間、クロック信号CLKのタイミングで、順次、ラインメモリ部5の第1ラインメモリ6における偶数用メモリ、つまり第1ラインメモリ片6bに左端より格納する。   In the main controller 1M, as described above, the odd-numbered image data DT1, DT3, DT5,..., DT959 are sequentially stored in the first line memory piece 6a from the left end, and at the same time, transferred from the slave controller 1S in this way. Up to even-numbered image data DT2, DT4, DT6,..., DT960 corresponding to the left screen 27L (front half) of the same line using the display enable signal DE and the clock signal CLK transferred together from the slave controller 1S, During the period when the display enable signal DE is “High”, the data are sequentially stored from the left end in the even memory in the first line memory 6 of the line memory unit 5, that is, the first line memory piece 6 b at the timing of the clock signal CLK.

このようにして1ライン分の画像データの左画面27Lに相当する画像データ(奇数画像データと偶数画像データ)が、主コントローラ1Mの第1ラインメモリ6に格納されると、主コントローラ1Mの制御部3より出力される動作制御信号に従って、主コントローラ1M及び従コントローラ1S間で互いの処理が切り換えられ、今度は、主コントローラ1Mが従コントローラ1Sに対して、入力部2を介して入力される奇数画像データを転送する。   When the image data (odd image data and even image data) corresponding to the left screen 27L of the image data for one line is stored in the first line memory 6 of the main controller 1M in this way, the control of the main controller 1M is performed. The mutual processing is switched between the main controller 1M and the slave controller 1S according to the operation control signal output from the unit 3, and this time, the main controller 1M is input to the slave controller 1S via the input unit 2. Transfer odd image data.

つまり、主コントローラ1Mの制御部3は、入力される1ライン分の奇数画像データのうち、右画面27R(後半分)に相当する、奇数画像データDT961,DT963,DT965,…,DT1919を、自身のラインメモリ部5に格納することなく、一緒に入力されるクロック信号CLK及びディスプレイイネーブル信号DEと共に、入出力部4よりデータバス20を介して、従コントローラ1Sへと転送する。この間、主コントローラ1Mは、自身のラインメモリ部5へのデータの格納は行わない。   That is, the control unit 3 of the main controller 1M uses the odd-numbered image data DT961, DT963, DT965,..., DT1919 corresponding to the right screen 27R (rear half) among the odd-numbered image data for one line inputted. Without being stored in the line memory unit 5, the clock signal CLK and the display enable signal DE input together are transferred from the input / output unit 4 to the slave controller 1S via the data bus 20. During this time, the main controller 1M does not store data in its own line memory unit 5.

従コントローラ1Sでは、自身の入力部2を介して入力される偶数画像データDT962,DT964,DT966,…,DT1920を、偶数用メモリ、つまり第1ラインメモリ片6aに、主コントローラ1Mにおける第1ラインメモリ片6aへの奇数画像データの格納と同様に格納していくと同時に、入出力部4を介して主コントローラ1Mより転送されてくる奇数画像データDT961,DT963,DT965,…,DT1919を、奇数用メモリ、つまり第1ラインメモリ片6bに、主コントローラ1Mにおける第1ラインメモリ片6bへの偶数画像データの格納と同様に格納していく。   In the slave controller 1S, the even-numbered image data DT962, DT964, DT966,..., DT1920 input through its own input unit 2 are transferred to the even-numbered memory, that is, the first line memory piece 6a. The odd-numbered image data DT961, DT963, DT965,..., DT1919 transferred from the main controller 1M via the input / output unit 4 are stored at the same time as the odd-numbered image data is stored in the memory piece 6a. In the main memory, that is, the first line memory piece 6b, the even image data is stored in the first line memory piece 6b in the main controller 1M.

このようにして、主コントローラ1Mと従コントローラ1Sとの間で、互いの入力データを交換しながら1ライン分の画像データの格納が完了する。   In this way, the storage of the image data for one line is completed while exchanging the input data between the main controller 1M and the slave controller 1S.

そして、この格納期間には、同時に、主コントローラ1M及び従コントローラ1Sの各第2ラインメモリ7から、既に格納されている1ライン前の画像データ(図中、O_DT_L,O_DT_R)DT1,DT2,DT3,…,DT1920が、画面左端の画像データDT1及び画面中央の画像データDT961をそれぞれ開始点として同時に左側より順次読み出されていく。本実施の形態では、主コントローラ1M及び従コントローラ1Sにおける第1,第2のラインメモリ6・7は何れも一対のラインメモリ片より構成されているので、詳細には、主コントローラ1M及び従コントローラ1Sにおいて、第2ラインメモリ片7a及び第2ラインメモリ片7bのそれぞれから左端より画像データが読み出され、マルチプレクサ9を介して一系統で読み出されていく。   During this storage period, the image data (O_DT_L, O_DT_R in the figure) DT1, DT2, DT3 already stored one line from the second line memories 7 of the main controller 1M and the slave controller 1S are simultaneously stored. ,..., DT 1920 are sequentially read from the left side at the same time starting from the image data DT1 at the left end of the screen and the image data DT961 at the center of the screen. In the present embodiment, the first and second line memories 6 and 7 in the main controller 1M and the sub-controller 1S are each composed of a pair of line memory pieces. In detail, the main controller 1M and the sub-controller In 1S, image data is read from the left end of each of the second line memory piece 7a and the second line memory piece 7b, and is read out in one system via the multiplexer 9.

主コントローラ1Mにて最初に読み出される画面左端の画像データDT1は、左画面27Lに書き込むべき最初の画像データである。画像データの読み出しは、奇数画像データを格納した第2ラインメモリ片7aと、偶数画像データを格納した第2ラインメモリ片7bとから読み出され、マルチプレクサ9を介して交互に出力される。画面左端の画像データDT1を先頭にして順次読み出された画像データDT1,DT2,DT3,…,DT960は、左画面27Lを駆動する7つのソースドライバSD1〜SD7に、左端のソースドライバSD1から順に入力される。   The image data DT1 at the left end of the screen that is first read by the main controller 1M is the first image data to be written on the left screen 27L. The image data is read from the second line memory piece 7 a storing odd image data and the second line memory piece 7 b storing even image data, and alternately output via the multiplexer 9. The image data DT1, DT2, DT3,..., DT960 sequentially read starting from the image data DT1 at the left end of the screen are sequentially supplied from the left end source driver SD1 to the seven source drivers SD1 to SD7 that drive the left screen 27L. Entered.

一方、従コントローラ1Sにて最初に読み出される画面中央の画像データDT961は、右画面27Rに書き込むべき最初の画像データである。画像データの読み出しは、偶数画像データを格納した第2ラインメモリ片7aと、奇数画像データを格納した第2ラインメモリ片7bとから読み出され、マルチプレクサ9を介して交互に出力される。画面中央の画像データDT961を先頭にして順次読み出された画像データDT961,DT962,DT963,…,DT1920は、右画面27Rを駆動する7つのソースドライバSD8〜SD14に、左端のソースドライバSD8から順に入力される。   On the other hand, the image data DT961 at the center of the screen read out first by the slave controller 1S is the first image data to be written on the right screen 27R. Image data is read out from the second line memory piece 7 a storing even-numbered image data and the second line memory piece 7 b storing odd-numbered image data, and alternately output via the multiplexer 9. The image data DT961, DT962, DT963,..., DT1920 sequentially read starting from the image data DT961 at the center of the screen are sequentially supplied from the leftmost source driver SD8 to the seven source drivers SD8 to SD14 that drive the right screen 27R. Entered.

このときの出力周波数は、入力周波数と同じであり、1ライン分の画像データDT1,DT2,DT3,…,DT1920を、主コントローラ1Mと従コントローラ1Sの各第1ラインメモリ6へ順次格納し終えたとき、主コントローラ1M及び従コントローラ1Sの各第2ラインメモリ7は空となっている。次の1ライン分の画像データDT1,DT2,DT3,…,DT1920は、これら空の第2ラインメモリ7・7に上記の第1ラインメモリ6・6への画像データの格納と同様に格納していく。   The output frequency at this time is the same as the input frequency, and the image data DT1, DT2, DT3,..., DT1920 for one line are sequentially stored in the first line memories 6 of the main controller 1M and the slave controller 1S. At this time, the second line memories 7 of the main controller 1M and the slave controller 1S are empty. The next one line of image data DT1, DT2, DT3,..., DT1920 is stored in these empty second line memories 7 and 7 in the same manner as the image data is stored in the first line memories 6 and 6 described above. To go.

これと同時に、主コントローラ1Mと従コントローラ1Sの各第1ラインメモリ6・6から上記の第2ラインメモリ7・7からの画像データの読み出しと同様に、画面左端と画面中央とから、画像データDT1,DT2,DT3,…,DT960と、画像データDT961,DT962,DT963,…,DT1920とが、2系統で読み出されていく。   At the same time, the image data is read from the left edge of the screen and the center of the screen in the same manner as the image data is read from the first line memories 6 and 6 of the main controller 1M and the slave controller 1S. , DT960, and image data DT961, DT962, DT963,..., DT1920 are read out in two systems.

このようにして、主コントローラ1Mと従コントローラ1Sとでは、XGAの場合と同様に、それぞれの制御部3によって、順次ライン毎に、第1ラインメモリ6・6と第2ラインメモリ7・7とで書き込みと読み出しとを交代させながらデータ変換処理を行っていく。   In this way, in the main controller 1M and the slave controller 1S, the first line memories 6 and 6 and the second line memories 7 and 7 are sequentially controlled for each line by the respective control units 3 as in the case of XGA. The data conversion process is performed while alternating between writing and reading.

以上のように、ここでは、2画素ずつ2系統で入力される画像データを、表示用制御装置にて画面水平方向に2分割された各画面の画像データにそれぞれ変換して2系統で表示駆動部に出力する高解像度ディスプレイの表示において、表示用制御装置として、互いにデータバスを介して接続された同一構成の2個の表示用制御素子1・1を用い、これら表示用制御素子1・1に2系統で入力される画像データを1系統ずつ入力させ、各表示用制御素子1では、駆動を担う対応画面以外の画像データはデータバスを介して駆動を担う他方の表示用制御素子1へと転送する一方、対応画面の画像データは他方の表示用制御素子1よりデータバスを介して転送されてくる対応画面の画像データと共に内蔵のラインメモリ部5に格納して出力画像データに変換させるようにしている。   As described above, here, image data input in two lines by two pixels is converted into image data of each screen divided into two in the screen horizontal direction by the display control device, and display driving is performed in two lines. In the display of the high-resolution display output to the display unit, two display control elements 1 and 1 having the same configuration connected to each other via a data bus are used as the display control device, and these display control elements 1 and 1 are used. The image data input in two systems is input one by one, and in each display control element 1, image data other than the corresponding screen responsible for driving is transferred to the other display control element 1 responsible for driving via the data bus. On the other hand, the image data of the corresponding screen is stored in the built-in line memory unit 5 together with the image data of the corresponding screen transferred from the other display control element 1 via the data bus, and output image data. And so as to be converted to.

このような構成とすることで、各表示用制御素子1に内蔵されるラインメモリのメモリ容量は、表示用制御装置を1つの表示用制御素子にて構成した場合に必要とされるメモリ容量の1/2とすることができるので、例えば、HDTV(1920×1080)用の表示用制御装置では、内蔵するラインメモリのメモリ容量として、XGA(1024×768)用の表示用制御装置の2倍ほども必要であるが、表示用制御素子1のラインメモリ部5のメモリ容量を、低解像度のXGA用の表示用制御装置として機能する構成としておき、高解像度のHDTV用の表示用制御装置としては、これを2個用いて構成することで対応できる。   With such a configuration, the memory capacity of the line memory built in each display control element 1 is equal to the memory capacity required when the display control device is configured by one display control element. For example, in the display control device for HDTV (1920 × 1080), the memory capacity of the built-in line memory is twice that of the display control device for XGA (1024 × 768). Needless to say, the memory capacity of the line memory unit 5 of the display control element 1 is configured to function as a display controller for low resolution XGA, and as a display controller for high resolution HDTV. Can be handled by using two of them.

つまり、これにより、低解像度の表示用制御装置を構成する表示用制御素子と高解像の表示用制御装置を構成する表示用制御素子とを共用でき、表示用制御素子(装置)の統一化をコストメリットが出るような形で図ることが可能となり、ひいては表示装置の低価格化を実現することが可能となる。   In other words, this makes it possible to share the display control element constituting the low-resolution display control device and the display control element constituting the high-resolution display control device, and unifying the display control elements (devices). It is possible to reduce the cost of the display device.

なお、ここでは、N(Nは2以上の整数)画素ずつN系統で入力される画像データを、表示用制御装置にて画面水平方向にN分割された各画面の画像データにそれぞれ変換してN×k(kは1以上の整数)系統で表示駆動部に出力する表示装置の駆動方法として、Nが2で、kが1の場合を例示したが、これら以外の例であってもよい。   Here, image data input in N systems by N (N is an integer of 2 or more) pixels is converted into image data of each screen divided into N by the display controller in the horizontal direction of the screen. As a driving method of the display device that outputs to the display driving unit in the N × k (k is an integer of 1 or more) system, N is 2 and k is 1, but examples other than these may be used. .

ところで、複数の表示用制御素子1にて1つの表示用制御装置を構成する場合、それぞれの表示用制御素子1には、画像データDTと共に、クロック信号CLK及びディスプレイイネーブル信号DE等の表示制御信号も併せて入力されるので、各表示用制御素子1は、各々の対応画面がどの画面であるかを認識し、対応画面の画像データのみ自身のラインメモリ部5へと格納し、非対応画面の画像データは他の表示用制御素子1へと転送することで、それぞれ独立して駆動し得るはずである。しかしながら、実際には、データ転送経路の長さの関係や、各表示用制御素子の製造ばらつきによって、不具合を起こす可能性がある。   By the way, when one display control device is constituted by a plurality of display control elements 1, each display control element 1 includes display control signals such as a clock signal CLK and a display enable signal DE together with image data DT. Each display control element 1 recognizes which screen each corresponding screen is, stores only the image data of the corresponding screen in its own line memory unit 5, and displays the non-corresponding screen. These image data can be driven independently by being transferred to other display control elements 1. However, in reality, there is a possibility of causing a problem due to the relationship between the length of the data transfer path and the manufacturing variation of each display control element.

これに対し、本実施の形態では、高解像度ディスプレイの表示用制御装置を構成する場合、2つの表示用制御素子1・1のうちの一方が主コントローラ1Mとなって、他方の従コントローラ1Sの駆動を制御する構成としているので、データ転送経路の長さの関係や、各制御回路を構成する表示用制御素子の製造ばらつきに起因する不具合の招来を回避することができる。   On the other hand, in the present embodiment, when configuring a display control device for a high-resolution display, one of the two display control elements 1, 1 becomes the main controller 1M and the other slave controller 1S Since the drive is configured to be controlled, it is possible to avoid the occurrence of defects due to the relationship between the length of the data transfer path and the manufacturing variation of the display control elements constituting each control circuit.

また、複数の表示用制御素子1にて1つの表示用制御装置を構成する場合、それぞれの表示用制御素子1には、画像データDTと共に、クロック信号CLK及びディスプレイイネーブル信号DE等の表示制御信号も併せて入力されるので、各表示用制御素子1は、転送されてきた画像データを、自身に直接入力された表示制御信号を用いてラインメモリ部5に格納する構成とすることもできる。しかしながら、実際には、上述したように、データ転送経路の長さの関係や、各表示用制御素子1の製造ばらつきによって、転送されてきた画像データを直接入力された表示制御信号を用いて格納した場合、不具合を起こす可能性がある。   When one display control device is constituted by a plurality of display control elements 1, each display control element 1 includes display control signals such as a clock signal CLK and a display enable signal DE together with image data DT. Each display control element 1 can also be configured to store the transferred image data in the line memory unit 5 using a display control signal directly input to itself. However, in practice, as described above, the transferred image data is stored using the display control signal that is directly input, depending on the relationship of the length of the data transfer path and the manufacturing variation of each display control element 1. Doing so may cause a malfunction.

これに対しても、本実施の形態では、画像データDTを他の表示用制御素子1へと転送する際に、一緒に入力されたクロック信号CLKを含む表示制御信号も併せて転送する構成としているので、データ転送経路の長さの関係や、各表示用制御素子1の製造ばらつきに起因する不具合の招来を回避することができる。   In contrast, in the present embodiment, when the image data DT is transferred to another display control element 1, a display control signal including the clock signal CLK input together is also transferred. Therefore, it is possible to avoid the occurrence of defects due to the relationship between the lengths of the data transfer paths and the manufacturing variations of the display control elements 1.

また、画像データ用のバスは、ライン数が多いため、このようにデータを双方向に送信可能な双方向データバスとすることで、制御回路自身の規模をかなり小さくすることができる。しかしながら、双方向データバスとした場合、バス方向の切り換えに時間がかかり、例えば所定番目の画素からバス方向を切り換えると取り決めておいても、抜けが生じる可能性がある。   Since the bus for image data has a large number of lines, the scale of the control circuit itself can be considerably reduced by using a bidirectional data bus capable of transmitting data bidirectionally. However, when the bidirectional data bus is used, it takes time to switch the bus direction. For example, even if it is determined that the bus direction is switched from a predetermined pixel, there is a possibility that an omission occurs.

したがって、本実施の形態では、図5のタイミングチャートに示すように、直接入力された奇数画像データの第1ラインメモリ片6aへの格納と、転送されてきた画像データである偶数画像データの第1ラインメモリ片6bへの格納とを、同じクロックタイミングで行う構成としているが、より好ましくは、直接入力される画像データの格納開始タイミングに対して、転送されてくる画像データの格納開始タイミングを、数クロック分遅延させる構成としておくことである。このようのすることで、双方向データバスの切り換え時間を確保でき、バス方向の切り換えに要する遅れに起因する不具合の招来を回避できる。   Accordingly, in the present embodiment, as shown in the timing chart of FIG. 5, the odd-numbered image data directly input is stored in the first line memory piece 6a, and the even-numbered image data that is the transferred image data is the first. The storage in the one-line memory piece 6b is performed at the same clock timing. More preferably, the storage start timing of the transferred image data is set to the storage start timing of the directly input image data. In other words, the delay time is set to be delayed by several clocks. By doing this, it is possible to secure the switching time of the bidirectional data bus and avoid the occurrence of problems due to the delay required for switching the bus direction.

〔第2の実施の形態〕
本発明に係るその他の実施の形態について、図13、図14に基づいて説明すると以下の通りである。なお、説明の便宜上、前述の実施の形態で用いた部材と同じ機能を有する部材には同じ符号を付して説明を省略する。
[Second Embodiment]
Other embodiments according to the present invention will be described below with reference to FIGS. For convenience of explanation, members having the same functions as those used in the above-described embodiment are denoted by the same reference numerals and description thereof is omitted.

第1の実施の形態では、図4、図5に示すように、画像データが奇数画素と偶数画素との2画素ずつ2系統で入力され、2系統のうちの1系統を2つあるうちの一方の表示用制御素子1に入力させ、もう一系統を他方の表示用制御素子1に入力させる構成の高解像度ディスプレイを例示した。   In the first embodiment, as shown in FIGS. 4 and 5, image data is input in two lines of two pixels, odd pixels and even pixels, and one of the two lines has two lines. A high-resolution display having a configuration in which one display control element 1 is input and the other system is input to the other display control element 1 is illustrated.

このようなディスプレイを低解像度と高解像度とで表示用制御素子を共用しながら実現するために、表示用制御素子1は、制御部3による制御のもと、低解像度に対応した、データ入出力部4を介しての画像データの転送を行うことなく、入力部2より入力される1ライン分の画像データを第1或いは第2のラインメモリ6・7の何れか一方にのみ格納する第1モードと、高解像度に対応した、入力部2より入力される画像データであって、2系統に分割されて入力される所定の1系統の1ライン分の画像データのうち、駆動を担う対応画面の画像データを、データ入出力部4を介して他の表示用制御素子1より転送されてくる画像データと共に上記第1或いは第2のラインメモリ6・7の何れか一方に格納し、対応画面以外の画像データをデータ入出力部4を介して駆動を担う所定の表示用制御素子1へと転送する第2モードとを有していた。   In order to realize such a display while sharing display control elements at low resolution and high resolution, the display control element 1 is a data input / output corresponding to low resolution under the control of the control unit 3. A first line that stores image data for one line input from the input unit 2 only in one of the first or second line memories 6 and 7 without transferring the image data via the unit 4. Corresponding screen for driving among image data input from the input unit 2 corresponding to the mode and high resolution, and being divided into two lines and inputted for one line of a predetermined one line Is stored in one of the first or second line memories 6 and 7 together with the image data transferred from the other display control element 1 via the data input / output unit 4 and the corresponding screen. Image data other than Responsible for driving through the chromatography data input-output unit 4 has a second mode for transferring to a predetermined display control device 1.

これに対し、本実施の形態では、画像データが1画素ずつ1系統で入力される構成の高解像度ディスプレイを例示する。   On the other hand, in this embodiment, a high-resolution display having a configuration in which image data is input by one system pixel by pixel is illustrated.

このようなディスプレイを低解像度と高解像度とで表示用制御素子を共用しながら実現するために、表示用制御素子1’は、制御部3による制御のもと、低解像度に対応した、データ入出力部4を介しての画像データの転送を行うことなく、入力部2より入力される1ライン分の画像データを第1或いは第2のラインメモリ6・7の何れか一方にのみ格納する第1モードと、高解像度に対応した、入力部2より入力される1ライン分の画像データのうち、駆動を担う対応画面の画像データを第1或いは第2のラインメモリ6・7の何れか一方に格納し、対応画面以外の画像データをデータ入出力部4を介して駆動を担う所定の表示用制御素子1’へと転送する第3モード、及び1ライン分の画像データのうちのデータ入出力部4より入力される駆動を担う対応画面の画像データを第1或いは第2のラインメモリ6・7の何れか一方に格納する第4モードとを有している。   In order to realize such a display while sharing a display control element between low resolution and high resolution, the display control element 1 ′ is controlled by the control unit 3 to input data corresponding to the low resolution. First, image data for one line input from the input unit 2 is stored in only one of the first and second line memories 6 and 7 without transferring the image data via the output unit 4. Among the image data for one line input from the input unit 2 corresponding to one mode and high resolution, the image data of the corresponding screen responsible for driving is either one of the first or second line memories 6 and 7. And a third mode in which image data other than the corresponding screen is transferred to a predetermined display control element 1 ′ responsible for driving via the data input / output unit 4 and data input of one line of image data Input from output unit 4 The image data of the corresponding screen responsible for driving and a fourth mode to be stored in either the first or the second line memory 6.7.

図13に、本実施の形態にかかる高解像度ディスプレイにおける画像データの流れを示す。本実施の形態にかかる高解像度ディスプレイには、2個の表示用制御素子1’・1’が搭載されている。このうち、主コントローラとなる一方側の表示用制御素子1’、ここでは、左側の表示用制御素子1’のみに1系統の画像データDTが、ディスプレイイネーブル信号DE及びクロック信号CLKと共に入力される。以下、左側の表示用制御素子1’を主コントローラ1M、右側の表示用制御素子1’を従コントローラ1Sとして説明する。   FIG. 13 shows a flow of image data in the high-resolution display according to the present embodiment. The high-resolution display according to the present embodiment is equipped with two display control elements 1 'and 1'. Among these, only one display image element DT is input together with the display enable signal DE and the clock signal CLK to only one display control element 1 ′, which is the main controller, here, the left display control element 1 ′. . Hereinafter, the left display control element 1 'will be described as the main controller 1M, and the right display control element 1' will be described as the slave controller 1S.

主コントローラ1Mは第3モードで動作し、従コントローラ1Sは第4モードで動作する。主コントローラ1Mと従コントローラ1Sとの間には、第1の実施の形態と同様に、互いの入出力部4・4同士を繋ぐデータバス40が形成されている。ここでは、主コントローラ1Mから従コントローラ1Sへと画像データが送られるのみであるので、データバス40は一方向データバスである。主コントローラ1M及び従コントローラ1Sにおける各ラインメモリ部5からの画像データの読み出しは、共に1系統となっている。   The master controller 1M operates in the third mode, and the slave controller 1S operates in the fourth mode. As in the first embodiment, a data bus 40 that connects the input / output units 4 and 4 is formed between the main controller 1M and the slave controller 1S. Here, since only image data is sent from the main controller 1M to the slave controller 1S, the data bus 40 is a one-way data bus. Reading of image data from each line memory unit 5 in the main controller 1M and the slave controller 1S is one system.

図14に、本実施の形態にかかる高解像度ディスプレイのタイミングチャートを示す。
画像データ(図中、IN_DT)DT1,DT2,DT3,…,DT1920は、ディスプレイイネーブル信号DE及びクロック信号CLKと共に、主コントローラ1Mの入力部2に入力する。
FIG. 14 shows a timing chart of the high-resolution display according to this embodiment.
Image data (IN_DT in the figure) DT1, DT2, DT3,..., DT1920 are input to the input unit 2 of the main controller 1M together with the display enable signal DE and the clock signal CLK.

主コントローラ1Mでは、制御部3(図示せず)による制御のもと、入力される1ライン分の画像データの左画面27L(前半分)に相当する、画像データDT1,DT2,DT3,…,DT960までを、ディスプレイイネーブル信号DEが“High”の期間、一緒に入力されるクロック信号CLKのタイミングで順次、ラインメモリ部5の第1ラインメモリ6へその左端から格納する。なお、詳細には、第1ラインメモリ片6aの左端より右端へと格納され、次いで、第1ラインメモリ片6bの左端より右端へと格納される。   In the main controller 1M, image data DT1, DT2, DT3,..., Corresponding to the left screen 27L (front half) of image data for one line inputted under the control of the control unit 3 (not shown). Steps up to DT960 are sequentially stored from the left end in the first line memory 6 of the line memory unit 5 at the timing of the clock signal CLK input together while the display enable signal DE is “High”. In detail, the data is stored from the left end of the first line memory piece 6a to the right end, and then stored from the left end of the first line memory piece 6b to the right end.

そして、入力される1ライン分の画像データの右画面27R(後半分)に相当する、画像データDT961,DT962,DT963,…,DT192については、自身のラインメモリ部5に格納することなく、一緒に入力されるクロック信号CLK及びディスプレイイネーブル信号DEと共に、入出力部4よりデータバス40を介して、従コントローラ1Sへと転送する。   Then, the image data DT961, DT962, DT963,..., DT192 corresponding to the right screen 27R (rear half) of the input image data for one line are stored together without being stored in the own line memory unit 5. Together with the clock signal CLK and the display enable signal DE input to the controller 1, the data is transferred from the input / output unit 4 to the slave controller 1 S via the data bus 40.

従コントローラ1Sでは、入出力部4を介して主コントローラ1Mより転送されてくる画像データDT961,DT962,DT963,…,DT1920を、一緒に転送されてくるディスプレイイネーブル信号DE及びクロック信号CLKに基づいて、ディスプレイイネーブル信号DEが“High”の期間、クロック信号CLKのタイミングで順次、ラインメモリ部5の第1ラインメモリ6へその左端から格納する。この場合も、詳細には、第1ラインメモリ片6aの左端より右端へ、次いで、第1ラインメモリ片6bの左端より右端へと格納される。   In the slave controller 1S, the image data DT961, DT962, DT963,..., DT1920 transferred from the main controller 1M via the input / output unit 4 are based on the display enable signal DE and the clock signal CLK transferred together. During the period when the display enable signal DE is “High”, the data is sequentially stored from the left end in the first line memory 6 of the line memory unit 5 at the timing of the clock signal CLK. Also in this case, in detail, the data is stored from the left end of the first line memory piece 6a to the right end, and then from the left end of the first line memory piece 6b to the right end.

そして、このような画像データの格納と同時に、主コントローラ1M及び従コントローラ1Sの各第2ラインメモリ7からは、既に格納されている1ライン前の画像データ(図中、O_DT_L,O_DT_R)DT1,DT2,DT3,…,DT1920が、画面左端の画像データDT1及び画面中央の画像データDT961をそれぞれ開始点として左側より順次並行して読み出されていく。表示用制御素子1’では、第1,第2のラインメモリ6・7は何れも一対のラインメモリ片より構成されているので、詳細には、主コントローラ1M及び従コントローラ1Sにおいて、第2ラインメモリ片7aの左端より画像データが順に読み出されたのち、続いて第2ラインメモリ片7bの左端より画像データが読み出される。   Simultaneously with the storage of such image data, the second line memories 7 of the main controller 1M and the slave controller 1S store the previously stored image data of the previous line (O_DT_L, O_DT_R in the figure) DT1, DT2, DT3,..., DT1920 are sequentially read out in parallel from the left side starting from the image data DT1 at the left end of the screen and the image data DT961 at the center of the screen. In the display control element 1 ′, the first and second line memories 6 and 7 are each composed of a pair of line memory pieces, and in detail, in the main controller 1M and the sub-controller 1S, the second line After the image data is sequentially read from the left end of the memory piece 7a, the image data is subsequently read from the left end of the second line memory piece 7b.

主コントローラ1Mにて最初に読み出される画面左端の画像データDT1は、左画面27Lに書き込むべき最初の画像データであり、第2ラインメモリ片7aの左端から画面左端の画像データDT1を先頭にして順次読み出された画像データDT1,DT2,DT3,…,DT960は、左画面27Lを駆動する7つのソースドライバSD1〜SD7に、左端のソースドライバSD1から順に入力される。   The image data DT1 at the left end of the screen that is first read out by the main controller 1M is the first image data to be written to the left screen 27L, and sequentially from the left end of the second line memory piece 7a to the image data DT1 at the left end of the screen. The read image data DT1, DT2, DT3,..., DT960 are sequentially input from the leftmost source driver SD1 to the seven source drivers SD1 to SD7 that drive the left screen 27L.

一方、従コントローラ1Sにて最初に読み出される画面中央の画像データDT961は、右画面27Rに書き込むべき最初の画像データであり、第2ラインメモリ片7aの左端から画面中央の画像データDT961を先頭にして順次読み出された画像データDT961,DT962,DT963,…,DT1920は、右画面27Rを駆動する7つのソースドライバSD8〜SD14に、左端のソースドライバSD8から順に入力される。   On the other hand, the image data DT961 at the center of the screen that is first read by the slave controller 1S is the first image data to be written to the right screen 27R, and the image data DT961 at the center of the screen starts from the left end of the second line memory piece 7a. The image data DT961, DT962, DT963,..., DT1920 sequentially read out are sequentially input from the leftmost source driver SD8 to the seven source drivers SD8 to SD14 that drive the right screen 27R.

以上のように、本実施の形態にかかる高解像度ディスプレイは、1画素ずつ1系統で入力される画像データを、表示用制御装置にて画面水平方向にN(Nは2以上の整数)分割(ここでは2分割)された各画面の画像データにそれぞれ変換して、N×k(kは1以上の整数)系統で表示駆動部に出力するにあたり、表示用制御装置として、互いにデータバスを介して接続された同一構成のN個の表示用制御素子1’を用い、これらのうちの1つの表示用制御素子1’のみに画像データを入力させ、画像データが入力される該表示用制御素子1’では、駆動を担う対応画面の画像データを内蔵のラインメモリ部5に格納する一方、対応画面以外の画像データはデータバスを介して駆動を担う所定の表示用制御素子1’へと転送する構成である。   As described above, the high-resolution display according to the present embodiment divides image data input by one system pixel by pixel into N (N is an integer of 2 or more) in the horizontal direction of the screen by the display control device ( In this case, the image data is converted into image data of each screen divided into two and output to the display drive unit in the N × k (k is an integer of 1 or more) system. N display control elements 1 ′ having the same configuration connected to each other, and only one display control element 1 ′ is input with the image data, and the display control element to which the image data is input In 1 ', the image data of the corresponding screen responsible for driving is stored in the built-in line memory unit 5, while the image data other than the corresponding screen is transferred to the predetermined display control element 1' responsible for driving via the data bus. It is the structure to do.

したがって、図4に示した2画素毎に入力される入力2系統の構成に比して、入力周波数は倍になるものの、入力が1系統となることによって、インターフェースコネクタのピン数及び接続ケーブルの本数が2画素入力の半分になるので、コストダウンが図れるといいたメリットを有する。   Therefore, although the input frequency is doubled as compared with the configuration of the two input systems that are input for every two pixels shown in FIG. Since the number of pixels is half that of two-pixel input, there is an advantage that the cost can be reduced.

なお、本実施の形態では、表示用制御素子1’は、第1モードに加えて、第3モード、第4モードを有する構成としたが、第1モードに加えて、高解像度に対応した第2〜第4モードを全て有する構成としておくことで、該表示用制御素子を複数個用いて高解像度ディスプレイに採用するにおいて、1種類の表示用制御素子にて、第1の実施の形態で例示した2画素毎に2系統で画像データ入力される構成にも、第2の実施の形態で例示した1画素毎に1系統で画像データが入力される構成にも対応でき、統一化によるコストメリットをより一層引き出すことができる。   In the present embodiment, the display control element 1 ′ is configured to have the third mode and the fourth mode in addition to the first mode. However, in addition to the first mode, the display control element 1 ′ corresponds to the high resolution. By adopting a configuration having all of the second to fourth modes, when a plurality of display control elements are used in a high-resolution display, one type of display control element is exemplified in the first embodiment. It is possible to correspond to the configuration in which image data is input in two lines for every two pixels, and the configuration in which image data is input in one line for each pixel exemplified in the second embodiment, and the cost merit by unification Can be further extracted.

本発明の表示装置の駆動方法は、上記課題を解決するために、N(Nは2以上の整数)画素ずつN系統で入力される画像データを、表示用制御装置にて画面水平方向にN分割された各画面の画像データにそれぞれ変換してN×k(kは1以上の整数)系統で表示駆動部に出力する表示装置の駆動方法であって、表示用制御装置として互いにデータバスを介して接続されたN個の制御回路を用い、これら制御回路に上記N系統で入力される画像データを1系統ずつ入力させ、各制御回路では、入力される画像データのうち駆動を担う対応画面以外の画像データをデータバスを介して駆動を担う所定の制御回路へと転送する一方、対応画面の画像データについては他の制御回路よりデータバスを介して転送されてくる対応画面の画像データと共に内蔵のラインメモリに格納し、出力画像データに変換することを特徴としている。上記各制御回路は、同一半導体チップよりなることが好ましい。   In order to solve the above-described problem, the display device driving method of the present invention is configured so that image data input in N systems by N (N is an integer equal to or greater than 2) pixels is N in the horizontal direction of the screen by the display controller. A driving method of a display device that converts each of the divided image data into image data and outputs the converted image data to a display driving unit in an N × k (k is an integer of 1 or more) system. N control circuits connected to each other are used, and the image data input in the N systems is input to the control circuits one by one. In each control circuit, the corresponding screen responsible for driving among the input image data The image data other than is transferred to a predetermined control circuit that is in charge of driving via the data bus, while the image data of the corresponding screen is transferred together with the image data of the corresponding screen transferred from the other control circuit via the data bus. Stored in the storehouse of the line memory is characterized by converting the output image data. Each of the control circuits is preferably made of the same semiconductor chip.

これによれば、N(Nは2以上の整数)画素ずつN系統で入力される画像データを、画面水平方向にN分割された各画面の画像データにそれぞれ変換してN×k系統で表示駆動部に出力する表示用制御装置が、N個の制御回路からなり、各制御回路にそれぞれ入力される画像データを各制御回路間で相互交換することにより、各制御回路は、駆動を担う対応画面の駆動表示部へと必要な画像データを供給することが可能となる。   According to this, image data input in N systems by N (N is an integer of 2 or more) pixels is converted into image data of each screen divided into N in the horizontal direction of the screen and displayed in N × k systems. The control device for display output to the drive unit is composed of N control circuits, and each control circuit is responsible for driving by mutually exchanging image data input to each control circuit between the control circuits. It is possible to supply necessary image data to the drive display unit of the screen.

このような駆動方法では、各制御回路に内蔵されるラインメモリのメモリ容量は、表示用制御装置を1つの制御回路にて構成した場合に必要とされるメモリ容量の1/Nとすることができる。   In such a driving method, the memory capacity of the line memory incorporated in each control circuit is set to 1 / N of the memory capacity required when the display control device is configured by one control circuit. it can.

したがって、上述したように、HDTV(1920×1080)用の表示用制御装置では、内蔵するラインメモリのメモリ容量として、XGA(1024×768)用の表示用制御装置の倍ほど必要であるが、このような駆動方法とすることで、1制御回路を構成するLSI等の表示用制御素子を、1つで低解像度のXGA用の表示用制御装置として機能する構成とし、高解像度のHDTV用の表示用制御装置は、これを2個用いて構成することが可能となる。   Therefore, as described above, in the display control device for HDTV (1920 × 1080), the memory capacity of the built-in line memory needs to be about double that of the display control device for XGA (1024 × 768). By adopting such a driving method, a single display control element such as an LSI constituting one control circuit functions as a display control device for low-resolution XGA, and a high-resolution HDTV The display control device can be configured by using two of them.

つまり、上記駆動方法とすることで、低解像度の表示用制御装置を構成する表示用制御素子と共用でき、異なる解像度間での表示用制御装置の統一化をコストメリットが出るような形で図ることが可能となり、ひいては表示装置の低価格化を実現することが可能となる。   In other words, by using the above driving method, it can be shared with the display control element constituting the low-resolution display control device, and the display control device between different resolutions is unified in a cost-effective manner. As a result, the price of the display device can be reduced.

本発明の別の表示装置の駆動方法は、上記課題を解決するために、1画素ずつ1系統で入力される画像データを、表示用制御装置にて画面水平方向にN分割された各画面の画像データにそれぞれ変換してN×k(kは1以上の整数)系統で表示駆動部に出力する表示装置の駆動方法であって、表示用制御装置として互いにデータバスを介して接続されたN個の制御回路を用い、これらのうちの1つの制御回路にのみ画像データを入力させ、画像データが入力される制御回路では、駆動を担う対応画面の画像データを内蔵のラインメモリに格納して出力画像データに変換する一方、対応画面以外の画像データについてはデータバスを介して駆動を担う所定の制御回路へと転送し、画像データが入力される制御回路以外の制御回路では、データバスを介して転送されてくる対応画面の画像データを内蔵のラインメモリに格納して出力画像データに変換することを特徴としている。上記各制御回路は、同一半導体チップよりなることが好ましい。   According to another display device driving method of the present invention, in order to solve the above-described problem, image data input by one system pixel by pixel is divided into N in the horizontal direction by the display control device. A driving method of a display device that converts each image data into an N × k (k is an integer of 1 or more) system and outputs it to a display drive unit, and is connected to each other via a data bus as a display control device. The image data is input to only one of these control circuits, and the control circuit to which the image data is input stores the image data of the corresponding screen responsible for driving in the built-in line memory. While converting to output image data, image data other than the corresponding screen is transferred via a data bus to a predetermined control circuit in charge of driving, and the control circuit other than the control circuit to which the image data is input has a data bus. It is characterized by converting the output image data stores the image data of the corresponding screen which is transferred to the internal line memories through. Each of the control circuits is preferably made of the same semiconductor chip.

これによれば、1画素ずつ1系統で入力される画像データを、画面水平方向にN分割された各画面の画像データにそれぞれ変換してN×k系統で表示駆動部に出力する表示用制御装置が、N個の制御回路からなり、各制御回路にそれぞれ入力される画像データを各制御回路間で相互交換することにより、各制御回路は、駆動を担う対応画面の駆動表示部へと必要な画像データを供給することが可能となる。   According to this, the display control which converts the image data inputted by one system pixel by pixel into the image data of each screen divided into N in the horizontal direction of the screen and outputs it to the display drive unit by N × k system. The device is composed of N control circuits, and each control circuit is required to drive display units of corresponding screens that are responsible for driving by mutually exchanging image data input to each control circuit between the control circuits. Image data can be supplied.

このような駆動方法では、各制御回路に内蔵されるラインメモリのメモリ容量は、表示用制御装置を1つの制御回路にて構成した場合に必要とされるメモリ容量の1/Nとすることができる。   In such a driving method, the memory capacity of the line memory incorporated in each control circuit is set to 1 / N of the memory capacity required when the display control device is configured by one control circuit. it can.

したがって、上述したように、HDTV(1920×1080)用の表示用制御装置では、内蔵するラインメモリのメモリ容量として、XGA(1024×768)用の表示用制御装置の倍ほど必要であるが、このような駆動方法とすることで、1制御回路を構成するLSI等の表示用制御素子を、1つで低解像度のXGA用の表示用制御装置として機能する構成とし、高解像度のHDTV用の表示用制御装置は、これを2個用いて構成することが可能となる。   Therefore, as described above, in the display control device for HDTV (1920 × 1080), the memory capacity of the built-in line memory needs to be about double that of the display control device for XGA (1024 × 768). By adopting such a driving method, a single display control element such as an LSI constituting one control circuit functions as a display control device for low-resolution XGA, and a high-resolution HDTV The display control device can be configured by using two of them.

つまり、上記駆動方法とすることで、低解像度の表示用制御装置を構成する表示用制御素子と共用でき、異なる解像度間での表示用制御装置の統一化をコストメリットが出るような形で図ることが可能となり、ひいては表示装置の低価格化を実現することが可能となる。   In other words, by using the above driving method, it can be shared with the display control element constituting the low-resolution display control device, and the display control device between different resolutions is unified in a cost-effective manner. As a result, the price of the display device can be reduced.

しかも、この場合、N画素毎に入力されるN系統で画像データが入力される構成に比して、入力周波数はN倍になるものの、入力が1系統となることによって、インターフェースコネクタのピン数及び接続ケーブルの本数がN画素毎の入力の1/Nになるので、コストダウンが図れるといいたメリットを有する。   Moreover, in this case, although the input frequency is N times that of the configuration in which image data is input in N systems that are input every N pixels, the number of pins of the interface connector is reduced by the fact that the input is one system. In addition, since the number of connection cables is 1 / N of the input for every N pixels, there is an advantage that the cost can be reduced.

本発明の表示装置は、上記課題を解決するために、N(Nは2以上の整数)画素ずつN系統で入力される画像データが、表示用制御装置にて画面水平方向にN分割された各画面の画像データにそれぞれ変換されてN×k(kは1以上の整数)系統で表示駆動部に供給される表示装置において、上記表示制御装置が、互いにデータバスを介して接続されたN個の制御回路を備え、これら制御回路に上記N系統で入力される画像データが1系統ずつ入力され、各制御回路では、入力される画像データのうち駆動を担う対応画面以外の画像データをデータバスを介して駆動を担う所定の制御回路へと転送する一方、対応画面の画像データについては他の制御回路よりデータバスを介して転送されてくる対応画面の画像データと共に内蔵のラインメモリに格納し、出力画像データに変換することを特徴としている。   In the display device of the present invention, in order to solve the above problem, image data input in N systems by N (N is an integer of 2 or more) pixels is divided into N by the display control device in the horizontal direction of the screen. In a display device that is converted into image data of each screen and is supplied to the display drive unit in an N × k (k is an integer of 1 or more) system, the display control devices are connected to each other via a data bus. Each of the control circuits is provided with image data inputted in the above-mentioned N systems one by one. In each control circuit, image data other than the corresponding screen responsible for driving is input among the inputted image data. The image data of the corresponding screen is transferred along with the image data of the corresponding screen transferred from the other control circuit via the data bus while being transferred to a predetermined control circuit that is driven via the bus. Stored in, it is characterized by converting the output image data.

本発明の別の表示装置は、上記課題を解決するために、1画素ずつ1系統で入力される画像データが、表示用制御装置にて画面水平方向にN分割された各画面の画像データにそれぞれ変換されてN×k(kは1以上の整数)系統で表示駆動部に供給される表示装置において、表示用制御装置が、互いにデータバスを介して接続されたN個の制御回路を備え、これらのうちの1つの制御回路にのみ画像データが入力され、画像データが入力される制御回路では、駆動を担う対応画面の画像データを内蔵のラインメモリに格納し、出力画像データに変換する一方、対応画面以外の画像データについてはデータバスを介して駆動を担う所定の制御回路へと転送し、画像データが入力される制御回路以外の制御回路では、データバスを介して転送されてくる対応画面の画像データを内蔵のラインメモリに格納し、出力画像データに変換することを特徴としている。   According to another display device of the present invention, in order to solve the above-described problem, image data input in one system pixel by pixel is converted into image data of each screen divided into N by the display control device in the horizontal direction of the screen. In a display device that is converted and supplied to the display drive unit in an N × k (k is an integer of 1 or more) system, the display control device includes N control circuits connected to each other via a data bus. The image data is input only to one of these control circuits, and the image data of the corresponding screen responsible for driving is stored in a built-in line memory and converted into output image data. On the other hand, image data other than the corresponding screen is transferred to a predetermined control circuit that is responsible for driving via the data bus, and is transferred via the data bus in control circuits other than the control circuit to which the image data is input. Storing the image data of the come corresponding screen in the built-in line memory is characterized by converting the output image data.

既に表示装置の駆動方法として説明したように、このような表示装置の構成とすることで、低解像度の表示用制御装置を構成する表示用制御素子と共用でき、異なる解像度間での表示用制御装置の統一化をコストメリットが出るような形で図ることが可能となり、ひいては表示装置の低価格化を実現することが可能となる。   As already described as a driving method of a display device, by adopting such a display device configuration, it can be shared with a display control element constituting a low-resolution display control device, and control for display between different resolutions. It is possible to unify the devices in a form that provides cost merit, and consequently, it is possible to reduce the price of the display device.

本発明の表示装置は、さらに、上記N個の制御回路のうちの1つの制御回路が、他の制御回路の駆動を制御する構成とすることもできる。   The display device of the present invention may be configured such that one control circuit among the N control circuits controls driving of another control circuit.

上述したように、各制御回路にはそれぞれ対応する系統の画像データが入力され、画像データと共にクロック等の制御信号も併せて入力されるので、各制御回路は、各々の対応画面がN分割されたうちのどの画面であるかを認識し、対応画面の画像データのみ自身のラインメモリへと格納し、非対応画面の画像データは他の制御回路へと転送することで、それぞれ独立して駆動し得るはずである。しかしながら、実際には、データ転送経路の長さの関係や、各制御回路を構成する表示用制御素子の製造ばらつきによって各表示制御信号のクロック信号が同期せず、データのサンプリングミス等の不具合を起こす可能性がある。   As described above, image data of a corresponding system is input to each control circuit, and a control signal such as a clock is input together with the image data, so that each control screen has its corresponding screen divided into N parts. It recognizes which screen it is, stores only the image data of the corresponding screen in its own line memory, and transfers the image data of the non-compatible screen to another control circuit, so that each is driven independently It should be possible. However, in reality, the clock signal of each display control signal does not synchronize due to the relationship between the length of the data transfer path and the manufacturing variation of the display control elements constituting each control circuit. There is a possibility of waking up.

これに対し、このように上記N個の制御回路のうちの1つの制御回路が、他の制御回路の駆動を制御する構成とすることで、N個の制御回路でデータを相互交換しながら1ラインの表示を行う構成としても、データ転送経路の長さの関係や、各制御回路を構成する表示用制御素子の製造ばらつきに起因する不具合の招来を回避することができる。   On the other hand, by adopting a configuration in which one of the N control circuits controls the driving of the other control circuits in this way, the N control circuits exchange data with each other. Even in the configuration for displaying lines, it is possible to avoid the occurrence of problems due to the relationship between the lengths of the data transfer paths and the manufacturing variations of the display control elements constituting each control circuit.

本発明の表示装置は、上記各制御回路は、画像データを他の制御回路へと転送する際、上記データバスを介して当該画像データと一緒に入力されたクロック信号を含む表示制御信号も転送するようになっていることを特徴とすることもできる。   In the display device of the present invention, when each control circuit transfers image data to another control circuit, it also transfers a display control signal including a clock signal input together with the image data via the data bus. It is also possible to be characterized by the fact that

上述したように、各制御回路にはそれぞれ対応する系統の画像データが入力され、画像データと共にクロック信号等を含む表示制御信号も併せて入力されるので、各制御回路は、転送されてきた画像データを、自身に直接入力された表示制御信号のクロック信号に同期させてラインメモリに格納する構成とすることもできる。しかしながら、実際には、上述したように、データ転送経路の長さの関係や、各制御回路を構成する表示用制御素子の製造ばらつきによって、転送されてきた画像データを、直接入力された表示制御信号のクロック信号に同期させて格納した場合、不具合を起こす可能性がある。   As described above, image data of a corresponding system is input to each control circuit, and a display control signal including a clock signal and the like is also input together with the image data. The data may be stored in the line memory in synchronization with the clock signal of the display control signal input directly to the data. However, in practice, as described above, the transferred image data is directly input to the display control due to the relationship between the length of the data transfer path and the manufacturing variation of the display control elements constituting each control circuit. If stored in synchronism with the clock signal, there is a possibility of malfunction.

これに対し、上記のように、画像データを他の制御回路へと転送する際に、一緒に入力されたクロック信号を含む表示制御信号も併せて転送する構成とすることで、N個の制御回路でデータを相互交換しながら1ラインの表示を行う構成としても、データ転送経路の長さの関係や、各制御回路を構成する表示用制御素子の製造ばらつきに起因する不具合の招来を回避することができる。   On the other hand, as described above, when image data is transferred to another control circuit, the display control signal including the clock signal input together is also transferred, so that N controls Even in a configuration in which one line is displayed while exchanging data with each other in a circuit, it is possible to avoid the occurrence of defects due to the relationship between the length of the data transfer path and the manufacturing variation of the display control elements constituting each control circuit. be able to.

また、本発明の表示装置は、上記課題を解決するために、上記データバスがデータを双方向に送信可能な双方向データバスであり、上記各制御回路における上記内蔵のラインメモリは、独立して制御可能なメモリ領域に分割されており、直接入力される画像データと転送されてくる画像データとは異なるメモリ領域に格納し、かつ、直接入力される画像データの格納開始タイミングに対して、転送されてくる画像データの格納開始タイミングが数クロック分遅延されている構成とすることもできる。   Further, in order to solve the above problems, the display device of the present invention is a bidirectional data bus in which the data bus can transmit data bidirectionally, and the built-in line memory in each control circuit is independent. The image data that is directly input and the transferred image data are stored in different memory areas, and the storage start timing of the directly input image data is The storage start timing of the transferred image data can be delayed by several clocks.

画像データ用のバスは、ライン数が多いため、このようにデータを双方向に送信可能な双方向データバスとすることで、制御回路自身の規模をかなり小さくすることができる。しかしながら、双方向データバスとした場合、バス方向の切り換えに時間がかかり、例えば所定番目の画素からバス方向を切り換えると取り決めておいても、抜けが生じる可能性がある。   Since the bus for image data has a large number of lines, the scale of the control circuit itself can be considerably reduced by using a bidirectional data bus capable of transmitting data bidirectionally. However, when the bidirectional data bus is used, it takes time to switch the bus direction. For example, even if it is determined that the bus direction is switched from a predetermined pixel, there is a possibility that an omission occurs.

これに対し、上記のように、内蔵のラインメモリを独立して制御可能なメモリ領域に分割しておき、直接入力される画像データと転送されてくる画像データとは異なるメモリ領域に格納し、かつ、直接入力される画像データの格納開始タイミングに対して、転送されてくる画像データの格納開始タイミングが数クロック分遅延させることで、N個の制御回路で双方向データバスにてデータを相互交換しながら1ラインの表示を行う構成としても、双方向データバスの切り換え時間を確保でき、バス方向の切り換えに要する遅れに起因する不具合の招来を回避できる。   On the other hand, as described above, the built-in line memory is divided into independently controllable memory areas, and directly input image data and transferred image data are stored in different memory areas. In addition, since the storage start timing of the transferred image data is delayed by several clocks with respect to the storage start timing of the directly input image data, the N control circuits can mutually exchange the data on the bidirectional data bus. Even in a configuration in which the display of one line is performed while exchanging, it is possible to secure the switching time of the bidirectional data bus and avoid the inconvenience caused by the delay required for switching the bus direction.

本発明の表示用制御素子は、上記課題を解決するために、外部からの少なくとも画像データの入力を可能にする入力部と、他の表示用制御素子との間で少なくとも画像データの相互交換を可能にするデータ入出力部と、上記入力部或いは上記データ入出力部より入力される画像データを格納するほぼ容量が等しい第1及び第2のラインメモリと、上記入力部、上記データ入出力部、及び上記第1及び第2のラインメモリを制御する制御部であって、上記第1及び第2のラインメモリに対する画像データの格納動作と読み出し動作とを、画像データ1ライン毎に交替させながら行う制御部とを備え、上記制御部による制御のもと、上記データ入出力部を介しての画像データの転送を行うことなく、上記入力部より入力される1ライン分の画像データを上記第1或いは第2のラインメモリの何れか一方にのみ格納する第1モードと、上記制御部による制御のもと、上記入力部より入力される画像データであって、N(Nは2以上の整数)系統に分割されて入力される所定の1系統の1ライン分の画像データのうち、駆動を担う対応画面の画像データを、上記データ入出力部を介して上記他の表示用制御素子より転送されてくる画像データと共に上記第1或いは第2のラインメモリの何れか一方に格納し、対応画面以外の画像データを上記データ入出力部を介して駆動を担う所定の表示用制御素子へと転送する第2モードとを有することを特徴としている。   In order to solve the above problems, the display control element of the present invention exchanges at least image data between an input unit that enables at least image data input from the outside and another display control element. A data input / output unit to be enabled, first and second line memories having substantially the same capacity for storing image data input from the input unit or the data input / output unit, the input unit, and the data input / output unit And a controller for controlling the first and second line memories, wherein the image data storing operation and the reading operation with respect to the first and second line memories are alternated for each line of image data. An image data for one line input from the input unit without transferring image data via the data input / output unit under the control of the control unit. Image data input from the input unit under the control of the control unit and the first mode in which the data is stored only in one of the first and second line memories, and N (N is Among the image data for one line of a predetermined one system divided and input into two or more integers), the image data of the corresponding screen responsible for driving is used for the other display via the data input / output unit. Stored in one of the first and second line memories together with the image data transferred from the control element, predetermined display control for driving image data other than the corresponding screen via the data input / output unit It has the 2nd mode transferred to an element, It is characterized by the above-mentioned.

このような構成の表示用制御素子とすることで、低解像度の表示用制御装置にも、画像データがN画素ずつN系統で入力される構成の高解像度の表示用制御装置にも適用でき、上記した本発明の表示装置、及びその駆動方法を簡単に実現することができる。   By adopting a display control element having such a configuration, it can be applied to a low-resolution display control device and a high-resolution display control device configured to input image data in N systems by N pixels. The above-described display device of the present invention and its driving method can be easily realized.

本発明の別の表示用制御素子は、上記課題を解決するために、外部からの少なくとも画像データの入力を可能にする入力部と、他の表示用制御素子との間で少なくとも画像データの相互交換を可能にするデータ入出力部と、上記入力部或いは上記データ入出力部より入力される画像データを格納するほぼ容量が等しい第1及び第2のラインメモリと、
上記入力部、上記データ入出力部、及び上記第1及び第2のラインメモリを制御する制御部であって、上記第1及び第2のラインメモリに対する画像データの格納動作と読み出し動作とを、画像データ1ライン毎に交替させながら行う制御部とを備え、上記制御部による制御のもと、上記データ入出力部を介しての画像データの転送を行うことなく、上記入力部より入力される1ライン分の画像データを上記第1或いは第2のラインメモリの何れか一方にのみ格納する第1モードと、上記制御部による制御のもと、上記入力部より入力される1ライン分の画像データのうち、駆動を担う対応画面の画像データを上記第1或いは第2のラインメモリの何れか一方に格納し、対応画面以外の画像データを上記データ入出力部を介して駆動を担う所定の表示用制御素子へと転送する第3モードと、上記制御部による制御のもと、1ライン分の画像データのうちの上記データ入出力部より入力される駆動を担う対応画面の画像データを上記第1或いは第2のラインメモリの何れか一方に格納する第4モードとを有することを特徴としている。
In order to solve the above-described problem, another display control element according to the present invention provides at least image data between an input unit that enables input of at least image data from the outside and another display control element. A data input / output unit enabling exchange, and first and second line memories having substantially the same capacity for storing image data input from the input unit or the data input / output unit;
A control unit for controlling the input unit, the data input / output unit, and the first and second line memories, wherein an image data storing operation and a reading operation with respect to the first and second line memories are performed; And a control unit that changes the image data for each line, and is input from the input unit without transferring the image data through the data input / output unit under the control of the control unit. A first mode in which image data for one line is stored only in one of the first and second line memories, and an image for one line input from the input unit under the control of the control unit Among the data, the image data of the corresponding screen responsible for driving is stored in either the first or second line memory, and the image data other than the corresponding screen is responsible for driving via the data input / output unit. Image data of the corresponding screen responsible for driving input from the data input / output unit of the image data for one line under the control of the control unit and the third mode for transferring to the display control element And a fourth mode for storing in either the first or second line memory.

このような構成の表示用制御素子とすることで、低解像度の表示用制御装置にも、画像データが1画素ずつ1系統で入力される構成の高解像度の表示用制御装置にも適用でき、上記した本発明の表示装置、及びその駆動方法を簡単に実現することができる。   By adopting such a display control element, it can be applied to a low-resolution display control device and a high-resolution display control device configured to input image data pixel by pixel. The above-described display device of the present invention and its driving method can be easily realized.

本発明の別の表示用制御素子は、上記課題を解決するために、外部からの少なくとも画像データの入力を可能にする入力部と、他の表示用制御素子との間で少なくとも画像データの相互交換を可能にするデータ入出力部と、上記入力部或いは上記データ入出力部より入力される画像データを格納するほぼ容量が等しい第1及び第2のラインメモリと、上記入力部、上記データ入出力部、及び上記第1及び第2のラインメモリを制御する制御部であって、上記第1及び第2のラインメモリに対する画像データの格納動作と読み出し動作とを、画像データ1ライン毎に交替させながら行う制御部とを備え、上記制御部による制御のもと、上記データ入出力部を介しての画像データの転送を行うことなく、上記入力部より入力される1ライン分の画像データを上記第1或いは第2のラインメモリの何れか一方にのみ格納する第1モードと、上記制御部による制御のもと、上記入力部より入力される画像データであって、N(Nは2以上の整数)系統に分割されて入力される所定の1系統の1ライン分の画像データのうち、駆動を担う対応画面の画像データを、上記データ入出力部を介して上記他の表示用制御素子より転送されてくる画像データと共に上記第1或いは第2のラインメモリの何れか一方に格納し、対応画面以外の画像データを上記データ入出力部を介して駆動を担う所定の表示用制御素子へと転送する第2モードと、上記制御部による制御のもと、上記入力部より入力される1ライン分の画像データのうち、駆動を担う対応画面の画像データを上記第1或いは第2のラインメモリの何れか一方に格納し、対応画面以外の画像データを上記データ入出力部を介して駆動を担う所定の表示用制御素子へと転送する第3モードと、上記制御部による制御のもと、1ライン分の画像データのうちの上記データ入出力部より入力される駆動を担う対応画面の画像データを上記第1或いは第2のラインメモリの何れか一方に格納する第4モードとを有することを特徴としている。   In order to solve the above-described problem, another display control element according to the present invention provides at least image data between an input unit that enables input of at least image data from the outside and another display control element. A data input / output unit enabling exchange; first and second line memories having substantially the same capacity for storing image data input from the input unit or the data input / output unit; the input unit; An output unit and a control unit for controlling the first and second line memories, wherein the image data storing operation and the reading operation for the first and second line memories are switched for each line of image data. A control unit that performs the image processing, and under the control of the control unit, the image data for one line input from the input unit without transferring the image data through the data input / output unit. A first mode in which data is stored only in one of the first and second line memories and image data input from the input unit under the control of the control unit, and N (N is Among the image data for one line of a predetermined one system divided and input into two or more integers), the image data of the corresponding screen responsible for driving is used for the other display via the data input / output unit. Stored in one of the first and second line memories together with the image data transferred from the control element, predetermined display control for driving image data other than the corresponding screen via the data input / output unit Under the control of the second mode for transferring to the element and the control unit, among the image data for one line input from the input unit, the image data of the corresponding screen responsible for driving is input to the first or second unit. The line And a third mode in which image data other than the corresponding screen is transferred to a predetermined display control element responsible for driving via the data input / output unit, and under the control of the control unit. A fourth mode in which image data of a corresponding screen responsible for driving input from the data input / output unit of image data for one line is stored in either the first or second line memory; It is characterized by that.

このような構成の表示用制御素子とすることで、低解像度の表示用制御装置にも、画像データがN画素ずつN系統で入力される構成或いは画像データが1画素ずつ1系統で入力される構成の高解像度の表示用制御装置にも適用でき、上記した本発明の表示装置、及びその駆動方法を簡単に実現することができる。   By using the display control element having such a configuration, a configuration in which image data is input in N systems in units of N pixels or image data is input in one system in units of pixels is also input to a low-resolution display control device. The present invention can also be applied to a high-resolution display control device having the configuration, and the above-described display device of the present invention and its driving method can be easily realized.

本発明のさらに別の表示用制御素子は、上記課題を解決するために、外部から少なくとも画像データが入力される入力部と、容量がほぼ等しい第1ラインメモリ及び第2ラインメモリと、他の表示用制御素子との間で少なくとも画像データの相互交換を可能にするデータ入出力部と、上記入力部、上記第1及び第2のラインメモリ、及び上記データ入出力部を制御する制御部とを備え、上記制御部が、上記第1及び第2のラインメモリの容量以下の解像度に対応した第1モードでは、上記入力部より入力された1ライン分の画像データを上記第1ラインメモリに格納しながら、上記第2ラインメモリより既に格納されている1ライン前の画像データを読み出す処理を、1ライン毎に上記第1及び第2のラインメモリにおける格納動作と読み出し動作とを交替させながら行う一方、上記第1及び第2のラインメモリの容量を超える解像度に対応した、N(Nは2以上の整数)画素ずつN系統で入力される画像データの何れか一系統が上記入力部より入力される第2モードでは、上記入力部より入力される所定系統の1ライン分の画像データのうち、駆動を担う対応画面の画像データは、上記データ入出力部を介して上記他の表示用制御素子より転送されてくる画像データと共に上記第1ラインメモリに格納し、対応画面以外の画像データは、上記データ入出力部を介して駆動を担う所定の表示用制御素子へと転送し、かつ、上記の如く第1ラインメモリへ画像データを格納し、他の表示用制御素子へと画像データの転送を行っている期間に、上記第2ラインメモリより既に格納されている1ライン前の画像データを読み出す処理を、1ライン毎に上記第1及び第2の各ラインメモリにおける格納動作と読み出し動作とを交替させながら行うことを特徴としている。   In order to solve the above-described problem, another display control element of the present invention includes an input unit to which at least image data is input from the outside, a first line memory and a second line memory having substantially the same capacity, and other A data input / output unit that enables at least image data to be exchanged with a display control element; a control unit that controls the input unit, the first and second line memories, and the data input / output unit; In the first mode corresponding to the resolution below the capacity of the first and second line memories, the control unit stores image data for one line input from the input unit in the first line memory. While storing, the process of reading out the image data of the previous line stored from the second line memory is read and stored in the first and second line memories for each line. While the operation is alternated, any one of the image data input in N systems with N (N is an integer of 2 or more) pixels corresponding to the resolution exceeding the capacity of the first and second line memories. In the second mode in which the system is input from the input unit, among the image data for one line of the predetermined system input from the input unit, the image data of the corresponding screen responsible for driving is transmitted via the data input / output unit. The image data transferred from the other display control element is stored in the first line memory, and the image data other than the corresponding screen is a predetermined display control element that is driven through the data input / output unit. And the image data is already stored in the second line memory during the period in which the image data is stored in the first line memory as described above and the image data is transferred to other display control elements. That the process of reading image data of one line before is characterized by performing while alternating the storage operation and the read operation in the first and second of each line memory for each line.

このような構成の表示用制御素子とすることで、上記した本発明の表示装置、及びその駆動方法を簡単に実現することができる。   By using the display control element having such a configuration, the display device of the present invention and the driving method thereof can be easily realized.

本発明のさらに別の表示用制御素子は、上記課題を解決するために、外部から少なくとも画像データが入力される入力部と、容量がほぼ等しい第1ラインメモリ及び第2ラインメモリと、他の表示用制御素子との間で少なくとも画像データの相互交換を可能にするデータ入出力部と、上記入力部、上記第1及び第2のラインメモリ、及び上記データ入出力部を制御する制御部とを備え、上記制御部が、上記第1及び第2のラインメモリの容量以下の解像度に対応した第1モードでは、上記入力部より入力された1ライン分の画像データを上記第1ラインメモリに格納しながら、上記第2ラインメモリより既に格納されている1ライン前の画像データを読み出す処理を、1ライン毎に上記第1及び第2の各ラインメモリにおける格納動作と読み出し動作とを交替させながら行う一方、上記第1及び第2のラインメモリの容量を超える解像度に対応した、奇数画素と偶数画素との2系統に分割された画像データの何れか一系統が上記入力部より入力される第2モードでは、上記入力部より入力される第1系統の1ライン分の画像データのうちの前半分或いは後半分を、上記データ入出力部を介して上記他の表示用制御素子より転送されてくる第2系統の1ライン分の対応する半分の画像データと共に上記第1ラインメモリに格納し、第1系統のもう半分の画像データは、上記データ入出力部を介して上記他の表示用制御素子へと転送し、かつ、上記の如く第1ラインメモリへ画像データを格納し、他の表示用制御素子へと画像データの転送を行っている期間に、上記第2ラインメモリより既に格納されている1ライン前の画像データを読み出す処理を、1ライン毎に上記第1及び第2のラインメモリにおける格納動作と読み出し動作とを交替させながら行うことを特徴としている。   In order to solve the above-described problem, another display control element of the present invention includes an input unit to which at least image data is input from the outside, a first line memory and a second line memory having substantially the same capacity, and other A data input / output unit that enables at least image data to be exchanged with a display control element; a control unit that controls the input unit, the first and second line memories, and the data input / output unit; In the first mode corresponding to the resolution below the capacity of the first and second line memories, the control unit stores image data for one line input from the input unit in the first line memory. While storing, the process of reading the image data of the previous line already stored from the second line memory is referred to as the storing operation in the first and second line memories for each line. On the other hand, any one system of image data divided into two systems of odd pixels and even pixels corresponding to the resolution exceeding the capacity of the first and second line memories is described above. In the second mode input from the input unit, the first half or the rear half of the image data for one line of the first system input from the input unit is displayed on the other display via the data input / output unit. Is stored in the first line memory together with the corresponding half of the image data for one line of the second system transferred from the control element, and the other half of the image data of the first system is passed through the data input / output unit. And transfer the image data to the other display control element, store the image data in the first line memory as described above, and transfer the image data to the other display control element. 2 line memory The process of reading one line before the image data that is already stored, is characterized by performing while alternating the storage operation and the read operation in the first and second line memories for each line.

このような構成の表示用制御素子とすることで、上記した本発明の表示装置、及びその駆動方法を簡単に実現することができる。   By using the display control element having such a configuration, the display device of the present invention and the driving method thereof can be easily realized.

また、このような本発明の表示用制御素子においては、上記制御部が、設定によって、上記他の表示用制御素子に対して、該他の表示用制御素子における上記データ入出力部の動作を制御する動作制御信号を出力するようになっていることが好ましい。   In such a display control element of the present invention, the control unit controls the operation of the data input / output unit in the other display control element with respect to the other display control element by setting. It is preferable to output an operation control signal to be controlled.

これにより、既に説明したように、複数の表示用制御素子間でデータを相互交換しながら1ラインの表示を行う構成としても、データ転送経路の長さの関係や、各表示用制御素子の製造ばらつきに起因する不具合の招来を回避することができる。   Thus, as already described, even if the configuration is such that one line is displayed while exchanging data among a plurality of display control elements, the relationship between the length of the data transfer path and the manufacture of each display control element Invitation of defects due to variation can be avoided.

また、このような本発明の表示用制御素子においては、上記制御部が、上記データ入出力部を介して他の表示用制御素子との間で、画像データと一緒に入力されたクロック信号を含む表示制御信号も交換するようになっていることが好ましい。   In such a display control element of the present invention, the control unit receives a clock signal input together with the image data with another display control element via the data input / output unit. It is preferable that the display control signal including it is also exchanged.

これにより、既に説明したように、複数の表示用制御素子間でデータを相互交換しながら1ラインの表示を行う構成としても、データ転送経路の長さの関係や、各表示用制御素子の製造ばらつきに起因する不具合の招来を回避することができる。   Thus, as already described, even if the configuration is such that one line is displayed while exchanging data among a plurality of display control elements, the relationship between the length of the data transfer path and the manufacture of each display control element Invitation of defects due to variation can be avoided.

また、このような本発明の表示用制御素子においては、上記第1及び第2の各ラインメモリがそれぞれ、独立して制御可能なメモリ領域に分割されており、上記制御部は、直接入力される画像データと転送されてくる画像データとは異なるメモリ領域に格納し、かつ、転送されてくる画像データの格納開始を、直接入力される画像データの格納開始よりも数クロック分遅延させる構成が好ましい。   In the display control element of the present invention, each of the first and second line memories is divided into independently controllable memory areas, and the control unit is directly input. The image data and the transferred image data are stored in different memory areas, and the storage start of the transferred image data is delayed by several clocks from the storage start of the directly input image data. preferable.

これにより、既に説明したように、複数の表示用制御素子間で双方向データバスにてデータを相互交換しながら1ラインの表示を行う構成としても、バス方向の切り換えに要する遅れに起因する不具合の招来を回避することができる。   As a result, as described above, even if the configuration is such that a single line is displayed while mutually exchanging data with a bidirectional data bus among a plurality of display control elements, the problem caused by the delay required for switching the bus direction Can be avoided.

本発明の表示装置は、上記課題を解決するために、複数の信号線と複数の走査線、及びこれら信号線と走査線との各交点に設けられ、アレイ状に配列された複数の画素を有する表示パネルと、上記表示パネルの複数の信号線を駆動する信号線駆動回路と、上記表示パネルの複数の走査線を駆動する走査線駆動回路と、上記した本発明の表示用制御素子を1つ備えていることを特徴としている。   In order to solve the above problems, a display device of the present invention includes a plurality of signal lines and a plurality of scanning lines, and a plurality of pixels arranged in an array at each intersection of the signal lines and the scanning lines. A display panel having a display panel; a signal line driving circuit for driving a plurality of signal lines of the display panel; a scanning line driving circuit for driving a plurality of scanning lines of the display panel; It is characterized by having one.

したがって、異なる解像度間で統一化された表示用制御素子を用いているので、表示装置の低価格化を実現することが可能となる。   Therefore, since the display control element unified between the different resolutions is used, it is possible to realize a reduction in the price of the display device.

本発明の表示装置は、上記課題を解決するために、複数の信号線と複数の走査線、及びこれら信号線と走査線との各交点に設けられ、アレイ状に配列された複数の画素を有する表示パネルと、上記表示パネルの複数の信号線を駆動する信号線駆動回路と、上記表示パネルの複数の走査線を駆動する走査線駆動回路と、上記した本発明の表示用制御素子を複数個備えていることを特徴としている。   In order to solve the above problems, a display device of the present invention includes a plurality of signal lines and a plurality of scanning lines, and a plurality of pixels arranged in an array at each intersection of the signal lines and the scanning lines. A display panel having a display panel; a signal line driving circuit for driving a plurality of signal lines of the display panel; a scanning line driving circuit for driving a plurality of scanning lines of the display panel; and a plurality of the display control elements of the present invention described above. It is characterized by having individual.

したがって、異なる解像度間で統一化された表示用制御素子を用いているので、表示装置の低価格化を実現することが可能となる。   Therefore, since the display control element unified between the different resolutions is used, it is possible to realize a reduction in the price of the display device.

1 表示用制御素子(制御回路)
1’ 表示用制御素子(制御回路)
1M 主コントローラ
1S 従コントローラ
2 入力部
3 制御部
4 入出力部(データ入出力部)
5 ラインメモリ部
6 第1ラインメモリ
6a 第1ラインメモリ片(メモリ領域)
6b 第1ラインメモリ片(メモリ領域)
7 第2ラインメモリ
7a 第1ラインメモリ片(メモリ領域)
7b 第1ラインメモリ片(メモリ領域)
20 データバス
1 Display control element (control circuit)
1 'display control element (control circuit)
1M Main controller 1S Secondary controller 2 Input unit 3 Control unit 4 Input / output unit (data input / output unit)
5 Line memory section 6 First line memory 6a First line memory piece (memory area)
6b First line memory piece (memory area)
7 Second line memory 7a First line memory piece (memory area)
7b First line memory piece (memory area)
20 Data bus

Claims (17)

1画素ずつ1系統で入力される入力画像データを、表示用制御装置にて画面水平方向にN(Nは2以上の整数)分割された各画面の出力画像データにそれぞれ変換してN×k(kは1以上の整数)系統で表示駆動部に出力する表示装置の駆動方法であって、
表示用制御装置として互いにデータバスを介して接続されたN個の制御回路を用い、これらのうちの1つの制御回路にのみ上記入力画像データを入力させ、
上記入力画像データが入力される制御回路では、駆動を担う対応画面の画像データを内蔵のラインメモリに格納して出力画像データに変換する一方、対応画面以外の画像データについては上記データバスを介して駆動を担う所定の制御回路へと転送し、
上記入力画像データが入力される制御回路以外の制御回路では、上記データバスを介して転送されてくる対応画面の画像データを内蔵のラインメモリに格納して出力画像データに変換することを特徴とする表示装置の駆動方法。
Input image data input by one system pixel by pixel is converted into output image data of each screen divided into N (N is an integer of 2 or more) in the screen horizontal direction by the display control device, and N × k (K is an integer greater than or equal to 1) A display device drive method for outputting to a display drive unit in a system,
Using N control circuits connected to each other via a data bus as a display control device, the input image data is input only to one of these control circuits,
In the control circuit to which the input image data is inputted, the image data of the corresponding screen responsible for driving is stored in the built-in line memory and converted into the output image data, while the image data other than the corresponding screen is passed through the data bus. Transfer to a predetermined control circuit that takes charge of driving,
In a control circuit other than the control circuit to which the input image data is input, the image data of the corresponding screen transferred via the data bus is stored in a built-in line memory and converted into output image data. Display device driving method.
1画素ずつ1系統で入力される入力画像データが、表示用制御装置にて画面水平方向にN(Nは2以上の整数)分割された各画面の出力画像データにそれぞれ変換されてN×k(kは1以上の整数)系統で表示駆動部に供給される表示装置において、
表示用制御装置が、互いにデータバスを介して接続されたN個の制御回路を備え、これらのうちの1つの制御回路にのみ上記入力画像データが入力され、
上記入力画像データが入力される制御回路では、駆動を担う対応画面の画像データを内蔵のラインメモリに格納し、出力画像データに変換する一方、対応画面以外の画像データについては上記データバスを介して駆動を担う所定の制御回路へと転送し、
上記入力画像データが入力される制御回路以外の制御回路では、上記データバスを介して転送されてくる対応画面の画像データを内蔵のラインメモリに格納し、出力画像データに変換することを特徴とする表示装置。
Input image data input by one system pixel by pixel is converted into output image data of each screen divided into N (N is an integer of 2 or more) in the horizontal direction of the screen by the display control device, and N × k. (K is an integer greater than or equal to 1) In the display device supplied to the display drive unit in a system,
The display control device includes N control circuits connected to each other via a data bus, and the input image data is input to only one of these control circuits,
In the control circuit to which the input image data is input, the image data of the corresponding screen responsible for driving is stored in the built-in line memory and converted into output image data, while the image data other than the corresponding screen is transmitted via the data bus. Transfer to a predetermined control circuit that takes charge of driving,
In a control circuit other than the control circuit to which the input image data is input, the image data of the corresponding screen transferred via the data bus is stored in a built-in line memory and converted into output image data. Display device.
上記N個の制御回路のうちの1つの制御回路が、他の制御回路の駆動を制御することを特徴とする請求項2に記載の表示装置。   The display device according to claim 2, wherein one of the N control circuits controls driving of another control circuit. 上記各制御回路は、画像データを他の制御回路へと転送する際、上記データバスを介して当該画像データと一緒に入力されたクロック信号、を含む表示制御信号も転送するようになっていることを特徴とする請求項2に記載の表示装置。   Each of the control circuits also transfers a display control signal including a clock signal input together with the image data via the data bus when transferring the image data to another control circuit. The display device according to claim 2. 上記データバスがデータを双方向に送信可能な双方向データバスであり、
上記各制御回路における上記内蔵のラインメモリは、独立して制御可能なメモリ領域に分割されており、制御回路に直接入力される画像データと他の制御回路より転送されてくる画像データとは異なるメモリ領域に格納し、かつ、直接入力される画像データの格納開始タイミングに対して、転送されてくる画像データの格納開始タイミングが数クロック分遅延されていることを特徴とする請求項2に記載の表示装置。
The data bus is a bidirectional data bus capable of transmitting data bidirectionally,
The built-in line memory in each control circuit is divided into independently controllable memory areas, and image data directly input to the control circuit is different from image data transferred from other control circuits. 3. The storage start timing of transferred image data is delayed by several clocks with respect to the storage start timing of image data stored in a memory area and directly input. Display device.
上記各制御回路は、同一半導体チップよりなることを特徴とする請求項2に記載の表示装置。   The display device according to claim 2, wherein each of the control circuits is made of the same semiconductor chip. 外部からの少なくとも画像データの入力を可能にする入力部と、
他の表示用制御素子との間で少なくとも画像データの相互交換を可能にするデータ入出力部と、
上記入力部或いは上記データ入出力部より入力される画像データを格納するほぼ容量が等しい第1及び第2のラインメモリと、
上記入力部、上記データ入出力部、及び上記第1及び第2のラインメモリを制御する制御部であって、上記第1及び第2のラインメモリに対する画像データの格納動作と読み出し動作とを、画像データ1ライン毎に交替させながら行う制御部とを備え、
上記制御部による制御のもと、上記データ入出力部を介しての画像データの転送を行うことなく、上記入力部より1系統で1画素ずつ入力される1ライン分の画像データを上記第1或いは第2のラインメモリの何れか一方にのみ格納する第1モードと、
上記制御部による制御のもと、上記入力部より入力される画像データであって、N(Nは2以上の整数)系統に分割されて同時にN画素ずつ入力される画像データにおける所定の1系統の1ライン分の画像データのうち、駆動を担う対応画面の画像データを、上記データ入出力部を介して上記他の表示用制御素子より転送されてくる画像データと共に上記第1或いは第2のラインメモリの何れか一方に格納し、対応画面以外の画像データを上記データ入出力部を介して駆動を担う所定の表示用制御素子へと転送する第2モードと、
を有することを特徴とする表示用制御素子。
An input unit that enables input of at least image data from the outside;
A data input / output unit enabling mutual exchange of at least image data with other display control elements;
First and second line memories having substantially the same capacity for storing image data input from the input unit or the data input / output unit;
A control unit for controlling the input unit, the data input / output unit, and the first and second line memories, wherein an image data storing operation and a reading operation with respect to the first and second line memories are performed; A control unit that performs image data for each line, and
Under the control of the control unit, the image data for one line that is input one pixel at a time from the input unit by one system without transferring the image data via the data input / output unit Alternatively, a first mode for storing only in one of the second line memories,
Predetermined one system in the image data input from the input section under the control of the control section and divided into N (N is an integer of 2 or more) systems and input N pixels at a time Among the image data for one line, the image data of the corresponding screen responsible for driving is transferred together with the first or second image data together with the image data transferred from the other display control element via the data input / output unit. A second mode of storing in any one of the line memories and transferring image data other than the corresponding screen to a predetermined display control element responsible for driving via the data input / output unit;
A display control element comprising:
外部からの少なくとも画像データの入力を可能にする入力部と、
他の表示用制御素子との間で少なくとも画像データの相互交換を可能にするデータ入出力部と、
上記入力部或いは上記データ入出力部より入力される画像データを格納するほぼ容量が等しい第1及び第2のラインメモリと、
上記入力部、上記データ入出力部、及び上記第1及び第2のラインメモリを制御する制御部であって、上記第1及び第2のラインメモリに対する画像データの格納動作と読み出し動作とを、画像データ1ライン毎に交替させながら行う制御部とを備え、
上記制御部による制御のもと、上記データ入出力部を介しての画像データの転送を行うことなく、上記入力部より1系統で1画素ずつ入力される1ライン分の画像データを上記第1或いは第2のラインメモリの何れか一方にのみ格納する第1モードと、
上記制御部による制御のもと、上記入力部より1系統で1画素ずつ入力される1ライン分の画像データのうち、駆動を担う対応画面の画像データを上記第1或いは第2のラインメモリの何れか一方に格納し、対応画面以外の画像データを上記データ入出力部を介して駆動を担う所定の表示用制御素子へと転送する第3モードと、
上記制御部による制御のもと、1ライン分の画像データのうちの上記データ入出力部より入力される駆動を担う対応画面の画像データを上記第1或いは第2のラインメモリの何れか一方に格納する第4モードと、
を有することを特徴とする表示用制御素子。
An input unit that enables input of at least image data from the outside;
A data input / output unit enabling mutual exchange of at least image data with other display control elements;
First and second line memories having substantially the same capacity for storing image data input from the input unit or the data input / output unit;
A control unit for controlling the input unit, the data input / output unit, and the first and second line memories, wherein an image data storing operation and a reading operation with respect to the first and second line memories are performed; A control unit that performs image data for each line, and
Under the control of the control unit, the image data for one line that is input one pixel at a time from the input unit by one system without transferring the image data via the data input / output unit Alternatively, a first mode for storing only in one of the second line memories,
Under the control of the control unit, among the image data for one line input pixel by pixel from the input unit, image data of the corresponding screen responsible for driving is stored in the first or second line memory. A third mode in which image data other than the corresponding screen is stored and transferred to a predetermined display control element responsible for driving via the data input / output unit;
Under the control of the control unit, the image data of the corresponding screen responsible for driving input from the data input / output unit of the image data for one line is stored in either the first or second line memory. A fourth mode for storing;
A display control element comprising:
外部からの少なくとも画像データの入力を可能にする入力部と、
他の表示用制御素子との間で少なくとも画像データの相互交換を可能にするデータ入出力部と、
上記入力部或いは上記データ入出力部より入力される画像データを格納するほぼ容量が等しい第1及び第2のラインメモリと、
上記入力部、上記データ入出力部、及び上記第1及び第2のラインメモリを制御する制御部であって、上記第1及び第2のラインメモリに対する画像データの格納動作と読み出し動作とを、画像データ1ライン毎に交替させながら行う制御部とを備え、
上記制御部による制御のもと、上記データ入出力部を介しての画像データの転送を行うことなく、上記入力部より1系統で1画素ずつ入力される1ライン分の画像データを上記第1或いは第2のラインメモリの何れか一方にのみ格納する第1モードと、
上記制御部による制御のもと、上記入力部より入力される画像データであって、N(Nは2以上の整数)系統に分割されて同時にN画素ずつ入力される画像データにおける所定の1系統の1ライン分の画像データのうち、駆動を担う対応画面の画像データを、上記データ入出力部を介して上記他の表示用制御素子より転送されてくる画像データと共に上記第1或いは第2のラインメモリの何れか一方に格納し、対応画面以外の画像データを上記データ入出力部を介して駆動を担う所定の表示用制御素子へと転送する第2モードと、
上記制御部による制御のもと、上記入力部より1系統で1画素ずつ入力される1ライン分の画像データのうち、駆動を担う対応画面の画像データを上記第1或いは第2のラインメモリの何れか一方に格納し、対応画面以外の画像データを上記データ入出力部を介して駆動を担う所定の表示用制御素子へと転送する第3モードと、
上記制御部による制御のもと、1ライン分の画像データのうちの上記データ入出力部より入力される駆動を担う対応画面の画像データを上記第1或いは第2のラインメモリの何れか一方に格納する第4モードと、
を有することを特徴とする表示用制御素子。
An input unit that enables input of at least image data from the outside;
A data input / output unit enabling mutual exchange of at least image data with other display control elements;
First and second line memories having substantially the same capacity for storing image data input from the input unit or the data input / output unit;
A control unit for controlling the input unit, the data input / output unit, and the first and second line memories, wherein an image data storing operation and a reading operation with respect to the first and second line memories are performed; A control unit that performs image data for each line, and
Under the control of the control unit, the image data for one line that is input one pixel at a time from the input unit by one system without transferring the image data via the data input / output unit Alternatively, a first mode for storing only in one of the second line memories,
Predetermined one system in the image data input from the input section under the control of the control section and divided into N (N is an integer of 2 or more) systems and input N pixels at a time Among the image data for one line, the image data of the corresponding screen responsible for driving is transferred together with the first or second image data together with the image data transferred from the other display control element via the data input / output unit. A second mode of storing in any one of the line memories and transferring image data other than the corresponding screen to a predetermined display control element responsible for driving via the data input / output unit;
Under the control of the control unit, among the image data for one line input pixel by pixel from the input unit, image data of the corresponding screen responsible for driving is stored in the first or second line memory. A third mode in which image data other than the corresponding screen is stored and transferred to a predetermined display control element responsible for driving via the data input / output unit;
Under the control of the control unit, the image data of the corresponding screen responsible for driving input from the data input / output unit of the image data for one line is stored in either the first or second line memory. A fourth mode for storing;
A display control element comprising:
外部から少なくとも画像データが入力される入力部と、
容量がほぼ等しい第1ラインメモリ及び第2ラインメモリと、
他の表示用制御素子との間で少なくとも画像データの相互交換を可能にするデータ入出力部と、
上記入力部、上記第1及び第2のラインメモリ、及び上記データ入出力部を制御する制御部とを備え、
上記制御部が、上記第1及び第2のラインメモリの容量以下の解像度に対応した第1モードでは、上記入力部より1系統で1画素ずつ入力された1ライン分の画像データを上記第1ラインメモリに格納しながら、上記第2ラインメモリより既に格納されている1ライン前の画像データを読み出す処理を、1ライン毎に上記第1及び第2のラインメモリにおける格納動作と読み出し動作とを交替させながら行う一方、
上記第1及び第2のラインメモリの容量を超える解像度に対応した、N(Nは2以上の整数)系統に分割されて同時にN画素ずつ入力される画像データの何れか1系統が上記入力部より入力される第2モードでは、上記入力部より入力される所定系統の1ライン分の画像データのうち、駆動を担う対応画面の画像データは、上記データ入出力部を介して上記他の表示用制御素子より転送されてくる画像データと共に上記第1ラインメモリに格納し、対応画面以外の画像データは、上記データ入出力部を介して駆動を担う所定の表示用制御素子へと転送し、かつ、上記の如く第1ラインメモリへ画像データを格納し、他の表示用制御素子へと画像データの転送を行っている期間に、上記第2ラインメモリより既に格納されている1ライン前の画像データを読み出す処理を、1ライン毎に上記第1及び第2の各ラインメモリにおける格納動作と読み出し動作とを交替させながら行うことを特徴とする表示用制御素子。
An input unit for inputting at least image data from the outside;
A first line memory and a second line memory having substantially the same capacity;
A data input / output unit enabling mutual exchange of at least image data with other display control elements;
A controller that controls the input unit, the first and second line memories, and the data input / output unit;
In the first mode in which the control unit corresponds to a resolution less than or equal to the capacities of the first and second line memories, the image data for one line inputted pixel by pixel from the input unit is input to the first line. While storing in the line memory, the process of reading the image data of the previous line already stored from the second line memory is performed by performing the storing operation and the reading operation in the first and second line memories for each line. While doing the shift,
Any one system of image data that is divided into N (N is an integer of 2 or more) systems corresponding to a resolution exceeding the capacity of the first and second line memories and is input N pixels at the same time is the input unit. In the second mode, the image data of the corresponding screen responsible for driving among the image data for one line of the predetermined system input from the input unit is input to the other display via the data input / output unit. The image data transferred from the control element is stored in the first line memory, and the image data other than the corresponding screen is transferred to a predetermined display control element responsible for driving via the data input / output unit, In addition, while the image data is stored in the first line memory as described above and the image data is transferred to the other display control elements, the previous one line previously stored in the second line memory is stored. Picture A process of reading the data, the display control device and performing while alternating the storage operation and the read operation in the first and second of each line memory for each line.
上記Nが2であり、画像データは、先頭画素から数えて奇数番目に位置する奇数画素の画像データと偶数番目に位置する偶数画素の画像データとの2系統に分けて同時に2画素ずつ入力されることを特徴とする請求項7、9又は10に記載の表示用制御素子。   N is 2, and the image data is divided into two systems of odd-numbered odd-numbered image data counted from the first pixel and even-numbered even-numbered image data, and two pixels are input simultaneously. The display control element according to claim 7, 9 or 10. 外部から少なくとも画像データが入力される入力部と、
容量がほぼ等しい第1ラインメモリ及び第2ラインメモリと、
他の表示用制御素子との間で少なくとも画像データの相互交換を可能にするデータ入出力部と、
上記入力部、上記第1及び第2のラインメモリ、及び上記データ入出力部を制御する制御部とを備え、
上記制御部が、上記第1及び第2のラインメモリの容量以下の解像度に対応した第1モードでは、上記入力部より1系統で1画素ずつ入力された1ライン分の画像データを上記第1ラインメモリに格納しながら、上記第2ラインメモリより既に格納されている1ライン前の画像データを読み出す処理を、1ライン毎に上記第1及び第2の各ラインメモリにおける格納動作と読み出し動作とを交替させながら行う一方、
上記第1及び第2のラインメモリの容量を超える解像度に対応した第2モードであって、画像データが、先頭画素から数えて奇数番目に位置する奇数画素の画像データと偶数番目に位置する偶数画素の画像データとの2系統に分割されて同時に2画素ずつ入力され、上記2系統の画像データのうちの何れか1系統の画像データのみが上記入力部より入力される第2モードでは、上記入力部より入力される、2系統の画像データのうちの何れか一方である第1系統の画像データにおける1ライン分の画像データの前半分或いは後半分の画像データを、上記データ入出力部を介して上記他の表示用制御素子より転送されてくる、2系統の画像データのうちの他方である第2系統の画像データにおける1ライン分の画像データの対応する半分の画像データと共に上記第1ラインメモリに格納し、上記第1系統の画像データにおける1ライン分の画像データのもう半分の画像データは、上記データ入出力部を介して上記他の表示用制御素子へと転送し、かつ、上記の如く第1ラインメモリへ画像データを格納し、他の表示用制御素子へと画像データの転送を行っている期間に、上記第2ラインメモリより既に格納されている1ライン前の画像データを読み出す処理を、1ライン毎に上記第1及び第2のラインメモリにおける格納動作と読み出し動作とを交替させながら行うことを特徴とする表示用制御素子。
An input unit for inputting at least image data from the outside;
A first line memory and a second line memory having substantially the same capacity;
A data input / output unit enabling mutual exchange of at least image data with other display control elements;
A controller that controls the input unit, the first and second line memories, and the data input / output unit;
In the first mode in which the control unit corresponds to a resolution less than or equal to the capacities of the first and second line memories, the image data for one line inputted pixel by pixel from the input unit is input to the first line. A process of reading image data of one line before stored from the second line memory while storing in the line memory is a storage operation and a read operation in each of the first and second line memories for each line. While doing this while alternating
In the second mode corresponding to the resolution exceeding the capacity of the first and second line memories, the image data is odd-numbered image data positioned from the first pixel and the even-numbered image data. In the second mode in which the image data of the pixel is divided into two systems and is input two pixels at a time, and only one of the two systems of image data is input from the input unit. Image data for the first half or the latter half of the image data for one line in the image data of the first system, which is one of the two systems of image data input from the input unit, is sent to the data input / output unit. The corresponding half of the image data for one line in the second image data that is the other of the two image data transferred from the other display control element And the other half of the image data for one line in the first system of image data to the other display control element via the data input / output unit. And the image data is already stored in the second line memory during the period when the image data is stored in the first line memory as described above and the image data is transferred to another display control element. A display control element, wherein a process of reading image data of one line before is performed while alternating the storing operation and the reading operation in the first and second line memories for each line.
上記制御部が、設定によって、上記他の表示用制御素子に対して、該他の表示用制御素子における上記データ入出力部の動作を制御する動作制御信号を出力するようになっていることを特徴とする請求項7〜12の何れか1項に記載の表示用制御素子。   The control unit outputs an operation control signal for controlling the operation of the data input / output unit in the other display control element to the other display control element by setting. The display control element according to claim 7, wherein the display control element is a display element. 上記制御部が、上記データ入出力部を介して他の表示用制御素子との間で、画像データと一緒に入力されたクロック信号を含む表示制御信号も交換するようになっていることを特徴とする請求項7〜13の何れかに1項に記載の表示用制御素子。   The control unit exchanges a display control signal including a clock signal input together with image data with another display control element via the data input / output unit. The display control element according to any one of claims 7 to 13. 上記第1及び第2の各ラインメモリがそれぞれ、独立して制御可能なメモリ領域に分割されており、
上記制御部は、当該表示用制御素子に直接入力される画像データと、他の表示用制御素子より転送されてくる画像データとは異なるメモリ領域に格納し、かつ、他の表示用制御素子より転送されてくる画像データの格納開始を、当該表示用制御素子に直接入力される画像データの格納開始よりも数クロック分遅延させることを特徴とする請求項7〜14の何れかに1項に記載の表示用制御素子。
Each of the first and second line memories is divided into independently controllable memory areas,
The control unit stores the image data directly input to the display control element and the image data transferred from the other display control element in different memory areas, and from the other display control element. 15. The storage start of the transferred image data is delayed by several clocks from the start of storage of the image data directly input to the display control element, according to any one of claims 7 to 14. The display control element described.
複数の信号線と複数の走査線、及びこれら信号線と走査線との各交点に設けられ、アレイ状に配列された複数の画素を有する表示パネルと、
上記表示パネルの複数の信号線を駆動する信号線駆動回路と、
上記表示パネルの複数の走査線を駆動する走査線駆動回路と、
請求項7〜15の何れか1項に記載の表示用制御素子を1つ備えていることを特徴とする表示装置。
A plurality of signal lines and a plurality of scanning lines, and a display panel having a plurality of pixels arranged in an array and provided at each intersection of the signal lines and the scanning lines;
A signal line driving circuit for driving a plurality of signal lines of the display panel;
A scanning line driving circuit for driving a plurality of scanning lines of the display panel;
A display device comprising one display control element according to claim 7.
複数の信号線と複数の走査線、及びこれら信号線と走査線との各交点に設けられ、アレイ状に配列された複数の画素を有する表示パネルと、
上記表示パネルの複数の信号線を駆動する信号線駆動回路と、
上記表示パネルの複数の走査線を駆動する走査線駆動回路と、
請求項7〜15の何れか1項に記載の表示用制御素子を複数個備えていることを特徴とする表示装置。
A plurality of signal lines and a plurality of scanning lines, and a display panel having a plurality of pixels arranged in an array and provided at each intersection of the signal lines and the scanning lines;
A signal line driving circuit for driving a plurality of signal lines of the display panel;
A scanning line driving circuit for driving a plurality of scanning lines of the display panel;
A display device comprising a plurality of display control elements according to claim 7.
JP2009117868A 2004-07-12 2009-05-14 Display control element and display device Expired - Fee Related JP4890588B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009117868A JP4890588B2 (en) 2004-07-12 2009-05-14 Display control element and display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004205223 2004-07-12
JP2004205223 2004-07-12
JP2009117868A JP4890588B2 (en) 2004-07-12 2009-05-14 Display control element and display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005151626A Division JP4468238B2 (en) 2004-07-12 2005-05-24 Display device and driving method thereof

Publications (2)

Publication Number Publication Date
JP2009175773A true JP2009175773A (en) 2009-08-06
JP4890588B2 JP4890588B2 (en) 2012-03-07

Family

ID=35912473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009117868A Expired - Fee Related JP4890588B2 (en) 2004-07-12 2009-05-14 Display control element and display device

Country Status (2)

Country Link
JP (1) JP4890588B2 (en)
CN (1) CN100435190C (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101339746B (en) * 2007-07-02 2011-01-26 联詠科技股份有限公司 Storage for display apparatus, control apparatus and storage
CN103065575B (en) * 2011-10-20 2015-09-30 乐金显示有限公司 Digital hologram transcriber and synchronisation control means thereof
DE102012222834A1 (en) 2012-12-12 2014-06-12 Continental Automotive Gmbh Method for checking a displayed in a motor vehicle total driving distance of the motor vehicle
JP6196319B2 (en) * 2013-11-05 2017-09-13 シャープ株式会社 Display device and driving method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07199881A (en) * 1993-12-28 1995-08-04 Hitachi Ltd Display control system
JP2001356744A (en) * 2000-06-16 2001-12-26 Sharp Corp Liquid crystal display device and portable electronic equipment

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3677100B2 (en) * 1994-10-26 2005-07-27 株式会社東芝 Flat panel display device and driving method thereof
JPH10312175A (en) * 1997-05-13 1998-11-24 Toshiba Corp Liquid crystal display device and liquid crystal drive semiconductor device
JP2000330536A (en) * 1999-05-25 2000-11-30 Hitachi Ltd Liquid crystal multi-display display device
JP2004045748A (en) * 2002-07-11 2004-02-12 Sharp Corp Display device and display method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07199881A (en) * 1993-12-28 1995-08-04 Hitachi Ltd Display control system
JP2001356744A (en) * 2000-06-16 2001-12-26 Sharp Corp Liquid crystal display device and portable electronic equipment

Also Published As

Publication number Publication date
JP4890588B2 (en) 2012-03-07
CN100435190C (en) 2008-11-19
CN1722199A (en) 2006-01-18

Similar Documents

Publication Publication Date Title
JP4468238B2 (en) Display device and driving method thereof
JP4953227B2 (en) Display device having gate drive unit
US7714850B2 (en) Display device and driving method thereof
JP2006301166A (en) Display device and driving method thereof
JP2009058675A (en) Display device
US6417829B1 (en) Multisync display device and driver
US20030112230A1 (en) Signal line drive circuit and display device using the same
JP4890588B2 (en) Display control element and display device
JP2000098335A (en) Liquid crystal display device and its drive method
US7202846B2 (en) Signal line drive circuit and display device using the same
JPH11259053A (en) Liquid crystal display
KR100430092B1 (en) Single bank type liquid crystal display device, especially rearranging a video signal supplied to two ports
US8077132B2 (en) Flat display device and method of driving the same
JP2008151986A (en) Electro-optical device, scanning line drive circuit and electronic apparatus
JP3056631B2 (en) Liquid crystal display
JP5490567B2 (en) Drive device
JP3793663B2 (en) LCD multi-display device
JP2008151824A (en) Electro-optical device, its drive method, and electronic apparatus
JPH01174186A (en) Liquid crystal drive circuit
JP2001228831A (en) Optoelectronic device
JPH11296133A (en) Driving circuit for picture display device
KR20070081164A (en) Liquid crystal display
KR20080002395A (en) Liquid crystal display device
JP2003330430A (en) Signal line drive circuit and image display device using the circuit
JP2010160492A (en) Display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111214

R150 Certificate of patent or registration of utility model

Ref document number: 4890588

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees