JP2008151824A - Electro-optical device, its drive method, and electronic apparatus - Google Patents

Electro-optical device, its drive method, and electronic apparatus Download PDF

Info

Publication number
JP2008151824A
JP2008151824A JP2006336635A JP2006336635A JP2008151824A JP 2008151824 A JP2008151824 A JP 2008151824A JP 2006336635 A JP2006336635 A JP 2006336635A JP 2006336635 A JP2006336635 A JP 2006336635A JP 2008151824 A JP2008151824 A JP 2008151824A
Authority
JP
Japan
Prior art keywords
data
shift register
screen
boundary line
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006336635A
Other languages
Japanese (ja)
Inventor
Tomoyuki Okuyama
智幸 奥山
Hiroyuki Hara
弘幸 原
Tetsuo Matsumoto
哲郎 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006336635A priority Critical patent/JP2008151824A/en
Publication of JP2008151824A publication Critical patent/JP2008151824A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electro-optical device that does not require bidirectional driving on a shift register of a data line driver even when a displayed image is vertically and/or horizontally reversed. <P>SOLUTION: In a first screen 24, a plurality of first data lines 32A is driven by a first data line driver 60 based on an output from a first shift register 100 transmitting a first start pulse XSP1; and in a second screen 24, a plurality of second data lines is driven by a second data line driver 60 based on an output from a second shift register 110 transmitting a second start pulse XSP2. When the first shift register 60 transmits the first start pulse XSP1 along the first transmission direction X1 (or a second transmission direction X2), the second shift register 62 transmits the second start pulse XSP2 along a third transmission direction X3 (or a fourth transmission direction X4), so that the first and second start pulses are transmitted and driven by the first and second shift registers 60, 62 in the symmetric transmission directions over the border line 22. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、境界線を挟んで画面を分割して駆動する電気光学装置及びその駆動方法並びに電子機器に関する。   The present invention relates to an electro-optical device that drives by dividing a screen across a boundary line, a driving method thereof, and an electronic apparatus.

従来の電気光学装置、例えば、アクティブマトリクス方式の液晶表示装置は、主に、マトリクス状に配列した画素電極の各々にスイッチング素子が設けられた素子基板と、カラーフィルタなどが形成された対向基板と、これら両基板との間に充填された液晶とから構成される。このような構成において、走査線を介してスイッチング素子に走査信号を印加すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介して、画素電極に画像信号を印加すると、当該画素電極および対向電極(共通電極)の間の液晶層に所定の電荷が蓄積される。電荷蓄積後、当該スイッチング素子をオフ状態としても、液晶層の抵抗が十分に高ければ、当該液晶層における電荷の蓄積が維持される。このように、各スイッチング素子を駆動して蓄積させる電荷の量を制御すると、画素毎に液晶の配向状態が変化して、所定の情報を表示することが可能となる。   A conventional electro-optical device, for example, an active matrix liquid crystal display device mainly includes an element substrate in which switching elements are provided on each of the pixel electrodes arranged in a matrix, and a counter substrate on which a color filter or the like is formed. And a liquid crystal filled between these two substrates. In such a configuration, when a scanning signal is applied to the switching element via the scanning line, the switching element becomes conductive. In this conductive state, when an image signal is applied to the pixel electrode via the data line, a predetermined charge is accumulated in the liquid crystal layer between the pixel electrode and the counter electrode (common electrode). Even if the switching element is turned off after the charge accumulation, if the resistance of the liquid crystal layer is sufficiently high, the charge accumulation in the liquid crystal layer is maintained. In this way, by controlling the amount of charge accumulated by driving each switching element, the alignment state of the liquid crystal changes for each pixel, and it becomes possible to display predetermined information.

この際、各画素の液晶層に電荷を蓄積させるのは一部の期間で良いため、第1に、走査線駆動回路によって、各走査線を順次選択するとともに、第2に、走査線の選択期間において、データ線駆動回路によって、1本または複数本のデータ線を順次選択し、第3に、選択されたデータ線に画像信号をサンプリングして供給する構成により、走査線およびデータ線を複数の画素について共通化した時分割マルチプレックス駆動が可能となる。   At this time, the charge can be accumulated in the liquid crystal layer of each pixel for a certain period. First, each scanning line is sequentially selected by the scanning line driving circuit, and second, the scanning line is selected. In the period, one or more data lines are sequentially selected by the data line driving circuit, and third, a plurality of scanning lines and data lines are provided by sampling and supplying the image signal to the selected data lines. This makes it possible to perform time-division multiplex driving common to all the pixels.

ここで、走査線駆動回路やデータ線駆動回路は、一般的には、それぞれシフトレジスタ回路からなり、これらの各シフトレジスタ回路によって転送される信号に基づいて、走査線駆動回路が垂直走査を行う一方、データ線駆動回路が水平走査を行う構成となっている。   Here, the scanning line driving circuit and the data line driving circuit are generally each composed of a shift register circuit, and the scanning line driving circuit performs vertical scanning based on a signal transferred by each of these shift register circuits. On the other hand, the data line driving circuit is configured to perform horizontal scanning.

ところで、近年、電気光学装置においては、プロジェクタや携帯型ビデオのモニタなどに適用するために、必要に応じて表示画像の上下及び/又は左右を反転させるモードを持たせる場合がある。このような場合、走査線駆動回路およびデータ線駆動回路として、それぞれ双方向に転送可能なシフトレジスタ回路を用いて、モードに応じて転送方向を規定する構成が一般的となっている(特許文献1)。   By the way, in recent years, an electro-optical device may have a mode in which a display image is inverted vertically and / or horizontally as necessary in order to be applied to a projector or a portable video monitor. In such a case, as a scanning line driving circuit and a data line driving circuit, it is common to use a shift register circuit that can transfer data in both directions and to define the transfer direction according to the mode (Patent Document). 1).

また、一画面を複数に分割して駆動する液晶表示装置も提案されている(特許文献2−5)。
特開2000−235372号公報 特開昭63−011912号公報 特開平03−217959号公報 特開平06−138839号公報 特開2003−131643号公報
In addition, a liquid crystal display device in which one screen is divided and driven is also proposed (Patent Documents 2-5).
JP 2000-235372 A Japanese Patent Laid-Open No. 63-011912 Japanese Unexamined Patent Publication No. 03-217959 Japanese Patent Laid-Open No. 06-138839 JP 2003-131634 A

特許文献1のように双方向に転送可能なシフトレジスタ回路では、単方向のみに転送可能なシフトレジスタ回路と比較すると、ゲート数が多数になるので、回路面積が増大する。その上、転送信号を入力するゲート容量が増加する。このため、ゲート容量の増加分だけ、電力が余計に消費されてしまう、という問題がある。   A shift register circuit that can transfer bidirectionally as in Patent Document 1 has a larger number of gates than a shift register circuit that can transfer only in one direction, so that the circuit area increases. In addition, the gate capacity for inputting the transfer signal increases. For this reason, there is a problem that extra power is consumed by the increase in gate capacity.

また、一画面を複数に分割して駆動する場合、例えば特許文献2のように上側と下側とで走査線を分割(縦分割という)した場合には、上下画面の境目に輝度差が生ずるという不具合がある。   In addition, when driving one screen divided into a plurality of parts, for example, when scanning lines are divided on the upper side and the lower side (referred to as vertical division) as in Patent Document 2, a luminance difference occurs at the boundary between the upper and lower screens. There is a problem that.

本発明が問題視しているのは、一画面を例えば左右のデータ線領域毎に分割(横分割という)した場合であり、この場合には左右画面の境界に輝度差が生ずるという不具合がある。   The present invention has a problem when one screen is divided into, for example, left and right data line areas (called horizontal division), and in this case, there is a problem in that a luminance difference occurs at the boundary between the left and right screens. .

特に横分割の場合、左右画面の一走査線上の全画素に同時にデータを供給する線順次駆動では、この種の輝度差の悪影響は少ない。   In particular, in the case of horizontal division, this type of luminance difference has little adverse effect in line sequential driving in which data is simultaneously supplied to all pixels on one scanning line on the left and right screens.

しかし、横分割の場合であって、各画面にて、一走査線上の全画素を一つずつ端部から順にデータ供給する点順次駆動の場合に上述の輝度差が顕著である。同じく、相展開(詳細は後述する)数と同数の複数の画素を一ブロックとして、各画面にて、ブロック毎に端部から順次データ供給するブロック順次駆動の場合もまた、上述の輝度差は顕著となる。   However, in the case of horizontal division, the above-described luminance difference is remarkable in the case of dot-sequential driving in which all pixels on one scanning line are sequentially supplied from the end portion on each screen. Similarly, in the case of block sequential driving in which a plurality of pixels having the same number as the number of phase expansions (details will be described later) are made into one block and data is sequentially supplied from the end for each block on each screen, the above luminance difference is also Become prominent.

さらに他の問題として、基板上の画面以外の額縁領域を縮小する要求が強い。   As another problem, there is a strong demand for reducing the frame area other than the screen on the substrate.

そこで、本発明の目的は、表示画像の上下及び/又は左右を反転させても、データ線ドライバのシフトレジストを双方向駆動する必要のない電気光学装置及びその駆動方法並びに電子機器を提供することにある。   SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide an electro-optical device, a driving method thereof, and an electronic apparatus that do not need to bi-directionally drive a shift resist of a data line driver even when the display image is inverted vertically and / or horizontally. It is in.

本発明の他の目的は、一画面内のデータ線を複数に分割して駆動しても、分割画面の境界線に生ずる輝度差を低減できる電気光学装置及びその駆動方法並びに電子機器を提供することにある。   Another object of the present invention is to provide an electro-optical device, a driving method thereof, and an electronic apparatus that can reduce a luminance difference generated on a boundary line of a divided screen even if the data line in one screen is divided and driven. There is.

本発明のさらに他の目的は、基板上の画面以外の額縁領域を縮小できる電気光学装置及び電子機器を提供することにある。   It is still another object of the present invention to provide an electro-optical device and an electronic apparatus that can reduce a frame area other than a screen on a substrate.

本発明の一態様に係る電気光学装置の駆動方法は、境界線を境にして第1画面と第2画面とに分割された画面の前記第1画面内にて、前記境界線と平行な複数の第1データ線を、第1スタートパルスを転送する第1シフトレジスタからの出力に基づいて、第1データ線ドライバにより駆動し、
前記第2画面内にて、前記境界線と平行な複数の第2データ線を、第2スタートパルスを転送する第2シフトレジスタからの出力に基づいて、第2データ線ドライバにより駆動し、
前記第1,第2シフトレジスタは、前記境界線を境にして、前記第1,第2スタートパルスの転送方向を線対称にして転送駆動することを特徴とする。
The driving method of the electro-optical device according to one aspect of the present invention includes a plurality of parallel parallel to the boundary line in the first screen divided into the first screen and the second screen with the boundary line as a boundary. The first data line is driven by the first data line driver based on the output from the first shift register for transferring the first start pulse,
In the second screen, a plurality of second data lines parallel to the boundary line are driven by a second data line driver based on an output from a second shift register that transfers a second start pulse,
The first and second shift registers are driven to transfer with the transfer direction of the first and second start pulses symmetrical with respect to the boundary line.

本発明の他の態様に係る電気光学装置は、
各画素に電気光学素子を有し、境界線を境にして第1画面と第2画面とに分割された画面と、
前記第1画面内にて前記境界線と平行な複数の第1データ線を駆動する第1データ線ドライバと、
前記第2画面内にて前記境界線と平行な複数の第2データ線を駆動する第2データ線ドライバと、
を有し、
前記第1データ線ドライバは、第1スタートパルスを転送する第1シフトレジスタを有し、
前記第2データ線ドライバは、第2スタートパルスを転送する第2シフトレジスタを有し、
前記第1,第2シフトレジスタは、前記境界線を境にして、前記第1,第2スタートパルスを線対称にて転送駆動することを特徴とする。
An electro-optical device according to another aspect of the invention includes:
A screen having an electro-optic element in each pixel and divided into a first screen and a second screen with a boundary line as a boundary;
A first data line driver for driving a plurality of first data lines parallel to the boundary line in the first screen;
A second data line driver for driving a plurality of second data lines parallel to the boundary line in the second screen;
Have
The first data line driver includes a first shift register for transferring a first start pulse,
The second data line driver has a second shift register for transferring a second start pulse,
The first and second shift registers are configured to transfer and drive the first and second start pulses symmetrically with respect to the boundary line.

本発明の一態様及び他の態様によれば、第1,第2画面の境界線を境にして、第1,第2シフトレジスタにて前記第1,第2スタートパルスの転送方向を線対称にして転送駆動しているので、画面を90度または180度回転させても、画面の境界線に対する線対称駆動は不変となる。よって、画面を回転させても、第1,第2データ線ドライバでのスタートパルス転送方向を変更する必要がない。   According to one aspect and another aspect of the present invention, the transfer directions of the first and second start pulses are axisymmetric with respect to the boundary lines of the first and second screens in the first and second shift registers. Therefore, even if the screen is rotated 90 degrees or 180 degrees, the line symmetric drive with respect to the boundary line of the screen remains unchanged. Therefore, even if the screen is rotated, there is no need to change the start pulse transfer direction in the first and second data line drivers.

より具体的には、前記第1画面にて前記境界線と平行な第1側辺から前記境界線に向かう方向を第1転送方向とし、前記境界線から前記第1側辺に向かう方向を第2転送方向とし、前記第2画面にて前記境界線と平行な第2側辺から前記境界線に向かう方向を第3転送方向とし、前記境界線から前記第2側辺に向かう方向を第4転送方向としたとき、
前記第1シフトレジスタが前記第1スタートパルスを前記第1転送方向に沿って転送するときには、前記第2シフトレジスタは前記第2スタートパルスを前記3転送方向に沿って転送し、あるいは、前記第1シフトレジスタが前記第1スタートパルスを前記第2転送方向に沿って転送するときには、前記第2シフトレジスタは前記第2スタートパルスを前記4走査方向に沿って転送する。
More specifically, the direction from the first side parallel to the boundary line to the boundary line on the first screen is the first transfer direction, and the direction from the boundary line to the first side is the first direction. A second transfer direction, a direction from the second side parallel to the boundary line to the boundary line on the second screen is a third transfer direction, and a direction from the boundary line to the second side is a fourth direction. When the transfer direction is
When the first shift register transfers the first start pulse along the first transfer direction, the second shift register transfers the second start pulse along the three transfer directions, or When one shift register transfers the first start pulse along the second transfer direction, the second shift register transfers the second start pulse along the four scanning directions.

本発明の一態様および他の態様では、前記第1データ線ドライバは、前記第1画面を前記第1転送方向と同じ向きの第1走査方向に沿って、一画素毎または複数画素毎に順次駆動するときには、前記第2画面を前記第3転送方向と同じ向きの第3走査方向に沿って、一画素毎または複数画素毎に順次駆動し、あるいは、前記第1画面を前記第2転送方向と同じ向きの第2走査方向に沿って、一画素毎または複数画素毎に順次駆動するときには、前記第2画面を前記第4転送方向と同じ向きの第4走査方向に沿って、一画素毎または複数画素毎に順次駆動して、前記境界線を境にして、前記第1,第2画面の走査方向を線対称にして走査駆動することができる。   In one aspect and another aspect of the present invention, the first data line driver sequentially shifts the first screen on a pixel-by-pixel basis or on a plurality of pixels along a first scanning direction that is the same direction as the first transfer direction. When driving, the second screen is sequentially driven for each pixel or every plurality of pixels along a third scanning direction that is the same direction as the third transfer direction, or the first screen is driven in the second transfer direction. When driving sequentially for each pixel or every plurality of pixels along the second scanning direction in the same direction as the second screen, the second screen is moved pixel by pixel along the fourth scanning direction in the same direction as the fourth transfer direction. Alternatively, it is possible to sequentially drive for each of a plurality of pixels and perform scanning driving with the scanning direction of the first and second screens being line-symmetrical with respect to the boundary line.

こうすると、境界線付近の画素の書き込みタイミングは第1,第2画面でほぼ等しくなり、境界線付近で輝度差が生ずることが低減する。   In this way, the writing timings of the pixels near the boundary line are substantially equal on the first and second screens, and the occurrence of a luminance difference near the boundary line is reduced.

本発明の一態様及び他の態様では、前記第1シフトレジスタは前記第1,第2転送方向の一方に固定され、前記第2シフトレジスタでは前記第3,第4転送方向の一方に固定することができる。これにより、スタートパルスの転送方向を切替えるための双方向シフトレジスタや切替え信号が不要となる。よって、ゲート数が低減して消費電力を低減でき、シフトレジスタの小型化により基板面積を小さくできる。   In one aspect and another aspect of the present invention, the first shift register is fixed in one of the first and second transfer directions, and the second shift register is fixed in one of the third and fourth transfer directions. be able to. This eliminates the need for a bidirectional shift register or switching signal for switching the transfer direction of the start pulse. Therefore, the number of gates can be reduced to reduce power consumption, and the substrate area can be reduced by downsizing the shift register.

本発明の一態様及び他の態様では、前記第1シフトレジスタは前記第2転送方向に固定され、前記第2シフトレジスタは前記第4転送方向に固定することができる。こうすると、スタートパルス等の配線を基板の中心に集約でき、第1,第2画面で制御パルスを兼用して、基板サイズをより縮小できる。例えば、前記第1,第2スタートパルスとして同相パルスを兼用することができる。   In one aspect and another aspect of the invention, the first shift register may be fixed in the second transfer direction, and the second shift register may be fixed in the fourth transfer direction. In this way, wiring such as a start pulse can be concentrated at the center of the substrate, and the substrate size can be further reduced by using the control pulse on the first and second screens. For example, an in-phase pulse can be used as the first and second start pulses.

本発明の他の態様では、前記画面及び前記第1,第2データ線ドライバが搭載される基板を有し、
前記基板は、
前記第1シフトレジスタの出力に基づいてデータをサンプリングする複数の第1サンプリングスイッチと、
前記第2シフトレジスタの出力に基づいてデータをサンプリングする複数の第2サンプリングスイッチと、
前記第1サンプリングスイッチに供給されるデータが入力される第1データ端子群と、
前記第2サンプリングスイッチに供給されるデータが入力される第2データ端子群と、
前記第1データ端子群から前記第1シフトレジスタを迂回して前記第1サンプリングスイッチに引き回された第1データ配線パターンと、
前記第2データ端子群から前記第2シフトレジスタを迂回して前記第2サンプリングスイッチに引き回された第2データ配線パターンと、
を有することができる。
In another aspect of the present invention, the device includes a substrate on which the screen and the first and second data line drivers are mounted.
The substrate is
A plurality of first sampling switches for sampling data based on the output of the first shift register;
A plurality of second sampling switches for sampling data based on the output of the second shift register;
A first data terminal group to which data supplied to the first sampling switch is input;
A second data terminal group to which data supplied to the second sampling switch is input;
A first data wiring pattern routed to the first sampling switch bypassing the first shift register from the first data terminal group;
A second data wiring pattern routed to the second sampling switch by bypassing the second shift register from the second data terminal group;
Can have.

この第1,第2サンプリングスイッチの出力でデータ線を駆動すると、一走査線上の全画素は複数画素を一ブロックとしてブロック順次駆動されることになる。この場合でも、第1,第2画面でデータ線走査方向が線対称となるので、境界線にて輝度差が生ずることはない。   When the data lines are driven by the outputs of the first and second sampling switches, all the pixels on one scanning line are sequentially driven with a plurality of pixels as one block. Even in this case, since the data line scanning direction is axisymmetric on the first and second screens, there is no luminance difference at the boundary line.

また、第1,第2データ配線パターンは基板中心に対して線対称配置とすることができ、配線引き回しが最短となって信号遅延を低減できる。   In addition, the first and second data wiring patterns can be arranged symmetrically with respect to the center of the substrate, so that the wiring routing becomes the shortest and the signal delay can be reduced.

本発明の他の態様では、前記第1データ配線パターンは、
前記第1データ端子群に接続された第1データ配線群を直交変換する第1直交変換領域と、
前記第1直交変換領域に接続され、前記基板の一辺と前記第1シフトレジスタとの間にて、前記第1データ配線群を前記境界線と平行に延在させる第1縦配列領域と、
前記第1縦配列領域に接続され、前記データ配線郡を前記複数の第1サンプリングスイッチに沿って延在させる第1横配列領域と、
を有し、
前記第2データ配線パターンは、
前記第2データ端子群に接続された第2データ配線群を直交変換する第2直交変換領域と、
前記第2直交変換領域に接続され、前記基板の前記一辺に平行な他辺と前記第2シフトレジスタとの間にて、前記第2データ配線群を前記境界線と平行に延在させる第2縦配列領域と、
前記第2縦配列領域に接続され、前記データ配線群を前記複数の第2サンプリングスイッチに沿って延在させる第2横配列領域と、
を有することができる。
In another aspect of the invention, the first data wiring pattern includes:
A first orthogonal transformation region for orthogonally transforming a first data wiring group connected to the first data terminal group;
A first vertical array region connected to the first orthogonal transformation region and extending the first data wiring group in parallel with the boundary line between one side of the substrate and the first shift register;
A first horizontal array region connected to the first vertical array region and extending the data wiring group along the plurality of first sampling switches;
Have
The second data wiring pattern is:
A second orthogonal transformation region for orthogonal transformation of the second data wiring group connected to the second data terminal group;
A second data line connected to the second orthogonal transformation region and extending in parallel with the boundary line between the second shift register and another side parallel to the one side of the substrate; A vertical array area;
A second horizontal array region connected to the second vertical array region and extending the data wiring group along the plurality of second sampling switches;
Can have.

画面分割をしない場合と対比すると、第1,第2直交変換領域及び第1,第2横配列領域に位置するデータ配線のライン&スペースの本数が半減するので、基板サイズの大幅な小型化が実現できる。   Compared with the case where the screen is not divided, the number of lines and spaces of the data wiring located in the first and second orthogonal transformation areas and the first and second horizontal arrangement areas is halved, so that the substrate size can be greatly reduced. realizable.

本発明の他の態様では、前記第1,第2データ端子群にそれぞれ供給されるデータは、データがシリアル−パラレル変換された後のN(Nは2以上の整数)個のパラレルデータとすることができる。   In another aspect of the present invention, the data respectively supplied to the first and second data terminal groups is N (N is an integer of 2 or more) parallel data after the data is serial-parallel converted. be able to.

高精細駆動ほどパラレルデータ数が多くなるが、パラレルデータ数が多くなるほど、画面非分割のタイプと比較した時の基板縮小効果は顕著となる。   The number of parallel data increases as the high-definition drive increases. However, the larger the number of parallel data, the more remarkable the substrate reduction effect when compared with the non-screen division type.

本発明の他の態様では、前記第1,第2画面の各1フィールドが時間軸上で複数のサブフィールドに分割され、
前記第1,第2データ端子群に供給されるデータは、前記1フィールド中に前記電気光学素子に印加される電圧パルスの印加時間を制御して階調駆動するためのデジタルデータとすることができる。
In another aspect of the present invention, each field of the first and second screens is divided into a plurality of subfields on the time axis,
The data supplied to the first and second data terminal groups may be digital data for gradation driving by controlling the application time of the voltage pulse applied to the electro-optic element during the one field. it can.

こうして、各サブフィールドでは2値駆動しながら、1フィールド中にて画素を階調駆動することができる。   In this way, the pixels can be driven in gradation in one field while binary driving is performed in each subfield.

本発明の他の態様では、前記第1データ線ドライバは、前記第1サンプリングスイッチと、その出力をラッチするラッチ素子とを含む第1ラッチを有し、
前記第2データ線ドライバは、前記第2サンプリングスイッチと、その出力をラッチするラッチ素子とを含む第2ラッチを有し、
前記第1,第2ラッチの各々は、M(Mは2以上の整数)回に分けて順次入力される各N個の前記パラレルデータを、M回の各回毎にラッチすることができる。
In another aspect of the present invention, the first data line driver includes a first latch including the first sampling switch and a latch element that latches the output thereof.
The second data line driver has a second latch including the second sampling switch and a latch element for latching the output thereof.
Each of the first and second latches can latch the N pieces of parallel data sequentially input in M (M is an integer of 2 or more) times every M times.

この第1,第2ラッチの出力でデータ線を駆動すると、一走査線上の全画素は複数画素を一ブロックとしてブロック順次駆動されることになる。この場合でも、第1,第2画面でデータ線走査方向が線対称となるので、境界線にて輝度差が生ずることはない。   When the data lines are driven by the outputs of the first and second latches, all the pixels on one scanning line are sequentially driven with a plurality of pixels as one block. Even in this case, since the data line scanning direction is axisymmetric on the first and second screens, there is no luminance difference at the boundary line.

本発明の他の態様では、前記第1ラッチに接続され、N個ずつM回に分けて前記第1ラッチにてラッチされた計(N×M)個のデータを、一度に同時にラッチする第3ラッチと、
前記第2ラッチに接続され、N個ずつM回に分けて前記第2ラッチにてラッチされた計(N×M)個のデータを、一度に同時にラッチする第4ラッチと、
をさらに有することができる。
In another aspect of the present invention, a first (N × M) number of data connected to the first latch and latched by the first latch in a number of N times is latched at the same time. 3 latches,
A fourth latch that is connected to the second latch and latches a total of (N × M) pieces of data latched in the second latch in M times N times at a time;
Can further be included.

この場合、第1,第2画面は線順次駆動となって、境界線での輝度差は生じないが、画面を回転させてもスタートパルスの転送方向を切替えなくて済む効果を奏することができる。   In this case, the first and second screens are line-sequentially driven, and there is no difference in luminance at the boundary line. However, even if the screen is rotated, there is no need to switch the transfer direction of the start pulse. .

本発明の他の態様では、前記N個のパラレルデータはデジタルデータに限らずアナログデータとすることができる。   In another aspect of the present invention, the N pieces of parallel data are not limited to digital data but can be analog data.

本発明のさらに他の態様は、上述した特徴を備えた電気光学装置を有する電子機器を定義している。   Yet another aspect of the present invention defines an electronic apparatus having an electro-optical device having the above-described features.

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。   Hereinafter, preferred embodiments of the present invention will be described in detail. The present embodiment described below does not unduly limit the contents of the present invention described in the claims, and all the configurations described in the present embodiment are indispensable as means for solving the present invention. Not necessarily.

1.電気光学装置
図1に電気光学装置例えば液晶装置を示す。図1に示す液晶装置は、基板10上に、一画面20を、境界線22を境にして左右で例えば二分割した第1画面24と第2画面26とを有する。この第1画面24及び第2画面26の各々は、走査線30とデータ線32との交差付近に画素34を有する。各画素34は、走査線30とデータ線とに接続された画素スイッチ例えばN型トランジスタ36と、N型トランジスタ36に接続された保持容量38及び液晶40を有する。なお、液晶40は基板10とその対向基板との間に封入されている。
1. FIG. 1 shows an electro-optical device such as a liquid crystal device. The liquid crystal device shown in FIG. 1 has a first screen 24 and a second screen 26 on a substrate 10, for example, a screen 20 divided into two on the left and right with a boundary line 22 as a boundary. Each of the first screen 24 and the second screen 26 has a pixel 34 near the intersection of the scanning line 30 and the data line 32. Each pixel 34 includes a pixel switch such as an N-type transistor 36 connected to the scanning line 30 and the data line, a storage capacitor 38 and a liquid crystal 40 connected to the N-type transistor 36. The liquid crystal 40 is sealed between the substrate 10 and the counter substrate.

なお、本実施形態では、画面20内には、図1のX方向(第1方向)に沿って880個の画素34を有する。境界線22によって二分された第1,第2画面24,26の各々には、X方向で440個の画素34を有することになる。   In the present embodiment, the screen 20 has 880 pixels 34 along the X direction (first direction) in FIG. Each of the first and second screens 24 and 26 divided into two by the boundary line 22 has 440 pixels 34 in the X direction.

第1走査線ドライバ50は第1画面24の複数の走査線30を駆動し、第2走査線ドライバ52は第2画面26の走査線30を駆動する。第1データ線ドライバ60は第1画面24の第1データ線32Aを駆動し、第2データ線ドライバ62は第2画面26の第2データ線32Bを駆動する。   The first scanning line driver 50 drives the plurality of scanning lines 30 on the first screen 24, and the second scanning line driver 52 drives the scanning lines 30 on the second screen 26. The first data line driver 60 drives the first data line 32A on the first screen 24, and the second data line driver 62 drives the second data line 32B on the second screen 26.

液晶装置は、基板10の外部に周辺駆動回路を接続することができる。本実施形態では、データ処理回路70と、第1フィールドバッファ80及び第2フィールドバッファ82と、タイミングコントローラ90と、が接続されている。データ処理回路70は、後述する通り、データをシリアル−パラレル変換して、第1,第2画面24,26に対してそれぞれN(Nは2以上の整数で、例えばN=40)個のパラレルデータに相展開するシリアル−パラレル(S/P)変換回路72を有する。データ処理回路70はさらに、後述するように、第1,第2画面24,26の各1フィールドが時間軸上で複数のサブフィールドに分割され、各1フィールド中に電気光学素子(液晶40)に印加される電圧パルスの印加時間を制御するデジタルデータを生成するデータコーディング回路74を有する。なお、S/P変換回路72及びデータコーディング回路74はそれぞれ公知であるので詳細な説明は省略する。   In the liquid crystal device, a peripheral drive circuit can be connected to the outside of the substrate 10. In the present embodiment, the data processing circuit 70, the first field buffer 80 and the second field buffer 82, and the timing controller 90 are connected. As will be described later, the data processing circuit 70 performs serial-parallel conversion on the data, and each of the first and second screens 24 and 26 has N (N is an integer of 2 or more, for example, N = 40) parallels. A serial-parallel (S / P) conversion circuit 72 that develops data into phases is provided. In the data processing circuit 70, as will be described later, each field of the first and second screens 24 and 26 is divided into a plurality of subfields on the time axis, and an electro-optic element (liquid crystal 40) is included in each field. And a data coding circuit 74 for generating digital data for controlling the application time of the voltage pulse applied to. Since the S / P conversion circuit 72 and the data coding circuit 74 are known, detailed description thereof is omitted.

第1フィールドメモリ80は、第1データ線ドライバ60に供給されるデータを蓄え、第2フィールドメモリ82は、第2データ線ドライバ62に供給されるデータを蓄える。   The first field memory 80 stores data supplied to the first data line driver 60, and the second field memory 82 stores data supplied to the second data line driver 62.

タイミングコントローラ90は、各種のタイミング信号を生成して出力する。そのタイミング信号として、第1,第2走査線ドライバ50,52内のシフトレジスタに供給されるY方向スタートパルスYSPとY方向クロック信号CLYがある。これにより、第1,第2走査線ドライバ50,52は、走査線30を例えば上側から1本ずつ選択する。これにより、第1,第2画面24,26ではそれぞれ、X方向に沿った一ライン上の440個の画素34の画素スイッチ36が一斉にオンされ、データ線32のデータ電圧が保持容量38及び液晶40に印加される。   The timing controller 90 generates and outputs various timing signals. As the timing signals, there are a Y-direction start pulse YSP and a Y-direction clock signal CLY supplied to the shift registers in the first and second scanning line drivers 50 and 52. Thereby, the first and second scanning line drivers 50 and 52 select the scanning lines 30 one by one from the upper side, for example. Thereby, in the first and second screens 24 and 26, the pixel switches 36 of 440 pixels 34 on one line along the X direction are simultaneously turned on, and the data voltage of the data line 32 is changed to the storage capacitor 38 and Applied to the liquid crystal 40.

タイミングコントローラ90は、第1,第2フィールドバッファ80,82での書き込み/読み出しタイミングを制御する。この他、タイミングコントローラ90は、第1,第2データ線ドライバ60,62内のシフトレジスタにもX方向のスタートパルスXSPとX方向クロック信号CLXを供給するが、これについては詳細を後述する。   The timing controller 90 controls the write / read timing in the first and second field buffers 80 and 82. In addition, the timing controller 90 also supplies the X-direction start pulse XSP and the X-direction clock signal CLX to the shift registers in the first and second data line drivers 60 and 62, which will be described in detail later.

2.各画面での水平走査方向及びクロック転送方向
図1に示すように、境界線22と直交する水平走査方向Xに沿って、第1画面24にて境界線22と平行な第1側辺28から境界線22に向かう方向を第1走査方向X1とし、境界線22から第1側辺28に向かう方向を第2走査方向X2とする。同じく水平走査方向Xに沿って、第2画面26にて境界線22と平行な第2側辺29から境界線22に向かう方向を第3走査方向X3とし、境界線22から第2側辺29に向かう方向を第4走査方向X4とする。
2. Horizontal Scanning Direction and Clock Transfer Direction on Each Screen As shown in FIG. 1, from the first side 28 parallel to the boundary line 22 on the first screen 24 along the horizontal scanning direction X orthogonal to the boundary line 22. A direction toward the boundary line 22 is defined as a first scanning direction X1, and a direction from the boundary line 22 toward the first side 28 is defined as a second scanning direction X2. Similarly, along the horizontal scanning direction X, the direction from the second side 29 parallel to the boundary line 22 to the boundary line 22 on the second screen 26 is the third scanning direction X3, and the second side 29 from the boundary line 22 is the second scanning direction X3. The direction toward is the fourth scanning direction X4.

本実施形態では、第1画面24を第1走査方向X1に沿って駆動するときには、第2画面26を第3走査方向X3に沿って駆動する。つまり、第1,第2画面24,26では、一水平走査期間(1H)内にて時分割(点順次またはブロック順次)で一走査線上の画素34にデータが書き込まれる順番が、共に境界線22に向かう順番で線対称駆動される。こうすると、第1,第2画面24,26共に、境界線22近くの画素34は、一水平走査期間(1H)の最後にデータが書き込まれる。よって、書き込み時間差に起因した輝度差が境界線22付近に発生することはない。   In the present embodiment, when the first screen 24 is driven along the first scanning direction X1, the second screen 26 is driven along the third scanning direction X3. That is, in the first and second screens 24 and 26, the order in which data is written to the pixels 34 on one scanning line in time division (dot sequential or block sequential) within one horizontal scanning period (1H) is the boundary line. Axisymmetric driving is performed in the order toward 22. As a result, on both the first and second screens 24 and 26, data is written to the pixels 34 near the boundary line 22 at the end of one horizontal scanning period (1H). Therefore, a luminance difference due to the writing time difference does not occur near the boundary line 22.

これに代えて、本実施形態では、第1画面24を第2走査方向X2に沿って駆動するときには、第2画面26を第4走査方向X4に沿って駆動する。つまり、第1,第2画面24,26では、一水平走査期間(1H)内にて時分割(点順次またはブロック順次)で一走査線上の画素34にデータが書き込まれる順番が、共に境界線22から遠ざかる順番で線対称駆動される。こうすると、第1,第2画面24,26共に、境界線22近くの画素34は、一水平走査期間(1H)の最初にデータが書き込まれる。よって、書き込み時間差に起因した輝度差が境界線22付近に発生することはない。   Instead, in the present embodiment, when the first screen 24 is driven along the second scanning direction X2, the second screen 26 is driven along the fourth scanning direction X4. That is, in the first and second screens 24 and 26, the order in which data is written to the pixels 34 on one scanning line in time division (dot sequential or block sequential) within one horizontal scanning period (1H) is the boundary line. Axisymmetric driving is performed in the order of moving away from 22. In this way, on both the first and second screens 24 and 26, data is written to the pixels 34 near the boundary line 22 at the beginning of one horizontal scanning period (1H). Therefore, a luminance difference due to the writing time difference does not occur near the boundary line 22.

本実施形態は、図2(A)及び図2(B)に示すように、画面20を90度回転させても、水平走査方向(X方向)を変換する必要性がなくなる。つまり、図2(A)及び図2(B)にて実線で示すように、例えば、第1データ線ドライバ60が第1走査方向X1、第2データ線ドライバが第3走査方向X3となるように線対称駆動すると、この関係は画面を90度回転させても変化がない。よって、画面20を90度または180度回転させても、水平走査方向(X方向)にて走査方向を変換する必要性は全く生じない。この作用は、境界線22付近での輝度差が生じる点順次駆動やブロック順次駆動に限らず、線順次駆動の場合にも有効である。この意味で、本実施形態は線順次駆動にも有効である。   In the present embodiment, as shown in FIGS. 2A and 2B, even when the screen 20 is rotated by 90 degrees, it is not necessary to convert the horizontal scanning direction (X direction). That is, as indicated by solid lines in FIGS. 2A and 2B, for example, the first data line driver 60 is in the first scanning direction X1, and the second data line driver is in the third scanning direction X3. In this case, this relationship does not change even if the screen is rotated 90 degrees. Therefore, even if the screen 20 is rotated 90 degrees or 180 degrees, there is no need to change the scanning direction in the horizontal scanning direction (X direction). This action is effective not only in the dot sequential driving and the block sequential driving in which the luminance difference near the boundary line 22 occurs but also in the case of the line sequential driving. In this sense, this embodiment is also effective for line sequential driving.

これに対して、図2(A)及び図2(B)にて破線で示す比較例のように、第1,第2データ線ドライバ60,62が同一方向(第1,第4走査方向X1,X4)に水平走査する場合には、画面20を90度回転する前と後では、図2(A)及び図2(B)の縦方向にて走査方向が全く逆になる。このため、図2(B)では第1,第2データ線ドライバ60,62での走査方向を逆に切り替えて、共に上から下に走査する方向(つまり第2,第3走査方向X2,X3)に切替える必要性が生ずる。このため、特許文献1に示すような双方向シフトレジスタが第1,第2データ線ドライバ60,62に必要となってしまう。   On the other hand, the first and second data line drivers 60 and 62 are arranged in the same direction (first and fourth scanning directions X1) as in the comparative example indicated by the broken lines in FIGS. 2 (A) and 2 (B). , X4), the scanning direction is completely reversed in the vertical direction of FIGS. 2A and 2B before and after the screen 20 is rotated by 90 degrees. For this reason, in FIG. 2B, the scanning directions of the first and second data line drivers 60 and 62 are switched in the reverse direction, and both are scanned from top to bottom (that is, the second and third scanning directions X2 and X3). ) Needs to be switched. For this reason, a bidirectional shift register as shown in Patent Document 1 is required for the first and second data line drivers 60 and 62.

なお、本実施形態では、第1,第2走査線ドライバ50,52については、双方向ドライバとしても良い。こうすると、図2(A)の画面を上下逆転させても上から下に垂直走査できる。また、図2(B)の画面20を上下逆転させて配置した場合でも、Y方向(垂直走査方向)では左から右に走査できる。   In the present embodiment, the first and second scanning line drivers 50 and 52 may be bidirectional drivers. In this way, vertical scanning can be performed from top to bottom even if the screen of FIG. Further, even when the screen 20 shown in FIG. 2B is arranged upside down, scanning can be performed from left to right in the Y direction (vertical scanning direction).

3.データ線ドライバ
第1,第2データ線ドライバ60,62の詳細について、図3及び図4を参照して説明する。図3において、第1データ線ドライバ60は、例えば第2走査方向(第2転送方向)X2に沿って第1スタートパルスXSP1を、X方向クロックCLX1で転送する第1シフトレジスタ100を有する。第2データ線ドライバ62は、例えば第4走査方向(第4転送方向)X4に沿って第2スタートパルスXSP2を、X方向クロックCLX2で転送する第2シフトレジスタ110を有する。第1,第2シフトレジスタ100,110の各々は、M=11段のフリップフロップ101をX方向に沿って備えている。なお、第1,第2スタートパルスXSP1,XSP2は同相の信号で兼用しても良い。また、各X方向クロックCLX1,CLX2を同相の信号で兼用しても良い。なお、クロックCLXB1はクロックCLX1の反転クロックであり、クロックCLXB2はクロックCLX2の反転クロックである。
3. Data Line Driver Details of the first and second data line drivers 60 and 62 will be described with reference to FIGS. In FIG. 3, the first data line driver 60 includes a first shift register 100 that transfers the first start pulse XSP1 with the X-direction clock CLX1 along the second scanning direction (second transfer direction) X2, for example. The second data line driver 62 includes, for example, a second shift register 110 that transfers the second start pulse XSP2 with the X-direction clock CLX2 along the fourth scanning direction (fourth transfer direction) X4. Each of the first and second shift registers 100 and 110 includes M = 11 stages of flip-flops 101 along the X direction. Note that the first and second start pulses XSP1 and XSP2 may be shared by in-phase signals. Further, the X-direction clocks CLX1 and CLX2 may be shared by in-phase signals. The clock CLXB1 is an inverted clock of the clock CLX1, and the clock CLXB2 is an inverted clock of the clock CLX2.

第1データ線ドライバ60は、第1シフトレジスタ100の出力に基づいて、M(Mは2以上の整数で、本実施形態ではM=11)回に分けて順次入力される各N個(例えばN=40)のパラレルデータを、M回の各回でラッチする第1ラッチ120を有する。同様に、第2データ線ドライバ62は、第2シフトレジスタ110の出力に基づいて、M回に分けて順次入力される各N個のパラレルデータを、M回の各回でラッチする第2ラッチ130を有する。   Based on the output of the first shift register 100, the first data line driver 60 is divided into M pieces (for example, M is an integer equal to or larger than 2 and M = 11 in the present embodiment) and is sequentially input N (for example, N = 40), the first latch 120 that latches the parallel data M times. Similarly, the second data line driver 62 latches the N parallel data sequentially input in M times based on the output of the second shift register 110, and latches the N parallel data in each M times. Have

また、基板10の端部には、第1ラッチ100に供給されるデータが入力される第1データ端子群160と、第2ラッチ130に供給されるデータが入力される第2データ端子群170とが設けられている。第1データ端子群160から前記第1ラッチ120に引き回された第1データ配線群180と、第2データ端子群170から第2ラッチ130に引き回された第2データ配線群190と、が設けられている。なお、第1,第2データ配線群180,190の各々は、N=40本のデータ配線から成る。   In addition, at the end of the substrate 10, a first data terminal group 160 to which data supplied to the first latch 100 is input and a second data terminal group 170 to which data supplied to the second latch 130 is input. And are provided. A first data wiring group 180 routed from the first data terminal group 160 to the first latch 120, and a second data wiring group 190 routed from the second data terminal group 170 to the second latch 130. Is provided. Each of the first and second data wiring groups 180 and 190 includes N = 40 data wirings.

さらに、第1データ線ドライバ60には、第1ラッチ100に接続され、N個ずつM回に分けて第1ラッチ100にてラッチされた計(N×M)=40×11=440個のデータを、一度に同時にラッチする第3ラッチ140が設けられている。第2データ線ドライバ62には、第2ラッチ130に接続され、N個ずつM回に分けて第2ラッチ130にてラッチされた計(N×M)個のデータを、一度に同時にラッチする第4ラッチ150が設けられている。   Further, the first data line driver 60 is connected to the first latch 100, and is divided into M times N times and latched by the first latch 100 (N × M) = 40 × 11 = 440. A third latch 140 is provided that latches data simultaneously at the same time. The second data line driver 62 is connected to the second latch 130 and latches a total of (N × M) pieces of data latched by the second latch 130 in a number of M times N at a time. A fourth latch 150 is provided.

図4は、第1データ線ドライバ60の第1,第3ラッチ120,140を示している。なお、第2データ線ドライバ62の第2,第4ラッチ130,150も図4とは左右対称の同一の構成を有する。   FIG. 4 shows the first and third latches 120 and 140 of the first data line driver 60. The second and fourth latches 130 and 150 of the second data line driver 62 also have the same configuration that is symmetrical to that of FIG.

図4において、第1ラッチ120は、第1シフトレジスタ100の第1段目のフリップフロップ101からのラッチ出力S1が共通入力されるN=40個のフリップフッロプ121を備えている。第1シフトレジスタ100の第2−第M段の各段のフリップフロップ101からのラッチ出力S2−SMも、同様にそれぞれN=40個のフリップフロップ121に共通入力される。各フリップフロップ121は、第1データ配線群180の1本に接続された例えばトランスファーゲートから成るサンプリングスイッチ122と、そのサンプリング出力を保持するラッチ素子123とを有する。   In FIG. 4, the first latch 120 includes N = 40 flip-flops 121 to which the latch output S1 from the first-stage flip-flop 101 of the first shift register 100 is commonly input. Similarly, the latch outputs S2-SM from the flip-flops 101 of the second to M-th stages of the first shift register 100 are also commonly input to N = 40 flip-flops 121, respectively. Each flip-flop 121 includes a sampling switch 122 composed of, for example, a transfer gate connected to one of the first data wiring groups 180, and a latch element 123 that holds the sampling output.

第3ラッチ140は、第1−第M段の各々にて、フリップフロップ121と同様な構成を有するフリップフロップ141を有している。第3ラッチ140は、第1−第M段の各々にて、N=40個のフリップフロップ141を有する。第3ラッチ140が第1ラッチ120と相違する点は、全てのフリップフロップ131内のサンプリングスイッチ132が、X方向ラッチパルスXLPによって同時にオンされることである。なお、図3に示すX方向ラッチパルスXLP1,XLP2は同相のラッチパルスを兼用しても良い。また、ラッチパルスXLP1BはラッチパルスXLP1の反転ラッチパルスであり、ラッチパルスXLP2BはラッチパルスXLP2の反転ラッチパルスである。   The third latch 140 includes a flip-flop 141 having the same configuration as that of the flip-flop 121 in each of the first to M-th stages. The third latch 140 includes N = 40 flip-flops 141 in each of the first to Mth stages. The third latch 140 is different from the first latch 120 in that the sampling switches 132 in all the flip-flops 131 are simultaneously turned on by the X direction latch pulse XLP. Note that the X-direction latch pulses XLP1 and XLP2 shown in FIG. 3 may also be used as in-phase latch pulses. The latch pulse XLP1B is an inverted latch pulse of the latch pulse XLP1, and the latch pulse XLP2B is an inverted latch pulse of the latch pulse XLP2.

ここで、本実施形態は第3,第4ラッチ140,150を有しているので、第1,第2画面24,26に対して線順次駆動でき、上述したように、境界線22で輝度差が生ずることはない。ただし、第3,第4ラッチ140,150を排除すると、第1,第2ラッチ120,130からの出力は、40画素分のデータを一ブロックとして同時出力する動作をM回繰り返すので、ブロック順次駆動となる。この場合には、第1,第2データ線ドライバ60,62が上述した線対称駆動を行なうことで、境界線22で輝度差が生ずることはない。   In this embodiment, since the third and fourth latches 140 and 150 are provided, the first and second screens 24 and 26 can be driven in sequence, and the luminance at the boundary 22 as described above. There is no difference. However, if the third and fourth latches 140 and 150 are eliminated, the output from the first and second latches 120 and 130 repeats the operation of simultaneously outputting 40 pixels of data as one block, so that the block sequential Driven. In this case, the first and second data line drivers 60 and 62 perform the above-described line-symmetric drive, so that no luminance difference occurs at the boundary line 22.

4.データの相展開(シリアル−パラレル変換)と水平走査方向に応じたデータ配列
図1に示すデータ処理回路70内のS/P変換回路72の動作を、図5に概念的に示す。このS/P変換回路72は、図1に示す第1,第2画面24,26の各画面のためのシリアルデータを、図5に示すように、N=40個のパラレルデータに変換するものである。なお、N=40個のパラレルデータは必ずしも同相でなくてもよく、第1,第2ラッチ100,110にて同時にサンプリングできるデータ区間を有していれば良い。本実施形態では、第1,第2画面24,26に供給されるデータを40相に相展開しているので、図3に示す第1,第2データ端子群160,170の各々の端子数はN=40個となる。
4). Data Arrangement According to Data Phase Expansion (Serial-Parallel Conversion) and Horizontal Scanning Direction The operation of the S / P conversion circuit 72 in the data processing circuit 70 shown in FIG. 1 is conceptually shown in FIG. The S / P conversion circuit 72 converts the serial data for each of the first and second screens 24 and 26 shown in FIG. 1 into N = 40 parallel data as shown in FIG. It is. Note that N = 40 parallel data does not necessarily have to be in phase, and it is sufficient if the first and second latches 100 and 110 have a data section that can be sampled simultaneously. In this embodiment, since the data supplied to the first and second screens 24 and 26 are expanded into 40 phases, the number of terminals in each of the first and second data terminal groups 160 and 170 shown in FIG. N = 40.

図6は、図1に示す第1,第2フィールドメモリ80,82と第1,第2データ端子群160,170との関係を示す概念図である。図6に示すように、第1フィールドメモリ80より同時にN=40個のデータD1−D40が、第2フィールドメモリ82より同時にN=40個のデータD41−D80が読み出され、第1,第2データ端子群160,170に同時に供給される。この動作を第1,第2フィールドメモリ80,82のY方向アドレスを順次インクリメントしながらM=11回繰り返すと、一画面20のX方向の全画素(N×M×2=40×11×2=880画素)分のデータを供給できる。さらにこの動作を、一画面20の走査線本数(m本)分だけ繰り返せば、1サブフィールド分のデータを供給できる。   FIG. 6 is a conceptual diagram showing the relationship between the first and second field memories 80 and 82 and the first and second data terminal groups 160 and 170 shown in FIG. As shown in FIG. 6, N = 40 data D1-D40 are simultaneously read from the first field memory 80, and N = 40 data D41-D80 are simultaneously read from the second field memory 82. Two data terminal groups 160 and 170 are supplied simultaneously. When this operation is repeated M = 11 times while sequentially incrementing the Y-direction addresses of the first and second field memories 80 and 82, all the pixels in the X direction of the screen 20 (N × M × 2 = 40 × 11 × 2). = 880 pixels) can be supplied. Furthermore, if this operation is repeated for the number of scanning lines (m) on one screen 20, data for one subfield can be supplied.

図7は、第3,第4ラッチ140,150を削除した場合のようなブロック順次駆動の場合の第1,第2のフィールドメモリ80,82の動作を概念的に示している。図7では説明の便宜上、第1,第2画面24,26に対する層展開数N=40で、第1,第2画面24,26に対するブロック順次駆動回数M=4とした。第1,第2画面24,26のX方向の画素数はN×M=160であり、一画面20のX方向の全画素数=N×M×2=320とした。図7に示すように、第1,第2フィールドメモリ80,82からの読み出し順序を設定することで、図7では第1,第3走査方向X1,X3の組み合わせによる線対称駆動を実現した。こうすると、境界線22付近の第1,第2画面24,26の画素は、M=4回目にて同時にブロック順次駆動されるので、境界線22付近での輝度差を解消できる。   FIG. 7 conceptually shows the operation of the first and second field memories 80 and 82 in the case of block sequential driving such as when the third and fourth latches 140 and 150 are deleted. In FIG. 7, for convenience of explanation, the number of layer expansions N = 40 for the first and second screens 24 and 26 and the number of block sequential driving times M = 4 for the first and second screens 24 and 26 are set. The number of pixels in the X direction of the first and second screens 24 and 26 is N × M = 160, and the total number of pixels in the X direction of one screen 20 = N × M × 2 = 320. As shown in FIG. 7, by setting the order of reading from the first and second field memories 80 and 82, in FIG. 7, line-symmetric driving by a combination of the first and third scanning directions X1 and X3 is realized. In this way, the pixels of the first and second screens 24 and 26 near the boundary line 22 are simultaneously driven in blocks sequentially at the M = 4th time, so that the luminance difference near the boundary line 22 can be eliminated.

5.サブフィールド駆動
本実施形態にて採用しているサブフィールド駆動について、図8を参照して簡単に説明する。前述したように、図1に示す第1,第2画面24,26の各1フィールドが、図8に示すように時間軸上でn(nは2以上の整数)個のサブフィールドSf1−Sfnに分割されている。データコーディング回路74は、各1フィールド中に電気光学素子(液晶40)に印加される電圧パルスの印加時間を制御して、液晶40を階調駆動するためのデジタルデータを生成する。
5. Subfield Drive The subfield drive employed in this embodiment will be briefly described with reference to FIG. As described above, each field of the first and second screens 24 and 26 shown in FIG. 1 includes n (n is an integer of 2 or more) subfields Sf1-Sfn on the time axis as shown in FIG. It is divided into The data coding circuit 74 controls the application time of the voltage pulse applied to the electro-optic element (liquid crystal 40) during each field to generate digital data for driving the liquid crystal 40 in gradation.

極性反転信号FRは、1フィールド毎に極性が反転する信号である。Y方向走査スタートパルスSPYは、各サブフィールドの最初に出力されるパルス信号であり、これが第1,第2走査線ドライバ50,52に入力されることにより、第1,第2走査線ドライバ50,52は走査信号(G1〜Gm)を出力する。Y方向の転送クロックCLYは、垂直走査側(Y側)の走査速度を規定する信号であり、走査信号(G1〜Gm)はこの転送クロックCLYに同期して走査線30に供給される。   The polarity inversion signal FR is a signal whose polarity is inverted every field. The Y-direction scanning start pulse SPY is a pulse signal output at the beginning of each subfield, and is input to the first and second scanning line drivers 50 and 52, whereby the first and second scanning line drivers 50 are output. , 52 output scanning signals (G1 to Gm). The transfer clock CLY in the Y direction is a signal that defines the scanning speed on the vertical scanning side (Y side), and the scanning signals (G1 to Gm) are supplied to the scanning line 30 in synchronization with the transfer clock CLY.

X方向ラッチパルスXLPは、第1,第2データ線ドライバ60,62中にある第3,第4ラッチ140,150に蓄えられた各440画素分のデータを同時に出力させるタイミングを決定するものである。データ転送クロックCLXは、第1,第2のデータ線ドライバ60,62ヘデータを転送するためのクロック信号である。   The X-direction latch pulse XLP determines the timing for simultaneously outputting data of 440 pixels stored in the third and fourth latches 140 and 150 in the first and second data line drivers 60 and 62. is there. The data transfer clock CLX is a clock signal for transferring data to the first and second data line drivers 60 and 62.

図8では、X方向スタートパルスXSPとラッチパルスXLPを同相の信号で示しているが、これに限定されない。X方向スタートパルスXSPが第1,第2シフトレジスタ100,110に入力されると、X方向クロックCLXに従った転送によって、ラッチ信号(サンプリング信号)S1,S2,…SMが一水平走査期間(1H)内に順次出力される。これにより、第1,第2ラッチ120,130にてN=40個のデータが順次ラッチされる動作がM=11回繰り返される。これにより、第1,第2ラッチ120,130に各440個、計880個のデータがラッチされる。この後にX方向ラッチパルスXLPが第3,第4ラッチ140,150に入力されると、各440個で計880個のデータが第3,第4ラッチ140,150に同時にラッチされる。この880個のデータは、第1,第2データ線32A,32Bに同時に供給されて、第1,第2画面24,26が線順次駆動される。   In FIG. 8, the X-direction start pulse XSP and the latch pulse XLP are shown as in-phase signals, but the present invention is not limited to this. When the X direction start pulse XSP is input to the first and second shift registers 100 and 110, the latch signals (sampling signals) S1, S2,. 1H) are sequentially output. Accordingly, the operation of sequentially latching N = 40 data in the first and second latches 120 and 130 is repeated M = 11 times. As a result, a total of 880 pieces of data are latched in the first and second latches 120 and 130, each of 440 pieces. Thereafter, when the X-direction latch pulse XLP is input to the third and fourth latches 140 and 150, a total of 880 pieces of data are simultaneously latched in the third and fourth latches 140 and 150, respectively. The 880 pieces of data are simultaneously supplied to the first and second data lines 32A and 32B, and the first and second screens 24 and 26 are line-sequentially driven.

この動作を、走査信号G1−Gmがアクティブになる毎に繰り返すことで最初のサブフィールドSf1での駆動が完了する。以降、n番目のサブフィールドSfmまで繰り返すことで、1フィールド駆動が完了する。   By repeating this operation every time the scanning signals G1-Gm become active, the driving in the first subfield Sf1 is completed. Thereafter, by repeating until the nth subfield Sfm, one-field driving is completed.

なお、データコーディング回路74では、表示データを2値化する際に、1フィールドのうちのどのサブフィールドであるかを認識する必要がある。本実施形態では、タイミングコントローラ90で、Y方向スタートパルスYSPを計数し、その結果をサブフィールド識別信号としてデータコーディング回路74に向けて出力するようになっている。   The data coding circuit 74 needs to recognize which subfield of one field when the display data is binarized. In this embodiment, the timing controller 90 counts the Y-direction start pulse YSP and outputs the result as a subfield identification signal toward the data coding circuit 74.

6.データ配線の引き回し
図3に示すように、第1データ端子群160から第1ラッチ120に引き回された第1データ配線群180と、第2データ端子群170から第2ラッチ130に引き回された第2データ配線群190とは、特殊な配線パターンを有している。
6). As shown in FIG. 3, the first data wiring group 180 routed from the first data terminal group 160 to the first latch 120 and the second data terminal group 170 to the second latch 130 are routed. The second data wiring group 190 has a special wiring pattern.

第1データ配線パターンは、第1データ端子群160に接続された第1データ配線群190をY方向(第2方向)からX方向(第1方向)に直交変換する第1直交変換領域180Aを有する。また、第1配線パターンは、第1直交変換領域180Aに接続され、基板10の一辺12と第1シフトレジスタ100との間にて、第1データ配線群190をY方向(第2方向)に沿って延在させる第1縦配列領域180Bを有する。さらに第1データ線配線パターンは、第1縦配列領域180Bに接続され、データ配線郡180を第1ラッチ120(第1サンプリングスイッチ121)に向けて延在させる第1横配列領域180Cを有する。   The first data wiring pattern includes a first orthogonal transformation region 180A that orthogonally transforms the first data wiring group 190 connected to the first data terminal group 160 from the Y direction (second direction) to the X direction (first direction). Have. The first wiring pattern is connected to the first orthogonal transformation region 180A, and the first data wiring group 190 is arranged in the Y direction (second direction) between the one side 12 of the substrate 10 and the first shift register 100. The first vertical array region 180B extends along the first vertical array region 180B. Further, the first data line wiring pattern has a first horizontal array region 180C connected to the first vertical array region 180B and extending the data wiring group 180 toward the first latch 120 (first sampling switch 121).

第2データ配線パターンも同様に、第2直交変換領域190Aと、基板10の一辺12に平行な他辺14と第2シフトレジスタ110との間にて第2データ配線群190をY方向(第2方向)に沿って延在させる第2縦配列領域190Bと、第2横配列領域190Cと、を有する。   Similarly, in the second data wiring pattern, the second data wiring group 190 is arranged in the Y direction (first direction) between the second orthogonal transformation region 190A, the other side 14 parallel to one side 12 of the substrate 10, and the second shift register 110. A second vertical array region 190B that extends along two directions) and a second horizontal array region 190C.

ここで、図9に分割駆動しないタイプを比較例として示す。画面20に対して一つ設けられたデータ線ドライバ200は、シフトレジスタ210と2つのラッチ220,230を有する。相展開数2N=80とし、M=11として一走査線上の全画素数880は本実施形態と同じとする。この場合、データ端子群240には80個の端子が設けられ、それに80本のデータ配線群250が接続される。この場合も、シフトレジスタ210を迂回してラッチ220にデータ線配線250を引き回すには、直交変換領域250A、縦配列領域250B及び横配列領域250Cを設ける必要がある。   Here, FIG. 9 shows a non-split type as a comparative example. One data line driver 200 provided for the screen 20 includes a shift register 210 and two latches 220 and 230. The number of phase expansions is 2N = 80, M = 11, and the total number of pixels 880 on one scanning line is the same as in this embodiment. In this case, the data terminal group 240 is provided with 80 terminals, to which 80 data wiring groups 250 are connected. Also in this case, in order to bypass the shift register 210 and route the data line wiring 250 to the latch 220, it is necessary to provide the orthogonal transformation area 250A, the vertical arrangement area 250B, and the horizontal arrangement area 250C.

図3と図9とを対比すると、図3の第1,第2直交変換領域180A,190AのY方向高さは第1,第2データ配線群180,190のライン&スペースが各40本分の高さであるのに対して、図9の直交変換領域250AでのY方向高さはデータ配線群250のライン&スペースが80本分必要である。加えて、図3の第1,第2横配列領域180C,190CのY方向高さは第1,第2データ配線群180,190のライン&スペースが各40本分の高さであるのに対して、図9の横配列領域250CでのY方向高さはデータ配線群250のライン&スペースが80本分必要である。図3と図9ではシフトレジスタと2つのラッチが占めるY方向高さは同一である。従って、図3では、図9と対比して、基板10上にて画面20以外が占有する額縁領域のY方向高さは、データ配線群のライン&スペースで80本分小さくできるという効果がある。   3 is compared with FIG. 9, the height in the Y direction of the first and second orthogonal transformation regions 180A and 190A in FIG. 3 is 40 lines and spaces of the first and second data wiring groups 180 and 190, respectively. In contrast, the height in the Y direction in the orthogonal transformation region 250A of FIG. 9 requires 80 lines and spaces of the data wiring group 250. In addition, the heights in the Y direction of the first and second horizontal array regions 180C and 190C in FIG. 3 are 40 lines and spaces in the first and second data wiring groups 180 and 190, respectively. On the other hand, the height in the Y direction in the horizontal array region 250C in FIG. 9 requires 80 lines and spaces of the data wiring group 250. 3 and 9, the height in the Y direction occupied by the shift register and the two latches is the same. Therefore, in FIG. 3, compared with FIG. 9, the height in the Y direction of the frame area occupied by the area other than the screen 20 on the substrate 10 can be reduced by 80 lines / spaces of the data wiring group. .

図3と図9とを別の観点から対比すると、図3の第1,第2データ配線群180,190は画面20の中心線に対して線対称であるのに対して、図9では右側に偏った配置となり、画面20の中心線に対して線対称配置することができない。図9では基板10のY方向高さも大きくなることから、大型ガラス基板上に製造できる液晶マトリクス基板の枚数が少なくなりスループットが低下する。   3 and 9 are compared from another viewpoint, the first and second data wiring groups 180 and 190 in FIG. 3 are symmetrical with respect to the center line of the screen 20, whereas in FIG. Therefore, it cannot be arranged symmetrically with respect to the center line of the screen 20. In FIG. 9, since the height in the Y direction of the substrate 10 is also increased, the number of liquid crystal matrix substrates that can be manufactured on a large glass substrate is reduced and throughput is lowered.

加えて、図9ではデータ配線群250を線対称配置できないので、配線遅延の問題も無視できない。   In addition, since the data wiring group 250 cannot be arranged in line symmetry in FIG. 9, the problem of wiring delay cannot be ignored.

さらには、図9では分割駆動しないので特許文献1のようにデータ線ドライバ200のシフトレジスタ210は双方向駆動を要する。この場合、特許文献1に記載された走査方向切替えのための制御信号線が少なくとも2本必要であるが、図3ではその種の制御信号線は不要である。   Further, since the divided driving is not performed in FIG. 9, the shift register 210 of the data line driver 200 requires bidirectional driving as in Patent Document 1. In this case, at least two control signal lines for switching the scanning direction described in Patent Document 1 are necessary, but such a control signal line is not necessary in FIG.

なお、図3は図1示す第2転送方向X2と第4転送方向X4との組み合わせであるが、第1転送方向X1と第3転送方向X3の組み合わせと対比して、基板10のX方向サイズを短縮できる。なぜなら、図3のX方向スタートパルスXSP1,XSP2を共用し、X方向ラッチパルスXLP1,XLP2を共用し、X方向反転ラッチパルスXLP1B,XLP2Bを共用できるからである。左右の2つの領域に対してパルスの共用が可能になる理由は、これらパルスの供給線を、基板10の中心に集中して配線できるからである。   3 shows the combination of the second transfer direction X2 and the fourth transfer direction X4 shown in FIG. 1, but the size of the substrate 10 in the X direction is different from the combination of the first transfer direction X1 and the third transfer direction X3. Can be shortened. This is because the X direction start pulses XSP1 and XSP2 in FIG. 3 can be shared, the X direction latch pulses XLP1 and XLP2 can be shared, and the X direction inversion latch pulses XLP1B and XLP2B can be shared. The reason why the pulse can be shared for the two left and right regions is that these pulse supply lines can be concentrated in the center of the substrate 10.

7.アナログ駆動の例
上述した実施形態は、第1,第2データ線ドライバ60,62がデジタル駆動であったが、アナログ駆動に置き換えても良い。図10は、図3に示す第1データ線ドライバ60をアナログ駆動に変更したものである。この場合、図3の第1,第3ラッチ120,130に代えて、図10に示すようなサンプリングスイッチ125を設ければよい。サンプリングスイッチ125の数は、図4に示す第1ラッチ120内のサンプリングスイッチ122と同じである。サンプリングスイッチ125はアナログスイッチである点のみが図3のサンプリングスイッチ122と異なる以外、動作上は同一である。
7). Example of Analog Drive In the above-described embodiment, the first and second data line drivers 60 and 62 are digitally driven, but may be replaced with analog drive. FIG. 10 is obtained by changing the first data line driver 60 shown in FIG. 3 to analog driving. In this case, a sampling switch 125 as shown in FIG. 10 may be provided in place of the first and third latches 120 and 130 shown in FIG. The number of sampling switches 125 is the same as that of the sampling switches 122 in the first latch 120 shown in FIG. The sampling switch 125 is the same in operation except that it is different from the sampling switch 122 of FIG. 3 only in that it is an analog switch.

なお、図10に示すアナログ駆動の場合の動作は。図3から第3ラッチ140を削除した場合のブロック順次駆動と同じである。従って、アナログ駆動の第1,第2データ線ドライバ60,62を線対称駆動することで、境界線22上での輝度差を低減できる。   The operation in the case of analog driving shown in FIG. This is the same as the block sequential drive when the third latch 140 is deleted from FIG. Therefore, the luminance difference on the boundary line 22 can be reduced by driving the first and second data line drivers 60 and 62 of analog driving in line symmetry.

8.電子機器
本実施形態では、本発明の電気光学装置を搭載した電子機器の例について説明する。
8). Electronic Device In this embodiment, an example of an electronic device equipped with the electro-optical device of the invention will be described.

(プロジェクタ)
まず、本発明の電気光学装置をライトバルブとして用いたプロジェクタについて説明する。図11は、本発明の電気光学装置(反射型液晶装置)を搭載したプロジェクタの全体構成を示す図である。図示されるように、プロジェクタ1100内部には、偏光照明装置1110がシステム光軸PLに沿って配置されている。この偏光照明装置1110において、ランプ1112からの出射光は、リフレクタ1114による反射で略平行な光束となって、第1のインテグレータレンズ1120に入射する。これにより、ランプ1112からの出射光は、複数の中間光束に分割される。この分割された中間光束は、第2のインテグレータレンズを光入射側に有する偏光変換素子1130によって、偏光方向が略々揃った一種類の偏光光束(s偏光光束)に変換されて、偏光照明装置1110から出射される。
(projector)
First, a projector using the electro-optical device of the present invention as a light valve will be described. FIG. 11 is a diagram showing an overall configuration of a projector equipped with the electro-optical device (reflection type liquid crystal device) of the present invention. As shown in the figure, a polarization illumination device 1110 is disposed inside the projector 1100 along the system optical axis PL. In this polarization illumination device 1110, the light emitted from the lamp 1112 becomes a substantially parallel light beam as reflected by the reflector 1114, and enters the first integrator lens 1120. Thereby, the emitted light from the lamp 1112 is divided into a plurality of intermediate light beams. The divided intermediate light beam is converted into a single type of polarized light beam (s-polarized light beam) whose polarization directions are substantially uniform by a polarization conversion element 1130 having a second integrator lens on the light incident side, and the polarization illumination device It is emitted from 1110.

偏光照明装置1110から出射されたs偏光光束は、偏光ビームスプリッタ1140のs偏光光束反射面1141によって反射される。この反射光束のうち、青色光(B)の光束がダイクロイックミラー1151の青色光反射層にて反射され、反射型の電気光学装置10Bによって変調される。また、ダイクロイックミラー1151の青色光反射層を透過した光束のうち、赤色光(R)の光束は、ダイクロイックミラー1152の赤色光反射層にて反射され、反射型の液電気光学装置1000Rによって変調される。   The s-polarized light beam emitted from the polarization illumination device 1110 is reflected by the s-polarized light beam reflection surface 1141 of the polarization beam splitter 1140. Of this reflected light beam, the blue light (B) light beam is reflected by the blue light reflecting layer of the dichroic mirror 1151 and modulated by the reflective electro-optical device 10B. Of the light beams transmitted through the blue light reflecting layer of the dichroic mirror 1151, the red light (R) light beam is reflected by the red light reflecting layer of the dichroic mirror 1152, and is modulated by the reflective liquid electro-optical device 1000R. The

一方、ダイクロイックミラー1151の青色光反射層を透過した光束のうち、緑色光(G)の光束は、ダイクロイックミラー1152の赤色光反射層を透過して、反射型の電気光学装置100Gによって変調される。   On the other hand, among the light beams transmitted through the blue light reflection layer of the dichroic mirror 1151, the green light (G) light beam transmits through the red light reflection layer of the dichroic mirror 1152 and is modulated by the reflective electro-optical device 100G. .

このようにして、電気光学装置1000R、1000G、1000Bによってそれぞれ色光変調された赤色、緑色、青色の光は、ダイクロイックミラー1152、1151、偏光ビームスプリッタ1140によって順次合成された後、投射光学系1160によって、スクリーン1170に投射されることとなる。なお、電気光学装置1000R、1000Bおよび1000Gには、ダイクロイックミラー1151、1152によって、R、G、Bの各原色に対応する光束が入射するので、カラーフィルタは必要ない。   In this way, red, green, and blue lights that have been color-light modulated by the electro-optical devices 1000R, 1000G, and 1000B are sequentially synthesized by the dichroic mirrors 1152 and 1151, and the polarization beam splitter 1140, and then are projected by the projection optical system 1160. Is projected on the screen 1170. In addition, since the dichroic mirrors 1151 and 1152 enter the light beams corresponding to the R, G, and B primary colors into the electro-optical devices 1000R, 1000B, and 1000G, a color filter is not necessary.

上述のとおり、本発明の電気光学装置(1000R、1000G、1000B)は、サブフィールド数を増加させることなく、より細かな階調表現が可能である。よって、図11のプロジェクタは、低消費電力性を維持しつつ、より高精細な画像表示が可能であり、例えば、ホームシアター用のプロジェクタとして有用である。   As described above, the electro-optical devices (1000R, 1000G, and 1000B) of the present invention can express more detailed gradation without increasing the number of subfields. Therefore, the projector of FIG. 11 can display a higher definition image while maintaining low power consumption, and is useful as a projector for home theaters, for example.

なお、上述の例では反射型の電気光学装置を用いたが、透過型表示の電気光学装置を用いたプロジェクタとすることもできる。   In the above-described example, a reflective electro-optical device is used. However, a projector using a transmissive display electro-optical device may be used.

(モバイル型コンピュータ)
次に、本発明の電気光学装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図12は、本発明の電気光学機器を搭載したパーソナルコンピュータの構成を示す斜視図である。
(Mobile computer)
Next, an example in which the electro-optical device of the present invention is applied to a mobile personal computer will be described. FIG. 12 is a perspective view showing the configuration of a personal computer equipped with the electro-optical device of the present invention.

図12において、コンピュータ1200は、キーボード1202を備えた本体部1204と、表示ユニット1206とから構成されている。この表示ユニット1206は、上述した実施形態が適用される電気光学装置1000の前面にフロントライトを付加することにより構成されている。なお、この構成では、電気光学装置1000を反射直視型として用いることになるので、画素電極118において、反射光が様々な方向に散乱するように、凹凸が形成される構成が望ましい。   In FIG. 12, a computer 1200 includes a main body 1204 provided with a keyboard 1202 and a display unit 1206. The display unit 1206 is configured by adding a front light to the front surface of the electro-optical device 1000 to which the above-described embodiment is applied. In this configuration, since the electro-optical device 1000 is used as a reflection direct-view type, it is desirable that the pixel electrode 118 has irregularities so that the reflected light is scattered in various directions.

(携帯電話端末)
図13は、本発明の電気光学装置1000を搭載した携帯電話端末の概観を示す斜視図である。携帯電話端末1300は、複数の操作キー1302と、スピーカ1304と、マイク1306と、本発明の電気光学装置1000と、を備える。
(Mobile phone terminal)
FIG. 13 is a perspective view showing an overview of a mobile phone terminal equipped with the electro-optical device 1000 of the present invention. The mobile phone terminal 1300 includes a plurality of operation keys 1302, a speaker 1304, a microphone 1306, and the electro-optical device 1000 of the present invention.

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。   Although the present embodiment has been described in detail as described above, it will be easily understood by those skilled in the art that many modifications can be made without departing from the novel matters and effects of the present invention. Accordingly, all such modifications are intended to be included in the scope of the present invention. For example, a term described at least once together with a different term having a broader meaning or the same meaning in the specification or the drawings can be replaced with the different term in any part of the specification or the drawings.

本発明の実施形態に係る電気光学装置の概略ブロック図である。1 is a schematic block diagram of an electro-optical device according to an embodiment of the invention. 図2(A)は電気光学装置の画面を横置きとし、図2(B)は縦置きとした状態をそれぞれ示す概略説明図である。2A is a schematic explanatory diagram illustrating a state in which the screen of the electro-optical device is horizontally placed, and FIG. 2B is a vertically placed state. 図1に示す基板上の配置を示す概略説明図である。It is a schematic explanatory drawing which shows arrangement | positioning on the board | substrate shown in FIG. 図3に示す第1,第3ラッチの回路図である。FIG. 4 is a circuit diagram of first and third latches shown in FIG. 3. データのシリアル−パラレル変換を概念的に示す図である。It is a figure which shows the serial-parallel conversion of data notionally. 図1に示す第1,第2フィールドメモリへのデータ記憶状態の一例を示す図である。It is a figure which shows an example of the data storage state to the 1st, 2nd field memory shown in FIG. 第1,第2データ線ドライバによる線対称のブロック順次駆動時の第1,第2フィールドメモリからの読み出し順序を説明するための概略説明図である。FIG. 5 is a schematic explanatory diagram for explaining a reading order from the first and second field memories at the time of line-symmetric block sequential driving by the first and second data line drivers. 実施形態に係る電気光学装置の動作タイミングチャートである。6 is an operation timing chart of the electro-optical device according to the embodiment. 画面分割駆動を実施しない比較例の概略説明図である。It is a schematic explanatory drawing of the comparative example which does not implement screen division drive. 図3に示す第1データ線ドライバをアナログ駆動とした変形例を示す回路図である。FIG. 4 is a circuit diagram showing a modification in which the first data line driver shown in FIG. 3 is analog driven. 本発明に係る電子機器の一例であるプロジェクタの概略説明図であるIt is a schematic explanatory drawing of the projector which is an example of the electronic device which concerns on this invention 本発明に係る電子機器の他の一例であるパーソナルコンピュータの概略図である。It is the schematic of the personal computer which is another example of the electronic device which concerns on this invention. 本発明に係る電子機器のさらに他の一例である携帯電話機の概略図であるFIG. 11 is a schematic view of a mobile phone that is still another example of the electronic apparatus according to the invention.

符号の説明Explanation of symbols

10 基板、12 基板の一側辺、14 基盤の他の側辺、20 画面、22 境界線、
24 第1画面、26 第2画面、28 画面の一側辺、29 画面の他の側辺、
30走査線、32,32A,32B データ線、34 画素、36 画素スイッチ、
38 保持容量、40 液晶 電気光学素子、50 第1走査線ドライバ、
52 第2走査線ドライバ、60 第1データ線ドライバ、
62 第2データ線ドライバ、70 データ処理回路、
72 シリアル−パラレル(S/P)変換回路、74 データでコーディング回路、
80 第1フィールドメモリ、82 第2フィールドメモリ、
90 タイミングコントローラ、100 第1シフトレジスタ、
110 第2シフトレジスタ、120 第1ラッチ、121 フリップフロップ、
122,125 サンプリングスイッチ、123 ラッチ素子、130 第2ラッチ、
131 フリップフロップ、140 第3ラッチ、150 第4ラッチ、
160 第1データ端子群、170 第2データ端子群、180 第1データ配線群、
180A 第1直行変換領域、180B 第1縦配列領域、180C 第1横配列領域、
190 第2データ配線群、190A 第2直交変換領域、190B 第2縦配列領域、
190C 第2横配列領域、
1000,1000R,1000G,1000B 電気光学装置、
X1 第1走査方向(第1転送方向)、X2 第2走査方向(第2転送方向)、
X3 第3走査方向(第3転送方向)、X4 第4走査方向(第4転送方向)、
XSP1 第1スタートパルス、XSP2 第2スタートパルス
10 substrates, 12 one side of the substrate, 14 other sides of the base, 20 screens, 22 borders,
24 first screen, 26 second screen, 28 one side of screen, 29 other side of screen,
30 scan lines, 32, 32A, 32B data lines, 34 pixels, 36 pixel switches,
38 holding capacitor, 40 liquid crystal electro-optic element, 50 first scanning line driver,
52 second scanning line driver, 60 first data line driver,
62 second data line driver, 70 data processing circuit,
72 serial-parallel (S / P) conversion circuit, 74 data coding circuit,
80 first field memory, 82 second field memory,
90 timing controller, 100 first shift register,
110 second shift register, 120 first latch, 121 flip-flop,
122, 125 sampling switches, 123 latch elements, 130 second latch,
131 flip-flop, 140 third latch, 150 fourth latch,
160 first data terminal group, 170 second data terminal group, 180 first data wiring group,
180A first orthogonal conversion area, 180B first vertical arrangement area, 180C first horizontal arrangement area,
190 second data wiring group, 190A second orthogonal transformation region, 190B second vertical arrangement region,
190C second horizontal array region,
1000, 1000R, 1000G, 1000B electro-optical device,
X1 first scanning direction (first transfer direction), X2 second scanning direction (second transfer direction),
X3 third scanning direction (third transfer direction), X4 fourth scanning direction (fourth transfer direction),
XSP1 first start pulse, XSP2 second start pulse

Claims (17)

境界線を境にして第1画面と第2画面とに分割された画面の前記第1画面内にて、前記境界線と平行な複数の第1データ線を、第1スタートパルスを転送する第1シフトレジスタからの出力に基づいて、第1データ線ドライバにより駆動し、
前記第2画面内にて、前記境界線と平行な複数の第2データ線を、第2スタートパルスを転送する第2シフトレジスタからの出力に基づいて、第2データ線ドライバにより駆動し、
前記第1,第2シフトレジスタは、前記境界線を境にして、前記第1,第2スタートパルスの転送方向を線対称にして転送駆動することを特徴とする電気光学装置の駆動方法。
A first start pulse is transferred to a plurality of first data lines parallel to the boundary line in the first screen divided into a first screen and a second screen with the boundary line as a boundary. 1 driven by the first data line driver based on the output from the shift register,
In the second screen, a plurality of second data lines parallel to the boundary line are driven by a second data line driver based on an output from a second shift register that transfers a second start pulse,
The method of driving an electro-optical device, wherein the first and second shift registers are driven to transfer with the transfer direction of the first and second start pulses symmetrical with respect to the boundary line.
請求項1において、
前記第1画面にて前記境界線と平行な第1側辺から前記境界線に向かう方向を第1転送方向とし、前記境界線から前記第1側辺に向かう方向を第2転送方向とし、前記第2画面にて前記境界線と平行な第2側辺から前記境界線に向かう方向を第3転送方向とし、前記境界線から前記第2側辺に向かう方向を第4転送方向としたとき、
前記第1シフトレジスタが前記第1スタートパルスを前記第1転送方向に沿って転送するときには、前記第2シフトレジスタは前記第2スタートパルスを前記3転送方向に沿って転送し、あるいは、前記第1シフトレジスタが前記第1スタートパルスを前記第2転送方向に沿って転送するときには、前記第2シフトレジスタは前記第2スタートパルスを前記4走査方向に沿って転送することを特徴とする電気光学装置の駆動方法。
In claim 1,
A direction from the first side parallel to the boundary line to the boundary line on the first screen is a first transfer direction, a direction from the boundary line to the first side is a second transfer direction, When the direction from the second side parallel to the boundary line to the boundary line on the second screen is the third transfer direction, and the direction from the boundary line to the second side is the fourth transfer direction,
When the first shift register transfers the first start pulse along the first transfer direction, the second shift register transfers the second start pulse along the three transfer directions, or The electro-optic is characterized in that when the first shift register transfers the first start pulse along the second transfer direction, the second shift register transfers the second start pulse along the four scanning directions. Device driving method.
請求項2において、
前記第1データ線ドライバは、前記第1画面を前記第1転送方向と同じ向きの第1走査方向に沿って、一画素毎または複数画素毎に順次駆動するときには、前記第2画面を前記第3転送方向と同じ向きの第3走査方向に沿って、一画素毎または複数画素毎に順次駆動し、あるいは、前記第1画面を前記第2転送方向と同じ向きの第2走査方向に沿って、一画素毎または複数画素毎に順次駆動するときには、前記第2画面を前記第4転送方向と同じ向きの第4走査方向に沿って、一画素毎または複数画素毎に順次駆動して、前記境界線を境にして、前記第1,第2画面の走査方向を線対称にして走査駆動することを特徴とする電気光学装置の駆動方法。
In claim 2,
When the first data line driver sequentially drives the first screen for each pixel or a plurality of pixels along the first scanning direction that is the same direction as the first transfer direction, the first screen displays the second screen. Drive sequentially for each pixel or every plurality of pixels along the third scanning direction, which is the same direction as the three transfer directions, or the first screen along the second scanning direction, which is the same direction as the second transfer direction. When sequentially driving every pixel or every plurality of pixels, the second screen is sequentially driven every pixel or every plurality of pixels along the fourth scanning direction which is the same direction as the fourth transfer direction, A driving method of an electro-optical device, wherein scanning driving is performed with the scanning direction of the first and second screens being symmetrical with respect to a boundary line.
請求項2または3において、
前記第1シフトレジスタは前記第1,第2転送方向の一方に固定され、前記第2シフトレジスタは前記第3,第4転送方向の一方に固定されていることを特徴とする電気光学装置の駆動方法。
In claim 2 or 3,
The electro-optical device according to claim 1, wherein the first shift register is fixed in one of the first and second transfer directions, and the second shift register is fixed in one of the third and fourth transfer directions. Driving method.
各画素に電気光学素子を有し、境界線を境にして第1画面と第2画面とに分割された画面と、
前記第1画面内にて前記境界線と平行な複数の第1データ線を駆動する第1データ線ドライバと、
前記第2画面内にて前記境界線と平行な複数の第2データ線を駆動する第2データ線ドライバと、
を有し、
前記第1データ線ドライバは、第1スタートパルスを転送する第1シフトレジスタを有し、
前記第2データ線ドライバは、第2スタートパルスを転送する第2シフトレジスタを有し、
前記第1,第2シフトレジスタは、前記境界線を境にして、前記第1,第2スタートパルスの転送方向を線対称にして転送駆動することを特徴とする電気光学装置。
A screen having an electro-optic element in each pixel and divided into a first screen and a second screen with a boundary line as a boundary;
A first data line driver for driving a plurality of first data lines parallel to the boundary line in the first screen;
A second data line driver for driving a plurality of second data lines parallel to the boundary line in the second screen;
Have
The first data line driver includes a first shift register for transferring a first start pulse,
The second data line driver has a second shift register for transferring a second start pulse,
The electro-optical device, wherein the first and second shift registers are driven to transfer with the transfer direction of the first and second start pulses symmetrical with respect to the boundary line.
請求項5において、
前記第1画面にて前記境界線と平行な第1側辺から前記境界線に向かう方向を第1転送方向とし、前記境界線から前記第1側辺に向かう方向を第2転送方向とし、前記第2画面にて前記境界線と平行な第2側辺から前記境界線に向かう方向を第3転送方向とし、前記境界線から前記第2側辺に向かう方向を第4転送方向としたとき、
前記第1シフトレジスタが前記第1スタートパルスを前記第1転送方向に沿って転送するときには、前記第2シフトレジスタは前記第2スタートパルスを前記3転送方向に沿って転送し、あるいは、前記第1シフトレジスタが前記第1スタートパルスを前記第2転送方向に沿って転送するときには、前記第2シフトレジスタは前記第2スタートパルスを前記4走査方向に沿って転送して、前記境界線を境にして、前記第1,第2シフトレジスタにて前記第1,第2スタートパルスの転送方向を線対称にして転送駆動することを特徴とする電気光学装置。
In claim 5,
A direction from the first side parallel to the boundary line to the boundary line on the first screen is a first transfer direction, a direction from the boundary line to the first side is a second transfer direction, When the direction from the second side parallel to the boundary line to the boundary line on the second screen is the third transfer direction, and the direction from the boundary line to the second side is the fourth transfer direction,
When the first shift register transfers the first start pulse along the first transfer direction, the second shift register transfers the second start pulse along the three transfer directions, or When the first shift register transfers the first start pulse along the second transfer direction, the second shift register transfers the second start pulse along the four scanning directions to delimit the boundary line. The electro-optical device is characterized in that the first and second shift registers are driven to transfer with the transfer directions of the first and second start pulses symmetrical.
請求項6において、
前記画面及び前記第1,第2データ線ドライバが搭載される基板を有し、
前記基板は、
前記第1シフトレジスタの出力に基づいてデータをサンプリングする複数の第1サンプリングスイッチと、
前記第2シフトレジスタの出力に基づいてデータをサンプリングする複数の第2サンプリングスイッチと、
前記第1サンプリングスイッチに供給されるデータが入力される第1データ端子群と、
前記第2サンプリングスイッチに供給されるデータが入力される第2データ端子群と、
前記第1データ端子群から前記第1シフトレジスタを迂回して前記第1サンプリングスイッチに引き回された第1データ配線パターンと、
前記第2データ端子群から前記第2シフトレジスタを迂回して前記第2サンプリングスイッチに引き回された第2データ配線パターンと、
を有することを特徴とする電気光学装置。
In claim 6,
A board on which the screen and the first and second data line drivers are mounted;
The substrate is
A plurality of first sampling switches for sampling data based on the output of the first shift register;
A plurality of second sampling switches for sampling data based on the output of the second shift register;
A first data terminal group to which data supplied to the first sampling switch is input;
A second data terminal group to which data supplied to the second sampling switch is input;
A first data wiring pattern routed to the first sampling switch bypassing the first shift register from the first data terminal group;
A second data wiring pattern routed to the second sampling switch by bypassing the second shift register from the second data terminal group;
An electro-optical device comprising:
請求項7において、
前記第1データ配線パターンは、
前記第1データ端子群に接続された第1データ配線群を直交変換する第1直交変換領域と、
前記第1直交変換領域に接続され、前記基板の一辺と前記第1シフトレジスタとの間にて、前記第1データ配線群を前記境界線と平行に延在させる第1縦配列領域と、
前記第1縦配列領域に接続され、前記データ配線郡を前記複数の第1サンプリングスイッチに沿って延在させる第1横配列領域と、
を有し、
前記第2データ配線パターンは、
前記第2データ端子群に接続された第2データ配線群を直交変換する第2直交変換領域と、
前記第2直交変換領域に接続され、前記基板の前記一辺に平行な他辺と前記第2シフトレジスタとの間にて、前記第2データ配線群を前記境界線と平行に延在させる第2縦配列領域と、
前記第2縦配列領域に接続され、前記データ配線群を前記複数の第2サンプリングスイッチに沿って延在させる第2横配列領域と、
を有することを特徴とする電気光学装置。
In claim 7,
The first data wiring pattern is:
A first orthogonal transformation region for orthogonally transforming a first data wiring group connected to the first data terminal group;
A first vertical array region connected to the first orthogonal transformation region and extending the first data wiring group in parallel with the boundary line between one side of the substrate and the first shift register;
A first horizontal array region connected to the first vertical array region and extending the data wiring group along the plurality of first sampling switches;
Have
The second data wiring pattern is:
A second orthogonal transformation region for orthogonal transformation of the second data wiring group connected to the second data terminal group;
A second data line connected to the second orthogonal transformation region and extending in parallel with the boundary line between the second shift register and another side parallel to the one side of the substrate; A vertical array area;
A second horizontal array region connected to the second vertical array region and extending the data wiring group along the plurality of second sampling switches;
An electro-optical device comprising:
請求項8において、
前記第1シフトレジスタは、前記第1スタートパルスの転送方向が前記第1,第2転送方向の一方に固定され、前記第2シフトレジスタは、前記第2スタートパルスの転送方向が前記第3,第4転送方向の一方に固定されていることを特徴とする電気光学装置。
In claim 8,
The first shift register has a transfer direction of the first start pulse fixed to one of the first and second transfer directions, and the second shift register has a transfer direction of the second start pulse of the third and third transfer directions. An electro-optical device fixed to one side in a fourth transfer direction.
請求項9において、
前記第1シフトレジスタは、前記第1スタートパルスの転送方向が前記第2転送方向に固定され、前記第2シフトレジスタは、前記第2スタートパルスの転送方向が前記第4転送方向に固定されていることを特徴とする電気光学装置。
In claim 9,
In the first shift register, the transfer direction of the first start pulse is fixed in the second transfer direction, and in the second shift register, the transfer direction of the second start pulse is fixed in the fourth transfer direction. An electro-optical device.
請求項10において、
前記第1,第2スタートパルスとして同相パルスを兼用したことを特徴とする電気光学装置。
In claim 10,
An electro-optical device characterized in that an in-phase pulse is also used as the first and second start pulses.
請求項7乃至11のいずれかにおいて、
前記第1,第2データ端子群にそれぞれ供給されるデータは、データがシリアル−パラレル変換された後のN(Nは2以上の整数)個のパラレルデータであることを特徴とする電気光学装置。
In any of claims 7 to 11,
The data supplied to each of the first and second data terminal groups is N (N is an integer of 2 or more) parallel data after the data is serial-parallel converted. .
請求項12において、
前記第1,第2画面の各1フィールドが時間軸上で複数のサブフィールドに分割され、
前記第1,第2データ端子群に供給されるデータは、前記1フィールド中に前記電気光学素子に印加される電圧パルスの印加時間を制御して階調駆動するためのデジタルデータであることを特徴とする電気光学装置。
In claim 12,
Each field of the first and second screens is divided into a plurality of subfields on the time axis,
The data supplied to the first and second data terminal groups is digital data for controlling the application time of the voltage pulse applied to the electro-optic element during the one field to perform gradation driving. Electro-optical device characterized.
請求項13において、
前記第1データ線ドライバは、前記第1サンプリングスイッチと、その出力をラッチするラッチ素子とを含む第1ラッチを有し、
前記第2データ線ドライバは、前記第2サンプリングスイッチと、その出力をラッチするラッチ素子とを含む第2ラッチを有し、
前記第1,第2ラッチの各々は、M(Mは2以上の整数)回に分けて順次入力される各N個の前記パラレルデータを、M回の各回毎にラッチすることを特徴とする電気光学装置。
In claim 13,
The first data line driver includes a first latch that includes the first sampling switch and a latch element that latches an output thereof.
The second data line driver has a second latch including the second sampling switch and a latch element for latching the output thereof.
Each of the first and second latches latches each of the N pieces of parallel data sequentially input in M (M is an integer of 2 or more) times every M times. Electro-optic device.
請求項14において、
前記第1ラッチに接続され、N個ずつM回に分けて前記第1ラッチにてラッチされた計(N×M)個のデータを、一度に同時にラッチする第3ラッチと、
前記第2ラッチに接続され、N個ずつM回に分けて前記第2ラッチにてラッチされた計(N×M)個のデータを、一度に同時にラッチする第4ラッチと、
をさらに有することを特徴とする電気光学装置。
In claim 14,
A third latch that is connected to the first latch and latches a total of (N × M) pieces of data latched by the first latch in M times N times at a time;
A fourth latch that is connected to the second latch and latches a total of (N × M) pieces of data latched in the second latch in M times N times at a time;
The electro-optical device further comprising:
請求項12において、
前記N個のパラレルデータはアナログデータであることを特徴とする電気光学装置。
In claim 12,
The electro-optical device, wherein the N pieces of parallel data are analog data.
請求項5乃至16のいずれかに記載の電気光学装置を有する電子機器。   An electronic apparatus comprising the electro-optical device according to claim 5.
JP2006336635A 2006-12-14 2006-12-14 Electro-optical device, its drive method, and electronic apparatus Pending JP2008151824A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006336635A JP2008151824A (en) 2006-12-14 2006-12-14 Electro-optical device, its drive method, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006336635A JP2008151824A (en) 2006-12-14 2006-12-14 Electro-optical device, its drive method, and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2008151824A true JP2008151824A (en) 2008-07-03

Family

ID=39654092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006336635A Pending JP2008151824A (en) 2006-12-14 2006-12-14 Electro-optical device, its drive method, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2008151824A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011043766A (en) * 2009-08-24 2011-03-03 Seiko Epson Corp Conversion circuit, display drive circuit, electro-optical device, and electronic equipment
CN109448659A (en) * 2018-12-27 2019-03-08 惠科股份有限公司 Drive control module and display device
CN109559700A (en) * 2018-12-27 2019-04-02 惠科股份有限公司 Drive control module and display device
CN109559699A (en) * 2018-12-27 2019-04-02 惠科股份有限公司 Drive control module and display device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011043766A (en) * 2009-08-24 2011-03-03 Seiko Epson Corp Conversion circuit, display drive circuit, electro-optical device, and electronic equipment
CN109448659A (en) * 2018-12-27 2019-03-08 惠科股份有限公司 Drive control module and display device
CN109559700A (en) * 2018-12-27 2019-04-02 惠科股份有限公司 Drive control module and display device
CN109559699A (en) * 2018-12-27 2019-04-02 惠科股份有限公司 Drive control module and display device
WO2020133580A1 (en) * 2018-12-27 2020-07-02 惠科股份有限公司 Drive control module and display device
WO2020133584A1 (en) * 2018-12-27 2020-07-02 惠科股份有限公司 Drive control module and display apparatus

Similar Documents

Publication Publication Date Title
US6232939B1 (en) Liquid crystal display apparatus including scanning circuit having bidirectional shift register stages
JP3578141B2 (en) Display driver, display unit and electronic device
US6680721B2 (en) Driving circuit for electro-optical apparatus, driving method for electro-optical apparatus, electro-optical apparatus, and electronic apparatus
JP2005189758A (en) Display device and projection display apparatus
JP5332485B2 (en) Electro-optic device
JP2004177930A (en) Liquid crystal device, drive method therefor, and projection type display apparatus
US8791965B2 (en) Conversion circuit, display drive circuit, electro-optical device and electronic equipment
US20070103421A1 (en) Liquid-crystal display, projector system, portable terminal unit, and method of driving liquid-crystal display
JP2006047425A (en) Display apparatus and driving method therefor
JPH09101503A (en) Display device
JP4581488B2 (en) Display device, driving method thereof, and projection display device
JPH11259053A (en) Liquid crystal display
US6339411B2 (en) Display device
JP2004045967A (en) Driving circuit of electrooptical device, electrooptical device, electronic equipment, and driving method of electrooptical device
JP2008151824A (en) Electro-optical device, its drive method, and electronic apparatus
JP2018017809A (en) Electro-optic device and electronic apparatus
US20090002359A1 (en) Source driver, electro-optical device, projection-type display device, and electronic instrument
JP2012078622A (en) Liquid crystal device
JP2005250382A (en) Method for driving electrooptical device, electrooptical device, and electronic equipment
JP3878195B2 (en) Liquid crystal display
JP2012168226A (en) Driving circuit of electro-optical device, electro-optical device and electronic apparatus
JP3244618B2 (en) Liquid crystal panel and projection type image display device using the same
JP2001228831A (en) Optoelectronic device
JP3767599B2 (en) Electro-optical device drive circuit, electro-optical device drive method, electro-optical device, and electronic apparatus
JP2006195387A (en) Electro-optical device and electronic equipment