JP2009171540A - 送信装置および方法、受信装置および方法、並びにプログラム - Google Patents

Abstract

【課題】より適した生成多項式を選択し、選択した複数の生成多項式を、処理の対象とするデータに応じて切り替えて用いることができるようにする。
【解決手段】ｋビットの情報語を持ち、該情報語についてｒビットのパリティが付加された符号長（ｎ）の符号の各符号長（ｎ）における最小ハミング距離（d_min）の最大値である最大・最小ハミング距離（Max.d_min）を求め、Max.d_minの変化する符号長ｎを求め、そのｎの範囲（ｎ_min≦ｎ≦ｎ_max）を求める。ｎの範囲において、常に、d_min＝Max.d_minを満たす生成多項式（Ｇ（ｘ））を全検索によって見いだし、全検索によって見いだしたＧ（ｘ）の中から、項数（ｗ）、符号の未検出誤り確率（Ｐ_ud）も最小のものを選び出す。このようにして選び出された複数の生成多項式が、処理の対象とするデータの種類や符号長に応じて切り替えて用いられる。
【選択図】図８

Description

本発明は、送信装置および方法、受信装置および方法、並びにプログラムに関し、特に、より適した生成多項式を、処理の対象とするデータに応じて切り替えて用いることができるようにした送信装置および方法、受信装置および方法、並びにプログラムに関する。

情報記録装置や通信装置などで情報（データ）を伝送路を経由して伝送するとき、伝送された情報に誤りが生じることがある。
情報に誤りが起こったかどうかを検出する方法として広く用いられている技術として、CRC（Cyclic Redundancy Check：巡回冗長検査）がある。

CRCを行うためには、伝送すべき情報を予めCRC符号化しておく必要がある。
図１を参照してCRC符号化について述べる。
図１において、送信装置１と受信装置３とが伝送路２を介して接続されている。
CRCは、送信装置１において、情報語（データ）にCRCパリティを付加したCRC符号に対して、Reed-Solomon符号などの誤り訂正符号化を施すことで、誤り訂正復号による誤訂正の検出に用いられる。
送信装置１において、伝送すべきCRC符号化の対象となる、複数の情報語（データ）が連続する、入力情報系列がCRC符号器１１に入力され、CRC符号化される。CRC符号器１１の詳細は図２を参照して後述する。CRC符号化された情報は次に誤り訂正符号器１２に入力され、たとえば、Reed-Solomon符号などの誤り訂正符号化される。誤り訂正符号化された情報は次に伝送路符号器１３に入力され、伝送路２に応じた伝送路符号化処理がなされ、伝送路２へと送られる。
伝送路２を経由した信号は、受信装置３の符号検出器３１によって検出され、検出された情報が伝送路復号器３２に入力される。伝送路復号器３２によって伝送路復号された検出情報系列は誤り訂正復号器３３によって、誤り訂正符号器１２の処理に対応して、たとえば、Reed-Solomon符号などの誤り訂正が行われる。誤り訂正された情報は次にCRC検出器３４に入力される。CRC検出器３４は、誤り訂正された検出系列に対してCRC処理を行い、誤り訂正が正しく行われたかどうか（検出系列に誤りがあるかどうか）を判定し、その結果を一致信号として出力する。
CRC検出器３４の詳細は図５を参照して後述する。

CRC検出器３４から出力された一致信号は、たとえば、情報記録装置のドライブのコントローラにおいて再送信要求を行うなどによる信頼性向上に用いられる。
CRC符号のその他の用途として、たとえば、符号検出器におけるポストプロセッサの一部として用いられたり、ヘッダ情報や、パケット通信における送信パケットに対しても用いられる。また、誤り訂正用の消失フラグとしても用いられる。

CRC符号による誤り検出原理
CRC符号による誤り検出原理を説明する。
ｋビットからなる情報語（データ）にｒビットのパリティを付加して符号長ｎ（ｎ＝ｋ＋ｒ）ビットの符号語とするとき、情報語を多項式で表現した（ｋ−１）次（order)の情報多項式Ｍ（ｘ）にｘ^rを乗じる。たとえば、情報語が２進数で「１０１０１０１」の場合、情報多項式Ｍ（ｘ）は、ｘ⁶＋ｘ⁴＋ｘ²＋１と表記される。
情報多項式Ｍ（ｘ）にｘ^rを乗じた結果Ｍ（ｘ）・ｘ^rを、ｒ次の生成多項式（generator polynomial）Ｇ（ｘ）で割った際の剰余多項式Ｒ（ｘ）（次数は（ｒ−１）次）と、商多項式Ｑ（ｘ）を用いて下記式１に従って求めることにより、（ｎ−１）次の符号多項式Ｗ（ｘ）を下記式２のように構成する。

［数１］
Ｍ（ｘ）・ｘ^r＝Ｑ（ｘ）・Ｇ（ｘ）＋Ｒ（ｘ）
・・・（１）

［数２］
Ｗ（ｘ）＝Ｍ（ｘ）・ｘ^r−Ｒ（ｘ）
・・・（２）

式１、２の関係から、符号多項式はＷ（ｘ）＝Ｑ（ｘ）・Ｇ（ｘ）となる。よって、符号多項式Ｗ（ｘ）は生成多項式Ｇ（ｘ）で割り切れる。

以上の観点の下、たとえば、図１の送信装置１が伝送路２を介して受信装置３に符号多項式Ｗ（ｘ）を送信したものを受信装置３が受信した際に、受信装置３のCRC検出器３４において、受信多項式Ｙ（ｘ）が生成多項式Ｇ（ｘ）で割り切れるかどうかを調べる。
受信多項式Ｙ（ｘ）が生成多項式Ｇ（ｘ）で割り切れれば、受信多項式Ｙ（ｘ）は符号多項式Ｗ（ｘ）に一致しており、伝送路２において情報語に誤りが発生しなかったと推定できるが、受信多項式Ｙ（ｘ）が生成多項式Ｇ（ｘ）で割り切れなければ、受信多項式Ｙ（ｘ）は符号多項式Ｗ（ｘ）ではないので、伝送路２において情報語に誤りが生じたと判定できる（推定できる）。

CRC符号は巡回符号であるため、生成多項式Ｇ（ｘ）が定まれば、たとえば、図１における送信装置１のCRC符号器１１の回路構成は、シフトレジスタと排他的論理和を用いて比較的容易に装置化することが可能である。

CRC符号器の例
CRCにおいて広く用いられている生成多項式Ｇ（ｘ）としては、１６ビットCRCであるCRC-CCITT規格に基づく、Ｇ（ｘ）＝ｘ¹⁶＋ｘ¹²＋ｘ⁵＋１、または、CRC-ANSI規格に基づく、Ｇ（ｘ）＝ｘ¹⁶＋ｘ¹⁵＋ｘ²＋１などである。

以下、例示として、パリティビット数（次数）ｒ＝３とした場合の生成多項式Ｇ（ｘ）＝ｘ³＋ｘ＋１とした場合の、たとえば、図１における送信装置１におけるCRC符号器（CRC符号化回路）１１の構成例を図２を参照して述べる。
図２は情報多項式Ｍ（ｘ）から符号多項式Ｗ（ｘ）を生成するCRC符号器１１の構成例を示す図である。
CRC符号器１１は、CRCパリティ生成器１１０、第１セレクタ１１１、第２セレクタ１１２、および、ビット数カウンタ１１３を有する。
CRCパリティ生成器１１０は、ｋビットの情報ビット系列についてｒビットのCRCパリティを発生して第１セレクタ１１１に出力する。CRCパリティ生成器１１０におけるパリティの発生方法については図３および図４を参照して述べる。
第２セレクタ１１２は、「０」入力端子にｋビットの情報ビット系列が入力されている期間は、ビット数カウンタ１１３からの状態制御信号Ｓ１に基づいて、入力された情報ビット系列を出力する。また、第２セレクタ１１２は、「０」入力端子への情報ビット系列の入力が終了したとき、「１」入力端子に、第１セレクタ１１１を経由して入力されるCRCパリティ生成器１１０で生成したｒビットのパリティを出力する。このように、CRC符号器１１の第２セレクタ１１２からは、「ｋビットの情報ビット系列」と、それに続く、「情報ビット系列に基づいてCRCパリティ生成器１１０で生成されたｒビットのパリティビット」とが出力される。このように、第２セレクタ１１２から出力される符号ビット系列は、「ｋビットの情報ビット系列」と、「ｒビットのパリティビット」とからなる、符号長ｎ＝ｋ＋ｒの符号ビット系列となる。

CRCパリティ生成器１１０および第１セレクタ１１１について述べる。
図３は、生成多項式Ｇ（ｘ）をＧ（ｘ）＝ｘ³＋ｘ＋１とした場合のCRCパリティ生成器１１０の回路例を示す。
図３のCRCパリティ生成器１１０は、第１シフトレジスタＲ００、第１排他的論理和（EXOR）回路EXOR１、第２シフトレジスタＲ０１、第３シフトレジスタＲ０２、および、第２排他的論理和回路EXOR２が巡回状に接続されており、第２排他的論理和回路EXOR２の出力が第１排他的論理和回路EXOR１に入力されている。

なお、生成多項式Ｇ（ｘ）＝ｘ⁴＋ｘ³＋ｘ²＋ｘ＋１とした場合のCRCパリティ生成器１１０の回路図の例を図４に示す。
図４のCRCパリティ生成器１１０は、第１シフトレジスタＲ００、第１排他的論理和（EXOR）回路EXOR１、第２シフトレジスタＲ０１、第２排他的論理和回路EXOR２、第３シフトレジスタＲ０２、第３排他的論理和回路EXOR３、第４シフトレジスタＲ０３、第４排他的論理和回路EXOR４が巡回状に接続されており、第４排他的論理和回路EXOR４の出力が第１、２、３排他的論理和回路EXOR１、EXOR２、EXOR３に入力されている。

図３および図４に図解したように、CRCパリティ生成器１１０は生成多項式Ｇ（ｘ）に基づいて構成される。換言すれば、図３および図４の図解から理解できるように、生成多項式Ｇ（ｘ）が定まれば、CRCパリティ生成器１１０は、シフトレジスタと排他的論理和回路を巡回的かつ最終段の排他的論理和回路、たとえば、図３の第２排他的論理和回路EXOR２または図４の第４排他的論理和回路EXOR４の出力をその前段の排他的論理和回路に印加する回路として構成できる。
以下、図３に図解したCRCパリティ生成器１１０の動作について述べる。図４に図解したCRCパリティ生成器１１０の動作も図３に図解したCRCパリティ生成器１１０の動作と基本的には同様である。

図３において、情報多項式Ｍ（ｘ）によって表される情報ビット系列を、第３シフトレジスタＲ０２の上位の第２排他的論理和回路EXOR２に、毎時刻、たとえば、シフトレジスタを動作させる毎クロック毎に、１ビットずつ情報ビット系列の高次の項から順に入力することで、情報多項式Ｍ（ｘ）に予めｘ^rが乗じられた形のビット系列Ｍ（ｘ）・ｘ^rが、CRCパリティ生成器１１０に入力されることになる。
ここで、第１〜第３シフトレジスタＲ００，Ｒ０１，Ｒ０２の初期値はゼロである。
情報ビット系列の零次の項をCRCパリティ生成器１１０に入力し終えた時点での第１〜第３シフトレジスタＲ００，Ｒ０１，Ｒ０２に保持されている値が剰余多項式Ｒ（ｘ）の各次数の係数を与える。すなわち、剰余多項式Ｒ（ｘ）は、Ｒ（ｘ）＝（Ｒ０２の保持内容）×ｘ²＋（Ｒ０１の保持内容）×ｘ＋（Ｒ００の保持内容）となる。
そのため、この情報ビット系列の零次の項をCRCパリティ生成器１１０に入力し終えた時点で、図２に図示しない制御回路から出力されるイネーブル信号Ｅ０がディセーブル（不活性状態）となり、CRCパリティ生成器１１０の第１〜第３シフトレジスタＲ００，Ｒ０１，Ｒ０２に保持されている値は保持されて、第１セレクタ１１１に出力される。

図２において、たとえば、図３に回路構成を例示したCRCパリティ生成器１１０から第１セレクタ１１１の３個入力端子００、０１、１０への出力は、CRCパリティ生成器１１０の各シフトレジスタＲ００，Ｒ０１，Ｒ０２の出力Ｒ００_out，Ｒ０１_out，Ｒ０２_outであり、第１セレクタ１１１は、図２に図示しない制御回路から出力される第１セレクト信号Ｓ０に従って、３個の入力端子００、０１、１０に入力されたCRCパリティ生成器１１０からの出力Ｒ００_out，Ｒ０１_out，Ｒ０２_outの１つを順に選択して第２セレクタ１１２の「１」入力端子に出力する。
第２セレクタ１１２は、図２に図示しない制御回路から制御されるビット数カウンタ１１３から出力される第２セレクト信号Ｓ１に従って、換言すれば、ビット数カウンタ１１３のビット計数値に応じて、第２セレクタ１１２の「０」入力端子にｋビットの情報ビット系列を入力する期間は「０」入力端子に入力される情報ビット系列を選択して情報ビット系列をそのまま出力する。他方、情報ビット系列をCRCパリティ生成器１１０に入力し終わり、全てのパリティが生成されたタイミングには、第２セレクタ１１２の「１」入力端子に入力された第１セレクタ１１１の出力、すなわち、CRCパリティ生成器１１０で生成したパリティを選択して、出力する。

このようにして、たとえば、図２のCRC符号器１１における第２セレクタ１１２から出力される符号ビット系列は、上述したように、「ｋビットの情報ビット系列」と、「ｒビットのパリティビット」とからなる、符号長ｎ＝ｋ＋ｒの符号ビット系列となる。
たとえば、図１の送信装置１において、上述したように、CRC符号器１１においてCRC符号化された符号ビット系列は、誤り訂正符号器１２に入力され、たとえば、Reed-Solomon符号などの誤り訂正符号化され、誤り訂正符号化された情報が伝送路符号器１３に入力されて伝送路２に応じた伝送路符号化処理がなされ、伝送路２へと送られる。
伝送路２を経由した信号は、受信装置３の符号検出器３１によって検出され、検出された情報が伝送路復号器３２に入力される。伝送路復号器３２によって伝送路復号された検出情報系列は誤り訂正復号器３３によって誤り訂正が行われる。誤り訂正された情報はCRC検出器３４において検出系列に誤りがあるかどうか）を判定される。

図５は、受信多項式Ｙ（ｘ）に誤りがないかどうかを検査するCRC検出器３４の構成例を示す図である。
CRC検出器３４は、CRCパリティ検査器３４１と、比較器３４２とを有する。
CRCパリティ検査器３４１は、上述したように、受信多項式Ｙ（ｘ）が生成多項式Ｇ（ｘ）で割り切れるかどうかを調べ、受信多項式Ｙ（ｘ）が生成多項式Ｇ（ｘ）で割り切れれば、受信多項式Ｙ（ｘ）は符号多項式Ｗ（ｘ）に一致しており、伝送路２において情報語に誤りが発生しなかったと判定し、受信多項式Ｙ（ｘ）が生成多項式Ｇ（ｘ）で割り切れなければ、受信多項式Ｙ（ｘ）は符号多項式Ｗ（ｘ）ではないので、伝送路２において情報語に誤りが生じたと判定する。
CRCパリティ検査器３４１は、受信多項式Ｙ（ｘ）を生成多項式Ｇ（ｘ）で割る回路であり、比較器３４２はCRCパリティ検査器３４１で割った結果に剰余があるか否かをチェックする回路である。

CRCパリティ検査器３４１の構成例を図６に示す。
図６に図解したCRCパリティ検査器３４１の構成は、図３に図解したCRCパリティ生成器１１０に対応している。CRCパリティ生成器１１０が図４の回路構成の場合は、CRCパリティ検査器３４１もそれに則した回路構成となる。以下、図３に図解したCRCパリティ生成器１１０に対応したCRCパリティ検査器３４１について述べる。
図６に図解したCRCパリティ検査器３４１は、第１の排他的論理和回路EXOR１１、第１シフトレジスタＲ１０、第２の排他的論理和回路EXOR１２、第２シフトレジスタＲ１１、第３シフトレジスタＲ１２が巡回状に接続されており、かつ、第３シフトレジスタＲ１２の出力が第２の排他的論理和回路EXOR１２に入力される回路構成をしている。
図６のCRCパリティ検査器３４１において、受信多項式Ｙ（ｘ）によって表される受信ビット系列を、第１シフトレジスタＲ１０の右端の第１の排他的論理和回路EXOR１１に毎時刻ごと１ビットずつ高次の項から順に入力する。受信ビット系列の零次の項をCRCパリティ検査器３４１に入力し終えた時点での第１〜第３シフトレジスタＲ１０，Ｒ１１，Ｒ１２の値が剰余多項式Ｒ（ｘ）の係数を与える。すなわち、Ｒ（Ｘ）＝（Ｒ１２の値）×ｘ²＋（Ｒ１１の値）×ｘ＋（Ｒ１０の値）となる。
ここで、第１〜第３シフトレジスタＲ１０，Ｒ１１，Ｒ１２の初期値はゼロである。

図５において、CRCパリティ検査器３４１から比較器３４２への出力、Ｒ１０_out，Ｒ１１_out，Ｒ１２_outは、図６のCRCパリティ検査器３４１の各レジスタＲ１０，Ｒ１１，Ｒ１２の出力である。
比較器３４２は、Ｒ１０_out，Ｒ１１_out，Ｒ１２_outの全値がゼロ、つまり剰余がゼロかどうかを比較し（チェックし）、Ｒ１０_out，Ｒ１１_out，Ｒ１２_outの値全てがゼロであったかどうかを表す１ビットの一致信号を出力する。すなわち、Ｒ１０_out，Ｒ１１_out，Ｒ１２_outの値全てがゼロであった場合は、受信多項式Ｙ（ｘ）は符号多項式Ｗ（ｘ）に一致しており、伝送路２において情報語に誤りが発生しなかったと判定した、比較器３４２から、たとえば、論理「１」の一致信号が出力され、そうでなかったときは、たとえば、論理「０」の一致信号が出力される。

CRCの誤り検出能力は、一般的に、ランダム誤り検出能力とバースト誤り検出能力および符号の未検出誤り確率Ｐ_udで評価され、これらは生成多項式Ｇ（ｘ）と符号長ｎによって決まる。

ここで、符号の未検出誤り確率Ｐ_udとは、伝送路上で生じた誤りによって、受信語が、送信した符号語とは別の符号語（与えられた情報ビットとは別の情報ビットに対してCRCパリティを計算して付加した符号語）に変化したにも関わらず、誤りがないものとして判定されてしまう確率のことを言う。別の符号語に変化してしまうことにより、CRCを行っても剰余がゼロとなってしまう。つまり、受信語に誤りがあるのに誤りなしと判定してしまうということが起こる。
たとえば、非特許文献１に開示されているように、符号の未検出誤り確率Ｐ_udは、次数（パリティ数）ｒ、符号長ｎ、生成多項式Ｇ（ｘ）と符号長ｎが決まると求まる重み分布Ａ、もしくは双対符号（dual code）の重み分布Ｂ、２元対称通信路（Binary Symmetric Channel）におけるチャネルビット誤り確率（遷移確率）εによって以下のように表される。

ランダム誤り検出能力については、（d_min−１）個以下の全ての誤りを検出できる。ただし、それ以外の誤りも数多く検出できる。
また、バースト誤り検出能力については、長さが生成多項式Ｇ（ｘ）の次数以下の誤りは全て検出できる。ただし、長さが生成多項式の次数よりも大きいバースト誤りであっても、その多くは検出可能である。

非特許文献２〜８において、符号の未検出誤り確率を最小化する生成多項式に関する様々な報告がなされており、生成多項式の次数（パリティ数）や符号長に応じて様々なものが提案されている。
非特許文献２、３では、１６ビットCRCにおいて、各符号長に対して符号の未検出誤り確率が最小となるような生成多項式を提案している。
また、非特許文献５、８において、符号の未検出誤り確率Ｐ_udは、符号長ｎが変化すると、符号の最小ハミング距離d_minの変化する符号長を境に極端に上昇する特性を示すことが確認されている。

図７は、８ビットCRCの場合の最小（限界）未検出誤り確率特性を例にとって示したグラフである。図７において、横軸は符号長ｎ（ビット）を示し、縦軸は符号の未検出誤り確率Ｐ_udを示す。これをｎ−Ｐ_ud特性という。

特許文献１には、CRC生成多項式の選択方法に関する発明が開示されている。
特許文献１において、生成多項式の次数が与えられたとき、その次数の全ての生成多項式に対して計算したdistance spectrum（距離スペクトル）を元に生成多項式を選択する。このdistance spectrumは、それぞれのハミング距離における符号語の数を表したテーブルである。これにより、最大・最小ハミング距離を持った生成多項式を選択し、符号の未検出誤り確率を最小化する生成多項式を選択する。

J.K.Wolf, R.D.Blakeney,"An exact evaluation of the probability of undetected error for certain shortened binary CRC codes,"Military Communications Conference,1988. MILCOM 88, Conference record. '21st Century Military Communications - What's Possible?'. 1988 IEEE, vol.1, pp.287-292, Oct.1988. T.Baicheva, S.Dodunekov, P.Kazakov,"Undetected error probability performance of cyclic redundancy-check codes of 16-bitredundancy,"IEE Proc.-Commun. ,vol.147, no.5, pp.253-256, Oct.2000. P.Kazakov, "Fast Calculation of the Number of Minimum-Weight Words of CRC Codes,"IEEE Trans.Inform.Theory, vol.47, no.3 ,pp.1190-1195, Mar.2001. P.Koopman,"Cyclic Redundancy Code(CRC) Polynomial Selection For Embedded Networks,"The International Conference on Dependable System and Networks, DSN-2004. G.Castagnoli, J.Ganz, P.Graber,"Optimum Cyclic Redundancy-Check Codes with 16-Bit Redundancy,"IEEE Trans.Commun. , vol.38, no.1, pp.111-114, Jan.1990. G.Funk,"Determination of Best Shortened Codes,"IEEE Trans.Commun. ,vol.44 ,no.1 ,pp.1-6 ,Jan.1996. D.Chun, J.K.Wolf,"Special Hardware for Computing the Probability of Undetected Error for Certain CRC Codes and Test Results,"IEEE Trans.Commun. , vol.42, no.10, pp.2769-2772, Oct.1994. G.Castagnoli, S.Brauer, M.Herrmann,"Optimum of Cyclic Redundancy-Check Codes with 24 and 32 Parity Bits,"IEEE Trans.Commun. , vol.41, no.6, pp.883-892, Jun.1993. J.M.Stein,“METHOD FOR SELECTING CYCLIC REDUNDANCY CHECK POLYNOMIALS FOR LINEAR CODED SYSTEMS” , US Patent 6,085,349, Qualcomm Incorporated, Filed Aug.27, 1997.

上述したように、CRCの誤り検出能力（符号の未検出誤り確率、ランダム誤り検出能力、バースト誤り検出能力）は、生成多項式と符号長によって決まる。
全ての符号長において符号の未検出誤り確率が最小（限界値）となる生成多項式や符号の最小ハミング距離が最大となる生成多項式は存在せず、符号長に応じて符号の未検出誤り確率が最小もしくは符号の最小ハミング距離が最大となる生成多項式は異なる。
つまり、広く用いられているCCITT規格やANSI規格、および、非特許文献４〜８に示される生成多項式などは、符号の未検出誤り確率が最小、符号の最小ハミング距離が最大となる符号長の範囲は限られている。

上述した文献の多くは、データ通信などにおける符号長の長い（数千ビット以上の）場合に符号の未検出誤り確率が最小（限界値）となるように設計されており、ヘッダ情報に対してCRCを用いる場合や、光ディスクなどの記録媒体へのデータの記録にCRCを用いる場合など、符号長のより短い場合においては、更に良い性能を示すものが存在する。

非特許文献２、３などでは、符号長ごとに符号の未検出誤り確率が最も低い生成多項式の提案をしているが、この場合、異なる符号長において用いる場合には、その都度異なる生成多項式を用いなければならなかった。
たとえば、特許文献１では、符号長ごとに符号の最小ハミング距離が最大値を持つ生成多項式を選択しているが、これは回路規模の増加につながるという問題があった。

実際のシステムにおいては、様々な符号長やパリティ長のものが使用されるが、これまで、全ての符号長やパリティ長について最適なCRC符号が明らかとなっている訳ではなく、現在知られているCRC符号だけでは、実際のシステムにおいて最小の未検出誤り確率Ｐ_udを得る上で、必ずしも十分ではなかった。

以上から、与えられた符号長およびパリティ長において符号の未検出誤り確率ができるだけ低く、符号の最小ハミング距離が出来るだけ大きく、かつ、出来るだけ広い符号長範囲において使用できる生成多項式が望まれている。
さらに、たとえば、図１の送信装置１に用いるCRC符号器、受信装置３に用いるCRC検出器を回路として装置化する際には、できるだけその回路が簡略化できるCRC符号化方式が望まれる。

本発明の目的は、より適した生成多項式を、処理の対象とするデータに応じて切り替えて用いることができるようにするものである。

本発明の一側面の送信装置は、符号長の異なる複数のデータのそれぞれを対象としたCRC符号化処理用の複数の生成多項式を有し、対象とするデータに応じて生成多項式を切り替えてCRC符号化処理を行うCRC符号化処理手段と、前記CRC符号化処理手段によりCRC符号化処理が行われることによって得られたデータを送信する送信手段とを備える。

前記複数の生成多項式は、ｋビットの情報語を持ち、該情報語についてｒビットのパリティが付加された符号長（ｎ）の符号の各符号長（ｎ）における最小ハミング距離（d_min）の最大値である最大・最小ハミング距離（Max.d_min）を求める第１工程と、符号の最大・最小ハミング距離（Max.d_min）の変化する符号長（ｎ）を求め、その符号長ｎの範囲（ｎ_min（ｒ，Max.d_min）≦ｎ≦ｎ_max（ｒ，Max.d_min））を求める第２工程と、前記符号長（ｎ）の範囲（ｎ_min（ｒ，Max.d_min）≦ｎ≦ｎ_max（ｒ，Max.d_min））において、常に、符号の最小ハミング距離（d_min）が最大・最小ハミング距離（Max.d_min）と等しい条件（d_min＝Max.d_min）を満たす生成多項式（Ｇ（ｘ））を全検索によって見いだす第３工程と、前記全検索によって見いだした生成多項式（Ｇ（ｘ））の中から、項数（ｗ）、符号の未検出誤り確率（Ｐ_ud）も最小のものを選び出す第４工程とを含む処理によって選択された生成多項式であるようにすることができる。

本発明の一側面の送信方法またはプログラムは、対象とするデータに応じて生成多項式を切り替えてCRC符号化処理を行い、CRC符号化処理を行うことによって得られたデータを送信するステップを含む。

本発明の他の側面の受信装置は、送信装置から送信されてきた信号に基づいてデータを取得する取得手段と、符号長の異なる複数のデータのそれぞれを対象としたCRC処理用の複数の生成多項式を有し、対象とするデータに応じて生成多項式を切り替えてCRC処理を行うことによってデータの誤りを検出するCRC処理手段とを備える。

前記複数の生成多項式は、ｋビットの情報語を持ち、該情報語についてｒビットのパリティが付加された符号長（ｎ）の符号の各符号長（ｎ）における最小ハミング距離（d_min）の最大値である最大・最小ハミング距離（Max.d_min）を求める第１工程と、符号の最大・最小ハミング距離（Max.d_min）の変化する符号長（ｎ）を求め、その符号長ｎの範囲（ｎ_min（ｒ，Max.d_min）≦ｎ≦ｎ_max（ｒ，Max.d_min））を求める第２工程と、前記符号長（ｎ）の範囲（ｎ_min（ｒ，Max.d_min）≦ｎ≦ｎ_max（ｒ，Max.d_min））において、常に、符号の最小ハミング距離（d_min）が最大・最小ハミング距離（Max.d_min）と等しい条件（d_min＝Max.d_min）を満たす生成多項式（Ｇ（ｘ））を全検索によって見いだす第３工程と、前記全検索によって見いだした生成多項式（Ｇ（ｘ））の中から、項数（ｗ）、符号の未検出誤り確率（Ｐ_ud）も最小のものを選び出す第４工程とを含む処理によって選択された生成多項式であるようにすることができる。

本発明の他の側面の受信方法またはプログラムは、送信装置から送信されてきた信号に基づいてデータを取得し、対象とするデータに応じて生成多項式を切り替えてCRC処理を行うことによってデータの誤りを検出するステップを含む。

本発明の一側面においては、対象とするデータに応じて生成多項式を切り替えてCRC符号化処理が行われ、CRC符号化処理を行うことによって得られたデータが送信される。

本発明の他の側面においては、送信装置から送信されてきた信号に基づいてデータが取得され、対象とするデータに応じて生成多項式を切り替えてCRC処理が行われることによってデータの誤りが検出される。

本発明によれば、より適した生成多項式を、処理の対象とするデータに応じて切り替えて用いることができる。

CRC符号選択方法
本発明の発明者は、図７に例示したように、符号の最小ハミング距離d_minの変化する符号長ｎを境に符号の未検出誤り確率Ｐ_udの特性が急激に劣化することに着目した。図７のｎ−Ｐ_ud特性は、各符号長における種々の生成多項式Ｇ（ｘ）についての限界を示している。
８ビットCRCについての図７の例示において、符号長ｎ＝１０〜１２、１３〜１７、１８〜１２７、１２８〜２５５などの境界で符号の未検出誤り確率Ｐ_udが急激に変化する。

また、符号の最小ハミング距離d_minの変化する上記符号長ｎは生成多項式によって異なる。
さらに、符号長ｎにおける符号の最小ハミング距離d_minは生成多項式によって異なる。

図８は本発明のCRC符号選択方法の処理内容の１例を示すフローチャートである。
以下、上述した認識の元、図８を参照して、本発明の発明者による本発明のCRC符号選択方法について述べる。

ステップ１：Max.d _min を求める。
符号の最小ハミング距離d_minは、大きい程、ランダム誤り検出能力が高く、符号の未検出誤り確率が低いため、望ましいので、まず、パリティ数（次数）ｒの符号の各符号長における最小ハミング距離d_minの最大値（これを最大・最小ハミング距離、または、最小ハミング距離・最大値といい、Max.d_minで表す）を求める。

ステップ２：Max.d _min の変化する符号長ｎを求める。
次いで、最大・最小ハミング距離Max.d_minの変化する符号長ｎを求め、Max.d_minが一定の符号長ｎの範囲をｎ_min（ｒ，Max.d_min）≦ｎ≦ｎ_max（ｒ，Max.d_min）と表す。ｎ_min（ｒ，Max.d_min）は、符号長ｎの最小範囲ｎ_minが、ｒとMax.d_minで規定されることを意味しており、同様に、符号長ｎの最大範囲ｎ_maxが、ｒとMax.d_minとで規定されることを示している。

８ビットCRCの場合を図７に例示する。
ただし、符号長ｎが生成多項式Ｇ（ｘ）の周期ｐを超えると、図７の例では、ｎ≧２５６になると、符号の最小ハミング距離d_minは必ず２となる。
生成多項式Ｇ（ｘ）の周期ｐは、生成多項式Ｇ（ｘ）が原始多項式のとき最大となり、その最大周期は（２^r-１）で表される。つまり、Max.d_min＝２における符号長ｎの範囲は、生成多項式Ｇ（ｘ）に関わらず必ず２^r≦ｎ≦∞となる。すなわち、ｎ_min（ｒ，２）＝２^r、ｎ_max（ｒ，２）＝∞となる。

ステップ３：ｎ _min ≦ｎ≦ｎ _max において、常に、d _min ＝Max.d _min を満たすＧ（ｘ）を全検索によって見いだす。
次に、出来るだけ広い範囲の符号長ｎにおいて使用できる生成多項式が望ましいので、ｎ_min（ｒ，Max.d_min）≦ｎ≦ｎ_max（ｒ，Max.d_min）において、常に、d_min＝Max.d_minを満たす生成多項式Ｇ（ｘ）を全検索によって見いだす。

ステップ４：全検索によって見いだしたＧ（ｘ）の中から、項数ｗ、符号の未検出誤り確率Ｐ _ud も最小のものを選び出す。
さらに、全検索によって見いだした生成多項式Ｇ（ｘ）の中から、項数ｗ、符号の未検出誤り確率Ｐ_udも最小のものを選び出す。

ステップ３および４における検索および選択の方法について、図９を参照して、具体例を述べる。

ステップ４１：ｐ≧ｎ_maxを満たし、かつ、（ｎ_max，ｎ_max−ｒ）の符号についてd_min＝Max.d_minを満たすＧ（ｘ）を全検索により見付ける。
まず、ｎ_min（ｒ，Max.d_min）≦ｎ≦ｎ_max（ｒ，Max.d_min）において常に、d_min＝Max.d_minを満たすためには、周期ｐについてｐ≧ｎ_max（ｒ，Max.d_min）を満たし、かつ、（ｎ_max，ｎ_max−ｒ）の符号についてd_min＝Max.d_minを満たす必要があるので、この条件を満たす生成多項式Ｇ（ｘ）を全検索により見付ける。

ステップ４２：全検索により見いだしたＧ（ｘ）の中から、項数ｗが最小の生成多項式Ｇ（ｘ）を選ぶ。
次に、全検索により見いだした生成多項式Ｇ（ｘ）の中から、項数ｗが最小の生成多項式Ｇ（ｘ）を選ぶ。また、Ｇ（ｘ）の項数がｗのとき、Ｇ（ｘ）によって生成された符号語には、ハミング距離d_Hがｗとなる符号語が必ず存在する。したがって、Ｇ（ｘ）によって生成される符号の最小ハミング距離d_minが最大・最小ハミング距離Max.d_minとなっているならば、必ずｗ≧Max.d_minである。このことを利用して、ステップ４１において検索するＧ（ｘ）の中でｗ＜Max.d_minのものは省略することが可能である。

ステップ４３：Ｐ_udが最小になるＧ（ｘ）を見いだす。
次に、この生成多項式Ｇ（ｘ）を用いて符号化したCRC符号のｎ_min（ｒ，Max.d_min）≦ｎ≦ｎ_max（ｒ，Max.d_min）における、符号の未検出誤り確率Ｐ_udを式４によって求め、Ｐ_udが最小となる生成多項式Ｇ（ｘ）を見いだす。

ただし、符号長ｎが大きくなり、Max.d_min＝２の場合については、上述したように、符号長ｎの範囲が２^r≦ｎ≦∞、すなわち、ｎ_min（ｒ，２）＝２^r、ｎ_max（ｒ，２）＝∞であるので、ステップ４１に示した手順で生成多項式Ｇ（ｘ）を検索することが出来ない。

また、２^r≦ｎにおいて、全ての生成多項式Ｇ（ｘ）はd_min＝Max.d_min＝２を満たす。そこで、d_min＝２のときは周期ｐが大きい程符号の未検出誤り確率Ｐ_udが低いという性質を利用して、Max.d_min＝２については、周期ｐが最大周期２^r−１をもつ（原始多項式である）生成多項式Ｇ（ｘ）の中で、多項式の項数ｗ、符号の未検出誤り確率Ｐ_udが最小である生成多項式Ｇ（ｘ）を選択する。つまり、これは、Max.d_min＝３で求めた生成多項式Ｇ（ｘ）と一致する。その理由は、ｎ_max（ｒ，３）＝２^r−１であるからである。

実施例と比較例
以上の方法で見いだした生成多項式Ｇ（ｘ）の例と、比較例を述べる。
表１−Ａ〜表１−Ｃは、パリティビット数（次数）ｒ＝３，４，６，８，１０，１２，１４，１６の各符号長における生成多項式Ｇ（ｘ）の、本発明における実施例と、比較例として、一般的に用いられている生成多項式の例を示したものである。

表１−Ａ〜表１−Ｃの１列目は、パリティビット数ｒを表し、２列目、３列目は、それぞれ、符号の最大・最小ハミング距離Max.d_minを満たす符号長ｎの範囲と、その最大・最小ハミング距離Max.d_minである。
生成多項式Ｇ（ｘ）について、１６進数表記をしている。たとえば、１６進数表記の「Ｆ」は、２進数表記で「１１１１」になる。また、１６進数表記の「１２Ｄ」であれば、２進数で表すと、「１００１０１１０１」であるので、生成多項式Ｇ（ｘ）＝ｘ⁸＋ｘ⁵＋ｘ³＋ｘ²＋１を表す。
また、高次の係数と低次の係数を逆転した多項式を相反多項式（reciprocal polynomial）といい、同じ特性を示す。

表１−Ａ〜表１−Ｃの４〜７列目のデータが本発明の実施例における生成多項式を用いて生成した符号の最小ハミング距離d_min、生成多項式Ｇ（ｘ）、項数ｗ、および、符号の未検出誤り確率Ｐ_udを表す。
表１−Ａ〜表１−Ｃの８〜１１列目のデータが比較例における生成多項式を用いて生成した符号の最小ハミング距離d_min、生成多項式Ｇ（ｘ）、項数ｗ、および、符号の未検出誤り確率Ｐ_udを表す。
表１−Ａ〜表１−Ｃにおいて、“−”記号は、上記の検索を行い選択した生成多項式が他文献で既に提案されている部分であり、その部分については、参考までに表２に示す。

本発明の実施例として示した生成多項式Ｇ（ｘ）は、ｎ_min（ｒ，Max.d_min）≦ｎ≦ｎ_max（ｒ，Max.d_min）において、d_min＝Max.d_minを満たし、さらに、その生成多項式Ｇ（ｘ）の中で項数ｗが最小であり、さらに、その中で符号の未検出誤り確率Ｐ_udが最も低い生成多項式となっている。

さらに、図１０、図１１は、それぞれ、１６ビットCRC、８ビットCRCにおける符号長ｎと符号の未検出誤り確率Ｐ_udとの特性（ｎ−Ｐ_ud特性）を示したものである。
この例示において、左から順に生成多項式Ｇ（ｘ）、項数ｗ、Max.d_min一定の符号長範囲ｎ_min≦ｎ≦ｎ_maxを表し、最後に“new”と示されていれば本発明によるもの、“〔〕”で括られたものはすでに他文献に提案されているものであり、数字はその文献番号を表す。

以上のようにして得た生成多項式Ｇ（ｘ）の例を整理して、下記に列挙する。

（１）次数ｒ＝３、符号長ｎ＝４のとき、生成多項式Ｇ（ｘ）＝ｘ³＋ｘ²＋ｘ＋１である。
（２）次数ｒ＝４、符号長ｎが６≦ｎ≦７のとき、生成多項式Ｇ（ｘ）＝ｘ⁴＋ｘ²＋ｘ＋１（相反多項式：ｘ⁴＋ｘ³＋ｘ²＋１）である。
（３）次数ｒ＝６、符号長ｎ＝７のとき、生成多項式Ｇ（ｘ）＝ｘ⁶＋ｘ⁵＋ｘ⁴＋ｘ³＋ｘ²＋ｘ＋１である。
（４）次数ｒ＝６、符号長ｎ＝８のとき、生成多項式Ｇ（ｘ）＝ｘ⁶＋ｘ⁴＋ｘ²＋ｘ＋１（相反多項式：ｘ⁶＋ｘ⁵＋ｘ⁴＋ｘ²＋１）である。
（５）次数ｒ＝６、符号長ｎ＝８のとき、生成多項式Ｇ（ｘ）＝ｘ⁶＋ｘ⁴＋ｘ³＋ｘ＋１（相反多項式：ｘ⁶＋ｘ⁵＋ｘ³＋ｘ²＋１）である。
（６）次数ｒ＝６、符号長ｎ＝８のとき、生成多項式Ｇ（ｘ）＝ｘ⁶＋ｘ⁵＋ｘ³＋ｘ＋１である。
（７）次数ｒ＝６、符号長ｎが９≦ｎ≦３１のとき、生成多項式Ｇ（ｘ）＝ｘ⁶＋ｘ²＋ｘ＋１（相反多項式：ｘ⁶＋ｘ⁵＋ｘ⁴＋１）である。
（８）次数ｒ＝８、符号長ｎ＝９のとき、生成多項式Ｇ（ｘ）＝ｘ⁸＋ｘ⁷＋ｘ⁶＋ｘ⁵＋ｘ⁴＋ｘ³＋ｘ²＋ｘ＋１である。
（９）次数ｒ＝８、符号長ｎが１０≦ｎ≦１２のとき、
生成多項式Ｇ（ｘ）＝ｘ⁸＋ｘ⁵＋ｘ⁴＋ｘ³＋ｘ＋１（相反多項式：ｘ⁸＋ｘ⁷＋ｘ⁵＋ｘ⁴＋ｘ³＋１）である。
（１０）次数ｒ＝８、符号長ｎが１０≦ｎ≦１２のとき、
生成多項式Ｇ（ｘ）＝ｘ⁸＋ｘ⁶＋ｘ³＋ｘ²＋ｘ＋１（相反多項式：ｘ⁸＋ｘ⁷＋ｘ⁶＋ｘ⁵＋ｘ²＋１）である。
（１１）次数ｒ＝８、符号長ｎが１８≦ｎ≦１２７のとき、生成多項式Ｇ（ｘ）＝ｘ⁸＋ｘ⁴＋ｘ＋１（相反多項式：ｘ⁸＋ｘ⁷＋ｘ⁴＋１）である。
（１２）次数ｒ＝８、符号長ｎがｎ≧１２８のとき、生成多項式Ｇ（ｘ）＝ｘ⁸＋ｘ⁵＋ｘ³＋ｘ²＋１（相反多項式：ｘ⁸＋ｘ⁶＋ｘ⁵＋ｘ³＋１）である。
（１３）次数ｒ＝１０、符号長ｎがｎ＝１１のとき、生成多項式Ｇ（ｘ）＝ｘ¹⁰＋ｘ⁹＋ｘ⁸＋ｘ⁷＋ｘ⁶＋ｘ⁵＋ｘ⁴＋ｘ³＋ｘ²＋ｘ＋１である。
（１４）次数ｒ＝１０、符号長ｎがｎ＝１２のとき、生成多項式Ｇ（ｘ）＝ｘ¹⁰＋ｘ⁸＋ｘ⁶＋ｘ⁴＋ｘ³＋ｘ²＋ｘ＋１（相反多項式：ｘ¹⁰＋ｘ⁹＋ｘ⁸＋ｘ⁷＋ｘ⁶＋ｘ⁴＋ｘ²＋１）である。
（１５）次数ｒ＝１０、符号長ｎが２３≦ｎ≦３１のとき、生成多項式Ｇ（ｘ）＝ｘ¹⁰＋ｘ⁹＋ｘ³＋ｘ＋１（相反多項式：ｘ¹⁰＋ｘ⁹＋ｘ⁷＋ｘ＋１）である。
（１６）次数ｒ＝１０、符号長ｎが３２≦ｎ≦５１１のとき、生成多項式Ｇ（ｘ）＝ｘ¹⁰＋ｘ⁵＋ｘ²＋１（相反多項式：ｘ¹⁰＋ｘ⁸＋ｘ⁵＋１）である。
（１７）次数ｒ＝１０、符号長ｎがｎ≧５１２のとき、生成多項式Ｇ（ｘ）＝ｘ¹⁰＋ｘ³＋１（相反多項式：ｘ¹⁰＋ｘ⁷＋１）である。
（１８）次数ｒ＝１２、符号長ｎがｎ＝１３のとき、生成多項式Ｇ（ｘ）＝ｘ¹²＋ｘ¹¹＋ｘ¹⁰＋ｘ⁹＋ｘ⁸＋ｘ⁷＋ｘ⁶＋ｘ⁵＋ｘ⁴＋ｘ³＋ｘ²＋ｘ＋１である。
（１９）次数ｒ＝１２、符号長ｎがｎ＝１４のとき、生成多項式Ｇ（ｘ）＝ｘ¹²＋ｘ¹⁰＋ｘ⁸＋ｘ⁶＋ｘ⁴＋ｘ³＋ｘ²＋ｘ＋１（相反多項式：ｘ¹²＋ｘ¹¹＋ｘ¹⁰＋ｘ⁹＋ｘ⁸＋ｘ⁶＋ｘ⁴＋ｘ²＋１）である。
（２０）次数ｒ＝１２、符号長ｎが２４≦ｎ≦３９のとき、生成多項式Ｇ（ｘ）＝ｘ¹²＋ｘ¹¹＋ｘ⁷＋ｘ³＋ｘ＋１（相反多項式：ｘ¹²＋ｘ¹¹＋ｘ⁹＋ｘ⁵＋ｘ＋１）である。
（２１）次数ｒ＝１２、符号長ｎが４０≦ｎ≦６５のとき、生成多項式Ｇ（ｘ）＝ｘ¹²＋ｘ¹⁰＋ｘ⁷＋ｘ⁶＋ｘ⁵＋ｘ²＋１である。
（２２）次数ｒ＝１２、符号長ｎが６６≦ｎ≦２０４７のとき、生成多項式Ｇ（ｘ）＝ｘ¹²＋ｘ⁷＋ｘ²＋１（相反多項式：ｘ¹²＋ｘ¹⁰＋ｘ⁵＋１）である。
（２３）次数ｒ＝１２、符号長ｎがｎ≧２０４８のとき、生成多項式Ｇ（ｘ）＝ｘ¹²＋ｘ⁷＋ｘ⁶＋ｘ⁴＋１（相反多項式：ｘ¹²＋ｘ⁸＋ｘ⁶＋ｘ⁵＋１）である。
（２４）次数ｒ＝１４、符号長ｎがｎ＝１５のとき、生成多項式Ｇ（ｘ）＝ｘ¹⁴＋ｘ¹³＋ｘ¹²＋ｘ¹¹＋ｘ¹⁰＋ｘ⁹＋ｘ⁸＋ｘ⁷＋ｘ⁶＋ｘ⁵＋ｘ⁴＋ｘ³＋ｘ²＋ｘ＋１である。
（２５）次数ｒ＝１４、符号長ｎがｎ＝１６のとき、生成多項式Ｇ（ｘ）＝ｘ¹⁴＋ｘ¹²＋ｘ¹⁰＋ｘ⁹＋ｘ⁷＋ｘ⁵＋ｘ⁴＋ｘ³＋ｘ＋１（相反多項式：ｘ¹⁴＋ｘ¹³＋ｘ¹¹＋ｘ¹⁰＋ｘ⁹＋ｘ⁷＋ｘ⁵＋ｘ⁴＋ｘ²＋１）である。
（２６）次数ｒ＝１４、符号長ｎがｎ＝１７のとき、生成多項式Ｇ（ｘ）＝ｘ¹⁴＋ｘ¹¹＋ｘ⁸＋ｘ⁶＋ｘ⁵＋ｘ³＋ｘ²＋ｘ＋１（相反多項式：ｘ¹⁴＋ｘ¹³＋ｘ¹²＋ｘ¹¹＋ｘ⁹＋ｘ⁸＋ｘ⁶＋ｘ³＋１）である。
（２７）次数ｒ＝１４、符号長ｎが２８≦ｎ≦７１のとき、生成多項式Ｇ（ｘ）＝ｘ¹⁴＋ｘ¹⁰＋ｘ⁹＋ｘ⁶＋ｘ²＋１（相反多項式：ｘ¹⁴＋ｘ¹²＋ｘ⁸＋ｘ⁵＋ｘ⁴＋１）である。
（２８）次数ｒ＝１４、符号長ｎが７２≦ｎ≦１２７のとき、生成多項式Ｇ（ｘ）＝ｘ¹⁴＋ｘ¹¹＋ｘ⁵＋ｘ³＋１（相反多項式：ｘ¹⁴＋ｘ¹¹＋ｘ⁹＋ｘ³＋１）である。
（２９）次数ｒ＝１４、符号長ｎが１２８≦ｎ≦８１９１のとき、生成多項式Ｇ（ｘ）＝ｘ¹⁴＋ｘ⁵＋ｘ²＋１（相反多項式：ｘ¹⁴＋ｘ¹²＋ｘ⁹＋１）である。
（３０）次数ｒ＝１４、符号長ｎがｎ≧８１９２のとき、生成多項式Ｇ（ｘ）＝ｘ¹⁴＋ｘ⁶＋ｘ⁴＋ｘ＋１（相反多項式：ｘ¹⁴＋ｘ¹³＋ｘ¹⁰＋ｘ⁸＋１）である。
（３１）次数ｒ＝１６、符号長ｎがｎ＝１７のとき、生成多項式Ｇ（ｘ）＝ｘ¹⁶＋ｘ¹⁵＋ｘ¹⁴＋ｘ¹³＋ｘ¹²＋ｘ¹¹＋ｘ¹⁰＋ｘ⁹＋ｘ⁸＋ｘ⁷＋ｘ⁶＋ｘ⁵＋ｘ⁴＋ｘ³＋ｘ²＋ｘ＋１である。
（３２）次数ｒ＝１６、符号長ｎがｎ＝１８のとき、生成多項式Ｇ（ｘ）＝ｘ¹⁶＋ｘ¹⁴＋ｘ¹²＋ｘ¹⁰＋ｘ⁸＋ｘ⁶＋ｘ⁵＋ｘ⁴＋ｘ³＋ｘ²＋ｘ＋１（相反多項式：ｘ¹⁶＋ｘ¹⁵＋ｘ¹⁴＋ｘ¹³＋ｘ¹²＋ｘ¹¹＋ｘ¹⁰＋ｘ⁸＋ｘ⁶＋ｘ⁴＋ｘ²＋１）である。
（３３）次数ｒ＝１６、符号長ｎが１９≦ｎ≦２１のとき、生成多項式Ｇ（ｘ）＝ｘ¹⁶＋ｘ¹³＋ｘ¹²＋ｘ⁹＋ｘ⁷＋ｘ⁶＋ｘ⁵＋ｘ⁴＋ｘ²＋１（相反多項式：ｘ¹⁶＋ｘ¹⁴＋ｘ¹²＋ｘ¹¹＋ｘ¹⁰＋ｘ⁹＋ｘ⁷＋ｘ⁴＋ｘ³＋１）である。
（３４）次数ｒ＝１６、符号長ｎが１９≦ｎ≦２１のとき、生成多項式Ｇ（ｘ）＝ｘ¹⁶＋ｘ¹³＋ｘ¹²＋ｘ⁹＋ｘ⁷＋ｘ⁵＋ｘ⁴＋ｘ³＋ｘ²＋１（相反多項式：ｘ¹⁶＋ｘ¹⁴＋ｘ¹³＋ｘ¹²＋ｘ¹¹＋ｘ⁹＋ｘ⁷＋ｘ⁴＋ｘ³＋１）である。
（３５）次数ｒ＝１６、符号長ｎがｎ＝２２のとき、生成多項式Ｇ（ｘ）＝ｘ¹⁶＋ｘ¹³＋ｘ⁸＋ｘ⁷＋ｘ⁶＋ｘ⁴＋ｘ²＋ｘ＋１（相反多項式：ｘ¹⁶＋ｘ¹⁵＋ｘ¹⁴＋ｘ¹²＋ｘ¹⁰＋ｘ⁹＋ｘ⁸＋ｘ³＋１）である。
（３６）次数ｒ＝１６、符号長ｎが２３≦ｎ≦３１のとき、生成多項式Ｇ（ｘ）＝ｘ¹⁶＋ｘ¹³＋ｘ¹¹＋ｘ⁵＋ｘ³＋ｘ²＋ｘ＋１（相反多項式：ｘ¹⁶＋ｘ¹⁵＋ｘ¹⁴＋ｘ¹³＋ｘ¹¹＋ｘ⁵＋ｘ³＋１）である。
（３７）次数ｒ＝１６、符号長ｎが３６≦ｎ≦１５１のとき、生成多項式Ｇ（ｘ）＝ｘ¹⁶＋ｘ¹⁵＋ｘ¹³＋ｘ⁸＋ｘ⁵＋ｘ³＋ｘ＋１（相反多項式：ｘ¹⁶＋ｘ¹⁵＋ｘ¹³＋ｘ¹¹＋ｘ⁸＋ｘ³＋ｘ＋１）である。
（３８）次数ｒ＝１６、符号長ｎが１５２≦ｎ≦２５７のとき、生成多項式Ｇ（ｘ）＝ｘ¹⁶＋ｘ¹⁵＋ｘ⁸＋ｘ＋１である。
（３９）次数ｒ＝１６、符号長ｎが２５８≦ｎ≦３２７６７のとき、生成多項式Ｇ（ｘ）＝ｘ¹⁶＋ｘ¹³＋ｘ²＋１（相反多項式：ｘ¹⁶＋ｘ¹⁴＋ｘ³＋１）である。
（４０）次数ｒ＝１６、符号長ｎがｎ≧３２７６８のとき、生成多項式Ｇ（ｘ）＝ｘ¹⁶＋ｘ⁹＋ｘ⁷＋ｘ⁴＋１（相反多項式：ｘ¹⁶＋ｘ¹²＋ｘ⁹＋ｘ⁷＋１）である。

以上のごとく、本発明の実施の形態によれば、種々の条件に則した生成多項式Ｇ（ｘ）を求めることができた。
なお、上記列挙した生成多項式Ｇ（ｘ）について、符号長ｎがｎ_min＝ｎ_maxの場合と、ｎ_min≠ｎ_maxの場合とに２分割して整理することもできる。

CRC符号化方法およびCRC符号化回路
上述した生成多項式Ｇ（ｘ）を、たとえば、図２に示したCRCパリティ生成器１１０、または、図５に示したCRCパリティ検査器３４１に適用できる。
たとえば、図２に示したCRCパリティ生成器１１０について、図３または図４に回路構成を示したように、生成多項式Ｇ（ｘ）の次数に応じて設けられるシフトレジスタと排他的論理和回路を巡回的に接続する。排他的論理和回路は生成多項式Ｇ（ｘ）の係数に応じて設け、最終段の排他的論理和回路、たとえば、図３の第２排他的論理和回路EXOR２の出力を、前段に位置する他の排他的論理和回路に入力する回路構成とする。
このように、生成多項式Ｇ（ｘ）が上述のように求められると、シフトレジスタと排他的論理和回路とを用いて、CRC符号化回路を容易に構成することができる。
CRCパリティ検査器３４１についても同様である。

表１−Ａ〜１−Ｃや、図１０、図１１の例示から理解されるように、これまで広く用いられている比較例の生成多項式は、ある符号長範囲においては、限界値（Bound）に近接した特性を示すが、それ以外の部分においては、符号の最小ハミング距離（d_min）・未検出誤り確率（Ｐ_ud）特性において、限界値と比べて大きく劣化する。
それと比較すると、本発明による選択方法に基づく実施例においては、全ての符号長ｎにおいて限界値に近接した特性が得られる。

このように、本発明の好適な実施の形態による、生成多項式を用いて生成されるCRC符号化方式を用いることで、従来から広く用いられている生成多項式を用いる場合に比べ、所望のパリティビットおよび符号長において、符号の未検出誤り確率を低く抑えることが出来、かつ、符号の最小ハミング距離が最大値をとることで、ランダム誤り検出能力を最大にすることが出来る。

さらに、ｎ_min（ｒ，Max.d_min）≦ｎ≦ｎ_max（ｒ，Max.d_min）の符号長範囲において生成多項式Ｇ（ｘ）がd_min＝Max.d_minかつＰ_ud≒限界値（Bound）を満たしているので、符号長ｎが変化する場合でも、この符号長範囲内であれば単一の生成多項式で対応することが可能である。

さらに、ｎ_min（ｒ，Max.d_min）≦ｎ≦ｎ_max（ｒ，Max.d_min）の符号長範囲において、常に、符号の最小ハミング距離（d_min）が最大値をとる生成多項式Ｇ（ｘ）の中で、最小の項数ｗのものを用いているので、回路に実装するときの回路規模も少なくて済む。

また、符号長ｎと符号の未検出誤り確率Ｐ_udが決まれば、それを満たすために必要なパリティ数（次数ｒ）が分かるので、そのパリティ数ｒ、符号長ｎにおいて選択された生成多項式Ｇ（ｘ）を用いることで、所望の未検出誤り確率を実現することが出来る。

送受信システム
図１２は、以上のような方法により選択された生成多項式Ｇ（ｘ）を用いてデータの送受信を行う送受信システムの構成例を示す図である。

図１２に示されるように、この送受信システムは送信装置５０１、伝送路５０２、および受信装置５０３から構成される。送信装置５０１からは、例えば、地上デジタル放送の規格であるDVB-T2(Digital Video Broadcasting-Terrestrial2)や、衛星デジタル放送の規格であるDVB-S2(Digital Video Broadcasting-Satellite2)などの規格に準拠してデータの送信（放送）が行われる。

送信装置５０１は放送局などに設けられる装置であり、外部から入力されるヘッダデータとユーザデータに対してCRC符号化処理を施すなどして得られたストリームを、伝送路５０２を介して送信する。

受信装置５０３は、テレビジョン受像機やSTB(Set Top Box)などの装置であり、図示せぬアンテナから供給された受信信号を復調して得られたデータに対してCRC処理を施すなどして、送信の対象になっていたユーザデータを取得する。受信装置５０３により取得されたユーザデータは、後段の装置に出力される。

図１３は、送信装置５０１から送信されるストリームの構造の例を示す図である。横軸は時間軸を表す。

図１３の例においては、同期信号が付加されていないストリームであるGeneric Continuous Streamが最上段に示されており、その下には、所定のデータ量のパケットからなるストリームであるPacketised Streamが示されている。

ここでは、Packetised Streamを構成する１つのパケットをUP(User Packet)という。１つのUPは、あるCRCパリティの先頭から時間軸上で次のCRCパリティまでの範囲のデータとなる。送信装置５０１に対して外部から入力されたユーザデータはそれぞれのUPのCRCパリティに続く部分に格納される。図１３の上から２段目に示されるストリームがTS(Transport Stream)である場合、TSパケットであるUPの長さ（UPL(User Packet Length)）は１８８×８ビットとなる。

図１３に示されるように、それぞれのUPの先頭の８ビットはCRCパリティに置き換えられる。このCRCパリティに置き換えられる位置は、本来、UP用の同期信号が格納されている位置である。後に詳述するように、この８ビットのCRCパリティは、上述したようにして選択された例えば生成多項式Ｇ（ｘ）＝ｘ⁸＋ｘ⁴＋ｘ＋１（上で列挙した生成多項式のうちの（１１）の生成多項式）を用いて求められる。

図１３のUPLの矢印の区間で示されるようにCRCパリティを含むUPを１単位のデータとすると、図１４に示されるように、あるUPに格納されたデータから求められたCRCパリティは、処理順で次の単位のUPの先頭の８ビットのSYNCと置き換えられる。

このようなUPからなるPacketised Streamや図１３の最上段に示されているようなGeneric Continuous Streamは、図１３の時刻ｔ₁乃至ｔ₂の区間で示されるような所定の長さのデータであるデータフィールド（DATA FIELD）に区切られ、それぞれのデータフィールドに対して、ベースバンドヘッダ(BBHEADER)が付加される。送信装置５０１に対して外部から入力されたヘッダデータはこのベースバンドヘッダに含まれるデータを表す。

図１３の例においては、ベースバンドヘッダは８０ビットのデータとされ、２バイトのMATYPE、２バイトのUPL、２バイトのDFL、１バイトのSYNC、２バイトのSYNCD、１バイトのCRCパリティが含まれる。

MATYPEはストリームの種類などを表す情報であり、このMATYPEにより、データフィールドに区切った元のストリームがPacketised Streamであるのか、Generic Continuous Streamであるのが表される。UPLは、元のストリームがPacketised Streamである場合には上述したUPの長さであるUPLを表す。DFLは、データフィールドの長さを表し、SYNCは、CRCパリティに置き換えられるUP内の先頭の８ビットの同期信号の内容を表す。SYNCDはデータフィールドの先頭からCRCパリティの先頭までのビット数を表す。

ベースバンドヘッダ中のCRCパリティも、上述したようにして選択された例えば生成多項式Ｇ（ｘ）＝ｘ⁸＋ｘ⁴＋ｘ＋１を用いて生成される。情報ビット系列として、上述した２バイトのMATYPE、２バイトのUPL、２バイトのDFL、１バイトのSYNC、２バイトのSYNCDの計７２ビットが用いられ、CRCパリティが求められる。以下、適宜、Packetised Streamを構成するUPの先頭の８ビットのCRCパリティを第１のCRCパリティといい、ベースバンドヘッダに含まれるCRCパリティを第２のCRCパリティという。

図１３に示されるような構成を有するベースバンドヘッダとデータフィールドから図１５に示されるようにベースバンドフレーム（BB FRAME）が構成される。ベースバンドフレームには所定の長さのパディングも含まれる。送信装置５０１においては、それぞれのベースバンドフレームに対してBCH FEC(Bose Chaudhuri Hocquenghem Forward Error Correction)、LDPC FEC(Low Density Parity Check Forward Error Correction)が付加され、受信装置５０３に対して送信される。

図１６は、送信装置５０１の構成例を示すブロック図である。

図１６に示されるように、送信装置５０１は、セレクタ５１１、CRC符号器５１２、誤り訂正符号器５１３、OFDM変調器５１４、および、信号処理器５１５から構成される。

セレクタ５１１は、信号処理器５１５から供給されたヘッダデータとユーザデータのうちのいずれかを信号処理器５１５による指示に従って選択し、選択したデータをCRC符号器５１２に出力する。セレクタ５１１に対しては、複数のUPからなるPacketised Stream、またはGeneric Continuous Streamがユーザデータとして信号処理器５１５から供給される。また、ベースバンドヘッダに含まれるデータがヘッダデータとして信号処理器５１５から供給される。

CRC符号器５１２は、Packetised Streamがユーザデータとして供給されたとき、供給されたそれぞれのUPに含まれるSYNC以降のデータを情報ビット系列として、生成多項式Ｇ（ｘ）＝ｘ⁸＋ｘ⁴＋ｘ＋１を用いることによって第１のCRCパリティを生成し、生成した第１のCRCパリティによって、処理順で次のUPの先頭８ビットの位置にあるSYNCを置き換える。

また、CRC符号器５１２は、そのフレーム化器５１２Ａにおいて、第１のCRCパリティによってSYNCが置き換えられたUPからなるPacketised Streamをデータフィールド毎に区切り、フレーム化を行う。データフィールドの長さを表すDFLの情報は信号処理器５１５から供給される。フレーム化器５１２Ａは、ヘッダデータに基づいてCRC符号器５１２により生成された第２のCRCパリティが格納されたベースバンドヘッダをそれぞれのデータフィールドに付加し、そのようなベースバンドヘッダとデータフィールドからなる図１５のベースバンドフレーム単位のデータを誤り訂正符号器５１３に出力する。

一方、Generic Continuous Streamがユーザデータとして供給されたとき、CRC符号器５１２は、そのフレーム化器５１２Ａにおいて、Generic Continuous Streamをデータフィールド毎に区切り、フレーム化を行う。このときも、DFLの情報が信号処理器５１５から供給される。フレーム化器５１２Ａは、Packetised Streamが供給されたときと同様に、ヘッダデータに基づいてCRC符号器５１２により生成されたCRCパリティが格納されたベースバンドヘッダをそれぞれのデータフィールドに付加し、そのようなベースバンドヘッダとデータフィールドからなるベースバンドフレーム単位のデータを誤り訂正符号器５１３に出力する。

CRC符号器５１２は、ベースバンドヘッダに含まれるヘッダデータが供給されたとき、供給されたヘッダデータを情報ビット系列として、生成多項式Ｇ（ｘ）＝ｘ⁸＋ｘ⁴＋ｘ＋１を用いることによって第２のCRCパリティを生成し、生成した第２のCRCパリティをベースバンドヘッダの最後の８ビットの位置に格納する。この第２のCRCパリティが格納されたベースバンドヘッダが、Packetised Streamを区切ることによって得られたデータフィールド、あるいは、Generic Continuous Streamを区切ることによって得られたデータフィールドに付加される。

誤り訂正符号器５１３は、BCH符号、LDPC符号を用いた誤り訂正符号化処理をCRC符号器５１２から供給されたデータに対して施し、誤り訂正符号化処理を施すことによって得られた、ベースバンドフレーム、BCH FEC、LDPC FECからなる図１５に示されるようなデータをOFDM変調器５１４に出力する。

OFDM変調器５１４は、OFDM(Orthogonal Frequency Division Multiplexing)変調を行い、変調して得られた送信信号を受信装置５０３に送信する。OFDM変調のようなマルチキャリアを用いた変調方式ではなく、シングルキャリアを用いた変調方式によって変調が行われるようにしてもよい。

信号処理器５１５は、送信装置５０１のユーザなどによって外部から入力されたユーザデータ、ヘッダデータをセレクタ５１１に出力し、セレクタ５１１からCRC符号器５１２に対する出力、または、CRC符号器５１２において行われるフレーム化などを制御する。図１６に示されるように、信号処理器５１５は、データ入力器５１５Ａ、ヘッダ生成器５１５Ｂ、および制御器５１５Ｃから構成される。

データ入力器５１５Ａは、入力されたユーザデータ、ヘッダデータを取得し、ユーザデータをセレクタ５１１に、ヘッダデータをヘッダ生成器５１５Ｂにそれぞれ出力する。

ヘッダ生成器５１５Ｂは、データ入力器５１５Ａから供給されたヘッダデータに基づいて、図１３に示されるMATYPE，UPL，DFL，SYNC，SYNCDの各データを生成し、生成したデータをヘッダデータとしてセレクタ５１１に出力する。

制御器５１５Ｃは、ユーザデータとしてセレクタ５１１からCRC符号器５１２に供給されているストリームがPacketised Streamであるのか、Generic Continuous Streamであるのかを表す情報であるデータ種別１をCRC符号器５１２に出力する。CRC符号器５１２においては、このデータ種別１に基づいてPacketised Streamが入力されていると判断された場合、第１と第２のCRCパリティが生成され、Generic Continuous Streamが入力されていると判断された場合、第２のCRCパリティが生成される。

また、制御器５１５Ｃは、DFLの情報をCRC符号器５１２に出力する。CRC符号器５１２のフレーム化器５１２Ａにおいては、制御器５１５ＣからのDFLによって指定される長さのデータフィールド毎にユーザデータを区切るようにフレーム化が行われる。例えば、DFLは、MAC層などの上位の層によって決定される。DFLをどのようにして決定するのかは、上位層の仕様や実装によって異なる。

制御器５１５Ｃは、ヘッダデータとユーザデータのうちのいずれのデータをCRC符号器５１２に出力するのかを指示する情報であるデータ種別２をセレクタ５１１に出力することも行う。制御器５１５Ｃは、内部にカウンタなどを持ち、ヘッダ生成器５１５Ｂから供給されるDFLなどを元に、ヘッダデータとユーザデータのいずれのデータを出力するのかを判断する。

図１７、図１８は、以上のような構成を有する送信装置５０１において行われるユーザデータのフレーム化について示す図である。図１７はGeneric Continuous Streamを対象としたフレーム化について示し、図１８はPacketised Streamを対象としたフレーム化について示す。

図１７の上段に示されるように、画像ストリームなどがGeneric Continuous Streamの形で供給された場合、CRC符号器５１２のフレーム化器５１２Ａにおいては、図１７の矢印Ａ₁の先に示されるように、Generic Continuous Streamが例えば１０００バイトのデータフィールド（DF）毎に区切られる。この１０００バイトの長さは制御器５１５ＣからのDFLによって指定されたものである。図１７においては、データフィールド＃１乃至＃４の４つのデータフィールドが示されている。

データフィールド毎に区切られた後、図１７の矢印Ａ₂の先に示されるように、ヘッダ生成器５１５Ｂにより生成されたベースバンドヘッダがそれぞれのデータフィールドにフレーム化器５１２Ａにおいて付加され、ベースバンドフレームが生成される。それぞれのデータフィールドに付加されるベースバンドヘッダには、CRC符号器５１２により生成された第２のCRCパリティも格納されている。図１７においては、データフィールド＃１にベースバンドヘッダが付加されることによってベースバンドフレーム＃１が生成され、データフィールド＃２にベースバンドヘッダが付加されることによってベースバンドフレーム＃２が生成されている。ベースバンドフレーム＃１と＃２に付加されている、斜線を付して示す部分は所定の長さのパディングである。

一方、図１８の上段に示されるように、画像ストリームなどがUP＃１乃至＃３を含むPacketised Streamの形で供給された場合、CRC符号器５１２においては、図１８の矢印Ａ₁₁の先に示されるように、SYNCがCRCパリティ（第１のCRCパリティ）によって置き換えられる。UP＃１のCRCパリティは直前のUPのデータを用いてCRC符号器５１２により求められたものであり、UP＃２のCRCパリティは、UP＃１のデータを用いて求められたものである。UP＃３のCRCパリティは、UP＃２のデータを用いて求められたものである。

SYNCがCRCパリティによって置き換えられた後、CRC符号器５１２のフレーム化器５１２Ａにおいては、図１８の矢印Ａ₁₂の先に示されるように、Packetised Streamが例えば１０００バイトのデータフィールド毎に区切られる。図１８においては、データフィールド＃１と＃２の２つのデータフィールドが示されている。

データフィールド毎に区切られた後、図１８の矢印Ａ₁₃の先に示されるように、ヘッダ生成器５１５Ｂにより生成されたベースバンドヘッダがそれぞれのデータフィールドにフレーム化器５１２Ａにおいて付加され、ベースバンドフレームが生成される。それぞれのデータフィールドに付加されるベースバンドヘッダには、CRC符号器５１２により生成された第２のCRCパリティも格納されている。図１８においても、データフィールド＃１にベースバンドヘッダが付加されることによってベースバンドフレーム＃１が生成され、データフィールド＃２にベースバンドヘッダが付加されることによってベースバンドフレーム＃２が生成されている。

このようにしてGeneric Continuous Stream、またはPacketised Streamを元にして生成されたベースバンドフレームのデータが、CRC符号器５１２から誤り訂正符号器５１３に出力される。

図１９は、送信装置５０１の他の構成例を示すブロック図である。図１６に示される構成と同じ構成には同じ符号を付してある。重複する説明については省略する。

図１９の例においては、CRC符号化処理を行う構成としてCRC符号器５２１とCRC符号器５２２がそれぞれ設けられている。信号処理器５１５から出力されたヘッダデータはCRC符号器５２１に入力され、ユーザデータはCRC符号器５２２に入力される。

CRC符号器５２１は、ヘッダデータを情報ビット系列として、生成多項式Ｇ（ｘ）＝ｘ⁸＋ｘ⁴＋ｘ＋１を用いることによって第２のCRCパリティを生成する。CRC符号器５２１は、生成した第２のCRCパリティをMATYPE，UPL，DFL，SYNC，SYNCDの各データの情報ビット系列の後ろに付加してベースバンドヘッダを構成し、ベースバンドヘッダをセレクタ５２３に出力する。

CRC符号器５２２は、複数のUPからなるPacketised Streamがユーザデータとして信号処理器５１５のデータ入力器５１５Ａから供給された場合、ユーザデータを情報ビット系列として、生成多項式Ｇ（ｘ）＝ｘ⁸＋ｘ⁴＋ｘ＋１を用いることによって第１のCRCパリティを生成する。CRC符号器５２２は、生成した第１のCRCパリティで次のUPの先頭の８ビットの位置にあるSYNCを置き換える。また、CRC符号器５２２は、そのフレーム化器５２２Ａにおいて、第１のCRCパリティによってSYNCが置き換えられたUPからなるPacketised Streamをデータフィールド毎に区切り、フレーム化を行う。データフィールドの長さを表すDFLの情報は制御器５１５Ｃから供給される。フレーム化器５２２Ａは、フレーム化を行うことによって得られたデータフィールドのデータをセレクタ５２３に出力する。

一方、Generic Continuous Streamがユーザデータとして供給されたとき、CRC符号器５２２は、そのフレーム化器５２２Ａにおいて、Generic Continuous Streamをデータフィールド毎に区切り、フレーム化を行う。フレーム化器５２２Ａは、フレーム化を行うことによって得られたデータフィールドのデータをセレクタ５２３に出力する。

セレクタ５２３は、CRC符号器５２１から供給されたベースバンドヘッダのデータに続けて、CRC符号器５２２から供給されたデータフィールドのデータを誤り訂正符号器５１３に出力する。セレクタ５２３から誤り訂正符号器５１３に対しては、ベースバンドフレームのデータが供給されることになる。CRC符号器５２１から供給されたベースバンドヘッダのデータと、CRC符号器５２２から供給されたデータフィールドのデータのうちのいずれのデータを出力するのかは、データ種別２によって信号処理器５１５の制御器５１５Ｃにより指示される。

信号処理器５１５の制御器５１５Ｃは、ユーザデータとしてCRC符号器５２２に供給されているストリームがPacketised Streamであるのか、Generic Continuous Streamであるのかを表す情報であるデータ種別１及びDFLをCRC符号器５２２に出力する。

制御器５１５Ｃは、CRC符号器５２１から供給されたベースバンドヘッダのデータとCRC符号器５２２から供給されたデータフィールドのデータのうちのいずれのデータを誤り訂正符号器５１３に出力するのかを指示する情報であるデータ種別２をセレクタ５２３に出力する。

このように、第１のCRCパリティ用のCRC符号化器と、第２のCRCパリティ用のCRC符号化器がそれぞれ設けられるようにしてもよい。また、第１のCRCパリティ用のCRC符号化器において用いられる生成多項式と、第２のCRCパリティ用のCRC符号化器において用いられる生成多項式としてそれぞれ異なる生成多項式が用いられるようにしてもよい。それぞれのCRC符号化器において用いられる生成多項式は、パリティビット数と符号長に応じて、上述した方法によって選択される。

図２０は、図１６のCRC符号器５１２のうちのCRCパリティを生成する部分（図２のパリティ生成器１１０に相当する部分）の回路構成の例を示す図である。

図２０は、生成多項式としてＧ（ｘ）＝ｘ⁸＋ｘ⁴＋ｘ＋１を用いた場合の例を示している。なお、図１９のCRC符号器５２１、CRC符号器５２２において用いられる生成多項式がＧ（ｘ）＝ｘ⁸＋ｘ⁴＋ｘ＋１である場合、CRC符号器５２１、CRC符号器５２２にも、図２０に示される構成と同じ構成がそれぞれ設けられる。

図２０に示されるような回路によって生成されたCRCパリティがUPやベースバンドヘッダの一部として付加され、UPやベースバンドヘッダを含むベースバンドフレームのデータが誤り訂正符号器５１３に出力される。図３等を参照して説明したように、CRCパリティは、シフトレジスタと排他的論理和回路を巡回的に、かつ、最終段の排他的論理和回路の出力をその前段の排他的論理和回路に印加するような回路として構成できる。

図２０において、シフトレジスタ５３２のブロックに示される「Ｄ⁴」は、４つのシフトレジスタが直列に接続されることによってシフトレジスタ５３２が構成されていることを表し、シフトレジスタ５３４のブロックに示される「Ｄ³」は、３つのシフトレジスタが直列に接続されることによってシフトレジスタ５３４が構成されていることを表す。「Ｄ」がブロックに示されるシフトレジスタ５３６は、１タイミング分だけ遅延させるレジスタとなる。後述する図２４等の回路図においても同様である。

EXOR回路５３１においては、セレクタ５１１から供給されたヘッダデータまたはユーザデータであるシリアルデータ（１，０）と、シフトレジスタ５３２において４タイミング分だけ遅延された値に基づいて排他的論理和演算が行われる。EXOR回路５３１の演算結果はシリアルデータとして出力されるとともに、EXOR回路５３３、EXOR回路５３５、およびシフトレジスタ５３６に供給される。

EXOR回路５３５においては、シフトレジスタ５３６において１タイミング分だけ遅延された値と、EXOR回路５３１から供給された値に基づいて排他的論理和演算が行われる。EXOR回路５３５の演算結果はシフトレジスタ５３４に供給される。

EXOR回路５３３においては、シフトレジスタ５３４においてさらに３タイミング分だけ遅延された値と、EXOR回路５３１から供給された値に基づいて排他的論理和演算が行われる。EXOR回路５３３の演算結果はシフトレジスタ５３２に供給される。

図２１は、生成多項式としてＧ（ｘ）＝ｘ⁸＋ｘ⁴＋ｘ＋１を用いた場合と、Ｇ（ｘ）＝ｘ⁸＋ｘ⁷＋ｘ⁶＋ｘ⁴＋ｘ²＋１を用いた場合の未検出誤り確率のシミュレーション結果を示す図である。

図２１は、ベースバンドヘッダにおけるMATYPEからSYNCDまでの７２ビットのデータを情報ビット系列として求めたCRC符号の未検出誤り確率を示している。ビットエラーレートは１×１０^-3、１×１０^-4、１×１０^-5とされている。

図２１に示されるように、ビットエラーレートがいずれの場合であっても、８０ビットといったように符号長が比較的短いデータを対象としたときには、Ｇ（ｘ）＝ｘ⁸＋ｘ⁴＋ｘ＋１を生成多項式として用いた方が未検出誤り確率は低い。CRC符号器５１２は、この生成多項式Ｇ（ｘ）＝ｘ⁸＋ｘ⁴＋ｘ＋１を用いた演算を実現するような回路によって構成される。

図２２は、受信装置５０３の構成例を示すブロック図である。

図２２に示されるように、受信装置５０３は、OFDM復調器５４１、誤り訂正復号器５４２、CRC検出器５４３、および復号系列処理器５４４から構成される。アンテナなどから供給された受信信号はOFDM復調器５４１に入力される。

OFDM復調器５４１は、OFDM復調を行い、復調して得られたデータを誤り訂正復号器５４２に出力する。シングルキャリアを用いた変調方式によって変調が行われている場合、OFDM復調器５４１においては、その変調方式に応じた復調処理が行われる。

誤り訂正復号器５４２は、BCH符号、LDPC符号を用いた誤り訂正をOFDM復調器５４１から供給されたデータに対して施し、誤り訂正を施すことによって得られたデータを出力する。誤り訂正復号器５４２から出力されたデータはCRC検出器５４３と復号系列処理器５４４に出力される。

CRC検出器５４３は、誤り訂正復号器５４２から供給されたデータに含まれる第２のCRCパリティに基づいて、誤り訂正復号器５４２において誤り訂正が行われたベースバンドヘッダのデータに誤りがあるかどうかを検出する。CRC検出器５４３は、検出結果を復号系列処理器５４４に出力する。CRC検出器５４３において行われる誤りの検出においても、送信装置５０１において用いられる生成多項式と同じ生成多項式Ｇ（ｘ）＝ｘ⁸＋ｘ⁴＋ｘ＋１が用いられる。

また、CRC検出器５４３は、誤り訂正復号器５４２から供給されたデータに含まれる第１のCRCパリティに基づいて、誤り訂正復号器５４２において誤り訂正が行われたUPのデータに誤りがあるかどうかを検出する。

復号系列処理器５４４は、CRC検出器５４３による検出結果に基づいて誤り訂正復号器５４２から供給されたデータに対して所定の処理を施し、再現したユーザデータを取得する。復号系列処理器５４４は、再現したユーザデータとともに、CRC検出器５４３による検出結果を表す一致信号を後段の装置に出力する。

図２３は、受信装置５０３の他の構成例を示すブロック図である。図２２に示される構成と同じ構成には同じ符号を付してある。重複する説明については省略する。

図２３の例においては、CRC処理を行う構成としてCRC検出器５５１とCRC検出器５５２がそれぞれ設けられている。誤り訂正復号器５４２において誤り訂正処理が施されることによって得られたデータは、CRC検出器５５１、CRC検出器５５２、および復号系列処理器５５３にそれぞれ供給される。

CRC検出器５５１は、誤り訂正復号器５４２から供給されたデータに含まれる第２のCRCパリティに基づいて、誤り訂正復号器５４２において誤り訂正が行われたベースバンドヘッダのデータに誤りがあるかどうかを検出し、検出結果を復号系列処理器５５３に出力する。CRC検出器５５２において行われる誤りの検出においても、例えば生成多項式Ｇ（ｘ）＝ｘ⁸＋ｘ⁴＋ｘ＋１が用いられる。

CRC検出器５５２は、誤り訂正復号器５４２から供給されたデータに含まれる第１のCRCパリティに基づいて、誤り訂正復号器５４２において誤り訂正が行われたUPのデータに誤りがあるかどうかを検出し、検出結果を復号系列処理器５５３に出力する。CRC検出器５５１において行われる誤りの検出においても、例えば生成多項式Ｇ（ｘ）＝ｘ⁸＋ｘ⁴＋ｘ＋１が用いられる。

復号系列処理器５５３は、CRC検出器５５１とCRC検出器５５２による検出結果に基づいて誤り訂正復号器５４２から供給されたデータに対して所定の処理を施し、再現したユーザデータを取得する。復号系列処理器５５３は、再現したユーザデータとともに、CRC検出器５５１、CRC検出器５５２による検出結果を表す一致信号を後段の装置に出力する。

このように、ヘッダ用のCRC検出器と、UP用のCRC検出器がそれぞれ設けられるようにしてもよい。また、ヘッダ用のCRC検出器において用いられる生成多項式と、UP用のCRC検出器において用いられる生成多項式としてそれぞれ異なる生成多項式が用いられるようにしてもよい。それぞれのCRC検出器において用いられる生成多項式は、パリティビット数と符号長に応じて、上述した方法によって選択される。

図２４は、図２２のCRC検出器５４３のうちのCRCパリティ検査を行う部分（図５のパリティ検査器３４１に相当する部分）の回路構成の例を示す図である。

図２４は、生成多項式としてＧ（ｘ）＝ｘ⁸＋ｘ⁴＋ｘ＋１を用いた場合の例を示している。なお、図２３のCRC検出器５５１、CRC検出器５５２において用いられる生成多項式がＧ（ｘ）＝ｘ⁸＋ｘ⁴＋ｘ＋１である場合、CRC検出器５５１、CRC検出器５５２にも、図２４に示される構成と同じ構成がそれぞれ設けられる。

EXOR回路５６１においては、誤り訂正復号器５４２から供給されたシリアルデータと、シフトレジスタ５６６において４タイミング分だけ遅延された値に基づいて排他的論理和演算が行われる。EXOR回路５６１の演算結果はシフトレジスタ５６２に供給される。

EXOR回路５６３においては、シフトレジスタ５６２において１タイミング分だけ遅延された値と、シフトレジスタ５６６において４タイミング分だけ遅延された値に基づいて排他的論理和演算が行われる。EXOR回路５６３の演算結果はシフトレジスタ５６４に供給される。

EXOR回路５６５においては、シフトレジスタ５６４において３タイミング分だけ遅延された値と、シフトレジスタ５６６において４タイミング分だけ遅延された値に基づいて排他的論理和演算が行われる。EXOR回路５６５の演算結果はシフトレジスタ５６６に供給される。

ここで、以上のような構成を有する送信装置５０１と受信装置５０３の処理について説明する。フローチャートに示される各ステップの処理は、番号順に行われるだけでなく、他のステップの処理と並列に行われることもある。

はじめに、図２５のフローチャートを参照して、Generic Continuous Streamの形のユーザデータを送信する図１６の送信装置５０１の処理について説明する。この処理は、例えば、ユーザデータ、ヘッダデータが入力されたときに開始される。

ステップＳ１０１において、信号処理器５１５のデータ入力器５１５Ａは、外部から入力されたユーザデータをセレクタ５１１に出力し、ヘッダデータをヘッダ生成器５１５Ｂに出力する。

ステップＳ１０２において、ヘッダ生成器５１５Ｂは、データ入力器５１５Ａから供給されたヘッダデータに基づいて、ベースバンドヘッダに格納される各データを生成し、生成したデータをヘッダデータとしてセレクタ５１１に出力する。

ステップＳ１０３において、制御器５１５Ｃは、ヘッダデータをCRC符号器５１２に出力することを指示するデータ種別２をセレクタ５１１に出力する。セレクタ５１１においては、データ種別２が供給されてくることに応じてヘッダデータが選択され、CRC符号器５１２に出力される。

ステップＳ１０４において、CRC符号器５１２は、セレクタ５１１から供給されたヘッダデータを情報ビット系列として、生成多項式Ｇ（ｘ）＝ｘ⁸＋ｘ⁴＋ｘ＋１を用いることによって第２のCRCパリティを生成し、生成した第２のCRCパリティをベースバンドヘッダ内に格納する。

ステップＳ１０５において、制御器５１５Ｃは、ユーザデータをCRC符号器５１２に出力することを指示するデータ種別２をセレクタ５１１に出力する。セレクタ５１１においては、データ種別２が供給されてくることに応じてユーザデータが選択され、CRC符号器５１２に出力される。

ステップＳ１０６において、制御器５１５Ｃは、ユーザデータとしてセレクタ５１１から供給されているストリームがGeneric Continuous Streamであることを表すデータ種別１と、DFLの情報をCRC符号器５１２に出力する。

ステップＳ１０７において、CRC符号器５１２のフレーム化器５１２Ａは、Generic Continuous StreamであるユーザデータをDFLにより指定される長さのデータフィールド毎に区切り、フレーム化を行う。

ステップＳ１０８において、フレーム化器５１２Ａは、ベースバンドヘッダをそれぞれのデータフィールドに付加することによってベースバンドフレームを生成し、ベースバンドフレーム単位のデータを誤り訂正符号器５１３に出力する。

ステップＳ１０９において、誤り訂正符号器５１３は、CRC符号器５１２から供給されたデータに対して誤り訂正符号化処理を施し、誤り訂正符号化処理を施すことによって得られたデータをOFDM変調器５１４に出力する。

ステップＳ１１０において、OFDM変調器５１４は、伝送路符号化処理としてOFDM変調などの処理を行う。

ステップＳ１１１において、OFDM変調器５１４は、OFDM変調などの処理を行うことによって得られた送信信号を送信し、処理を終了させる。

次に、図２６のフローチャートを参照して、Packetised Streamの形のユーザデータを送信する図１６の送信装置５０１の処理について説明する。

Packetised Streamの形のユーザデータを送信する処理は、UPのSYNCを第１のCRCパリティによって置き換える処理が含まれる点を除いて、基本的に、図２５のフローチャートを参照して説明した処理と同様の処理である。

すなわち、ステップＳ１２１において、信号処理器５１５のデータ入力器５１５Ａは、ユーザデータをセレクタ５１１に出力し、ヘッダデータをヘッダ生成器５１５Ｂに出力する。

ステップＳ１２２において、ヘッダ生成器５１５Ｂは、ベースバンドヘッダに格納される各データを生成し、生成したデータをヘッダデータとしてセレクタ５１１に出力する。

ステップＳ１２３において、制御器５１５Ｃは、ヘッダデータをCRC符号器５１２に出力することを指示するデータ種別２をセレクタ５１１に出力する。セレクタ５１１においては、データ種別２が供給されてくることに応じてヘッダデータが選択され、CRC符号器５１２に出力される。

ステップＳ１２４において、CRC符号器５１２は第２のCRCパリティを生成し、生成した第２のCRCパリティをベースバンドヘッダ内に格納する。

ステップＳ１２５において、制御器５１５Ｃは、ユーザデータをCRC符号器５１２に出力することを指示するデータ種別２をセレクタ５１１に出力する。セレクタ５１１においては、データ種別２が供給されてくることに応じてユーザデータが選択され、CRC符号器５１２に出力される。

ステップＳ１２６において、制御器５１５Ｃは、ユーザデータとして供給されているストリームがPacketised Streamであることを表すデータ種別１と、DFLの情報をCRC符号器５１２に出力する。

ステップＳ１２７において、CRC符号器５１２は、ユーザデータとして供給されたそれぞれのUPに含まれるSYNC以降のデータを情報ビット系列として、生成多項式Ｇ（ｘ）＝ｘ⁸＋ｘ⁴＋ｘ＋１を用いることによって第１のCRCパリティを生成し、生成した第１のCRCパリティによって、処理順で次のUPの先頭８ビットの位置にあるSYNCを置き換える。

ステップＳ１２８において、CRC符号器５１２のフレーム化器５１２Ａは、第１のCRCパリティによってSYNCが置き換えられたPacketised StreamをDFLにより指定される長さのデータフィールド毎に区切り、フレーム化を行う。

ステップＳ１２９において、フレーム化器５１２Ａは、ベースバンドヘッダをそれぞれのデータフィールドに付加することによってベースバンドフレームを生成し、ベースバンドフレーム単位のデータを誤り訂正符号器５１３に出力する。

ステップＳ１３０において、誤り訂正符号器５１３は、CRC符号器５１２から供給されたデータに対して誤り訂正符号化処理を施し、誤り訂正符号化処理を施すことによって得られたデータをOFDM変調器５１４に出力する。

ステップＳ１３１において、OFDM変調器５１４は、伝送路符号化処理としてOFDM変調などの処理を施す。

ステップＳ１３２において、OFDM変調器５１４は、OFDM変調などの処理を施すことによって得られた送信信号を送信し、処理を終了させる。

次に、図２７のフローチャートを参照して、データを受信する図２２の受信装置５０３の処理について説明する。

ステップＳ１４１において、OFDM復調器５４１は、受信信号に対してOFDM復調処理を施し、得られたデータを誤り訂正復号器５４２に出力する。

ステップＳ１４２おいて、誤り訂正復号器５４２は、OFDM復調器５４１から供給されたデータに対して誤り訂正処理を施し、誤り訂正処理を施すことによって得られたデータを復号データとして出力する。

ステップＳ１４３において、CRC検出器５４３は、誤り訂正復号器５４２から供給された復号データを対象としてCRC処理を行い、データの誤りを検出する。CRC検出器５４３は、検出結果を表す信号を復号系列処理器５４４に出力し、処理を終了させる。復号系列処理器５４４においては誤り訂正復号器５４２から供給された復号データに基づいてユーザデータが再現され、所定の処理が行われる。

以上の処理により、図８の処理によって選択された生成多項式を用いて、精度の高いCRCを実現することができる。

以上においては、送信装置５０１のCRC符号器５１２、受信装置５０３のCRC検出器５４３においては生成多項式としてＧ（ｘ）＝ｘ⁸＋ｘ⁴＋ｘ＋１が用いられるものとしたが、複数の生成多項式が送信装置５０１、受信装置５０３にあらかじめ設定されており、対象とするデータの種類、データの長さ（符号長）などに応じて、適宜、用いる生成多項式が切り替えられるようにしてもよい。

図２８は、送信装置５０１のさらに他の構成例を示すブロック図である。図１６に示される構成と同じ構成には同じ符号を付してある。重複する説明については省略する。

制御器５７５Ｃは、データの種類や長さと生成多項式の対応関係を表すリストを有している。制御器５７５Ｃは、セレクタ５１１から出力されるデータを監視することによってCRC符号器５１２において処理の対象とされるデータの種類や長さを特定し、特定した種類や長さに対応する生成多項式をリストの記述に基づいて選択する。制御器５７５Ｃは、選択した生成多項式を表す信号であるセレクト信号をCRC符号器５１２に出力する。

CRC符号器５１２は、制御器５７５Ｃから供給されたセレクト信号に応じて生成多項式を切り替え、第１、第２のCRCパリティを生成する。

図２９および図３０は、制御器５７５Ｃにより管理されるリストの例を示す図である。

図２９は、符号長と生成多項式の対応関係を記述したリストの例を示す図である。この例においては、処理対象のデータの符号長がｎ₁である場合には生成多項式Ｇ₁（ｘ）を用い、ｎ₂である場合には生成多項式Ｇ₂（ｘ）を用い、ｎ₃である場合には生成多項式Ｇ₃（ｘ）を用いるものとされている。

図３０は、データの種類と生成多項式の対応関係を記述したリストの例を示す図である。この例においては、処理対象のデータがベースバンドヘッダのデータ（ヘッダデータ）である場合には生成多項式Ｇ₁（ｘ）を用い、UPのデータ（ユーザデータ）である場合には生成多項式Ｇ₂（ｘ）を用いるものとされている。

このような対応関係は、上述した方法により設計段階であらかじめ求められたものである。

このように、対象とするデータに応じて生成多項式が適宜切り替えられるようにすることにより、対象とするデータに適した生成多項式を用いてCRCパリティを生成することが可能となる。なお、生成多項式の切り替えは、処理対象とするヘッダデータとユーザデータが送信装置５０１に入力されているときに動的に行われるものである。

図３１は、図２８のCRC符号器５１２のうちのCRCパリティを生成する部分の回路構成の例を示す図である。

図３１は、生成多項式Ｇ₁（ｘ）＝ｘ¹⁶＋ｘ¹⁵＋ｘ⁸＋ｘ＋１、Ｇ₂（ｘ）＝ｘ¹⁶＋ｘ¹³＋ｘ²＋１を用いた場合の例を示している。制御器５７５Ｃからのセレクト信号１，０に応じて、生成多項式Ｇ₁（ｘ）＝ｘ¹⁶＋ｘ¹⁵＋ｘ⁸＋ｘ＋１を用いた演算と、Ｇ₂（ｘ）＝ｘ¹⁶＋ｘ¹³＋ｘ²＋１を用いた演算のうちのいずれかが行われる。セレクト信号により表される値が０である場合に用いられる生成多項式Ｇ₁（ｘ）は上で列挙した生成多項式のうちの（３８）の生成多項式であり、セレクト信号により表される値が１である場合に用いられる生成多項式Ｇ₂（ｘ）は上で列挙した生成多項式のうちの（３９）の生成多項式である。

EXOR回路５８１においては、セレクタ５１１から供給されたシリアルデータと、シフトレジスタ５８２において１タイミング分だけ遅延された値に基づいて排他的論理和演算が行われる。EXOR回路５８１の演算結果はシリアルデータとして出力されるとともに、AND回路５９３乃至５９７、およびシフトレジスタ５９２に供給される。

EXOR回路５９１においては、シフトレジスタ５９２において１タイミング分だけ遅延された値と、AND回路５９７から供給された値に基づいて排他的論理和演算が行われる。EXOR回路５９１の演算結果はシフトレジスタ５９０に供給される。

EXOR回路５８９においては、シフトレジスタ５９０においてさらに１タイミング分だけ遅延された値と、AND回路５９６から供給された値に基づいて排他的論理和演算が行われる。EXOR回路５８９の演算結果はシフトレジスタ５８８に供給される。

EXOR回路５８７においては、シフトレジスタ５８８においてさらに６タイミング分だけ遅延された値と、AND回路５９５から供給された値に基づいて排他的論理和演算が行われる。EXOR回路５８７の演算結果はシフトレジスタ５８６に供給される。

EXOR回路５８５においては、シフトレジスタ５８６においてさらに５タイミング分だけ遅延された値と、AND回路５９４から供給された値に基づいて排他的論理和演算が行われる。EXOR回路５８５の演算結果はシフトレジスタ５８４に供給される。

EXOR回路５８３においては、シフトレジスタ５８４においてさらに２タイミング分だけ遅延された値と、AND回路５９３から供給された値に基づいて排他的論理和演算が行われる。EXOR回路５８３の演算結果はシフトレジスタ５８２に供給される。

AND回路５９３、AND回路５９５、AND回路５９７からは、EXOR回路５８１から出力された値とセレクト信号として制御器５７５Ｃから出力され、NOT回路５９８において反転された値がともに１である場合には１の値が出力され、それ以外のときには０の値が出力される。

AND回路５９４、AND回路５９６からは、EXOR回路５８１から出力された値とセレクト信号として制御器５７５Ｃから出力された値がともに１である場合には１の値が出力され、それ以外のときには０の値が出力される。

図３２は、受信装置５０３のさらに他の構成例を示すブロック図である。上述したように、送信装置５０１において生成多項式が切り替えて用いられる場合、受信装置５０３においても、適宜、生成多項式が切り替えて用いられる。

図３２に示される受信装置５０３の構成は、CRC制御器６０１がさらに設けられている点で図２２に示される受信装置５０３の構成と異なる。誤り訂正復号器５４２から出力されたデータはCRC検出器５４３、復号系列処理器５４４、およびCRC制御器６０１に供給される。

CRC制御器６０１は、送信装置５０１の制御器５７５Ｃと同様に、図２９、図３０に示されるような、データの種類や長さと生成多項式の対応関係を表すリストを有している。CRC制御器６０１は、誤り訂正復号器５４２から供給されたデータに基づいて、CRC検出器５４３において処理の対象とされるデータの種類や長さを特定し、特定した種類や長さに対応する生成多項式をリストの記述に基づいて選択する。CRC制御器６０１は、選択した生成多項式を表す信号であるセレクト信号をCRC検出器５４３に出力する。

CRC検出器５４３は、CRC制御器６０１から供給されたセレクト信号に応じて生成多項式を切り替え、誤り訂正復号器５４２において誤り訂正が行われたデータに誤りがあるかどうかを検出する。

このように、対象とするデータに応じて生成多項式が適宜切り替えられるようにすることにより、対象とするデータに適した生成多項式を用いて誤りの検出を行うことが可能となる。なお、生成多項式の切り替えは、信号の受信が行われているときに動的に行われるものである。

図３３は、図３２のCRC検出器５４３のうちのCRCパリティ検査を行う部分の回路構成の例を示す図である。

図３３も、生成多項式Ｇ₁（ｘ）＝ｘ¹⁶＋ｘ¹⁵＋ｘ⁸＋ｘ＋１、Ｇ₂（ｘ）＝ｘ¹⁶＋ｘ¹³＋ｘ²＋１を用いた場合の例を示している。CRC制御器６０１からのセレクト信号０，１に応じて、それぞれ、生成多項式Ｇ₁（ｘ）＝ｘ¹⁶＋ｘ¹⁵＋ｘ⁸＋ｘ＋１を用いた演算と、Ｇ₂（ｘ）＝ｘ¹⁶＋ｘ¹³＋ｘ²＋１を用いた演算が行われる。

EXOR回路６１１においては、誤り訂正復号器５４２から供給されたシリアルデータと、シフトレジスタ６２２において１タイミング分だけ遅延された値に基づいて排他的論理和演算が行われる。EXOR回路６１１の演算結果はシフトレジスタ６１２に供給される。

EXOR回路６１３においては、シフトレジスタ６１２において１タイミング分だけ遅延された値と、AND回路６２７から供給された値に基づいて排他的論理和演算が行われる。EXOR回路６１３の演算結果はシフトレジスタ６１４に供給される。

EXOR回路６１５においては、シフトレジスタ６１４において１タイミング分だけ遅延された値と、AND回路６２６から供給された値に基づいて排他的論理和演算が行われる。EXOR回路６１５の演算結果はシフトレジスタ６１６に供給される。

EXOR回路６１７においては、シフトレジスタ６１６において６タイミング分だけ遅延された値と、AND回路６２５から供給された値に基づいて排他的論理和演算が行われる。EXOR回路６１７の演算結果はシフトレジスタ６１８に供給される。

EXOR回路６１９においては、シフトレジスタ６１８において５タイミング分だけ遅延された値と、AND回路６２４から供給された値に基づいて排他的論理和演算が行われる。EXOR回路６１９の演算結果はシフトレジスタ６２０に供給される。

EXOR回路６２１においては、シフトレジスタ６２０において２タイミング分だけ遅延された値と、AND回路６２３から供給された値に基づいて排他的論理和演算が行われる。EXOR回路６２１の演算結果はシフトレジスタ６２２に供給される。

AND回路６２３、AND回路６２５、AND回路６２７からは、シフトレジスタ６２２において１タイミング分だけ遅延された値とセレクト信号としてCRC制御器６０１から出力され、NOT回路６２８において反転された値がともに１である場合には１の値が出力され、それ以外のときには０の値が出力される。

AND回路６２４、AND回路６２６からは、シフトレジスタ６２２において１タイミング分だけ遅延された値とセレクト信号としてCRC制御器６０１から出力された値がともに１である場合には１の値が出力され、それ以外のときには０の値が出力される。

以上においては、切り替えて用いられる生成多項式がＧ₁（ｘ）＝ｘ¹⁶＋ｘ¹⁵＋ｘ⁸＋ｘ＋１とＧ₂（ｘ）＝ｘ¹⁶＋ｘ¹³＋ｘ²＋１のいずれかであるとしたが、他の生成多項式であってもよいし、３つ以上の生成多項式の中から１つの生成多項式が選択され、選択された生成多項式が用いられるようにしてもよい。また、ベースバンドヘッダとユーザデータに応じて生成多項式が切り替えられるのではなく、あるヘッダとサブヘッダといったように、他の種類のデータに応じて切り替えられるようにしてもよい。

ここで、図２８に示される構成を有する送信装置５０１と、図３２に示される構成を有する受信装置５０３の処理について説明する。

はじめに、図３４のフローチャートを参照して、Generic Continuous Streamの形のユーザデータを送信する図２８の送信装置５０１の処理について説明する。

この処理は、CRC符号化処理に用いる生成多項式を指示するセレクト信号が制御器５７５ＣからCRC符号器５１２に対して出力される処理が含まれる点を除いて、図２５の処理と同様の処理である。

すなわち、ステップＳ１５１において、信号処理器５１５のデータ入力器５１５Ａは、ユーザデータをセレクタ５１１に出力し、ヘッダデータをヘッダ生成器５１５Ｂに出力する。

ステップＳ１５２において、ヘッダ生成器５１５Ｂは、ベースバンドヘッダに格納される各データを生成し、生成したデータをヘッダデータとしてセレクタ５１１に出力する。

ステップＳ１５３において、制御器５７５Ｃは、ヘッダデータをCRC符号器５１２に出力することを指示するデータ種別２をセレクタ５１１に出力する。セレクタ５１１においては、データ種別２が供給されてくることに応じてヘッダデータが選択され、CRC符号器５１２に出力される。

ステップＳ１５４において、制御器５７５Ｃは、ベースバンドヘッダのデータ（ヘッダデータ）用の生成多項式である生成多項式Ｇ₁（ｘ）を用いてCRC符号化処理を行うことを指示するセレクト信号をCRC符号器５１２に出力する。

ステップＳ１５５において、CRC符号器５１２は、制御器５７５Ｃから供給されたセレクト信号に従ってヘッダデータ用の生成多項式である生成多項式Ｇ₁（ｘ）を用いて第２のCRCパリティを生成し、生成した第２のCRCパリティをベースバンドヘッダ内に格納する。

ステップＳ１５６において、制御器５７５Ｃは、ユーザデータをCRC符号器５１２に出力することを指示するデータ種別２をセレクタ５１１に出力する。セレクタ５１１においては、データ種別２が供給されてくることに応じてユーザデータが選択され、CRC符号器５１２に出力される。

ステップＳ１５７において、制御器５７５Ｃは、ユーザデータとして供給されているストリームがGeneric Continuous Streamであることを表すデータ種別１と、DFLの情報をCRC符号器５１２に出力する。

ステップＳ１５８において、CRC符号器５１２のフレーム化器５１２Ａは、Generic Continuous StreamであるユーザデータをDFLにより指定される長さのデータフィールド毎に区切り、フレーム化を行う。

ステップＳ１５９において、フレーム化器５１２Ａは、ベースバンドヘッダをそれぞれのデータフィールドに付加することによってベースバンドフレームを生成し、ベースバンドフレーム単位のデータを誤り訂正符号器５１３に出力する。

ステップＳ１６０において、誤り訂正符号器５１３は、CRC符号器５１２から供給されたデータに対して誤り訂正符号化処理を施し、誤り訂正符号化処理を施すことによって得られたデータをOFDM変調器５１４に出力する。

ステップＳ１６１において、OFDM変調器５１４は、伝送路符号化処理としてOFDM変調などの処理を施す。

ステップＳ１６２において、OFDM変調器５１４は、OFDM変調などの処理を施すことによって得られた送信信号を送信し、処理を終了させる。

次に、図３５のフローチャートを参照して、Packetised Streamの形のユーザデータを送信する図２８の送信装置５０１の処理について説明する。

図３５の処理は、CRC符号化処理に用いる生成多項式を指示するセレクト信号が制御器５７５ＣからCRC符号器５１２に対して出力される処理が含まれる点を除いて、図２６の処理と同様の処理である。

ステップＳ１７１において、信号処理器５１５のデータ入力器５１５Ａは、ユーザデータをセレクタ５１１に出力し、ヘッダデータをヘッダ生成器５１５Ｂに出力する。

ステップＳ１７２において、ヘッダ生成器５１５Ｂは、ベースバンドヘッダに格納される各データを生成し、生成したデータをヘッダデータとしてセレクタ５１１に出力する。

ステップＳ１７３において、制御器５７５Ｃは、ヘッダデータをCRC符号器５１２に出力することを指示するデータ種別２をセレクタ５１１に出力する。セレクタ５１１においては、データ種別２が供給されてくることに応じてヘッダデータが選択され、CRC符号器５１２に出力される。

ステップＳ１７４において、制御器５７５Ｃは、ベースバンドヘッダのデータ（ヘッダデータ）用の生成多項式である生成多項式Ｇ₁（ｘ）を用いてCRC符号化処理を行うことを指示するセレクト信号をCRC符号器５１２に出力する。

ステップＳ１７５において、CRC符号器５１２は、制御器５７５Ｃから供給されたセレクト信号に従ってヘッダデータ用の生成多項式である生成多項式Ｇ₁（ｘ）を用いて第２のCRCパリティを生成し、生成した第２のCRCパリティをベースバンドヘッダ内に格納する。

ステップＳ１７６において、制御器５７５Ｃは、ユーザデータをCRC符号器５１２に出力することを指示するデータ種別２をセレクタ５１１に出力する。セレクタ５１１においては、データ種別２が供給されてくることに応じてユーザデータが選択され、CRC符号器５１２に出力される。

ステップＳ１７７において、制御器５７５Ｃは、ユーザデータとして供給されているストリームがPacketised Streamであることを表すデータ種別１と、DFLの情報をCRC符号器５１２に出力する。

ステップＳ１７８において、制御器５７５Ｃは、UPのデータ（ユーザデータ）用の生成多項式である生成多項式Ｇ₂（ｘ）を用いてCRC符号化処理を行うことを指示するセレクト信号をCRC符号器５１２に出力する。

ステップＳ１７９において、CRC符号器５１２は、ユーザデータとして供給されたそれぞれのUPに含まれるSYNC以降のデータを情報ビット系列として、生成多項式Ｇ₂（ｘ）を用いることによって第１のCRCパリティを生成し、生成した第１のCRCパリティによって、処理順で次のUPの先頭８ビットの位置にあるSYNCを置き換える。

ステップＳ１８０において、CRC符号器５１２のフレーム化器５１２Ａは、Packetised StreamであるユーザデータをDFLにより指定される長さのデータフィールド毎に区切り、フレーム化を行う。

ステップＳ１８１において、フレーム化器５１２Ａは、ベースバンドヘッダをそれぞれのデータフィールドに付加することによってベースバンドフレームを生成し、ベースバンドフレーム単位のデータを誤り訂正符号器５１３に出力する。

ステップＳ１８２において、誤り訂正符号器５１３は、CRC符号器５１２から供給されたデータに対して誤り訂正符号化処理を施し、誤り訂正符号化処理を施すことによって得られたデータをOFDM変調器５１４に出力する。

ステップＳ１８３において、OFDM変調器５１４は、伝送路符号化処理としてOFDM変調などの処理を施す。

ステップＳ１８４において、OFDM変調器５１４は、OFDM変調などの処理を施すことによって得られた送信信号を送信し、処理を終了させる。

次に、図３６のフローチャートを参照して、データを受信する図３２の受信装置５０３の処理について説明する。

図３６の処理は、CRC処理に用いる生成多項式を指示するセレクト信号がCRC制御器６０１からCRC検出器５４３に対して出力される処理が含まれる点を除いて、図２７の処理と同様の処理である。

ステップＳ１９１において、OFDM復調器５４１は、受信信号に対してOFDM復調処理を施し、得られたデータを誤り訂正復号器５４２に出力する。

ステップＳ１９２おいて、誤り訂正復号器５４２は、OFDM復調器５４１から供給されたデータに対して誤り訂正処理を施し、誤り訂正処理を施すことによって得られたデータを受信データとして出力する。

ステップＳ１９３において、制御器６０１は、誤り訂正復号器５４２から供給された受信データに基づいて、CRC検出器５４３においてCRC処理の対象になっているデータを特定する。

ステップＳ１９４において、制御器６０１は、CRC処理の対象になっているデータに応じて、CRC処理に用いる生成多項式を指示するセレクト信号をCRC検出器５４３に出力する。

ステップＳ１９５において、CRC検出器５４３は、制御器６０１から供給されたセレクト信号に従って生成多項式を切り替え、誤り訂正復号器５４２から供給された受信データに対してCRC処理を施す。ヘッダデータを対象としてCRC処理を行う場合、ヘッダデータ用の生成多項式である生成多項式Ｇ₁（ｘ）が用いられ、ユーザデータを対象としてCRC処理を行う場合、ユーザデータ用の生成多項式である生成多項式Ｇ₂（ｘ）が用いられる。CRC検出器５４３は、CRC処理の結果を表す信号を出力し、処理を終了させる。

以上においては、送信装置５０１から受信装置５０３に対しては、地上デジタル放送の規格であるDVB-T2や、衛星デジタル放送の規格であるDVB-S2などの規格に準拠してデータの送信が行われるものとしたが、このDVB-T2とDVB-S2の違いとしては、図１３に示されるようにベースバンドヘッダの中にあるMATYPEの２バイト（１６ビット）のデータのうちの７〜８ビット目が、DVB-T2では送信モードを表す２ビットの“Mode”であるのに対して、DVB-S2ではロールオフファクターを表す２ビットの“RO”である点が挙げられる。

本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。

本発明のCRC符号化方法およびCRC符号化装置が適用される１例としての、送信装置および受信装置の構成の例を示す図である。 図１の送信装置におけるCRC符号器の構成例を示す図である。 図２に図解したCRC符号器におけるCRCパリティ生成器の第１構成例を示す図である。 図２に図解したCRC符号器におけるCRCパリティ生成器の第２構成例を示す図である。 図１の受信装置におけるCRC検出器の構成例を示す図である。 図５に図解したCRC検出器を構成するCRCパリティ検査器の構成例を示す図である。 ８ビットCRCの場合の符号の最小ハミング距離最大値Max.d_minが変化する符号長ｎ（横軸）における符号の未検出誤り確率Ｐ_ud（縦軸）の変化を示すｎ−Ｐ_ud特性を示すグラフである。 本発明のCRC符号選択方法の処理内容の１例を示すフローチャートである。 図８に図解したフローチャートにおける部分詳細処理を示すフローチャートである。 １６ビットCRCにおける本発明の実施例と比較例について、ｎ−Ｐ_ud特性を示すグラフである。 ８ビットCRCにおける本発明の実施例と比較例について、ｎ−Ｐ_ud特性を示すグラフである。 送受信システムの構成例を示す図である。 ストリームの構造の例を示す図である。 CRCパリティの生成の例を示す図である。 ベースバンドフレームに付加されるデータの例を示す図である。 送信装置の構成例を示すブロック図である。 Generic Continuous Streamを対象としたフレーム化について示す図である。 Packetised Streamを対象としたフレーム化について示す図である。 送信装置の他の構成例を示すブロック図である。 図１６のCRC符号器の回路構成の例を示す図である。 未検出誤り確率のシミュレーション結果を示す図である。 受信装置の構成例を示すブロック図である。 受信装置の他の構成例を示すブロック図である。 図２２のCRC検出器の回路構成の例を示す図である。 図１６の送信装置の処理について説明するフローチャートである。 図１６の送信装置の他の処理について説明するフローチャートである。 図２２の受信装置の処理について説明するフローチャートである。 送信装置のさらに他の構成例を示すブロック図である。 データの長さと生成多項式の対応関係を表すリストの例を示す図である。 データの種類と生成多項式の対応関係を表すリストの例を示す図である。 図２８のCRC符号器の回路構成の例を示す図である。 受信装置のさらに他の構成例を示すブロック図である。 図３２のCRC検出器の回路構成の例を示す図である。 図２８の送信装置の処理について説明するフローチャートである。 図２８の送信装置の他の処理について説明するフローチャートである。 図３２の受信装置の処理について説明するフローチャートである。

符号の説明

１…送信装置
１１…CRC符号器
１１０…CRCパリティ生成器、１１１…第１セレクタ
１１２…第２セレクタ、１１３…ビット数カウンタ
１２…誤り訂正符号器、１３…伝送路符号器
２…伝送路
３…受信装置
３１…符号検出器、３２…伝送路復号器、３３…誤り訂正復号器
３４…CRC検出器
３４１…CRCパリティ検査器、３４２…比較器

Claims (8)

1. 符号長の異なる複数のデータのそれぞれを対象としたCRC符号化処理用の複数の生成多項式を有し、対象とするデータに応じて生成多項式を切り替えてCRC符号化処理を行うCRC符号化処理手段と、
   前記CRC符号化処理手段によりCRC符号化処理が行われることによって得られたデータを送信する送信手段と
   を備える送信装置。
2. 前記複数の生成多項式は、
   ｋビットの情報語を持ち、該情報語についてｒビットのパリティが付加された符号長（ｎ）の符号の各符号長（ｎ）における最小ハミング距離（d_min）の最大値である最大・最小ハミング距離（Max.d_min）を求める第１工程と、
   符号の最大・最小ハミング距離（Max.d_min）の変化する符号長（ｎ）を求め、その符号長ｎの範囲（ｎ_min（ｒ，Max.d_min）≦ｎ≦ｎ_max（ｒ，Max.d_min））を求める第２工程と、
   前記符号長（ｎ）の範囲（ｎ_min（ｒ，Max.d_min）≦ｎ≦ｎ_max（ｒ，Max.d_min））において、常に、符号の最小ハミング距離（d_min）が最大・最小ハミング距離（Max.d_min）と等しい条件（d_min＝Max.d_min）を満たす生成多項式（Ｇ（ｘ））を全検索によって見いだす第３工程と、
   前記全検索によって見いだした生成多項式（Ｇ（ｘ））の中から、項数（ｗ）、符号の未検出誤り確率（Ｐ_ud）も最小のものを選び出す第４工程と
   を含む処理によって選択された生成多項式である
   請求項１に記載の送信装置。
3. 符号長の異なる複数のデータのそれぞれを対象としたCRC符号化処理用の複数の生成多項式を有する送信装置の送信方法において、
   対象とするデータに応じて生成多項式を切り替えてCRC符号化処理を行い、
   CRC符号化処理を行うことによって得られたデータを送信する
   ステップを含む送信方法。
4. 符号長の異なる複数のデータのそれぞれを対象としたCRC符号化処理用の複数の生成多項式を有する送信装置の処理をコンピュータに実行させるプログラムにおいて、
   対象とするデータに応じて生成多項式を切り替えてCRC符号化処理を行い、
   CRC符号化処理を行うことによって得られたデータを送信する
   ステップを含むプログラム。
5. 送信装置から送信されてきた信号に基づいてデータを取得する取得手段と、
   符号長の異なる複数のデータのそれぞれを対象としたCRC処理用の複数の生成多項式を有し、対象とするデータに応じて生成多項式を切り替えてCRC処理を行うことによってデータの誤りを検出するCRC処理手段と
   を備える受信装置。
6. 前記複数の生成多項式は、
   ｋビットの情報語を持ち、該情報語についてｒビットのパリティが付加された符号長（ｎ）の符号の各符号長（ｎ）における最小ハミング距離（d_min）の最大値である最大・最小ハミング距離（Max.d_min）を求める第１工程と、
   符号の最大・最小ハミング距離（Max.d_min）の変化する符号長（ｎ）を求め、その符号長ｎの範囲（ｎ_min（ｒ，Max.d_min）≦ｎ≦ｎ_max（ｒ，Max.d_min））を求める第２工程と、
   前記符号長（ｎ）の範囲（ｎ_min（ｒ，Max.d_min）≦ｎ≦ｎ_max（ｒ，Max.d_min））において、常に、符号の最小ハミング距離（d_min）が最大・最小ハミング距離（Max.d_min）と等しい条件（d_min＝Max.d_min）を満たす生成多項式（Ｇ（ｘ））を全検索によって見いだす第３工程と、
   前記全検索によって見いだした生成多項式（Ｇ（ｘ））の中から、項数（ｗ）、符号の未検出誤り確率（Ｐ_ud）も最小のものを選び出す第４工程と
   を含む処理によって選択された生成多項式である
   請求項５に記載の受信装置。
7. 符号長の異なる複数のデータのそれぞれを対象としたCRC処理用の複数の生成多項式を有する受信装置の受信方法において、
   送信装置から送信されてきた信号に基づいてデータを取得し、
   対象とするデータに応じて生成多項式を切り替えてCRC処理を行うことによってデータの誤りを検出する
   ステップを含む受信方法。
8. 符号長の異なる複数のデータのそれぞれを対象としたCRC処理用の複数の生成多項式を有する受信装置の処理をコンピュータに実行させるプログラムにおいて、
   送信装置から送信されてきた信号に基づいてデータを取得し、
   対象とするデータに応じて生成多項式を切り替えてCRC処理を行うことによってデータの誤りを検出する
   ステップを含むプログラム。

Images