JP2009171090A - 損失信号修復方法および損失信号修復回路 - Google Patents

損失信号修復方法および損失信号修復回路 Download PDF

Info

Publication number
JP2009171090A
JP2009171090A JP2008005405A JP2008005405A JP2009171090A JP 2009171090 A JP2009171090 A JP 2009171090A JP 2008005405 A JP2008005405 A JP 2008005405A JP 2008005405 A JP2008005405 A JP 2008005405A JP 2009171090 A JP2009171090 A JP 2009171090A
Authority
JP
Japan
Prior art keywords
signal
amplitude
circuit
output
processing mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008005405A
Other languages
English (en)
Other versions
JP5001866B2 (ja
Inventor
Hideki Uchiki
英喜 内木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2008005405A priority Critical patent/JP5001866B2/ja
Publication of JP2009171090A publication Critical patent/JP2009171090A/ja
Application granted granted Critical
Publication of JP5001866B2 publication Critical patent/JP5001866B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

【課題】回路面積の増大を防止し、電力消費の増大を防止し、且つクロックのタイミング管理が容易な損失信号修復方法および損失信号修復回路を提供することを目的としている。
【解決手段】有線伝送路を通じて受信した受信信号の損失を修復する損失信号修復方法であって、(i)受信信号Srの一定期間での振幅最大値Vppを測定する工程と、(ii)振幅最大値Vppに所定定数を掛けて参照振幅Vrefを求め、受信信号Srの全波整流処理後の信号振幅Vsigが一定期間常に参照振幅Vrefよりも大きくなる様に受信信号Srを強調する工程とを備える。
【選択図】図1

Description

本発明は、有線伝送路を通じて受信する受信信号の損失を自動的に修復する損失信号修復方法および損失信号修復回路に関する。
有線伝送路を通じて信号を受信すると、例えば長距離伝送や高速伝送の場合、受信信号の高周波成分が減衰するため、受信信号の高周波成分を正しく再現できない。そこで従来より、受信信号の減衰した高周波成分を自動的に修復する損失信号修復回路が提案されている(例えば非特許文献1,2)。
非特許文献1の損失信号修復回路では、ハイパスフィルタにより受信信号の高周波成分を抽出し、スライサ回路によりその抽出信号を減衰し、強調回路によりその減衰信号がその抽出信号に近づく様にその抽出信号を強調することで、減衰した高周波成分を自動的に修復している。
また非特許文献2の損失信号修復回路では、受信信号のジッタを測定しそのジッタを小さくする様に回路定数を調整することで、減衰した高周波成分を自動的に修復している。
S.Gondi, J.Lee,D.Takeuchi,B.Razavi, "A 10Gb/s CMOS Adaptive Equalizer for Backplane Applications," ISSCC Dig.tech.Papers,pp.328-329,Feb.,2005 Y.Hidaka, W.Gai, et al., "A 4-Channel 3.1/10.3Gb/s Transceiver Macro with a Pattern-Tolerant Adaptive Equalizer," ISSCC Dig.tech.Papers,pp.442-443,Feb.,2007
非特許文献1の損失信号修復回路では、ハイパスフィルタを備えるので、回路面積が大きくなるという問題点がある。
また非特許文献2の損失信号修復回路では、受信信号のジッタを測定する事が可能な十分速度なサンプリングをする必要があるので、電力消費が大きくなるという問題点や、クロックのタイミング管理が難しいという問題点がある。
この発明は、上記のような問題点を解決するためになされたものであり、回路面積の増大を防止し、電力消費の増大を防止し、且つクロックのタイミング管理が容易な損失信号修復方法および損失信号修復回路を提供することを目的としている。
上記課題を解決する為に、本発明の第1の形態は、有線伝送路を通じて受信した受信信号の損失を修復する損失信号修復方法であって、(i)前記受信信号の一定期間での振幅最大値を測定する工程と、(ii)前記振幅最大値に所定定数を掛けて第2参照振幅を求め、前記受信信号の全波整流処理後の信号振幅が一定期間常に前記第2参照振幅よりも大きくなる様に前記受信信号を強調する工程と、を備えるものである。
本発明の第1の形態によれば、従来の様にハイパスフィルタおよび受信信号Srのジッタの測定を必要としないので、回路面積の増大を防止し、電力消費の増大を防止し、且つクロックのタイミング管理を容易にできる。
実施の形態1.
この実施の形態に係る損失信号修復回路は、有線伝送路を通じて受信した受信信号の損失(減衰)を修復するものである。
まず図1に基づきこの損失信号修復回路で用いられる修復原理(損失信号修復方法)を説明する。
一般に、高周波成分および低周波成分を含み振幅最大値Vppの信号(入力信号)Siを有線伝送路で送信すると、受信側では、その信号(受信信号)Srは、有線伝送路によって損失を受けるので、特に高周波成分が減衰した状態で受信される。
入力信号Siに着目すると、理想波形では損失(減衰)は無いので、図1(a)〜(c)の様に、その低周波成分SiLの全波整流処理後の信号振幅Vsigの平均値(以後、振幅平均値と呼ぶ)VaveLは、全波整流処理後の波形にリップルRが存在してもその幅hは非常に短いので、式1となる。
VaveL=Vpp ・・・式1。
また入力信号Siの高周波成分SiHの全波整流処理後の振幅平均値VaveHは、図1(d)〜(f)の様に、高周波成分SiHをサイン波近似した場合は、式2となる。尚、式2の係数は、高周波成分SiHをサイン波近似した場合なので2/πであるが、他の関数で近似した場合は、その関数に応じて異なる値になる。
VaveH=(2/π)×Vpp ・・・式2。
従って式1および式2から、入力信号Siの高周波成分SiHの全波整流処理後の振幅平均値VaveHは、式3となる。
VaveH=(2/π)×VaveL ・・・式3。
式3は、損失の無い理想波形の信号において成立するものである。従って受信信号Srを、その振幅平均値VaveHおよびVaveLが式3を満たす様に強調すれば、受信信号Srの損失を修復できる(即ち受信信号Srの波形を入力信号Srの波形に修復できる)。
実際には、図1のステップS1,S2の手順に従って、受信信号Srが式3を近似的に満たす様に受信信号Srを強調して、受信信号Siの損失を修復する。
即ちステップ1で、受信信号Srの振幅最大値(実際には十分な長さの一定期間での振幅最大値)Vppを測定し、その振幅最大値Vppを、受信信号Srの低周波成分SrLの全波整流処理後の振幅平均値VaveLとする。尚ここでは、受信信号Srの低周波成分SrLは殆ど減衰しないので、受信信号Srの低周波成分SrLの全波整流処理後の振幅平均値VaveLは、受信信号Srの振幅最大値Vppとほぼ等しくなる事を利用している。
そしてステップ2で、式3に基づき、上記の測定した振幅平均値VaveLに所定定数(例えば2/π)を掛けて、受信信号Srの高周波成分SrHの全波整流処理後の振幅平均値VaveH(第2参照振幅)を求める。そして、受信信号Srの全波整流処理後の信号振幅Vsigが常に(実際には十分に長い一定期間常に)その求めた振幅平均値VaveHよりも大きくなる様に、受信信号Srを強調する。その際、その信号振幅Vsigが上記の測定した振幅最大値Vpp以下になる様にすることが望ましい。この様にして受信信号Srの損失を修復する。
尚、ステップS2では、受信信号Srの高周波成分SrHの全波整流処理後の振幅平均値VaveHを測定するのは技術的に困難なので、上記の様に受信信号Srの全波整流処理後の信号振幅Vsigが一定期間常に上記の求めた振幅平均値VaveHよりも大きくなる様に受信信号Srを強調することで、上記の様に、受信信号Srの振幅平均値VaveHおよびVaveLが式3を近似的に満たす様にしている。
次に図2に基づき、この損失信号修復回路の構成について説明する。この損失信号修復回路の構成は、上記の修復原理に基づき構成されたものである。
この損失信号修復回路1は、図2の様に、受信信号Srの信号振幅Vsigを調整するイコライザ部3と、受信信号Srの信号振幅Vsigを測定する振幅測定部5と、イコライザ部3および振幅測定部5を制御する制御回路7とを備える。
イコライザ部3は、その処理モードが制御回路7により第1処理モードと第2処理モードとに切換制御され、第1処理モードでは、受信信号Srを調整せずに出力し、第2処理モードでは、制御回路7の制御に応じて受信信号Srを強調して出力するものである。ここでは、イコライザ部3は、初期状態では第1処理モードに設定されており、制御回路7により第2処理モードに切換制御される。
このイコライザ部3は、例えば複数のイコライザEQが相互に直列に連結されて構成される。各イコライザEQは、例えば図3の様に、抵抗R1,R2,R3と、NMOSトランジスタTr1,Tr2と、定電流源K1,K2と、制御回路7により容量制御される可変コンデンサC1,C2と、入力端Tin1,Tin2と、出力端Tout1,Tout2とを備える。
抵抗R1、NMOSトランジスタTr1のドレイン・ソース間および定電流源K1は、電源Vddと接地点Aとの間に電源Vdd側からその順で直列接続されている。抵抗R2、NMOSトランジスタTr2のドレイン・ソース間および定電流源K2は、電源Vddと接地点Aとの間に電源Vdd側からその順で直列接続されている。可変コンデンサC1は、NMOSトランジスタTr1と定電流源K1との間のノードN1と接地点Aとの間に接続されている。可変コンデンサC2は、NMOSトランジスタTr2と定電流源K2との間のノードN2と接地点Aとの間に接続されている。抵抗R3は、各ノードN1,N2の間に接続されている。各入力端Tin1,Tin2はそれぞれ、各NMOSトランジスタTr1,Tr2のゲートに接続されている。各出力端Tout1,Tout2はそれぞれ、各ノードN3,N4に接続されている。尚、ノードN3は、抵抗R1とNMOSトランジスタTr1との間の分岐点であり、ノードN4は、抵抗R2とNMOSトランジスタTr2との間の分岐点である。
この回路構成により、各イコライザEQは、第1処理モードでは、入力端Tin1,Tin2に入力された信号を調整せずに出力端Tout1,Tout2から出力し、第2処理モードでは、制御回路7により可変コンデンサC1,C2の容量が調整されることで、入力端Tin1,Tin2に入力された信号を強調して出力端Tout1,Tout2から出力する。
振幅測定部5は、その処理モードが制御回路7により第1処理モードと第2処理モードとに切換制御され、第1処理モードでは、イコライザ部3の出力信号(即ち受信信号Sr)の一定期間での振幅最大値Vppを測定し、第2処理モードでは、その振幅最大値Vppに所定定数(例えば2/π)を掛けた値を第2参照振幅として設定し、イコライザ部3の出力信号の全波整流処理後の信号振幅Vsigが前記第2参照振幅値よりも大きいか否かを検出するものである。
尚、上記の振幅最大値Vppの測定は、参照振幅Vrefを一定期間常に受信信号Srの信号振幅Vsigよりも大きくなるまで徐々に上昇させ、その様になった時の参照振幅Vrefを受信信号Srの一定期間での振幅最大値Vppとする方法で行われる。
この振幅測定部5は、例えば、イコライザ部3の出力信号を増幅するバッファ回路5aと、バッファ回路5aで増幅された信号を全波整流処理する全波整流回路5bと、参照振幅Vrefを発生する参照振幅発生回路5cと、イコライザ部3の出力信号の全波整流処理後の信号振幅Vsigと参照振幅Vrefとを比較する電圧比較回路5dとを備えて構成される。
参照振幅発生回路5cは、その処理モードが制御回路7により第1処理モードと第2処理モードとに切換制御され、第1処理モードでは、参照振幅Vrefとして制御回路7の制御により絶対値の十分に小さな値から徐々に上昇される第1参照振幅を出力し、第2処理モードでは、第2処理モードへの切換時に出力した前記第1参照振幅を前記振幅最大値Vppとして前記第2参照振幅を設定し、参照振幅Vrefとしてその第2参照振幅を出力するものである。ここでは、参照振幅Vrefは、全波整流回路5bを介して電圧比較回路5dに出力されている。
電圧比較回路5dは、全波整流回路5bからの信号振幅Vsigと参照振幅Vrefとを比較し、信号振幅Vsigが参照振幅Vrefよりも大きい場合はHレベル信号を制御回路7に出力し、信号振幅Vsigが参照振幅Vref以下の場合はLレベル信号を制御回路7に出力する。
図4は、バッファ回路5a、全波整流回路5bおよび参照振幅発生回路5cの各々の回路構成の一例図である。
バッファ回路5aは、図4の様に、抵抗R4,R5と、NMOSトランジスタTr3,Tr4と、定電流源K3と、入力端Tin3,Tin4と、出力端Tout3,Tout4とを備える。
抵抗R4およびNMOSトランジスタTr3のドレイン・ソース間は、電源Vddと定電流源K3との間に電源Vdd側からその順で直列接続されている。抵抗R5およびNMOSトランジスタTr4のドレイン・ソース間は、電源Vddと定電流源K3との間に電源Vdd側からその順で直列接続されている。各入力端Tin3,Tin4はそれぞれ、各NMOSトランジスタTr3,Tr4のゲートに接続されている。各出力端Tout3,Tout4はそれぞれ、各ノードN5,N6に接続されている。尚、ノードN5は、抵抗R4とNMOSトランジスタTr3との間の分岐点であり、ノードN5は、抵抗R5とNMOSトランジスタTr4との間の分岐点である。
この回路構成により、バッファ回路5aは、入力端Tin3,Tin4に入力された信号(イコライザ部3の出力信号)をそれぞれ増幅して出力端Tout3,Tout4から出力する。
参照振幅発生回路5cは、図4の様に、抵抗R6〜R8と、制御回路7により抵抗制御される可変抵抗R9と、制御回路7によりオンオフ制御されるスイッチSW1と、NMOSトランジスタTr5,Tr6と、定電流源K4と、出力端Tout5,Tout6とを備える。
抵抗R6およびNMOSトランジスタTr5のドレイン・ソース間は、電源Vddと定電流源K4との間に電源Vdd側からその順で直列接続されている。抵抗R7およびNMOSトランジスタTr6のドレイン・ソース間は、電源Vddと定電流源K4との間に電源Vdd側からその順で直列接続されている。NMOSトランジスタTr5のゲートは電源Vddに接続され、NMOSトランジスタTr6のゲートは接地されている。可変抵抗R9は、各NMOSトランジスタTr5,Tr6のドレイン間に接続されている。抵抗R8およびスイッチSW1は、互いに直接接続された状態で可変抵抗R9に並列接続されている。各出力端Tout3,Tout4はそれぞれ、抵抗R6,R7の下流側端部に接続されている。
この回路構成により、参照振幅発生回路5cは、第1処理モードでは、制御回路7によりスイッチSW1がオフにされると共に可変抵抗R9の抵抗値が調整され、これにより出力端Tout1,Tout2から、参照振幅Vrefとして第1参照振幅を出力する。また第2処理モードでは、第2処理モードへの切換に伴って制御回路7により可変抵抗R9の抵抗値が固定される(尚、この固定時に出力された前記第1参照振幅が受信信号Srの振幅最大値Vppと見なされる。)と共にスイッチSW1がオンにされ(尚、このオンにより前記第1参照振幅が(2/π)倍される。)、これにより出力端Tout1,Tout2から、参照振幅Vrefとして第2参照振幅を出力する。
全波整流回路5bは、図4の様に、PMOSトランジスタTr7〜Tr10と、NMOSトランジスタTr11,Tr12と、入力端Tin5〜Tin8と、出力端Tout7,Tout8とを備える。
各PMOSトランジスタTr7,Tr8は、それらのソースが電源Vddに接続され、それらのドレインが相互接続されてPMOSトランジスタTr11のドレインに共通接続され、それらのゲートがそれぞれ入力端Tin5,Tin6に接続されて配設されている。各入力端Tin5,Tin6にはそれぞれ、参照振幅発生回路5cの出力端Tout6,Tout5が接続されている。
各PMOSトランジスタTr9,Tr10は、それらのソースが電源Vddに接続され、それらのドレインが相互接続されてPMOSトランジスタTr12のドレインに共通接続され、それらのゲートがそれぞれ入力端Tin7,Tin8に接続されて配設されている。各入力端Tin7,Tin8にはそれぞれ、バッファ回路5aの出力端Tout4,Tout3が接続されている。
NMOSトランジスタTr11は、そのドレインおよびそのゲートが相互接続されて出力端7に共通接続され、そのソースが接地されて配設されている。NMOSトランジスタTr12は、そのドレインが出力端8に接続され、そのゲートがNMOSトランジスタTr11のゲートに接続され、そのソースが接地されて配設されている。
この回路構成により、全波整流回路5bは、その入力端子Tin5,Tin6に入力された参照振幅発生回路5cの出力信号(参照振幅Vref)をその出力端Tout7から出力し、その入力端子Tin7,Tin8に入力されたバッファ回路5aの出力信号(受信信号Sr)を全波整流処理してその出力端Tout8から出力する。
制御回路7は、イコライザ部3および振幅測定部5の各々の処理モードを第1処理モードと第2モードとに切換制御し、初期状態ではイコライザ部3および振幅測定部5を第1処理モードで動作させて、振幅測定部5によりイコライザ部3の出力信号(即ち受信信号Sr)の振幅最大値Vppが測定されると、イコライザ部3および振幅測定部7を第2処理モードで動作させ、イコライザ部3の出力信号の信号振幅Vsigが参照振幅Vref(即ち前記第1参照振幅)よりも大きくなる様に、イコライザ部3を制御して受信信号Srを強調するものである。
この制御回路7は、例えば図2の様に、フリップフロップ7aと、セレクタ7bと、第1タイマ7cと、第2タイマ7dと、処理モード制御回路7eと、第1および第2のコードインクリメント7f,7gと、NOT回路7hと、スイッチSW2とを備えて構成される。
NOT回路7hは、電圧比較回路5dからの出力信号(即ち受信信号Sr)を反転させるものである。
スイッチSW2は、電圧比較回路5dの出力信号をNOT回路7hを介してプリップフロップ7aに出力させるか、または電圧比較回路5dの出力信号をNOT回路7hを介さないでプリップフロップ7aに出力させるかの切り換えを行うものである。このスイッチSW2は、その処理モードが処理モード制御回路7eにより第1処理モードと第2処理モードとに切換制御され、第1処理モードでは、電圧比較回路5dの出力信号をNOT回路7hを介さないで出力させ、第2処理モードでは、電圧比較回路5dの出力信号をNOT回路7hを介して出力させる。
フリップフロップ7aは、電圧比較回路5dまたはNOT回路7hからのHレベル信号のアップエッジが入力されるとHレベル信号を出力し、Lレベル信号のダウンエッジが入力されるとLレベル信号を出力する。
セレクタ7bは、その処理モードが処理モード制御回路7eにより第1処理モードと第2処理モードとに切換制御され、フリップフロップ7aの出力信号がHレベル信号に切り換わると、第1処理モードでは、第1コードインクリメント7fを介して振幅測定部5の参照振幅発生回路5cから出力される参照振幅Vref(即ち第1参照振幅)を所定量上昇させ、第2処理モードでは、第2コードインクリメント7gを介してイコライザ部3を制御して(即ち各イコライザEQの可変コンデンサC1,C2の容量を調整して)、受信信号Srを所定量強調させる。
第1タイマ7cは、参照振幅発生回路5cから出力される参照振幅Vrefがセレクタ7bにより所定量上昇されたときに、その参照振幅Vrefが安定するまでフリップフロップ7aの動作を停止させるものである。この第1タイマ7cは、フリップフロップ7aの出力信号がHレベル信号に切り換わった場合に、参照振幅Vrefの安定に必要な時間(第1の所定期間)の計時を開始すると共にその計時の間、フリップフロップ7aをリセットしてフリップフロップ7aの出力信号をLレベル信号に強制させてその動作を停止させる。
第2タイマ7dは、受信信号Srの信号振幅Vsigが一定期間(第2の所定期間)常に参照振幅Vrefよりも大きくなったかの判定に必要な前記一定時間を計時するものである。この第2タイマ7dは、第1タイマ7fが第1の所定期間を計時し終わると同時に第2の所定期間の計時を開始し、その計時の間にフリップフロップ7aの出力信号がHレベル信号に切り換わった場合は、第2の所定期間の計時を停止し、他方、その計時の間にフリップフロップ7aの出力信号がHレベル信号に切り換わらなかった場合(即ちLレベル信号が出力され続けた場合)は、タイムアウト信号を出力する。
処理モード制御回路7eは、第2タイマ7dからのタイムアウト信号の出力に応じて、参照振幅発生回路5c、スイッチSW2およびセレクタ7bの処理モードを第1処理モードと第2処理モードとに切換制御する。
より詳細には、処理モード制御回路7eは、初期状態では参照振幅発生回路5c、スイッチSW2およびセレクタ7bを第1処理モードに設定する。即ちスイッチSW2を電圧比較回路5dの出力信号がNOT回路7hを介さないでフリップフロップ7aに出力される様に切り換え、且つ参照振幅発生回路5cのスイッチSW1をオフにして参照振幅発生回路5cから参照振幅Vrefとして絶対値の十分に小さな第1参照振幅を出力させ、且つセレクタ7bに対し、フリップフロップ7aの出力信号がHレベル信号に切り換わる毎に、第1コードインクリメント7fを介して参照振幅発生回路5cの可変抵抗R9を調整して参照振幅発生回路5cから出力される前記第1参照振幅を所定量上昇させる。
また処理モード制御回路7eは、第2タイマ7dからタイムアウト信号が出力されると、参照振幅発生回路5c、スイッチSW2およびセレクタ7bを第2処理モードに切り換える。即ちスイッチSW2を電圧比較回路5dの出力信号がNOT回路7hを介してフリップフロップ7aに出力される様に切り換え、セレクタ7bに対し、参照振幅発生回路5cの可変抵抗R9の調整を停止させ(この時の参照振幅Vrefが受信信号Srの振幅最大値Vpp(=受信信号Srの振幅平均値VaveL)とされる。)、且つ参照振幅発生回路5cのスイッチSW1をオンにして参照振幅Vrefを(2/π)倍に切り換えさせて、参照振幅発生回路5cから参照振幅Vrefとして第2参照振幅(=(2/π)×VaveL)を出力させ、且つセレクタ7bに対し、フリップフロップ7aの出力信号がHレベル信号に切り換わる毎に、第2コードインクリメント7gを介してイコライザ部3を制御して(即ち各イコライザEQの可変コンデンサC1,C2を調整して)、受信信号Srを所定量強調させる。
次に図2に基づきこの損失信号修復回路1の動作を説明する。
初期状態ではイコライザ部3、参照振幅発生回路5c、スイッチSW2およびセレクタ7bは、第1処理モードに設定されている。この状態でイコライザ部3により受信信号Srが受信されると、受信信号Srの一定期間(第2の所定期間)での振幅最大値Vppが測定される。
尚ここでは、後述の様に、参照振幅Vrefを一定期間常に受信信号Srの信号振幅Vsigよりも大きくなるまで徐々に上昇させ、その様になった時の参照振幅Vrefを受信信号Srの一定期間での振幅最大値Vppと見なす方法で、振幅最大値Vppが測定される。
即ち受信信号Srは、イコライザ部3で調整されずにバッファ回路5aを経て全波整流回路5bに出力され、全波整流回路5bで全波整流処理されて電圧比較回路5dに出力される。またこの状態では、参照振幅発生回路5cから、参照振幅Vrefとして、初期状態では絶対値の十分に小さな第1参照振幅が出力されており、その参照振幅Vrefが全波整流回路5bを介して電圧比較回路5dに出力されている。そして電圧比較回路5dにより、その受信信号Srの信号振幅Vsigと参照振幅Vrefとが比較され、受信信号Srの信号振幅Vsigの方が大きい場合は、電圧比較回路5dからHレベル信号が出力され、受信信号Srの信号振幅Vsigの方が小さい場合は、電圧比較回路5dからLレベル信号が出力される。参照振幅Vrefが一定期間常に受信信号Srの信号振幅Vsigよりも大きくない状態では、電圧比較回路5dの出力信号は、Hレベル信号とLレベル信号とに変化している。
そしてフリップフロップ7aに電圧比較回路5dからのHレベル信号のアップエッジが入力されると、フリップフロップ7aからHレベル信号が出力される。このHレベル信号の出力により、セレクタ7bにより、第1コードクリメント7fを介して参照振幅発生回路5cの参照振幅Vrefが所定量上昇され、且つ第1タイマ7cにより、その上昇された参照振幅Vrefが安定するのに必要な時間(第1の所定期間)の計時が開始され、その計時の間フリップフロップ7aがリセットされてフリップフロップ7aの出力が強制的にLレベル信号にされてフリップフロップ7bの動作が停止される。
そして第1タイマ7cによる第1の所定期間の計時が終了すると、第1タイマ7cによるフリップフロップ7aのリセットが解除されてフリップフロップ7aが動作可能になり、且つ第2タイマ7dにより第2の所定期間の計時が開始される。
そして、受信信号Srの信号振幅Vsigが一定期間(第2の所定期間)常に参照振幅Vrefよりも大きくない状態では、第2タイマ7dによる第2の所定期間の計時の途中で、フリップフロップ7aに電圧比較回路5dからのHレベル信号のアップエッジが再び入力されて、フリップフロップ7aの出力信号がHレベル信号に再び切り換えられる。このHレベル信号の出力により、第2タイマ7dにより上記の第2の所定期間の計時が停止されると共に、上記と同じ動作(即ちセレクタ7bによる参照振幅Vrefの所定量の上昇、第1タイマ7cによる第1の所定期間のフリップフロップ7bの動作の停止、および第2タイマ7dによる第2の所定期間の計時の開始)が繰り返される。この様に、フリップフロップ7aの出力信号がHレベル信号に切り換わる毎に、参照振幅Vrefが所定量ずつ上昇される。
そして、第2タイマ7dによる上記の第2の所定期間の計時が終了するまで、セレクタ7bからLレベル信号が常に出力されると、参照振幅Vrefが一定期間(第2の所定期間)常に受信信号Srの信号振幅Vsigよりも大きくなったと見なされ、第2タイマ7dからタイムアップ信号が出力される。このタイムアップ信号の出力により、処理モード制御回路7eにより参照振幅発生回路5c、スイッチSW2およびセレクタ7fが第2処理モードに切り換えられる。
これにより、スイッチSW2がオンにされて電圧比較回路5dの出力信号がNOT回路7hで反転されて出力され、且つセレクタ7bによる参照振幅発生回路5cの参照振幅Vrefの上昇が停止され、その時の参照振幅refが受信信号Srの振幅最大値Vpp(=受信信号の振幅平均値VaveL)と見なされ、且つ参照振幅発生回路5cにおいてその最大振幅値Vppの(2/π)倍の値が第2参照振幅として設定され、参照振幅発生回路5cから、参照振幅Vrefとしてその第2参照振幅が出力され、且つセレクタ7bにより、フリップフロップ7aの出力信号がHレベル信号に切り換わる毎に、第2コードインクリメント7gを介してイコライザ部3が制御されて受信信号Srが所定量強調される様になる。
この状態でイコライザ部3により受信信号Srが受信されると、受信信号Srの信号振幅Vsigが一定期間(第2の所定期間)常に参照振幅Vref(=(2/π)×Vpp)より大きくなる様に、受信信号Srが強調される。
即ち受信信号Srは、イコライザ部3で最初は調整されずにバッファ回路5aを経て全波整流回路5bに出力され、全波整流回路5bで全波整流処理されて電圧比較回路5dに出力される。またこの状態では、参照振幅発生回路5cから、参照振幅Vrefとして、第2参照振幅(=(2/π)×Vpp)が出力されており、その参照振幅Vrefが全波整流回路5bを介して電圧比較回路5dに出力されている。そして電圧比較回路5dにより、その受信信号Srの信号振幅Vsigと参照振幅Vrefとが比較され、受信信号Srの信号振幅Vsigの方が大きい場合は、電圧比較回路5dからHレベル信号が出力され、受信信号Srの信号振幅Vsigの方が小さい場合は、電圧比較回路5dからLレベル信号が出力される。受信信号Srが減衰した状態では、受信信号Srの信号振幅Vsigは一定期間常に参照振幅Vrefよりも大きくないので、電圧比較回路5dの出力信号は、Hレベル信号およびLレベル信号とに変化している。
そして電圧比較回路5dの出力信号は、NOT回路7hで反転されてリップフロップ7aに出力される。そしてこれ以降の処理は、セレクタ7bが上記の動作(第2処理モードの動作)をする点を除いて、上記の、受信信号Srの一定期間での振幅最大値Vppの測定の場合と同じ処理が行われる。
これにより、フリップフロップ7aの出力信号がHレベル信号の切り換わる毎に、第2コードインクリメント7gを介してイコライザ部3が制御されて受信信号Srが所定量ずつ強調される。そして、第2タイマ7dによる第2の所定期間の計時が終了するまで、セレクタ7bからLレベル信号が常に出力されると、受信信号Srの信号振幅Vsigが一定期間(第2の所定期間)常に参照振幅Vref(=(2/π)×Vpp)よりも大きくなったと見なされ、当該損失信号修復回路1の処理を終了する。これにより、これ以降に受信される受信信号Srは、イコライザ部3で、その損失(即ち高周波成分SrHの減衰)が元の状態に修復される様に強調される。
以上の様に構成された損失信号修復回路1によれば、(i)受信信号Srの一定期間での振幅最大値Vppを測定し、(ii)その振幅最大値Vppに所定定数(例えば2/π)を掛けて第2参照振幅値を求め、受信信号Srの全波整流処理後の信号振幅Vsigが一定期間常に前記第2参照振幅値よりも大きくなる様に受信信号Srを強調するので、従来の様にハイパスフィルタおよび受信信号Srのジッタの測定を必要といないので、回路面積の増大を防止し、電力消費の増大を防止し、且つクロックのタイミング管理を容易にできる。
また前記所定定数は2/πであるので、サイン波近似できる受信信号Srに対して精度良く損失を修復できる。
また、第1処理モードでは、受信信号Srを調整せずに出力し、第2処理モードでは、受信信号Srの信号振幅Vsigを強調して出力するイコライザ部3と、第1処理モードでは、イコライザ部3の出力信号(即ち受信信号Sr)の一定期間での振幅最大値Vppを測定し、第2処理モードでは、その振幅最大値Vppに所定定数を掛けた値を第2参照振幅として設定し、イコライザ部3の出力信号がその第2参照振幅より大きくなったか否かを検出する振幅測定部5と、イコライザ部3および振幅測定部5を第1処理モードで動作せさて、振幅測定部5により振幅最大値Vppが測定された場合に、イコライザ部3および振幅測定部5を第2処理モードで動作させながら、イコライザ部3の出力信号が第2参照振幅より大きくなる様にイコライザ部3を制御して受信信号Srの信号振幅Vsigを強調させる制御回路7とを備えて構成される。即ちイコライザ部3、振幅測定部5および制御回路7はそれぞれ、上記(i)の処理に対応する第1処理モードと上記(ii)の処理に対応する第2処理モードとを有し、それら第1処理モードおよび第2処理モードが制御回路7により切換制御される様になっている。これにより、イコライザ部3、振幅測定部5および制御回路7をそれぞれ、上記(i)(ii)の各処理において兼用でき、回路面積の増大を防止できる。
また振幅測定部5は、イコライザ部3の出力信号(即ち受信信号Sr)を全波整流波に変換する全波整流回路5bと、第1処理モードでは、参照振幅Vrefとして制御回路7により徐々に上昇される第1参照振幅を出力し、第2処理モードでは、第2処理モードへの切換時に出力された第1参照振幅をイコライザ部3の出力信号の一定期間での振幅最大値Vppとし、その最大振幅値Vppに所定定数を掛けた値を第2参照振幅として設定し、参照振幅Vrefとしてその第2参照振幅を出力する参照振幅発生回路5cと、イコライザ部3の出力信号の全波整流処理後の信号振幅Vsigが参照振幅Vrefより大きい場合はHレベル信号を制御回路7に出力し、イコライザ部3の出力信号の全波整流処理後の信号振幅Vsigが参照振幅Vrefより小さい場合はLレベル信号を制御回路7に出力する電圧比較回路5dとを備えて構成されるので、振幅測定部5を、簡単な構成で実現できる。
また制御回路7は、電圧比較回路5dの出力信号を反転させるNOT回路7hと、電圧比較回路5dの出力信号をNOT回路7hを介して出力させるか、または電圧比較回路5dの出力信号をNOT回路7hを介さないで出力させるかの切り換えを行い、第1処理モードでは、電圧比較回路5dの出力信号をNOT回路7hを介さないで出力させ、第2処理モードでは、電圧比較回路5dの出力信号をNOT回路7hを介して出力させるスイッチSW2と、電圧比較回路5dまたはNOT回路7hからのHレベル信号のアップエッジが入力されるとHレベル信号を出力し、Lレベル信号のダウンエッジが入力されるとLレベル信号を出力するフリップフロップ7aと、フリップフロップ7aの出力信号がHレベル信号に切り換わると、第1処理モードでは、参照振幅発生回路5cの参照振幅Vrefを所定幅上昇させ、第2処理モードでは、イコライザ部3を制御して受信信号Srの信号振幅Vsigを所定量強調させるセレクタ7bと、フリップフロップ7aの出力信号がHレベル信号に切り換わると、第1の所定期間の計時を開始すると共にその計時の間、フリップフロップ7aをリセットしてフリップフロップ7aの出力信号をLレベル信号に強制させる第1タイマ7cと、第1タイマ7cが第1の所定期間を計時し終わると同時に第2の所定期間の計時を開始し、その計時の間にフリップフロップ7aの出力信号がHレベル信号に切り換わった場合は、第2の所定期間の計時を停止し、他方、その計時の間にフリップフロップ7aの出力信号がHレベル信号に切り換わらなかった場合は、タイムアウト信号を出力する第2タイマ7dと、参照振幅発生回路5c、NOT回路7hおよびセレクタ7bを、初期状態では第1処理モードに設定し、第2タイマ7dからタイムアウト信号が出力されると第2処理モードに切り換える処理モード制御回路7eとを備えて構成されるので、制御回路7の処理回路を第1処理モードと第2処理モードとで共通化でき、回路面積の増大を防止できる。
また第1タイマ7cにより、フリップフロップ7aの出力信号がHレベル信号に切り換わると、第1の所定期間の計時を開始させると共にその計時の間、フリップフロップ7aをリセットさせてフリップフロップ7aの出力信号をLレベル信号に強制させるので、参照振幅VrefVrefがセレクタ7b7b7bにより所定量上昇されたときに、その参照振幅VrefVrefが安定するまでフリップフロップ7aの動作を停止できる。これにより制御回路7を安定的に動作させる事ができる。
尚この実施の形態には、損失信号修復方法も含まれるものとする。
実施の形態1に係る損失信号修復回路の修復原理を説明する図である。 実施の形態1に係る損失信号修復回路の構成概略図である。 図1のイコライザEQの回路構成図の一例図である。 図1のバッファ回路5a、全波整流回路5bおよび参照振幅発生回路5cの回路構成図の一例図である。
符号の説明
1 損失信号修復回路、3 イコライザ部、5 振幅測定部、5a バッファ回路、5b 全波整流回路、5c 参照振幅発生回路、5d 電圧比較回路、7 制御回路、7a フリップフロップ、7b セレクタ、7c 第1タイマ、7d 第2タイマ、7e 処理モード制御回路、7f 第1コードインクリメント、7g 第2コードインクリメント、7h NOT回路、EQ イコライザ、R1,R2,R3 抵抗、TR1,Tr2 NMOSトランジスタ、C1,C2 可変コンデンサ、K1,K2 定電流源、Tin 入力端、Tout 出力端、SW1,SW2 スイッチ。

Claims (6)

  1. 有線伝送路を通じて受信した受信信号の損失を修復する損失信号修復方法であって、
    (i)前記受信信号の一定期間での振幅最大値を測定する工程と、
    (ii)前記振幅最大値に所定定数を掛けて参照振幅を求め、前記受信信号の全波整流処理後の信号振幅が一定期間常に前記参照振幅よりも大きくなる様に前記受信信号を強調する工程と、
    を備えることを特徴とする損失信号修復方法。
  2. 前記工程(ii)の前記所定定数は、2/πであることを特徴とする請求項1に記載の損失信号修復方法。
  3. 有線伝送路を通じて受信した受信信号の損失を修復する損失信号修復回路であって、
    第1処理モードでは、前記受信信号に対してその信号振幅を調整せずに出力し、第2処理モードでは、前記受信信号に対してその信号振幅を強調して出力するイコライザ部と、
    第1処理モードでは、前記イコライザ部の出力信号の一定期間での振幅最大値を測定し、第2処理モードでは、前記振幅最大値に所定定数を掛けた値を参照振幅として設定し、前記イコライザ部の出力信号が前記参照振幅よりも大きくなったか否かを検出する振幅測定部と、
    前記イコライザ部および前記振幅測定部を第1処理モードで動作させて、前記振幅測定部により前記振幅最大値が測定された場合に、前記イコライザ部および前記振幅測定部を第2処理モードで動作させながら、前記イコライザ部の出力信号が前記参照振幅よりも大きくなる様に前記イコライザ部を制御して前記受信信号の信号振幅を強調させる制御回路と、
    を備えることを特徴とする損失信号修復回路。
  4. 前記所定定数は、2/πであることを特徴とする請求項3に記載の損失信号修復回路。
  5. 前記振幅測定部は、
    前記イコライザ部の出力信号を全波整流処理する全波整流回路と、
    第1処理モードでは、参照振幅として前記制御回路により徐々に上昇される第1参照振幅を出力し、第2処理モードでは、第2処理モードへの切換時に出力された前記第1参照振幅を前記イコライザ部の出力信号の一定期間での振幅最大値とし、その最大振幅値に所定定数を掛けた値を第2参照振幅として設定し、参照振幅として前記第2参照振幅を出力する参照振幅発生回路と、
    前記イコライザ部の出力信号の全波整流処理後の信号振幅が前記参照振幅よりも大きい場合はHレベル信号を前記制御回路に出力し、前記イコライザ部の出力信号の全波整流処理後の信号振幅が前記参照振幅よりも小さい場合はLレベル信号を前記制御回路に出力する電圧比較回路と、
    を備えることを特徴とする請求項3に記載の損失信号修復回路。
  6. 前記制御回路は、
    前記電圧比較回路の出力信号を反転させるNOT回路と、
    前記電圧比較回路の出力信号を前記NOT回路を介して出力させるか、または前記電圧比較回路の出力信号を前記NOT回路を介さないで出力させるかの切り換えを行い、第1処理モードでは、前記電圧比較回路の出力信号を前記NOT回路を介さないで出力させ、第2処理モードでは、前記電圧比較回路の出力信号を前記NOT回路を介して出力させるスイッチと、
    前記電圧比較回路または前記NOT回路からのHレベル信号のアップエッジが入力されるとHレベル信号を出力し、Lレベル信号のダウンエッジが入力されるとLレベル信号を出力するフリップフロップと、
    前記フリップフロップの出力信号がHレベル信号に切り換わると、第1処理モードでは、前記参照振幅発生回路の前記参照振幅を所定量上昇させ、第2処理モードでは、前記イコライザ部を制御して前記受信信号の信号振幅を所定量強調させるセレクタと、
    前記フリップフロップの出力信号がHレベル信号に切り換わると、第1の所定期間の計時を開始すると共にその計時の間、前記フリップフロップをリセットして前記フリップフロップの出力信号をLレベル信号に強制させる第1タイマと、
    前記第1タイマが前記第1の所定期間を計時し終わると同時に第2の所定期間の計時を開始し、その計時の間に前記フリップフロップの出力信号がHレベル信号に切り換わった場合は、前記第2の所定期間の計時を停止し、他方、その計時の間に前記フリップフロップの出力信号がHレベル信号に切り換わらなかった場合は、前記タイムアウト信号を出力する第2タイマと、
    前記参照振幅発生回路、前記NOT回路および前記セレクタを、初期状態では第1処理モードに設定し、前記第2タイマから前記タイムアウト信号が出力されると第2処理モードに切り換える処理モード制御回路と、
    を備えることを特徴とする請求項5に記載の損失信号修復回路。
JP2008005405A 2008-01-15 2008-01-15 損失信号修復方法および損失信号修復回路 Expired - Fee Related JP5001866B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008005405A JP5001866B2 (ja) 2008-01-15 2008-01-15 損失信号修復方法および損失信号修復回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008005405A JP5001866B2 (ja) 2008-01-15 2008-01-15 損失信号修復方法および損失信号修復回路

Publications (2)

Publication Number Publication Date
JP2009171090A true JP2009171090A (ja) 2009-07-30
JP5001866B2 JP5001866B2 (ja) 2012-08-15

Family

ID=40971815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008005405A Expired - Fee Related JP5001866B2 (ja) 2008-01-15 2008-01-15 損失信号修復方法および損失信号修復回路

Country Status (1)

Country Link
JP (1) JP5001866B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109891523A (zh) * 2016-11-16 2019-06-14 东京Cosmos电机株式会社 可变电阻器用开关装置
CN109906492A (zh) * 2016-11-16 2019-06-18 东京Cosmos电机株式会社 可变电阻器用开关装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03136416A (ja) * 1989-10-23 1991-06-11 Fujitsu Ltd 時定数切替型自動等化回路
JPH08195633A (ja) * 1995-01-19 1996-07-30 Toshiba Corp 等化器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03136416A (ja) * 1989-10-23 1991-06-11 Fujitsu Ltd 時定数切替型自動等化回路
JPH08195633A (ja) * 1995-01-19 1996-07-30 Toshiba Corp 等化器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109891523A (zh) * 2016-11-16 2019-06-14 东京Cosmos电机株式会社 可变电阻器用开关装置
CN109906492A (zh) * 2016-11-16 2019-06-18 东京Cosmos电机株式会社 可变电阻器用开关装置
CN109906492B (zh) * 2016-11-16 2021-03-16 东京Cosmos电机株式会社 可变电阻器用开关装置

Also Published As

Publication number Publication date
JP5001866B2 (ja) 2012-08-15

Similar Documents

Publication Publication Date Title
US6665351B2 (en) Circuit and method for providing a digital data signal with pre-distortion
JP3741899B2 (ja) データのデューティサイクルを補正するデューティサイクル補正回路及びその方法、デューティサイクル補正回路を有するメモリ集積回路
US8198930B2 (en) Reducing power-supply-induced jitter in a clock-distribution circuit
US20100142606A1 (en) Transmission line loss compensation circuit and transmission line loss compensation method
US7944262B2 (en) Duty correction circuit
JP4893241B2 (ja) リセット装置
US20060216042A1 (en) Automatic gain control circuit for infrared receiver
JP2006345405A (ja) デューティ比可変回路およびこれを用いたad変換回路
KR102240296B1 (ko) 수신기 및 이를 포함하는 디스플레이
US9413236B2 (en) Voltage converter
WO2000036512B1 (fr) Procede de reglage de phase de synchronisation, circuit integre et procede d'elaboration associes
JP5001866B2 (ja) 損失信号修復方法および損失信号修復回路
US20080191772A1 (en) Clock Correction Circuit and Method
KR102081565B1 (ko) 고정 기준 전압을 사용하는 신호 송수신 방법 및 그 장치
US7696800B2 (en) Method and apparatus for detecting and adjusting characteristics of a signal
TWI527374B (zh) 位準轉換電路及其電壓位準轉換方法
JP2015231112A (ja) 比較回路のヒステリシス特性検出方法及び半導体装置
US7859300B2 (en) Input and output circuit apparatus
JP2008301083A (ja) 差動信号生成回路
JP2005345199A (ja) 差動ピーク検出回路
US20120163631A1 (en) Automatic audio signal level adjustment circuit
KR20140129653A (ko) Sspa 전력증폭기 스위칭 딜레이 조정회로
KR101315852B1 (ko) 데이터 통신용 송신기
US7646191B2 (en) Method for detecting leading edge blanking parameter of power management chip
JP5249330B2 (ja) 信号出力回路、タイミング発生回路、試験装置、および受信回路

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100524

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120518

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees