JP2009169168A

JP2009169168A - 表示装置

Info

Publication number: JP2009169168A
Application number: JP2008008158A
Authority: JP
Inventors: Takeshi Toyoshima; 剛豊島; Ikuhiro Yamaguchi; 郁博山口
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2008-01-17
Filing date: 2008-01-17
Publication date: 2009-07-30
Anticipated expiration: 2028-01-17
Also published as: JP5119941B2

Abstract

【課題】共通電極とＡＤＳ回路及びその配線との間に寄生容量を発生させることがなく、これによってＡＤＳ回路の動作の安定化及び、表示装置の低消費電力化を図ることができる表示装置を提供すること。
【解決手段】表示装置において、ＡＤＳ回路として構成された走査ドライバ１０２及びその配線１０３と共通電極２０１とが対向しないように、共通電極２０１の面積を表示画素部１０１の面積と同じくする。これにより、寄生容量が発生せずに、走査ドライバ１０２の動作の安定化及び低消費電力化を図ることが可能である。
【選択図】図２

Description

本発明は、液晶表示装置等の表示装置に関する。

アクティブマトリクス方式の表示装置は、走査線と信号線の交点近傍に画素電極が配置された複数の表示画素を有している。各表示画素は、走査線及び信号線に接続された薄膜トランジスタ（ＴＦＴ）と、該薄膜トランジスタに接続された画素電極とを有して構成されている。また、各画素電極に対向するようにして共通電極が配置され、画素電極と共通電極との間に液晶を挟持して電圧を印加することによって表示を行う。

ここで、各画素電極に電圧を供給するための駆動回路には、走査側駆動回路と信号側駆動回路とがある。走査側駆動回路は、走査線に走査信号を出力して対応する表示画素を選択状態とするための回路である。信号側駆動回路は、選択状態となった表示画素の画素電極に表示データに応じた電圧を供給する回路である。近年では、これらの駆動回路を表示画素部と同一基板上に設ける試みが各種なされている。

例えば、特許文献１においては、駆動周波数の比較的低い走査側駆動回路の一部を各表示画素のＴＦＴと同様のアモルファスシリコン（ａ−Ｓｉ）ＴＦＴを用いて表示画素部と同一基板上に同時に形成するとともに、駆動周波数の比較的高い信号側駆動回路を別途シリコン基板上に形成しこれをＣＯＧ（Chip On Glass）実装している。このような構成により、表示装置の製造にかかる工程数や部品点数を削減してコストの低減を図るようにしている。なお、上述のようにして構成された走査側駆動回路はＡＤＳ（Amorphous driver system）回路と呼ばれることもある。
特開２００６−２７６１３８号公報

ここで、特許文献１に示されるような従来の表示装置において、共通電極は、表示画素部のみに対向するような面積で製作されている訳ではなく、十分な余裕を持つような面積をもって製作されている。このような構成においては、共通電極がＡＤＳ回路やその配線と対向して配置される場合がある。共通電極がＡＤＳ回路やその配線と対向してしまうと、共通電極とＡＤＳ回路及びその配線との間に寄生容量が発生してしまい、共通電極の駆動によってＡＤＳ回路の動作も影響を受けてしまうおそれがある。このような影響は、特に電源の投入時に起こりやすいため、電源投入時には、ＡＤＳ回路の動作が不安定となりやすくなる。

また、ＡＤＳ回路の駆動時にＡＤＳ回路に供給される電力が、寄生容量における充放電にも使用されてしまい、表示装置としての低消費電力化の妨げになってしまうおそれがある。

本発明は、上記の事情に鑑みてなされたもので、ＡＤＳ回路の動作の安定化、及び表示装置の低消費電力化を図ることができる表示装置を提供することを目的とする。

上記の目的を達成するために、本発明の表示装置は、複数の走査線と複数の信号線の各交点近傍に画素電極が配列された表示画素部と、前記画素電極が形成される第一の基板上に形成され、前記各走査線を駆動する走査側駆動回路と、前記走査側駆動回路と外部中継配線とを電気的に接続する走査側配線と、第二の基板上に形成され、少なくとも前記画素電極と対向するように配置された共通電極と、を具備し、前記走査側配線は、前記表示画素部及び前記共通電極を少なくとも３方向から囲むように且つ前記共通電極の直下を避けるように前記第一の基板上を引き回されていることを特徴とする。

本発明によれば、ＡＤＳ回路の動作の安定化、及び表示装置の低消費電力化を図ることができる。

以下、図面を参照して本発明の実施形態を説明する。
［第１の実施形態］
まず、本発明の第１の実施形態について説明する。図１は、本発明の第１の実施形態に係る表示装置の一例としての液晶表示装置の上面透視図である。また、図２は、図１のＡ−Ａ線断面図である。

本実施形態に係る表示装置は、表示画素側ガラス基板１００と、共通電極側ガラス基板２００とを有している。図２に示すように、表示画素側ガラス基板１００と、共通電極側ガラス基板２００とは互いに対向するように配置されている。さらに、表示画素側ガラス基板１００と共通電極側ガラス基板２００との間には液晶３００が充填され、シール材４００によって接着されている。

表示画素側ガラス基板１００には、表示画素部１０１と、走査ドライバ（走査側駆動回路）１０２と、走査ドライバ用配線１０３と、データドライバ１０４（信号側駆動回路）と、データドライバ用配線１０５とが設けられている。

表示画素部１０１は、図３に示すように、複数の走査線１０１ａと複数の信号線１０１ｂとの各交点の近傍に表示画素が設けられて構成されている。各表示画素は、薄膜トランジスタ（ＴＦＴ）１０１ｃと、画素電極１０１ｄ等から構成されている。ＴＦＴ１０１ｃは、例えばアモルファスシリコン（ａ-Ｓｉ）ＴＦＴであり、走査線１０１ａと信号線１０１ｂとに接続されている。各ＴＦＴ１０１ｃは走査線１０１ａから走査信号が供給されることにより選択状態となる。これにより、表示データに応じて信号線１０１ｂから供給される電圧信号（階調電圧）が画素電極１０１ｄに印加されて表示が行われる。画素電極１０１ｄは、例えばＩＴＯ（インジウム錫酸化物）電極等の透明電極から構成されている。

走査ドライバ１０２は、各走査線１０１ａに走査信号を印加してＴＦＴ１０１ｃを１行ずつ選択状態とする。ここで、図１に示す例では、走査ドライバ１０２は、表示画素のＴＦＴ１０１ｃと同様のａ−ＳｉＴＦＴを含むＡＤＳ回路として構成されている。つまり、表示画素側ガラス基板１００にＴＦＴ１０１ｃを形成する際に、走査ドライバ１０２を構成するスイッチング素子も表示画素側ガラス基板１００上に同時に形成している。これにより、表示装置の製造工程数や部品点数を削減することが可能となる。

また、図１に示す例では、走査ドライバ１０２は、表示画素部１０１の両側に１つずつ設けられ、各走査線１０１ａは１行置きに右側または左側の走査ドライバ１０２に接続されている。このような走査ドライバ１０２は、右側と左側とで１行ずつ交互に走査信号を出力するように動作する。このようにして走査ドライバ１０２を表示画素部１０１の両側に配置することにより、１つの走査ドライバ１０２における駆動周波数をより低減させることができ、たとえ移動度の低いａ−ＳｉＴＦＴを走査ドライバ１０２に用いたとしても十分な駆動能力を確保することが可能になる。

走査ドライバ用配線１０３は、表示画素部１０１の周囲の３側（図１の例では、右側、上側、左側）を囲むように設けられており、表示画素部１０１の両側に設けられた走査ドライバ１０２の両方と、外部中継配線、例えばフレキシブルプリント基板（ＦＰＣ）５００との間を電気的に接続する。データドライバ１０４は、表示画素部１０１の周囲の、走査ドライバ用配線１０３が設けられている側とは異なる側（図では下側）にＣＯＧ実装されている。このデータドライバ１０４は、ＦＰＣ５００から入力される表示データに基づいて階調電圧を生成し、生成した階調電圧を対応する表示画素の画素電極１０１ｄに印加する。

つまり、走査ドライバ用配線１０３は、データドライバ１０４がＣＯＧ実装される領域を確保しつつ、かつ、ＣＯＧ実装されたデータドライバ１０４とＦＰＣ５００とが接続可能なように、表示画素部１０１の周囲の３側を引き回されている。

データドライバ用配線１０５は、データドライバ１０４と表示画素部１０１の各表示画素との間を電気的に接続する。

共通電極側ガラス基板２００には、共通電極２０１と、カラーフィルタ２０２と、ブラックマトリクス（ＢＭ）２０３とが設けられている。

共通電極２０１は、画素電極１０１ｄと対向するように配置されたＩＴＯ電極等の透明電極であり、ＦＰＣ５００を介して共通電圧が供給される。画素電極１０１ｄに階調電圧が印加されると、画素電極１０１ｄと共通電極２０１との間に介在している液晶３００に階調電圧と共通電圧との差に応じた電圧が印加される。この電圧によって、液晶３００の配向状態が変化する。これにより、表示画素側ガラス基板１００の底部に設けられている図示しないバックライトからの光が液晶３００を透過する際の光の透過状態が変化する。これによって表示画素において階調表示を行うことが可能である。

ここで、本実施形態においては、共通電極２０１が表示画素部１０１とのみ対向するように、共通電極２０１の面積（大きさ）が設定されている。これにより、走査ドライバ用配線１０３を、共通電極２０１の直下を避けるようにして表示画素側ガラス基板１００上に引き回すことが可能である。さらに、走査ドライバ１０２が共通電極２０１の直下となることも防止することが可能である。

カラーフィルタ２０２は、Ｒ（赤），Ｇ（緑），Ｂ（青）の３原色に対応したフィルタが順次配列されて構成されている。各表示画素は、カラーフィルタ２０２の配列に対応して１色の表示が可能である。Ｒ，Ｇ，Ｂの３色の表示画素を組み合わせて用いることによってカラー表示を行うことが可能である。

ブラックマトリクス２０３は、カラーフィルタ２０２間に配置される遮光膜である。本実施形態におけるブラックマトリクス２０３は、非導電性の材料、例えば樹脂等から構成されている。ブラックマトリクス２０３を非導電性の材料で構成しておくことにより、走査ドライバ１０２やその配線１０３との間に寄生容量が生じることがない。

以下、上述した表示装置の動作について説明する。
表示装置において表示を行う際には、ＦＰＣ５００を介して走査ドライバ１０２に制御信号が供給される。制御信号を受ける毎に、走査ドライバ１０２から表示画素部１０１に走査信号が出力される。これにより、表示画素のＴＦＴ１０１ｃが１行ずつ順次選択状態となる。

また、データドライバ１０４には、ＦＰＣ５００を介して表示データが供給される。データドライバ１０４から表示画素部１０１へは表示データに対応した階調電圧が供給される。データドライバ１０４から供給される階調電圧は、選択状態とされたＴＦＴ１０１ｃを介して画素電極１０１ｄに印加される。この画素電極１０１ｄに印加された階調電圧と共通電極２０１に印加されている共通電圧との差の電圧が画素電極１０１ｄと共通電極２０１との間に介在している液晶３００に印加される。これにより、液晶３００の配向状態が変化する。

表示画素側ガラス基板１００の下部に設けられた図示しないバックライトからの光は、液晶３００において、表示データの示す階調レベルに応じた所定の輝度の光となってカラーフィルタ２０２に到達する。その後、カラーフィルタ２０２を通過してＲ，Ｇ，Ｂの何れか色の光となり、外部に出力される。このようにして所望の階調及び所望の色での表示が行われる。

以下、本実施形態の効果について説明する。
図４は、従来の表示装置における共通電極の構成を示す断面図である。図４に示すように、従来の構成では、図４に示すように、共通電極２０１が表示画素部１０１に加えて、ＡＤＳ回路として構成された走査ドライバ１０２及び走査ドライバ用配線１０３とも対向するような十分な余裕を持った構成となっている。このような図４の構成では、共通電極２０１と、走査ドライバ１０２及び走査ドライバ用配線１０３との間に液晶３００やシール材４００を介して寄生容量が発生してしまう。寄生容量が発生してしまうと、走査ドライバ１０２の動作に悪影響を与えるおそれがある。

これに対して、本実施形態においては、上述したように、走査ドライバ１０２及び走査ドライバ用配線１０３が、共通電極２０１の直下となるのを避けるように、共通電極２０１の面積（大きさ）を設定している。これにより、走査ドライバ用配線１０３を、たとえ表示画素部１０１の周囲の３側を引き回す必要があったとしても、走査ドライバ用配線１０３を共通電極側ガラス基板２００で保護しつつ、さらに、共通電極２０１と、走査ドライバ１０２及び走査ドライバ用配線１０３との間に寄生容量が発生することがなく、走査ドライバ１０２の動作が安定する。また、走査ドライバ１０２に供給される電力が寄生容量において消費されることがないので、低消費電力化を図ることが可能である。

これらの効果は、図１に示すような、走査ドライバ用配線１０３が表示画素部１０１の周囲に沿って引き回されるような構造に対して特に大きくなる。これは、走査ドライバ用配線１０３が表示画素部１０１の周囲に沿って引き回されるような構成に対して図４の構成を用いてしまうと、共通電極２０１と走査ドライバ配線１０３との対向面積が大きくなり、これに伴って寄生容量も増大してしまうためである。

［第２の実施形態］
次に、本発明の第２の実施形態について説明する。図５は、本発明の第２の実施形態に係る表示装置の一例としての液晶表示装置の上面透視図である。また、図６は、図５のＡ−Ａ線断面図である。

図５及び図６に示すように、第２の実施形態においては、図４に示す構成において、共通電極２０１の表示画素部１０１に対応する部分の近傍に、且つ表示画素部１０１の周囲に沿うように間隙２０１ａを設けることにより、走査ドライバ１０２及び走査ドライバ用配線上のＩＴＯ電極を絶縁している。このような構成としても第１の実施形態と同様の効果が得られる。また、第２の実施形態の構成では、シール材４００の部分にもＩＴＯ基板が配置される。このため、シール材４００の部分のセルギャップを図４に示す従来の構造と同一とすることが可能である。

以上実施形態に基づいて本発明を説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。例えば、上述した各実施形態においては、表示装置として液晶表示装置を例としているが、有機ＥＬ表示装置に対して上述した各実施形態の構成を適用することも可能である。

また、上述した例では、走査ドライバ１０２が表示画素部１０１の両側に設けられる構成を示しているが、表示画素部１０１の一側のみに設けられる場合でも、上述した各実施形態の構成を適用することが可能である。

さらに、上記した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適当な組合せにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、上述したような課題を解決でき、上述したような効果が得られる場合には、この構成要件が削除された構成も発明として抽出され得る。

本発明の第１の実施形態に係る表示装置の一例としての液晶表示装置の上面透視図である。図１のＡ−Ａ線断面図である。表示画素部について示した図である。従来の表示装置における共通電極の構成を示す断面図である。本発明の第２の実施形態に係る表示装置の一例としての液晶表示装置の上面透視図である。図５のＡ−Ａ線断面図である。

符号の説明

１００…表示画素側ガラス基板、１０１…表示画素部、１０１ａ…走査線、１０１ｂ…信号線、１０１ｃ…薄膜トランジスタ（ＴＦＴ）、１０１ｄ…画素電極、１０２…走査ドライバ、１０３…走査ドライバ用配線、１０４…データドライバ、１０５…データドライバ用配線、２００…共通電極側ガラス基板、２０１…共通電極、２０１ａ…間隙、２０２…カラーフィルタ、３００…液晶、４００…シール材、５００…フレキシブルプリント基板（ＦＰＣ）

Claims

複数の走査線と複数の信号線の各交点近傍に画素電極が配列された表示画素部と、
前記画素電極が形成される第一の基板上に形成され、前記各走査線を駆動する走査側駆動回路と、
前記走査側駆動回路と外部中継配線とを電気的に接続する走査側配線と、
前記第一の基板と対向配置される第二の基板上に形成され、少なくとも前記画素電極と対向するように配置された共通電極と、
を具備し、
前記走査側配線は、前記表示画素部の周囲を少なくとも３側から囲むように且つ前記共通電極の直下を避けるように前記第一の基板上を引き回されていることを特徴とする表示装置。
前記走査側配線は、前記表示画素部及び前記共通電極を囲む方向では、前記第二の基板によって覆われていることを特徴とする請求項１に記載の表示装置。
前記走査側配線は、前記表示画素部を囲む側とは異なる側に配置される前記外部中継配線に接続されることを特徴とする請求項１または２に記載の表示装置。
前記異なる側に前記各信号線を駆動する信号側駆動回路が実装されていることを特徴とする請求項３に記載の表示装置。
前記走査側駆動回路は、前記共通電極の直下を避けるように配置されていることを特徴とする請求項１から４の何れかに記載の表示装置。