JP2009167094A - 貫通孔を備えたアモルファス水素化シリコンカーバイド膜の製造方法及びこれにより得られた膜 - Google Patents

貫通孔を備えたアモルファス水素化シリコンカーバイド膜の製造方法及びこれにより得られた膜 Download PDF

Info

Publication number
JP2009167094A
JP2009167094A JP2009007009A JP2009007009A JP2009167094A JP 2009167094 A JP2009167094 A JP 2009167094A JP 2009007009 A JP2009007009 A JP 2009007009A JP 2009007009 A JP2009007009 A JP 2009007009A JP 2009167094 A JP2009167094 A JP 2009167094A
Authority
JP
Japan
Prior art keywords
film
silicon carbide
hydrofluoric acid
nanowires
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009007009A
Other languages
English (en)
Inventor
Aziz Zenasni
アジズ・ゼナスニ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JP2009167094A publication Critical patent/JP2009167094A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3148—Silicon Carbide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

【課題】本発明の主題は特に、多孔質アモルファス水素化シリコンカーバイド膜を製造可能にする方法である。
【解決手段】本発明は、
ａ）基板上に、酸化ケイ素貫通ナノワイヤが分散されたアモルファス水素化シリコンカーバイドマトリックスから成る膜を形成する段階と、
ｂ）ステップａ）において形成された膜に存在する酸化ケイ素ナノワイヤを、化学物質によって選択的に分解する段階と、を含む貫通孔を備えたアモルファス水素化シリコンカーバイド膜の製造方法に関する。
応用例：マイクロエレクトロニクスおよびマイクロテクノロジーにおけるエアギャップの形成、特に集積回路のエアギャップ相互接続の製造のための化学物質を透過する膜からの化学物質の拡散による犠牲材料の分解を含む全ての製造方法。
【選択図】なし

Description

本発明は、貫通孔、すなわち膜の一つの主表面から前記膜の別の主表面へと伸びた孔、を備えたａ−ＳｉＣ：Ｈ膜としても知られているアモルファス水素化シリコンカーバイド膜の製造方法に関する。
本発明はさらに、貫通孔を備えたａ−ＳｉＣ：Ｈ膜に関する。
このような膜は多孔性を有するため、半導体業界で化学エッチングの実施において一般的に使用される物質（例えばフッ化水素酸など）に対して透過性を有すると同時に耐性も有する。また、前記膜は、低誘電率（ｌｏｗ−ｋ）を有する（すなわち比誘電率ｋが通常４．０以下である）という特性を有する。
従って前記膜は、マイクロエレクトロニクス及びマイクロテクノロジーにおけるエアギャップを形成するための化学エッチング液を透過する膜を通したエッチング液の拡散による犠牲材料の分解を含む全ての製造過程において使用され得る。
本製造方法は、例えば、集積回路のエアギャップ相互接続、バルク超音波（Ｂｕｌｋ Ａｃｏｕｓｔｉｃ Ｗａｖｅ：ＢＡＷ）型の共振空洞を有するマイクロエレクトロメカニカルシステム（ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ ｓｙｓｔｅｍｓ：ＭＥＭＳ）、マイクロ電池の製造などにおいて利用される。
マイクロエレクトロニクスまたはマイクロテクノロジーにおける装置の最先端の製造方法には、エアギャップの形成が必要である。
現在エアギャップを形成する手法の一つに、例えばフッ化水素酸などの化学エッチング液による、一般的に酸化ケイ素などの犠牲材料の分解があり、前記化学エッチング液は犠牲材料に到達するために膜を透過しなければならない。
前記膜は、化学エッチング液を透過させることができる能力に加えて、以下の非常に厳密な仕様を満たさなければならない。
膜自体が化学エッチング液に対して耐性を有さなければならない。
集積構造を形成するために利用するさまざまな方法および処理（金属化処理、化学機械研磨処理、熱アニーリング処理等）に適合しなければならず、特に４００℃に達し得る温度において安定でなければならない。
構造のフレームワークの一部を形成するため、十分な機械的特性を有さなければならない。
集積回路の相互接続構造の場合、最大でも４．０の低誘電率を有さなければならない。
アモルファス水素化シリコンカーバイドは、このような膜の製作に使用できる可能性の高い材料であるが、孔が形成できるという条件が必須である。
これは、例えばフッ化水素酸溶液などの水溶液は、非多孔質水素化シリコンカーバイド膜に浸透できないためであり、これは浸透域が存在しないためだけでなく膜表面が疎水性のためである。
従って、多孔質アモルファス水素化シリコンカーバイド膜を得ること自体が課題である。
多孔質膜を得るために高頻度で使用される手法の一つに、一方に重合可能な材料から形成されたマトリックス、もう一方に前記マトリックス中に分散された孔形成剤を含む複合膜を形成させ、マトリックス材料が重合した後、例えば熱分解によってマトリックスから前記孔形成剤を抽出する方法がある。
しかし、この手法は、孔形成剤が有する炭化水素特性のため、多孔質アモルファス水素化シリコンカーバイド膜の製造には使用することができない。
本発明の主題は特に、多孔質アモルファス水素化シリコンカーバイド膜を製造可能にする方法である。
前記方法は、
ａ）基板上に、酸化ケイ素貫通ナノワイヤ（すなわちマトリックスの一つの主表面から前記マトリックスの別の主表面へと伸びたナノワイヤ）が分散されたアモルファス水素化シリコンカーバイドマトリックスから成る膜を形成する段階と、
ｂ）ステップａ）において形成された膜中の酸化ケイ素ナノワイヤを化学物質によって選択的に分解する段階であり、本段階ｂ）は前記ナノワイヤを貫通チャネルまたは貫通孔の拡散へと変換する効果を有する段階と、
を含む。
本発明によると、酸化ケイ素ナノワイヤは、数ナノメートルから数十ナノメートルの範囲の直径を有することが好ましく、２ｎｍから１０ｎｍであればさらに好ましい。
さらに、ステップａ）は、酸化ケイ素ナノワイヤを基板上に形成し、その後前記ナノワイヤの周りにアモルファス水素化シリコンカーバイドを形成する段階を含むことが好ましい。
酸化ケイ素ナノワイヤは、当業者によく知られた多数の技術、特にＣＶＤ法（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：化学気相成長法）、ＣＣＶＤ法（ｃａｔａｌｙｔｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：触媒化学気相成長法）、炭素還元法、レーザー蒸発法またはゾルゲル法によって基板上に形成してよい。
しかし、本発明においては、ゾルゲル法でナノワイヤを形成することが好ましい。
アモルファス水素化シリコンカーバイドマトリックスは、トリメチルシラン／ヘリウムまたはシラン／メタン型の対の前駆体からＰＥＣＶＤ法（ｐｌａｓｍａ−ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：プラズマ化学気相成長法）で形成されることが好ましい。特に、前記技術は低圧での堆積が可能であり、ナノワイヤを、その全長にわたってアモルファス水素化シリコンカーバイドで被覆し得るため、ナノワイヤの端部がマトリックス中に含まれず化学物質と接触できるようにするために、ａ−ＳｉＣ：Ｈの堆積時間の調節には注意を払わなければならないことが理解されている。
次に、上記したように、酸化ケイ素ナノワイヤは、膜に透過性を与えるために化学物質によって選択的に分解される。従ってこの化学物質は、アモルファス水素化シリコンカーバイドマトリックスを損傷することなく酸化シリコンを分解する特性を有するものでなければならない。
この特性を有する化合物にフッ化水素酸があり、半導体業界では広く使用されているためその使用は十分に制御されている。
従って、ステップｂ）において使用される化学物質は、フッ化水素酸を含む流体であることが好ましい。
本発明によると、前記流体は例えば１または数％（ｖ／ｖ）のＨＦを含んだフッ化水素酸水溶液または有機フッ化水素酸溶液であることが好ましく、その場合ステップｂ）は単に膜をこの溶液に浸漬するのみで実施することが可能である。
しかし、前記流体は、純気体であるか窒素などのキャリアガスとの混合気体であるかにかかわらず気体フッ化水素酸、または例えば比率１／１００（ｖ／ｖ）のフッ化水素酸と超臨界二酸化炭素との混合物であってもよい。
変形として、化学物質はフッ化アンモニウムを含む流体であってもよく、フッ化水素酸との混合物として含むと好都合である。
本発明の主題はさらに、貫通孔を備えた水素化アモルファスシリコンカーバイド膜である。
前記膜の厚さは５０ｎｍから１０μｍの範囲であることが好ましく、１００ｎｍから１μｍまでであればさらに好ましく、孔の直径は数ｎｍから数十ｎｍであることが好ましく、２ｎｍから１０ｎｍであればさらに好ましい。
本発明の主題はさらに、酸化ケイ素貫通ナノワイヤが分散されたアモルファス水素化シリコンカーバイドマトリックスから成る、貫通孔を備えた水素化アモルファスシリコンカーバイド膜の製造に有用な膜である。
前記膜の厚さは５０ｎｍから１０μｍの範囲であることが好ましく、１００ｎｍから１μｍまでであればさらに好ましく、酸化ケイ素ナノワイヤの直径は数ｎｍから数十ｎｍであることが好ましく、２ｎｍから１０ｎｍであればさらに好ましい。
本発明の主題はさらに、集積回路のエアギャップ相互接続構造の製造における前記膜の使用である。
発明のその他の特徴および利点は、本発明による方法の実施例に関する以下の説明を読むことでより明確になるであろう。
もちろんこれらの例は、単に本発明の主題を説明する目的で示したものであり、本主題の制限要因となるものではない。
厚さ２００ｎｍのＳｉＯ２薄膜を、トリエチルオルトシラン及び酸素の混合物を使用してシリコンウェーハ上にＰＥＣＶＤ法で蒸着させる。
蒸着は、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ社のＣｅｎｔｕｒａ５２００ＤｘＺ型の容量結合リアクターにおいて、以下の実施パラメータを使用して実施する。
励起周波数：１３．５６ＭＨｚ
作動圧力：８．２ｔｏｒｒ（１ｋＰａ）
電力：９１０Ｗ
蒸着温度：４００℃
トリエチルオルトシラン流量：１０００ｍｇ／ｍｉｎ
酸素流量：１０００ｃｍ３／ｍｉｎ
蒸着時間：２５秒
次に、ＳｉＯ２ナノワイヤをＳｉＯ２薄層上に形成する。
第１の溶液は、ＴＥＯＳ（テトラエチルオルトシリケート）５２ｍｌをエタノール１１５ｍＬに徐々に加えることで調製し、第２の溶液は、エタノール１１５ｍＬを水１８ｍＬ及び塩酸０．２７ｍＬと混合することで調製する。その後、第２の溶液を第１の溶液に加える。得られる混合液を、シリコンウェーハとそれを覆うＳｉＯ２層とで形成されたマルチレイヤー上にスピンコートし、これを加熱チャンバ（２００℃）に１２時間配置する。
次に、ＰＥＣＶＤ法でトリメチルシラン及びヘリウムを使用し、例えばＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ社のＣｅｎｔｕｒａ（登録商標）５２００ＤｘＺ型の容量結合リアクターにおいて、以下の実施パラメータを使用して、上記のように得られるＳｉＯ２ナノワイヤの周りにａ−ＳｉＣ：Ｈマトリックスを形成させる。
励起周波数：１３．５６ＭＨｚ
作動圧力：４ｔｏｒｒ（５３３Ｐａ）
電力：２５０Ｗ
蒸着温度：３５０−４００℃
トリメチルシラン流量：３５０ｃｍ３／ｍｉｎ
ヘリウム流量：４９００ｃｍ３／ｍｉｎ
蒸着時間：８分
上記で形成されたマトリックスの表面に、コロイダルシリカ粒子の塩基性（ｐＨ８）水性懸濁液によって、回転速度８０ｒｐｍ、圧力２ｐｓｉ（１３．７８９ ｋＰａ）のプレートを使用して１０秒間機械研磨を行う。
その後、マルチレイヤーを１％（ｖ／ｖ）フッ化水素酸水溶液に１０分間浸漬する。
上記のようにして４．０未満の比誘電率を有する貫通孔を備えたａ−ＳｉＣ：Ｈ膜が得られる。
厚さ２００ｎｍのＳｉＯ２薄膜を、トリエチルオルトシラン及び酸素の混合物を使用してシリコンウェーハ上にＰＥＣＶＤ法で蒸着する。
蒸着は、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ社のＣｅｎｔｕｒａ（登録商標）５２００ＤｘＺ型の容量結合リアクターにおいて、以下の実施パラメータを使用して実施する。
励起周波数：１３．５６ＭＨｚ
作動圧力：８ｔｏｒｒ（１ｋＰａ）
電力：９１０Ｗ
蒸着温度：４００℃
トリエチルオルトシラン流量：１０００ｍｇ／ｍｉｎ
酸素流量：１０００ｃｍ３／ｍｉｎ
蒸着時間：２５秒
次に、上記のようにして得られるマルチレイヤーを反応炉に配置する。ＳｉＯ２層上に均一にケイ素粉末を堆積した後、内部圧６×１０−２ｔｏｒｒ（８Ｐａ）に設定された炉のアルミナ管に配置する。反応炉は昇温速度１０℃／ｍｉｎで８００℃まで加熱してこの温度で３０分間保持した後、昇温速度１０℃／ｍｉｎで１３００℃まで加熱してこの温度で５時間保持した。温度が１３００℃に到達した後、超高純度アルゴン、すなわち純度９９．９９％、Ｈ２含有量最大１ｐｐｍ、Ｈ２Ｏ含有量最大２０ｐｐｍ、Ｏ２含有量最大２０ｐｐｍ、炭化水素化合物含有量最大６ｐｐｍ、のアルゴン気流を、流量５０ｃｍ３／ｍｉｎ、圧力３００ｔｏｒｒ（４０ｋＰａ）で反応炉へと導入する。
その後、ＰＥＣＶＤ法によって、テトラメチルシラン及びヘリウムを使用し、例えばＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ社のＣｅｎｔｕｒａ（登録商標）５２００ＤｘＺ型の容量結合リアクターにおいて、以下の実施パラメータを使用して、上記のようにして得られるＳｉＯ２ナノワイヤのまわりにａ−ＳｉＣ：Ｈマトリックスを形成させる。
励起周波数：１３．５６ＭＨｚ
作動圧力：４ｔｏｒｒ（５３３Ｐａ）
電力：２５０Ｗ
蒸着温度：３５０−４００℃
テトラメチルシラン流量：３５０ｃｍ３／ｍｉｎ
ヘリウム流量：４９００ｃｍ３／ｍｉｎ
蒸着時間：８分
上記のようにして得られるマトリックスの表面に、実施例１に記載した条件と厳密に同じ条件の下で、化学機械研磨処理を行う。
その後、マルチレイヤーを１％（ｖ／ｖ）フッ化水素酸水溶液に１０分間浸漬する。
上記のようにして４．０未満の比誘電率を有する貫通孔を備えたａ−ＳｉＣ：Ｈ膜が得られる。

Claims (10)

  1. ａ）酸化ケイ素貫通ナノワイヤが分散されたアモルファス水素化シリコンカーバイドマトリックスから成る膜を基板上に形成する段階と、
    ｂ）ステップａ）で形成された膜中の酸化ケイ素ナノワイヤを化学物質によって選択的分解する段階と、
    を含む、貫通孔を備えた水素化アモルファスシリコンカーバイド膜の製造方法。
  2. ステップａ）が、基板上に酸化ケイ素ナノワイヤを形成する段階と、続いて上記のように形成されたナノワイヤの周りにアモルファス水素化シリコンカーバイドマトリックスを形成する段階と、を含むことを特徴とする請求項１に記載の方法。
  3. 酸化ケイ素ナノワイヤを、ゾルゲル法または化学気相成長法によって形成することを特徴とする請求項２に記載の方法。
  4. アモルファス水素化シリコンカーバイドマトリックスを、プラズマ化学気相成長法によって形成することを特徴とする請求項２または３のいずれかに記載の方法。
  5. ステップｂ）において使用される化学物質がフッ化水素酸を含有する流体であることを特徴とする請求項１から４のいずれか一項に記載の方法。
  6. フッ化水素酸を含有する流体が、フッ化水素酸水溶液または有機フッ化水素酸溶液であることを特徴とする請求項５に記載の方法。
  7. フッ化水素酸を含有する流体が、気体フッ化水素酸、気体フッ化水素酸とキャリアガスとの混合物、またはフッ化水素酸と超臨界二酸化炭素との混合物であることを特徴とする請求項５に記載の方法。
  8. 貫通孔を備えた水素化アモルファスシリコンカーバイド膜。
  9. 酸化ケイ素貫通ナノワイヤが分散されたアモルファス水素化シリコンカーバイドマトリックスから成る請求項８に記載の膜の製造に有用な膜。
  10. 集積回路のエアギャップ相互接続構造の製造における請求項８または９のいずれかに記載の膜の使用。
JP2009007009A 2008-01-16 2009-01-15 貫通孔を備えたアモルファス水素化シリコンカーバイド膜の製造方法及びこれにより得られた膜 Pending JP2009167094A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0850247A FR2926396B1 (fr) 2008-01-16 2008-01-16 Procede de fabrication de films de carbure de silicium hydrogene amorphe munis de pores traversants et films ainsi obtenus

Publications (1)

Publication Number Publication Date
JP2009167094A true JP2009167094A (ja) 2009-07-30

Family

ID=39709511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009007009A Pending JP2009167094A (ja) 2008-01-16 2009-01-15 貫通孔を備えたアモルファス水素化シリコンカーバイド膜の製造方法及びこれにより得られた膜

Country Status (4)

Country Link
US (1) US7850863B2 (ja)
EP (1) EP2081217B1 (ja)
JP (1) JP2009167094A (ja)
FR (1) FR2926396B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107093700B (zh) * 2012-10-12 2020-07-07 宾夕法尼亚州研究基金会 微米尺寸的互连Si-C复合材料的合成
WO2015072927A1 (en) 2013-11-15 2015-05-21 National University Of Singapore Ordered growth of large crystal graphene by laser-based localized heating for high throughput production
US10683586B2 (en) 2014-02-04 2020-06-16 National University Of Singapore Method of pulsed laser-based large area graphene synthesis on metallic and crystalline substrates
CN104310402B (zh) * 2014-09-28 2016-05-11 渭南师范学院 农业废弃生物质制备碳化硅纳米颗粒的方法
CN104927761B (zh) * 2015-05-14 2017-04-12 哈尔滨工业大学 一种SiC@C核壳结构纳米线的制备方法
MY191207A (en) 2015-07-29 2022-06-08 Nat Univ Singapore A method of protecting a magnetic layer of a magnetic recording medium
US9716158B1 (en) 2016-03-21 2017-07-25 International Business Machines Corporation Air gap spacer between contact and gate region
CN108411691B (zh) * 2018-01-23 2020-12-29 湖北大学 一种耐磨防火抗菌超疏水纸的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58141525A (ja) * 1982-02-18 1983-08-22 Toshiba Ceramics Co Ltd 半導体用炭化珪素構成部材の製造方法
JPH0517227A (ja) * 1991-07-02 1993-01-26 Agency Of Ind Science & Technol 炭化珪素／金属珪素複合体及びその製造方法
WO2006061318A1 (en) * 2004-12-09 2006-06-15 International Business Machines Corporation Integrated circuit dielectric having oriented cylindrical voids

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6103590A (en) * 1997-12-12 2000-08-15 Texas Instruments Incorporated SiC patterning of porous silicon
US6139626A (en) * 1998-09-04 2000-10-31 Nec Research Institute, Inc. Three-dimensionally patterned materials and methods for manufacturing same using nanocrystals
DE10161312A1 (de) * 2001-12-13 2003-07-10 Infineon Technologies Ag Verfahren zum Herstellen einer Schicht-Anordnung und Schicht-Anordnung
US20040071951A1 (en) * 2002-09-30 2004-04-15 Sungho Jin Ultra-high-density information storage media and methods for making the same
US7404990B2 (en) * 2002-11-14 2008-07-29 Air Products And Chemicals, Inc. Non-thermal process for forming porous low dielectric constant films
US7208325B2 (en) * 2005-01-18 2007-04-24 Applied Materials, Inc. Refreshing wafers having low-k dielectric materials
US20060270201A1 (en) * 2005-05-13 2006-11-30 Chua Soo J Nano-air-bridged lateral overgrowth of GaN semiconductor layer
US8399349B2 (en) * 2006-04-18 2013-03-19 Air Products And Chemicals, Inc. Materials and methods of forming controlled void

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58141525A (ja) * 1982-02-18 1983-08-22 Toshiba Ceramics Co Ltd 半導体用炭化珪素構成部材の製造方法
JPH0517227A (ja) * 1991-07-02 1993-01-26 Agency Of Ind Science & Technol 炭化珪素／金属珪素複合体及びその製造方法
WO2006061318A1 (en) * 2004-12-09 2006-06-15 International Business Machines Corporation Integrated circuit dielectric having oriented cylindrical voids

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
JPN6013042180; Ｄｏｎｇ-Ｓｉｎｇ　ＷＵＵ　ｅｔ　ａｌ．: 'Ｐｌａｓｍａ-ｄｅｐｏｓｉｔｅｄ　ａｍｏｒｐｈｏｕｓ　ｓｉｌｉｃｏｎ　ｃａｒｂｉｄｅ　ｆｉｌｍｓ　ｆｏｒ　ｍｉｃｒｏｍａｃｈｉｎｅｄ　ｆｌｕｉｄｉｃ　ｃｈａｎｎｅｌｓ' Ａｐｐｌｉｅｄ　Ｓｕｒｆａｃｅ　Ｓｃｉｅｎｃｅ １９９９，　Ｖｏｌｓ．１４４-１４５, ｐｐ．７０８-７１２ *
JPN6013042183; Ｍ．Ｊ．　ＬＯＢＯＤＡ: Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ　Ｅｎｇｉｎｅｅｒｉｎｇ ２０００，　Ｖｏｌ．５０, ｐｐ．１５-２３ *
JPN6013042186; Ｇ．　ＷＩＥＣＨ　ｅｔ　ａｌ．: Ｊｏｕｒｎａｌ　ｏｆ　Ｎｏｎ-Ｃｒｙｓｔａｌｌｉｎｅ　Ｓｏｌｉｄｓ １９９３，　Ｖｏｌｓ．１６４-１６６, ｐｐ．１０２３-１０２６ *
JPN6013042189; Ｃｉｐｒｉａｎ　Ｉｌｉｅｎｓｃｕ　ｅｔ　ａｌ．: Ｓｅｎｓｏｒｓ　ａｎｄ　Ａｃｔｕａｔｏｒｓ　Ｂ Ａｖａｉｌａｂｌｅ　ｏｎｌｉｎｅ　５　Ｓｅｐｔｅｍｂｅｒ　２００７, Ｖｏｌ．１２９，　ｐｐ．４０４-４１１ *
JPN6013042191; 朴　二玄　ほか: ２００７年日本金属学会春期大会講演概要 , 20070327, 第２５９ページ上段 *

Also Published As

Publication number Publication date
EP2081217A3 (fr) 2009-12-30
FR2926396B1 (fr) 2010-03-19
EP2081217B1 (fr) 2019-05-08
FR2926396A1 (fr) 2009-07-17
US7850863B2 (en) 2010-12-14
EP2081217A2 (fr) 2009-07-22
US20090181212A1 (en) 2009-07-16

Similar Documents

Publication Publication Date Title
JP2009167094A (ja) 貫通孔を備えたアモルファス水素化シリコンカーバイド膜の製造方法及びこれにより得られた膜
US8399349B2 (en) Materials and methods of forming controlled void
US6238751B1 (en) Chemical vapor deposition of low density silicon dioxide films
US8231797B2 (en) Process for producing air gaps in microstructures
TWI305445B (ja)
US7947579B2 (en) Method of making dense, conformal, ultra-thin cap layers for nanoporous low-k ILD by plasma assisted atomic layer deposition
US6319858B1 (en) Methods for reducing a dielectric constant of a dielectric film and for forming a low dielectric constant porous film
TW202012419A (zh) 矽化合物及使用其沉積膜的方法
TW201448036A (zh) 改良低ｋ介電膜之機械強度及生產量之ｕｖ硬化製程
CZ2017500A3 (cs) Způsob výroby porézní diamantové vrstvy a tlustá porézní diamantová vrstva vyztužená nanovlákny
JP5049498B2 (ja) ガス分離用のセラミック膜の製造方法
TW200423291A (en) Method of fabricating dielectric layer
JP2007258403A (ja) 多孔性低誘電率薄膜及びその製作方法
JP2009021556A (ja) ナノチューブを使用してエア・ギャップを形成するための方法
JP4737552B2 (ja) フルオロカーボン膜及びその形成方法
US8404315B2 (en) Process for manufacturing permeable dielectric films
JP4471556B2 (ja) 多孔質セラミック材及びその製造方法
JP2007229562A (ja) 水素分離膜及びその製造方法
JP2004500481A (ja) 堆積薄膜ボイド・柱状体網目構造物
TW554482B (en) Manufacturing method of improving dielectric characteristics of nano-porous silicon dioxide film by using amorphous hydrogen-containing silicon carbide film
KR20190014617A (ko) 초저유전막의 제조 방법 및 이에 의해 제조된 초저유전막
JP5278804B2 (ja) 絶縁性被膜の形成方法および半導体装置の製造方法。
JP2003007695A (ja) 低誘電性の多孔性誘電膜の製造方法
Chen et al. Fabrication of Micro-and Nanoscale SiC Structures Using Selective Deposition Processes

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140212