JP2009159746A5 - - Google Patents

Claims (3)

1. 第一電源を接続するための端子に設けられ、前記第一電源が電源切替回路に接続されたことを検知すると、検知信号を出力する第一電源検知回路と、
   第一導電型基板に形成され、ドレインが前記第一電源を接続するための端子に設けられ、ソースが前記負荷を接続するための端子に設けられ、前記検出信号が出力されるとオンして前記第一電源の電源電圧を前記負荷に供給し、前記検出信号が出力されないとオフする第一の第二導電型ＭＯＳと、
   前記第一導電型基板に形成され、ドレインが第二電源を接続するための端子に設けられ、ソースが前記負荷を接続するための端子に設けられ、前記検出信号が出力されるとオフし、前記検出信号が出力されないとオンして前記第二電源の電源電圧を前記負荷に供給する第二の第二導電型ＭＯＳとを有する電源切替回路において、
   アノードが前記第一電源を接続するための端子に設けられ、カソードが昇圧回路の入力端子に設けられる第一整流素子と、
   アノードが前記第二電源を接続するための端子に設けられ、カソードが前記昇圧回路の入力端子に設けられる第二整流素子と、
   前記第一電源の電源電圧と前記第二電源の電源電圧との中の高い電源電圧に基づいて昇圧動作を行い、昇圧電圧を出力する前記昇圧回路と、
   前記昇圧電圧に基づき、前記第一の第二導電型ＭＯＳを制御する第一レベルシフタと、
   前記昇圧電圧に基づき、前記第二の第二導電型ＭＯＳを制御する第二レベルシフタと、
   を備えることを特徴とする電源切替回路。
2. 前記第二電源の電源電圧と前記負荷に供給される電源電圧とを比較するコンパレータ、
   をさらに備えることを特徴とする請求項１記載の電源切替回路。
3. 前記第一電源を接続するための端子に設けられ、前記第一電源を接続するための端子をプルダウンするためのプルダウン回路、
   をさらに備えることを特徴とする請求項１記載の電源切替回路。